JP6415411B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6415411B2
JP6415411B2 JP2015185716A JP2015185716A JP6415411B2 JP 6415411 B2 JP6415411 B2 JP 6415411B2 JP 2015185716 A JP2015185716 A JP 2015185716A JP 2015185716 A JP2015185716 A JP 2015185716A JP 6415411 B2 JP6415411 B2 JP 6415411B2
Authority
JP
Japan
Prior art keywords
lead frame
identification number
information
server
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015185716A
Other languages
English (en)
Other versions
JP2015228531A (ja
Inventor
薫 横澤
薫 横澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015185716A priority Critical patent/JP6415411B2/ja
Publication of JP2015228531A publication Critical patent/JP2015228531A/ja
Application granted granted Critical
Publication of JP6415411B2 publication Critical patent/JP6415411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、半導体装置の製造工程で発生した不良の原因を速やかに究明することのできる半導体製造技術に関するものである。
半導体装置の製造工程は、単結晶シリコンなどからなる半導体ウエハの主面(集積回路形成面)にフォトリソグラフィー技術、CVD技術、スパッタリング技術およびエッチング技術などを組み合わせて集積回路を形成する前工程(ウエハプロセス)と、上記集積回路が形成された半導体ウエハをダイシングして複数個の半導体チップに個片化した後、個々の半導体チップを樹脂やセラミックなどからなるパッケージに封止する後工程(組立て工程)とに大別される。
半導体製造メーカは、このような工程を経て製造される半導体製品(半導体パッケージ)の表面に製品型名、顧客ロゴマーク、製造コードなどの製品情報を表示することによって、製品管理を行っている。
特許文献1(特開平11−008327号公報)は、複数の半導体チップがダイシングにより半導体ウエハから切り離された後でも、複数の半導体チップのそれぞれを管理可能にする半導体チップ識別付与方法を開示している。具体的には、まず半導体ウエハに形成された複数の半導体チップについて、ウエハ番号やウエハ内のチップの位置をチップ識別コードとして決定する。次に、チップ識別コードが付与された複数の半導体チップがダイシングにより半導体ウエハから切り離されてリードフレームに実装された時、それぞれの半導体チップの近傍のリードフレーム枠部に上記識別コードに対応するバーコードを付す。そして、このバーコードをバーコードリーダで読み取っておき、ICパッケージを組み立てた後、上記バーコードリーダで読み取ったバーコードに対応するバーコードをICパッケージの裏面に付す。この半導体チップ識別コード付与方法によれば、ICパッケージの裏面のバーコードを読み取ることにより、ICパッケージの組立て後においても、そのICパッケージに内蔵されている半導体チップの製造ロットやウエハ番号を識別できるので、製造段階の条件などの追跡調査が可能となる。
特許文献2(特開2004−022981号公報)は、小型の半導体パッケージのうち、QFN(Quad Fat No lead package)やTSSOP(Thin Shrink Small Outline Package)のように、リードフレームのチップ搭載部がパッケージの裏面から露出する製品において、パッケージの表面とチップ搭載部の裏面とに外部から視認可能な製品情報を表示する技術を開示している。この文献では、パッケージの表面に例えば顧客ロゴマーク、製品型名、製造コード、ロットトレースコードのように、品種間で共通性の低い製品情報を表示し、チップ搭載部の裏面には、例えば生産国コードのように、製品間で共通性が高い製品情報を表示する。また、パッケージの表面の製品情報は、パッケージをモールド成型した後、印刷、捺印またはレーザマーキングによって形成し、チップ搭載部の裏面の製品情報は、パッケージの組立て開始前にあらかじめプレスまたはエッチングによって形成する。
特開平11−008327号公報 特開2004−022981号公報
前述したように、半導体製造メーカは、完成品である半導体製品(半導体パッケージ)の表面に製品情報を表示することによって、製品管理を行っている。
しかしながら、近年は、半導体製品の品種が多様化し、かつ各半導体製品の製造工程も多様化・複雑化しているため、半導体製品に不良が発生した場合、従来の製品管理方法では、当該不良の原因を速やかに究明することが困難になっている。
例えば特許文献1では、半導体パッケージの裏面にバーコードの形式で半導体チップ識別コードを付与することによって、前工程の製造条件の追跡調査を可能にしている。しかし、この識別コードには、後工程(組立て工程)の製造条件に関する情報が含まれていないので、後工程で発生した不良の原因の追跡調査には利用できない。
本発明の目的は、半導体製品の不良原因を速やかに究明することのできる管理方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願発明の好ましい一態様である半導体装置の製造方法は、以下の工程を含む:
(a)チップ搭載部を有するデバイス領域、および前記デバイス領域の周囲に位置する外枠部を備えた基材を準備する工程;
(b)前記(a)工程の後、前記基材の前記外枠部に第1識別番号を付与する工程;
(c)前記(b)工程の後、前記基材の前記チップ搭載部に半導体チップを搭載する工程;
(d)前記(c)工程の後、前記外枠部が露出するように、前記半導体チップを樹脂で封止し、封止体を形成する工程;
(e)前記(d)工程の後、前記第1識別番号を読み取り、サーバに格納されている複数のサーバ内情報のうち、読み取った前記第1識別番号に対応する第1サーバ内情報を第2識別番号として前記封止体に付与する工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
本願発明の好ましい一態様によれば、半導体パッケージの表面に付されたバーコードを読み取ることにより、コンピュータに格納された当該半導体パッケージの製造条件を瞬時に追跡することができるので、迅速に不良対策を講じることができる。
本発明の実施の形態1であるQFPの製造工程を示す全体フロー図である。 QFPの製造に用いるリードフレームの全体平面図である。 QFPの製造に用いる半導体ウエハの全体平面図である。 ID刻印工程を示すリードフレームの平面図である。 ID刻印工程の別例を示すリードフレームの平面図である。 ダイパッド部の表面に接着剤を供給する工程を示すリードフレームの平面図である。 ダイボンディング工程を示すリードフレームの平面図である。 ダイボンディング工程の別例を示すリードフレームの平面図である。 ワイヤボンディング工程を示すリードフレームの一部拡大平面図である。 モールド工程を示すリードフレームの平面図である。 タイバー切断工程を示すリードフレームの一部拡大平面図である。 レーザマーキング工程を示すリードフレームの平面図である。 二次元バーコードをモールド樹脂の表面に刻印する方法を示す図であり、(a)はリードフレームの搬送方向に平行な方向から見た側面図、(b)はリードフレームの搬送方向に直交する方向から見た側面図である。 レーザマーキング工程の別例を示すリードフレームの平面図である。 外装メッキ工程後のリードフレームの一部拡大平面図である。 リードフレーム切断工程後の封止体を示す平面図である。 QFPの完成状態を示す断面図である。 本発明の実施の形態2であるCSPの製造工程を示す全体フロー図である。 CSPの製造に用いるマップ基板の表面を示す全体平面図である。 CSPの製造に用いるマップ基板の裏面を示す全体平面図である。 ID刻印工程を示すマップ基板の平面図である。 ダイボンディング工程を示すマップ基板の平面図である。 ワイヤボンディング工程を示すマップ基板の一部拡大平面図である。 モールド工程を示すマップ基板の平面図である。 レーザマーキング工程を示すマップ基板の平面図である。 レーザマーキング工程の別例を示すマップ基板の平面図である。 ボールマウント工程を示すマップ基板の一部断面図である。 CSPの完成状態を示す断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
(実施の形態1)
本実施の形態は、半導体パッケージの一種であるQFP(Quad Flat Package)の製造に適用したものであり、図1は、このQFPの製造工程を示す全体フロー図である。
QFPを製造するには、まず基材(チップ搭載部材)として、図2に示すリードフレームと、図3に示す半導体ウエハとを用意する。
<リードフレームについて>
図2に示すリードフレームLFは、銅(Cu)または銅合金からなり、複数のデバイス領域(半導体装置となる領域)と、複数のデバイス領域の周囲に位置する外枠部8からなる。各デバイス領域は、半導体チップを搭載する部分であるチップ搭載領域(ダイパッド、チップ搭載部)4、チップ搭載領域4の周囲に形成された複数のリード5、チップ搭載領域4と一体に形成された複数の吊りリード6、リード5および吊りリード6のそれぞれと一体に形成されたタイバー7を有している。また、リード5、吊りリード6およびタイバー7のそれぞれは外枠部8で支持された構造になっており、チップ搭載領域4は吊りリード6を介して外枠部8で支持された構造になっている。
なお、実際のリードフレームは、多数個のダイパッド4を備えているが、ここでは図面を見易くするために、3個のデバイス領域を備えたリードフレームLFを例示する。すなわち、このリードフレームLFは、3個の半導体チップを搭載する構造になっているので、1枚のリードフレームLFから3個のQFPを取得することができる。
また、本実施の形態では、使用するリードフレームLFが銅、または銅合金からなるものについて説明するが、鉄(Fe)系の金属からなるリードフレームを使用してもよい。
<半導体ウエハについて>
次に、図3に示す半導体ウエハ1Aは、前工程およびそれに続くダイシング工程が完了した後のものであり、多数個の半導体チップ1に分割された状態になっている。本実施の形態では、図3に示すように、半導体ウエハ1Aの周縁部に形成されたノッチを基準に、複数の半導体チップ1が行列状に形成されている。上記前工程は、半導体ウエハ1Aの各半導体チップ1にフォトリソグラフィー技術、CVD技術、スパッタリング技術およびエッチング技術などを組み合わせて集積回路を形成する複数の工程と、各半導体チップ1の主面に形成されたボンディングパッド2の表面にプローブ針を接触させ、前記集積回路を構成する素子の良否や素子間を接続する配線の導通・非導通を判別する電気特性検査工程を含んでいる。
また、本実施の形態では、上記前工程において、各半導体チップ1に半導体ウエハ1Aの製造ロット番号、半導体ウエハ番号、半導体ウエハ1A内における当該半導体チップ1の位置、当該半導体チップ1が良品か不良品かなどの情報を含むチップ識別番号(ID)を作成しておき、後工程においてこの半導体ウエハ1Aを受け取った後に、このチップ識別番号を図1に示すサーバ(ウエハマップデータ管理サーバWS)に格納している。そのため、ウエハマップデータ管理サーバ(WS)を参照することで、各半導体チップ1がどの製造ロットで製造され、どの半導体ウエハ1Aのどの位置にあったかを容易に特定することができる。
次に、図1に示す全体フローおよび図4〜図17を参照しながら、本実施の形態のQFPの製造方法を工程順に説明する。
<ID刻印工程>
まず、前記図2に示すリードフレームLFを所定の数だけ用意する。そして、図4に示すように、各リードフレームLFにおいてデバイス領域の外側に位置する外枠部8の表面(上面、主面)に、当該リードフレームLFを識別するための識別番号(ID)を付与する。なお、本実施の形態における識別番号(ID)の形状は、二次元バーコード(BC1)であり、例えば用意したリードフレームLFの数が100枚であれば、これらのリードフレームLFに順次00、01、…、99の数字を二次元バーコード(BC1)の形式で刻印する。
二次元バーコード(BC1)は、縦、横二方向に情報を持つバーコードであり、一方向にのみ情報を持つ一次元バーコードに比べて記録できる情報量が極めて多いという特徴がある。また、一次元バーコードに比べて面積を小さくできるので、外枠部8の幅が狭いリードフレームLFの表面にも刻印することができる。なお、リードフレームLFの外枠部8の面積が十分に広い場合は、二次元バーコード(BC1)に代えて一次元バーコードを刻印してもよい。
このように、リードフレームLFの表面に当該リードフレームLFの識別番号をバーコード形式で刻印することにより、リードフレームLFの識別番号の特定を自動化することができる。
リードフレームLFの表面に二次元バーコード(BC1)を刻印するには、レーザービームを使用する。ここで、本実施の形態において使用するレーザの条件として、パワーは160〜170W、パルス発生周波数(Qsw)は27〜35kHz、ポリゴンミラー回転数は100〜120rpmである。また、特に、リードフレームLFが銅(Cu)または銅合金で構成されている場合には、約532nmまたはその近傍の波長を有するレーザービーム(所謂グリーンレーザ)を使用することが望ましい。グリーンレーザは、他の波長のレーザービーム(例えば、約1064nmの波長からなる赤外光)に比べて銅に対する吸収率が高いので、レーザ出力のコントロールが容易である。従って、グリーンレーザを使用することにより、リードフレームLFの表面に精度よく二次元バーコード(BC1)を刻印することができる。また、刻印時にリードフレームLFの表面から発生する異物の量を低減することができるので、リードフレームLFの表面の汚染が低減される。
リードフレームLFに二次元バーコード(BC1)を刻印する際は、その後の製造工程で二次元バーコード(BC1)が損傷して判読不能となるのを防ぐために、図5に示すように、外枠部8の複数箇所に同一の二次元バーコード(BC1)を刻印してもよい。
次に、図1に示すバーコードリーダ(R0)を使って、各リードフレームLFに刻印された二次元バーコード(BC1)を読み取り、その識別番号をサーバ(リードフレームマップデータ管理サーバLS)に格納する。これにより、リードフレームマップデータ管理サーバ(LS)において、各識別番号に対応する基材に施した各工程の条件を記録するための準備が整う。
また、カメラ(C0)を使った画像認識によって各リードフレームLFの外観検査を行い、不良(リード5の欠損や変形など)の有無を調べる。そして、不良が検出された場合には、当該リードフレームLFの識別番号と不良箇所との関連付けを行い、その情報をリードフレームマップデータ管理サーバ(LS)に格納する。
<ダイボンディング工程>
次に、上記二次元バーコード(BC1)が刻印されたリードフレームLFをダイボンディング工程で使用するダイボンダ(ダイボンディング装置)に搬送する。そして、図6に示すように、リードフレームLFの各チップ搭載領域(ダイパッド、チップ搭載部)4の表面に接着剤9を供給した後、図7に示すように、前記図3に示す半導体ウエハ1Aから取得した半導体チップ1を1個ずつピックアップして各ダイパッド4上に搭載する。すなわち、半導体チップ1は、接着剤9を介してチップ搭載領域4に搭載される。
リードフレームLFの各チップ搭載領域4上に半導体チップ1を搭載する際は、図1に示す位置認識用のカメラ(C1)を使って半導体チップ1とダイパッド4との位置合わせを行う。また、認識手段(バーコードリーダR1)を使って、リードフレームLFに刻印された二次元バーコード(BC1)を読み取り、先の工程(ここでは、ID刻印工程)においてサーバ(リードフレームマップデータ管理サーバLS)に格納されている複数の基材情報(サーバ内情報)のうち、ダイボンダ(ダイボンディング装置)のバーコードリーダ(R1)で認識したリードフレームLFに該当する情報(識別番号)をサーバ内から引き出す。そして、認識したリードフレームLFの一部に不良があるかどうかを確認する。その結果、当該識別番号が付与されたリードフレームLFの一部に不良(例えばチップ搭載領域4に欠損や変形)がある場合には、図8に示すように、当該不良のある箇所(この例では中央部)のチップ搭載領域4に半導体チップ1を搭載しないようにする。
また、リードフレームLFの各チップ搭載領域4上に半導体チップ1を搭載する際は、ウエハマップデータ管理サーバ(WS)に格納された当該半導体チップ1の識別情報を参照し、その識別情報に該当する半導体チップ1が良品であるか不良品であるかを確認する。そして、当該半導体チップ1が不良品である場合は、チップ搭載領域4上に搭載しないようにする。
次に、二次元バーコード(BC1)から得られた上記リードフレームLFの識別番号と上記リードフレームLFに搭載された半導体チップ1の識別番号との関連付けを行い、その情報(補正したサーバ内情報)をサーバ(メインサーバMS)に格納する。また、上記リードフレームLFのダイパッド4上に半導体チップ1を搭載した時の条件(製造条件:使用したダイボンディング装置の型番、接着剤9の種類など)と上記リードフレームLFの識別番号との関連付けを行い、その情報をメインサーバ(MS)に格納する。
このようにして、各リードフレームLFの各ダイパッド4上に半導体チップ1を搭載すると共に、各リードフレームLFの識別番号と各リードフレームLFに搭載された半導体チップ1の識別番号とを関連付け、それらの情報をメインサーバ(MS)に格納する。また、各リードフレームLFの各ダイパッド4上に半導体チップ1を搭載した時の条件と各リードフレームLFの識別番号とを関連付け、それらの情報をメインサーバ(MS)に格納する。
その後、各リードフレームLFを枚葉式ベーク炉に収容して接着剤9を熱硬化させることにより、半導体チップ1をダイパッド4上に固定する。
<ワイヤボンディング工程>
次に、上記ダイボンディング工程が完了したリードフレームLFをワイヤボンディング工程で使用するワイヤボンダ(ワイヤボンディング装置)に搬送する。そして、図1に示す位置認識用のカメラ(C2)を使ってリードフレームLFをワイヤボンディング装置のステージに位置決めした後、図9(リードフレームLFの一部を拡大して示す平面図)に示すように、半導体チップ1のボンディングパッド2とリード5を導電性部材3で電気的に接続する。なお、本実施の形態における導電性部材は、金(Au)からなるワイヤである。
次に、認識手段(バーコードリーダR2)を使って、リードフレームLFに刻印された二次元バーコード(BC1)を読み取り、先の工程においてサーバ(リードフレームマップデータ管理サーバLS)に格納された複数の基材情報(サーバ内情報)のうち、ワイヤボンダ(ワイヤボンディング装置)のバーコードリーダ(R2)で認識したリードフレームLFに該当する情報(識別番号)をサーバ内から引き出す。そして、認識したリードフレームLFの一部に不良があるかどうかを確認する。その結果、当該識別番号が付与されたリードフレームLFの一部に不良がある場合には、当該不良のある箇所にワイヤ3をボンディングしないようにする。
次に、上記ワイヤ3のボンディング条件(製造条件:使用したワイヤボンディング装置の型番、ワイヤ3の径など)と二次元バーコード(BC1)から得られた上記リードフレームLFの識別番号との関連付けを行い、その情報(補正したサーバ内情報)をサーバ(メインサーバMS)に格納する。
このようにして、各リードフレームLFに搭載された半導体チップ1のボンディングパッド2とリード5をワイヤ3で電気的に接続すると共に、ワイヤ3のボンディング条件と各リードフレームLFの識別番号との関連付けを行い、それらの情報をサーバ(メインサーバMS)に格納する。
その後、各リードフレームLFの外観検査を行い、ワイヤ3の断線や短絡の有無を調べる。そして、不良が検出された場合には、二次元バーコード(BC1)から得られた当該リードフレームLFの識別番号と不良箇所とを関連付けてリードフレームマップデータ管理サーバ(LS)に格納する。
<モールド工程>
次に、上記ワイヤボンディング工程(または、外観検査工程)が完了したリードフレームLFをモールド工程(樹脂封止工程)で使用するモールド装置(金型)内に搬送する。そして、リードフレームLFをモールド装置の金型(図示せず)内に配置し、必要に応じて、モールド装置の認識手段(バーコードリーダR3)を使ってリードフレームLFに刻印された二次元バーコード(BC1)を読み取り、先の工程においてサーバ(リードフレームマップデータ管理サーバLS)に格納された複数の基材情報(サーバ内情報)のうち、モールド装置のバーコードリーダ(R3)で認識したリードフレームLFに該当する情報(識別番号)をサーバ内から引き出す。そして、図10に示すように、半導体チップ1、ワイヤ3、チップ搭載領域(ダイパッド)4、リード5の各一部(インナーリード)および吊りリード6の各一部を樹脂(モールド樹脂)で封止し、封止体(樹脂封止体)10を形成する。このとき、外枠部8に形成された識別番号(ID、二次元バーコードBC1)が封止体10の外部に露出するように、デバイス領域(デバイス領域内に搭載された半導体チップ1)を樹脂で封止する。また、図1に示すカメラ(C3)を使って樹脂の充填性などの監視を行う。
次に、バーコードリーダ(R3)を使って、リードフレームLFに刻印された二次元バーコード(BC1)を読み取った後、モールド条件(製造条件:使用したモールド装置の型番、封止体10の種類など)と二次元バーコード(BC1)から得られた上記リードフレームLFの識別番号との関連付けを行い、その情報(補正したサーバ内情報)をサーバ(メインサーバMS)に格納する。
このようにして、各リードフレームLFをモールド装置の金型に装着し、半導体チップ1、ワイヤ3、チップ搭載領域(ダイパッド)4、リード5の各一部(インナーリード)および吊りリード6の各一部を樹脂で封止する。また、モールド条件と各リードフレームLFの識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
<タイバー切断工程>
次に、図11に示すように、封止体10の外部に露出したリードフレームLFのタイバー7を切断し、各リード(アウターリード)5をそれぞれ電気的に分離する。なお、タイバー7は、先の樹脂封止工程において、封止体10が形成される領域から外側に樹脂が漏れないようにするためのものである。この工程では、図1に示すカメラ(C4)を使って切断状況の監視を行う。
次に、認識手段(バーコードリーダR4)を使って、リードフレームLFに刻印された二次元バーコード(BC1)を読み取った後、タイバー7の切断条件(製造条件:使用した切断装置の型番など)と二次元バーコード(BC1)から得られたリードフレームLFの識別番号との関連付けを行い、その情報(補正したサーバ内情報)をサーバ(メインサーバMS)に格納する。
このようにして、各リードフレームLFのタイバー7を切断すると共に、タイバー7の切断条件と各リードフレームLFの識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
その後、各リードフレームLFを枚葉式ベーク炉に収容し、封止体10を構成する樹脂を完全硬化させる。
<レーザマーキング工程>
次に、上記モールド工程(または、ベーク処理)が完了したリードフレームLFをレーザマーキング工程で使用する装置に搬送し、図12に示すように、リードフレームLFに形成された各封止体10の表面に二次元バーコード(BC2)を刻印する。
この二次元バーコード(BC2)の形成工程では、まず、レーザマーキング装置の認識手段(バーコードリーダR5)を使って基材(リードフレームLF)のデバイス領域の外側(外枠部8)に刻印された二次元バーコード(BC1)を読み取る。そして、先の工程においてサーバ(リードフレームマップデータ管理サーバLS)に格納された複数の基材情報(サーバ内情報)のうち、レーザーマーキング装置のバーコードリーダ(R5)で認識したリードフレームLFに該当する情報(サーバ内情報、チップ位置情報、ウエハの製造ロット番号、半導体ウエハ番号、組立ロット番号、製品型名など)をサーバ内から引き出す。次に、この引き出した情報を新たな識別番号(二次元バーコードBC2)として、封止体10の表面側に形成する。
なお、封止体10の表面に形成する二次元バーコード(BC2)に格納される情報は、サーバで管理している情報を選択的に呼び出して二次元バーコードへ持たせることが可能であり、前記情報に限定されるものではない。そのため、この二次元バーコード(BC2)に格納される情報は、リードフレームLFの外枠部8に刻印された前記二次元バーコード(BC1)と同一の情報であってもよい。この場合、バーコードリーダで認識した後に、リードフレームマップデータ管理サーバ(LS)に格納しておいた複数の基材情報の中から該当する基材(リードフレームLF)の情報を照合することで、上記した各情報を引き出すことができる。なお、本実施の形態では、レーザマーキング工程で使用するレーザの条件は、ID刻印工程で使用したものと同じ条件であるが、これに限定されるものではない。
図13は、二次元バーコード(BC2)の刻印方法を示す図であり、(a)はリードフレームLFの搬送方向に平行な方向から見た側面図、(b)はリードフレームLFの搬送方向に直交する方向から見た側面図である。また、図中の符号11は、レーザマーキング装置のガイドレール、12は搬送爪である。
リードフレームLFに形成された封止体10の表面に二次元バーコード(BC2)を刻印するには、まずバーコードリーダ(R5)を使って、リードフレームLFの外枠部8に刻印された二次元バーコード(BC1)を読み取り、当該リードフレームLFの識別番号を特定する。なお、図13に示すように、リードフレームLFをガイドレール11で保持して搬送する際は、リードフレームLFの下面のみを保持するので、バーコードリーダ(R5)をリードフレームLFの上方に配置することにより、二次元バーコード(BC1)を容易に読み取ることができる。また、バーコードリーダ(R5)を使って二次元バーコード(BC1)を読み取る際は、ガイドレール11を停止させる、あるいは、緩い(遅い)速度でリードフレームLFを搬送(移動)させることが好ましい。
次に、各封止体10の表面に順次レーザビームLBを照射し、当該リードフレームLFの識別番号に対応する二次元バーコード(BC2)を刻印する。図示は省略するが、本実施の形態では、封止体10の表面に二次元バーコード(BC2)を刻印する際に、製品情報(製品型名、顧客ロゴマーク、製造コードなど)のマークも併せて刻印する。これにより、マーク工程を1回で済ませることができるため、製造工程を簡略化することができる。
また、二次元バーコード(BC2)およびマークを刻印する際は、リードフレームマップデータ管理サーバ(LS)を参照し、ここまでの工程で当該リードフレームLFの一部に不良が発生していたかどうかを確認する。そして、当該リードフレームLFの一部に不良が発生していた場合には、図14に示すように、当該不良のある箇所(この例では中央部)の封止体10の表面に二次元バーコード(BC2)およびマークを刻印しないようにする。なお、本実施の形態では、二次元バーコード(BC2)を封止体10の表面側に形成する例を説明したが、封止体10の裏面側に形成してもよい。
次に、カメラ(C5)を使って二次元バーコード(BC2)およびマークが確実に刻印されたかどうかを確認し、その結果を当該リードフレームLFの識別番号と関連付けてメインサーバ(MS)に格納する。
<外装メッキ工程>
次に、上記二次元バーコード(BC2)およびマークの刻印が完了したリードフレームLFを電解メッキ槽に浸漬し、封止体10の外部に露出したリードフレームLFの表面に、所謂、鉛フリーはんだ(RoHS指令において、鉛(Pb)の含有率が1000ppm(0.1wt%)以下に規定されるもの)からなるメッキ層(メッキ膜)を形成する。なお、本実施の形態における鉛フリーはんだの材料は、錫(Sn)、または錫(Sn)を主成分とする合金であり、詳細には、錫(Sn)−ビスマス(Bi)合金である。
ここで、この外装メッキ処理を行うと、リードフレームLFの外枠部8に刻印された二次元バーコード(BC1)の表面にもメッキ層が形成されるため、図15に示すように、リードフレームLFの外枠部8に刻印された二次元バーコード(BC1)の溝内にメッキ層が堆積する。これにより、外枠部8に形成しておいた二次元バーコード(BC1)をバーコードリーダで認識することが困難となる。
しかしながら、本実施の形態では、外装メッキ処理工程に先立ち、この外枠部8に刻印された二次元バーコード(BC1)およびリードフレームマップデータ管理サーバ(LS)に格納された情報に基づいて、封止体10の表面に二次元バーコード(BC2)を刻印しているため、上記のような不具合を回避することができる。
また、二次元バーコード(BC2)を例えばインクマーク方式により形成した場合には、形成された情報(二次元バーコード)がこの外装メッキ工程において使用するメッキ液で変形する(溶ける)虞れがある。しかしながら、本実施の形態では、二次元バーコード(BC2)を刻印により形成しているため、たとえ二次元バーコード(BC2)を形成した後に外装メッキ処理を行ったとしても、二次元バーコード(BC2)がメッキ液によって変形することはない。
<リードフレーム切断工程>
次に、上記外装メッキが完了したリードフレームLFをリードフレーム切断工程に搬送する。そして、図16に示すように、封止体10の外部に露出したリードフレームLFの不要箇所(タイバー7および外枠部8)を切断・除去する。続いて、図17に示すように、封止体10の外部に露出したリード5(アウターリード)をガルウィング状に成形することにより、QFPが完成する。
次に、図1に示すバーコードリーダ(R6)を使って各QFPの二次元バーコード(BC2)を読み取る。そして、封止体10の表面に二次元バーコード(BC2)が刻印されていないQFPを不良品として取り除き、良品と判定されたQFPのみをピックアップしてトレーに収納する。
<試験工程>
次に、トレーに収納された良品のQFPを試験工程に搬送し、バーンイン試験および電気特性試験を行う。バーンイン試験工程では、図1に示すカメラ(C6)を使ってQFPをバーンインソケットに装着し、電気特性試験工程では、カメラ(C7)を使ってQFPをテストソケットに装着する。
次に、バーコードリーダ(R7)を使って各QFPの二次元バーコード(BC2)を読み取る。そして、試験結果と各QFPの識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
<最終外観検査工程>
次に、上記試験工程で良品と判定されたQFPを最終外観検査工程に搬送する。ここでは、図1に示すカメラ(C8)を使った画像認識によってQFPの外観検査を行い、リード5(アウターリード)の欠損や変形などの有無を調べる。
次に、バーコードリーダ(R8)を使って各QFPの二次元バーコード(BC2)を読み取る。そして、検査結果と各QFPの識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
以上の工程を経て製造されたQFPは、製造メーカから顧客先に出荷され、所定の配線基板に実装されて使用される。なお、製造メーカから顧客先への出荷状況は、上記二次元バーコード(BC2)と関連付けて管理される。
また、本実施の形態では、基材(リードフレームLF)の外枠部8に識別番号(ID、二次元バーコード)を刻印しておき、モールド工程においてこの識別番号を読み取り、リードフレームマップデータ管理サーバ(LS)に格納されている複数の情報(サーバ内情報)のうち、読み取った基材の識別番号(第1識別番号)に対応する情報(サーバ内情報)を、新たな識別番号(ID、二次元バーコード)として暗号化し、暗号化された識別番号(第2識別番号)を封止体10に付与(形成)している。
そこで、完成した半導体装置(QFP)を出荷した後に、顧客先においてQFPに不良が発生した場合には、製造メーカは、当該不良が発生したQFPの封止体10に刻印された二次元バーコード(BC2)をバーコードリーダで読み取ることによって、当該QFPの識別番号を特定する。
製造メーカのメインサーバ(MS)には、QFPに封止された半導体チップがどの製造ロットの半導体ウエハから取得され、その半導体ウエハのどの位置にあったかといった前工程情報が当該QFPの識別番号と関連付けて格納されている。また、前述したダイボンディング工程、ワイヤボンディング工程、モールド工程、タイバー切断工程、レーザマーキング工程、外装メッキ工程、リードフレーム切断工程などにおいて、QFPがどのような条件で製造されたか、着工した製造装置、対応したオペレータ情報、使用した材料などといった後工程情報も当該QFPの識別番号と関連付けて格納されている。
従って、QFPの二次元バーコード(BC2)を読み取って、当該QFPの識別番号を特定することにより、メインサーバ(MS)に格納された当該QFPの製造条件を瞬時に追跡することができる。これにより、QFPの不良原因を速やかに究明することができるので、当該不良原因を製造工程にフィードバックすることにより、迅速に不良対策を講じることができる。
また、上記した製造方法は、顧客先に出荷されたQFPの不良対策だけでなく、製造工程の途中で発生した不良対策にも適用することができる。すなわち、QFPの製造工程の途中で不良が見出された場合は、リードフレームLFに刻印された二次元バーコード(BC1)または封止体10に刻印された二次元バーコード(BC2)を読み取ることにより、その識別番号が付与された半製品の先行する工程における製造条件を瞬時に追跡し、製造工程の途中で不良原因を速やかに究明することができる。
本実施の形態では、リードフレームを使用して組み立てられる半導体パッケージとして、QFPを例示したが、リードフレームを使用する他の半導体パッケージ、例えばQFNやTSSOPなどに適用できることは勿論である。
(実施の形態2)
本実施の形態は、半導体パッケージの一種であるCSP(Chip Size Package)の製造に適用したものであり、図18は、このCSPの製造工程を示す全体フロー図である。なお、前記実施の形態1と同一の内容(構成、条件、効果など)については、その説明を省略する。
CSPを製造するには、まず基材(チップ搭載部材)として、図19および図20に示すような、複数のデバイス領域が形成された配線基板(マップ基板)20と、半導体ウエハとを用意する。なお、図19はマップ基板20の表面(上面、主面)を示す全体平面図、図20はマップ基板20の裏面(下面、実装面)を示す全体平面図である。
<マップ基板について>
マップ基板20は、後述するCSPの配線基板25の母体となる大型の配線基板であり、このマップ基板20を図19の一点鎖線で示すダイシングラインLに沿って格子状にダイシングすることにより、複数個の配線基板25が得られる構造になっている。このマップ基板20は、上記ダイシングラインLに沿って長辺方向が6個のブロックに区画され、短辺方向が3個のブロックに区画されている。各ブロックは、マップ基板20をダイシングした時に1個の配線基板25となる領域である。従って、このマップ基板20から3×6=18個のCSPを取得することができる。
マップ基板20の各ブロックには、銅(Cu)からなる多数の導体パターンが形成されている。図19には、これらの導体パターンのうち、ランド(電極パッド、ボンディングリード)21が図示されており、図20には電極(電極パッド、バンプランド)22が図示されている。図示は省略するが、マップ基板20の表面には上記ランド21と電気的に接続された配線が形成されている。また、これらの配線は、マップ基板20を貫通するビアホール内に形成された導電性部材(ビア配線)を介してマップ基板20の裏面の電極22と電気的に接続されている。さらに、マップ基板20の表面は、上記ランド21が形成された領域を除いて絶縁膜(ソルダレジスト)で覆われており、マップ基板20の裏面は、上記電極22が形成された領域を除いて絶縁膜(ソルダレジスト)で覆われている。ランド21の表面および電極22の表面は、例えばニッケル(Ni)層の上に金(Au)層を積層したメッキ層が形成されている。
<半導体ウエハについて>
CSPの製造に用いる半導体ウエハは、特に限定はされないが、例えば前記実施の形態1で用いた半導体ウエハ1A(図3参照)である。前述したように、半導体ウエハ1Aは、多数個の半導体チップ1に分割されている。また、各半導体チップ1には、半導体ウエハ1Aの製造ロット番号、ウエハ番号、半導体ウエハ1A内における当該半導体チップ1の位置、当該半導体チップ1が良品か不良品かなどの情報を含むチップ識別番号(ID)が付与されており、このチップ識別番号は、サーバ(ウエハマップデータ管理サーバWS)によって管理されている。
次に、図18に示す全体フローおよび図21〜図28を参照しながら、本実施の形態のCSPの製造方法を工程順に説明する。
<ID刻印工程>
まず、前記図19および図20に示すマップ基板20を所定の数だけ用意する。そして、図21に示すように、各マップ基板20の外枠部8の表面(上面、主面)に当該マップ基板20の識別番号(ID)に対応する二次元バーコード(BC3)を刻印する。マップ基板20の外枠部8は、図19乃至図26に示すように、前述した18個のブロックの外側の領域であり、後述するデバイス領域(封止体23が形成される領域)の外側に位置している。
マップ基板20の表面(上面、主面)に二次元バーコード(BC3)を刻印するには、レーザービーム(例えば、約1064nmの波長からなる赤外光)を使用する。また、レーザービームによる刻印に代え、例えば二次元バーコード(BC3)を印刷したシールを外枠部8の表面に貼り付けてもよい。さらに、外枠部8の複数箇所に同一の二次元バーコード(BC3)を刻印してもよく、外枠部8の面積が十分に広い場合は、二次元バーコード(BC3)に代えて一次元バーコードを刻印してもよい。
このように、マップ基板20の表面に当該マップ基板20の識別番号をバーコード形式で刻印することにより、マップ基板20の識別番号の特定を自動化することができる。
次に、図18に示すバーコードリーダ(R0)を使って、各マップ基板20に刻印された二次元バーコード(BC3)を読み取り、その識別番号をマップ基板データ管理サーバ(BS)に格納する。これにより、マップ基板データ管理サーバ(BS)において、各識別番号に対応する基材に施した各工程の条件を記録するための準備が整う。
また、カメラ(C0)を使った画像認識によって各マップ基板20の外観検査を行い、不良の有無を調べる。そして、不良が検出された場合には、当該マップ基板20の識別番号と不良ブロックとの関連付けを行い、その情報をマップ基板データ管理サーバ(BS)に格納する。
その後、各マップ基板20の表面をプラズマクリーニングまたは薬液洗浄し、ランド21の表面や電極22の表面を清浄化する。これは、上記したように、マップ基板20の表面には絶縁膜(ソルダレジスト)が形成されており、レーザービームを基材(マップ基板20)に照射することで発生する熱の影響により、絶縁膜から汚染物質(アウトガス)が発生するためである。そこで、本実施の形態では、ID刻印工程を行った後、ダイボンディング工程の前に、基材を清浄化するための工程を施す。
<ダイボンディング工程>
次に、上記二次元バーコード(BC3)が刻印されたマップ基板20をダイボンディング工程で使用する装置(ダイボンディング装置)に搬送する。そして、マップ基板20の表面にブロック毎に接着剤(図示せず)を供給した後、図22に示すように、前記図3に示す半導体ウエハ1Aから取得した半導体チップ1を1個ずつピックアップして各ブロック(チップ搭載領域)に搭載する。
マップ基板20の各ブロック(チップ搭載領域)に半導体チップ1を搭載する際は、図18に示す位置認識用のカメラ(C1)を使って半導体チップ1とブロックとの位置合わせを行う。また、バーコードリーダ(R1)を使って、マップ基板20に刻印された二次元バーコード(BC3)を読み取り、先の工程(ID刻印工程)においてサーバ(マップ基板データ管理サーバBS)に格納されている複数の基材情報(サーバ内情報)のうち、ダイボンディング装置のバーコードリーダ(R1)で認識したマップ基板20に該当する識別番号をサーバ内から引き出す。そして、認識したマップ基板20の一部に不良があるかどうかを確認する。その結果、当該識別番号に該当するマップ基板20の一部に不良がある場合には、当該不良のあるブロックに半導体チップ1を搭載しないようにする。
また、マップ基板20の各ブロック上に半導体チップ1を搭載する際は、ウエハマップデータ管理サーバ(WS)に格納された当該半導体チップ1の識別番号を参照し、その識別番号に該当する半導体チップ1が良品であるか不良品であるかを確認する。そして、当該半導体チップ1が不良品である場合は、マップ基板20上に搭載しないようにする。
次に、二次元バーコード(BC3)から得られた上記マップ基板20の識別番号と上記マップ基板20上に搭載された半導体チップ1の識別番号との関連付けを行い、その情報をサーバ(メインサーバMS)に格納する。また、上記マップ基板20上に半導体チップ1を搭載した時の条件(使用したダイボンディング装置の型番、接着剤の種類など)と上記マップ基板20の識別番号との関連付けを行い、その情報をメインサーバ(MS)に格納する。
このようにして、各マップ基板20の各ブロックに半導体チップ1を搭載すると共に、各マップ基板20の識別番号と各マップ基板20上に搭載された半導体チップ1の識別番号とを関連付け、それらの情報をメインサーバ(MS)に格納する。また、各マップ基板20の各ブロックに半導体チップ1を搭載した時の条件と各マップ基板20の識別番号とを関連付け、それらの情報をメインサーバ(MS)に格納する。
<ワイヤボンディング工程>
次に、上記ダイボンディング工程が完了したマップ基板20をワイヤボンディング工程で使用する装置(ワイヤボンディング装置)に搬送する。そして、図18に示す位置認識用のカメラ(C2)を使ってマップ基板20をワイヤボンディング装置のステージに位置決めした後、図23(マップ基板20の一部を拡大して示す平面図)に示すように、半導体チップ1のボンディングパッド2とマップ基板20のランド21を、導電性部材3で電気的に接続する。なお、本実施の形態で使用する導電性部材3は、前記実施の形態1と同様に、金(Au)からなるワイヤである。
次に、バーコードリーダ(R2)を使って、マップ基板20に刻印された二次元バーコード(BC3)を読み取り、先の工程(ID刻印工程)においてマップ基板データ管理サーバBSに格納されている複数の基材情報(サーバ内情報)のうち、バーコードリーダ(R2)で認識したマップ基板20に該当する識別番号をサーバ内から引き出す。そして、認識したマップ基板20の一部に不良があるかどうかを確認する。その結果、当該識別番号に該当するマップ基板20の一部に不良がある場合には、当該不良のあるブロックのランド21にワイヤ3をボンディングしないようにする。
次に、上記ワイヤ3のボンディング条件(使用したワイヤボンディング装置の型番、ワイヤ3の径など)と二次元バーコード(BC3)から得られた上記マップ基板20の識別番号との関連付けを行い、その情報をメインサーバ(MS)に格納する。
このようにして、各マップ基板20上に搭載された半導体チップ1のボンディングパッド2とランド21をワイヤ3で電気的に接続すると共に、ワイヤ3のボンディング条件と各マップ基板20の識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
その後、各マップ基板20の外観検査を行い、ワイヤ3の断線や短絡の有無を調べる。そして、不良が検出された場合には、二次元バーコード(BC3)から得られた当該マップ基板20の識別番号と当該不良のあるブロックとを関連付けてマップ基板データ管理サーバ(BS)に格納する。
<モールド工程>
次に、上記ワイヤボンディング工程(または、外観検査工程)が完了したマップ基板20の表面をプラズマクリーニングした後、モールド工程で使用する装置に搬送する。そして、マップ基板20をモールド装置の金型(図示せず)内に配置し、必要に応じて、モールド装置の認識手段(バーコードリーダR3)を使ってマップ基板20に刻印された二次元バーコード(BC3)を読み取り、先の工程においてサーバ(マップ基板データ管理サーバBS)に格納された複数の基材情報(サーバ内情報)のうち、モールド装置のバーコードリーダ(R3)で認識したマップ基板20に該当する識別番号をサーバ内から引き出す。
そして、図24に示すように、半導体チップ1、ワイヤ3およびランド21をモールド樹脂で封止し、封止体(樹脂封止体)23を形成する。このとき、外枠部8に形成された識別番号(二次元バーコードBC3)が封止体23の外部に露出するように、デバイス領域(デバイス領域内に搭載された半導体チップ1)を樹脂で封止する。また、図18に示すカメラ(C3)を使って樹脂の充填性などの監視を行う。なお、このモールド工程では、半導体チップ1、ワイヤ3およびランド21をブロック毎に封止するのではなく、全ブロックを一括して樹脂で封止する。そのため、マップ基板20の表面は、外枠部8を除く全面が封止体23によって被覆される。
次に、バーコードリーダ(R3)を使って、マップ基板20の外枠部8に刻印された二次元バーコード(BC3)を読み取った後、モールド条件(使用したモールド装置の型番、封止体23の種類など)と二次元バーコード(BC3)から得られた上記マップ基板20の識別番号との関連付けを行い、その情報をメインサーバ(MS)に格納する。
このようにして、各マップ基板20をモールド装置の金型に装着し、半導体チップ1、ワイヤ3およびランド21を樹脂で封止する。また、モールド条件と各マップ基板20の識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
<レーザマーキング工程>
次に、マップ基板20を枚葉式ベーク炉に収容して封止体23を完全硬化させた後、レーザマーキング工程で使用する装置に搬送し、図25に示すように、封止体23の表面に二次元バーコード(BC4)をブロック毎に刻印する。
この二次元バーコード(BC4)の形成工程では、まず、レーザマーキング装置のバーコードリーダ(R4)を使ってマップ基板20の外枠部8に刻印された二次元バーコード(BC3)を読み取る。そして、先の工程においてマップ基板データ管理サーバ(BS)に格納された複数の基材情報(サーバ内情報)のうち、バーコードリーダ(R4)で認識したマップ基板20に該当する情報(サーバ内情報、チップ位置情報、ウエハの製造ロット番号、半導体ウエハ番号、組立ロット番号、製品型名など)をサーバ内から引き出す。次に、この引き出した情報を新たな識別番号(二次元バーコードBC4)として、封止体23の表面側に形成する。また、封止体23の表面に二次元バーコード(BC4)を刻印する際には、製品情報(製品型名、顧客ロゴマーク、製造コードなど)のマーク(図示せず)も併せて刻印する。
なお、封止体23の表面に形成する二次元バーコード(BC4)に格納される情報は、サーバで管理している情報を選択的に呼び出して二次元バーコードへ持たせることが可能であり、前記情報に限定されるものではない。そのため、この二次元バーコード(BC4)に格納される情報は、マップ基板20の外枠部8に刻印された前記二次元バーコード(BC3)と同一の情報であってもよい。この場合、バーコードリーダで認識した後に、マップ基板データ管理サーバ(BS)に格納しておいた複数の基材情報の中から該当するマップ基板20の情報を照合することで、上記した各情報を引き出すことができる。なお、本実施の形態では、レーザマーキング工程で使用するレーザの条件は、ID刻印工程で使用したものと同じ条件であるが、これに限定されるものではない。また、二次元バーコード(BC4)の形成方法は、レーザービームに限定されない。例えば二次元バーコード(BC4)を印刷したシールを封止体23の表面に貼り付けてもよい。
二次元バーコード(BC4)およびマークを刻印する際は、マップ基板データ管理サーバ(BS)を参照し、ここまでの工程で当該マップ基板20の一部に不良が発生していたかどうかを確認する。そして、当該マップ基板20の一部に不良が発生していた場合には、図26に示すように、当該不良のあるブロックに二次元バーコード(BC4)およびマークを刻印しないようにする。
次に、カメラ(C4)を使って二次元バーコード(BC4)およびマークが確実に刻印されたかどうかをブロック毎に確認し、その結果を当該マップ基板20の識別番号と関連付けてメインサーバ(MS)に格納する。
<ボールマウント工程>
次に、上記二次元バーコード(BC4)およびマークの刻印が完了したマップ基板20をボールマウント工程に搬送する。そして、図27に示すように、マップ基板20の裏面の電極22に、CSPの外部接続端子を構成する半田バンプ(ボール電極)24を接続する。その際、図18に示すカメラ(C5)を使って電極22と半田バンプ24の接続状態を確認し、その結果を当該マップ基板20の識別番号と関連付けてメインサーバ(MS)に格納する。
<ダイシング工程>
次に、上記半田バンプ24の接続が完了したマップ基板20をダイシング工程に搬送し、前記図19のダイシングラインLに沿ってマップ基板20をダイシングする。マップ基板20をダイシングする際は、図18に示すカメラ(C6)を使ってダイシングブレードとマップ基板20の位置合わせを行う。これにより、図28に示すように、配線基板25の上面に搭載された半導体チップ1が封止体23によって封止され、配線基板25の裏面に半田バンプ24が接続されたCSPが完成する。
次に、図18に示すバーコードリーダ(R5)を使って各CSPの二次元バーコード(BC4)を読み取る。そして、封止体23の表面に二次元バーコード(BC4)が刻印されていないCSPを不良品として取り除き、良品と判定されたCSPのみをピックアップしてトレーに収納する。
<試験工程>
次に、トレーに収納された良品のCSPを試験工程に搬送し、図18に示すカメラ(C7)を使ってCSPをソケットに装着した後、バーンイン試験および電気特性試験を行う。続いて、バーコードリーダ(R6)を使って各CSPの二次元バーコード(BC4)を読み取る。そして、試験結果と各CSPの識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
<最終外観検査工程>
次に、上記試験工程で良品と判定されたCSPを最終外観検査工程に搬送する。ここでは、図18に示すカメラ(C8)を使った画像認識によって半田バンプ24の接続状態を調べた後、バーコードリーダ(R7)を使って各CSPの二次元バーコード(BC4)を読み取る。そして、検査結果と各CSPの識別番号との関連付けを行い、それらの情報をメインサーバ(MS)に格納する。
以上の各工程を経て製造されたCSPは、製造メーカから顧客先に出荷され、所定の配線基板に実装されて使用される。なお、製造メーカから顧客先への出荷状況は、上記二次元バーコード(BC4)と関連付けて管理される。
また、本実施の形態では、マップ基板20の外枠部8に識別番号(ID、二次元バーコード)を刻印しておき、モールド工程においてこの識別番号を読み取り、マップ基板データ管理サーバ(BS)に格納されている複数の情報(サーバ内情報)のうち、読み取った基材の識別番号(第1識別番号)に対応する情報(サーバ内情報)を、新たな識別番号(ID、二次元バーコード)として暗号化し、暗号化された識別番号(第2識別番号)を封止体23に付与(形成)している。
そこで、完成した半導体装置(CSP)を出荷した後に、顧客先においてCSPに不良が発生した場合、製造メーカは、当該不良が発生したCSPの封止体23に刻印された二次元バーコード(BC4)をバーコードリーダで読み取ることによって、当該CSPの識別番号を特定する。
製造メーカのメインサーバ(MS)には、CSPに封止された半導体チップがどの製造ロットの半導体ウエハから取得され、その半導体ウエハのどの位置にあったかといった前工程情報が当該CSPの識別番号と関連付けて格納されている。また、前述したダイボンディング工程、ワイヤボンディング工程、モールド工程、レーザマーキング工程、ボールマウント工程、ダイシング工程などにおいて、CSPがどのような条件で製造されたかといった後工程情報も当該CSPの識別番号と関連付けて格納されている。
従って、CSPの二次元バーコード(BC4)を読み取って、当該CSPの識別番号を特定することにより、メインサーバ(MS)に格納された当該CSPの製造条件を瞬時に追跡することができる。これにより、CSPの不良原因を速やかに究明することができるので、当該不良原因を製造工程にフィードバックすることにより、迅速に不良対策を講じることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態1、2では、半導体チップをワイヤボンディング方式によって基材のチップ搭載領域に搭載する例を説明したが、導電性部材としてバンプ電極を用いたフリップチップ方式によって基材のチップ搭載領域に半導体チップを搭載することもできる。
また、前記実施の形態では、基材(チップ搭載部材)としてリードフレームや大型配線基板(マップ基板)を例示したが、基材としてTABテープやフレキシブル配線基板を使用することもできる。
また、前記実施の形態1、2では、レーザを用いて基材および封止体に識別番号(ID)を刻印することについて例示したが、識別番号(ID)に対応する形状(二次元バーコード)が形成された端面を有する金型を用いて刻印する方法、あるいは識別番号(ID)を印刷したシールを貼り付ける方法であってもよい。しかしながら、識別番号(ID)の形状は、基材毎に異なるため、金型による形成方法では、各基材(リードフレーム、配線基板)に対応する金型を準備しておかなければならない。また、シールを貼り付ける方法の場合、後工程では、基材に対して熱が加えられる工程も含まれるため、シールが剥離する虞がある。そのため、識別番号(ID)の形成方法としては、前記実施の形態のように、レーザを用いることが好ましい。
また、前記実施の形態1、2では、レーザを用いて基材および封止体に識別番号(ID、二次元バーコード)を刻印することについて例示したが、特定のUV光(紫外線)のみ発するようにフィルターを掛けられた電気発光体(ブラックライト)を照射した時のみ発光する特殊発光インクで印刷してもよい。これは、セキュリティー上、不用意に公にしたくない情報を持つ二次元バーコードを刻印する際の有効な手段である。しかしながら、上記したように、実施の形態1では、レーザーマーキング工程の後にメッキ工程を行うため、印刷された特殊発光インクがメッキ液に溶ける虞れがあるため、識別番号(ID、二次元バーコード)は、レーザを用いて形成することが好ましい。
また、前記実施の形態1、2では、チップ搭載領域の表面に接着剤を供給してから、半導体チップ1を搭載することについて例示したが、半導体チップ1(半導体ウエハ1A)の裏面に予めフィルム状の接着層を形成しておき、この接着層を介して半導体チップ1をチップ搭載領域に搭載してもよい。
また、前記実施の形態1、2では、ダイボンディング工程において、ウエハマップデータ管理サーバ(WS)に格納された半導体チップ1の識別情報を参照してから、ダイボンドすることについて例示したが、他の手段を用いてもよい。例えば、半導体チップ1が良品か不良品かを判別する他の手段として、まず、半導体ウエハ1Aに形成された複数の半導体チップ1のうちの不良品には不良マークを形成しておく。次に、ダイボンディング工程において、この不良マークをダイボンディング装置に設けられたカメラ(C1)を用いて画像認識した場合には、不良品をスキップし、良品の半導体チップのみをチップ搭載領域に搭載する。そして、このダイボンディング工程において、半導体ウエハ1A内における当該半導体チップ1の位置情報及び良品・不良品情報、ウエハの製造ロット番号、半導体ウエハ番号と関連付けてチップ識別番号(ID)生成し、ウエハマップデータ管理サーバ(WS)へ格納する。また、このチップ識別番号(ID)と基材(リードフレーム、配線基板)の識別番号とを関連付けた情報をメインサーバ(MS)にも格納する。これにより、半導体装置が完成した後であっても、封止体の表面に形成された識別番号、あるいはこの識別番号とメインサーバ(MS)に格納された情報とを参照することで、封止体内に配置された半導体チップ1がどの製造ロットで製造され、どの半導体ウエハのどの位置にあったかを容易に特定することができる。
また、前記実施の形態では、封止体に形成した識別番号(ID、二次元バーコード)を参照することで、製造工程における各情報を読み出すことができることについて説明したが、この識別番号をインデックスマークとして利用してもよい。なお、識別番号をインデックスマークとして使用する場合は、この識別番号とは別にインデックスマークを形成するための工程を省略することができる。
本発明は、半導体製品の製造工程で発生する不良の管理に適用することができる。
1 半導体チップ
1A 半導体ウエハ
2 ボンディングパッド
3 導電性部材(ワイヤ)
4 チップ搭載領域(ダイパッド)
5 リード
6 吊りリード
7 タイバー
8 外枠部(外枠)
9 接着剤
10 封止体(樹脂封止体)
11 ガイドレール
12 搬送爪
20 配線基板(マップ基板)
21 ランド(電極パッド、ボンディングリード)
22 電極(電極パッド、バンプランド)
23 封止体(樹脂封止体)
24 半田バンプ(ボール電極)
25 配線基板
BC1〜BC4 二次元バーコード
C0〜C8 カメラ
R0〜R8 バーコードリーダ
LF リードフレーム

Claims (7)

  1. 以下の工程を含む、半導体装置の製造方法:
    (a)チップ搭載部を有するデバイス領域、および平面視において前記デバイス領域の周囲に位置する外枠部、を備え、金属部材から成るリードフレームを準備する工程、
    (b)前記(a)工程の後、前記リードフレームの前記外枠部に第1識別番号を刻印し、前記第1識別番号と対応付けて前記リードフレームに関する情報を第1サーバ内情報としてサーバに格納する工程、
    (c)前記(b)工程の後、前記リードフレームを第1装置に搬送する工程、
    (d)前記(c)工程の後、前記リードフレームの前記外枠部に刻印された前記第1識別番号を前記第1装置の認識手段を用いて読み取り、前記サーバに格納されている複数のサーバ内情報のうち、認識した前記第1識別番号に対応する前記第1サーバ内情報を引き出す工程、
    (e)前記(d)工程の後、前記リードフレームの前記チップ搭載部に半導体チップを搭載し、前記(d)工程において引き出した前記第1サーバ内情報を更新する工程、
    (f)前記(e)工程の後、前記リードフレームを前記第1装置とは異なる第2装置に搬送する工程、
    (g)前記(f)工程の後、前記リードフレームの前記外枠部に刻印された前記第1識別番号を前記第2装置の認識手段を用いて読み取り、前記サーバに格納されている前記複数のサーバ内情報のうち、認識した前記第1識別番号に対応し、かつ、前記(e)工程で更新された前記第1サーバ内情報を引き出す工程、
    (h)前記(g)工程の後、前記外枠部に刻印された前記第1識別番号が露出するように前記半導体チップを樹脂で封止し、前記(g)工程において引き出した前記第1サーバ内情報を更新する工程、
    (i)前記(h)工程の後、前記リードフレームを前記第1装置および前記第2装置のそれぞれとは異なる第3装置に搬送する工程、
    (j)前記(i)工程の後、前記リードフレームの前記外枠部に刻印された前記第1識別番号を前記第3装置の認識手段を用いて読み取り、前記サーバに格納されている前記複数のサーバ内情報のうち、認識した前記第1識別番号に対応し、かつ、前記(h)工程で更新された前記第1サーバ内情報を引き出す工程、
    (k)前記(j)工程の後、前記(j)工程で引き出した前記第1サーバ内情報を第2識別番号として、前記(h)工程により形成された封止体の表面に付与する工程、
    (l)前記(k)工程の後、前記封止体が形成された前記リードフレームを電解メッキ槽に浸漬させ、前記封止体から露出する前記リードフレームの表面にメッキ膜を形成する工程、
    (m)前記(l)工程の後、前記封止体から露出する前記リードフレームを切断し、前記第2識別番号が付与され、かつ、前記半導体チップを封止する前記封止体を前記リードフレームの前記外枠部から切り離す工程、
    ここで、
    前記(e)工程において更新された前記第1サーバ内情報は、前記第1識別番号に、前記(e)工程における製造条件が関連付けられた情報を含み
    前記(h)工程において更新された前記第1サーバ内情報は、前記第1識別番号に、前記(h)工程における製造条件が関連付けられた情報を含む
  2. 前記第1、第2識別番号のそれぞれは、二次元バーコードであることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記(b)工程では、前記リードフレームの前記外枠部にレーザービームを照射することで、前記第1識別番号を刻印することを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記(k)工程では、前記封止体の前記表面にレーザービームを照射することで、前記第2識別番号を刻印することを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記(b)工程では、前記外枠部の複数箇所に前記第1識別番号を刻印することを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 関連付けが行われた前記製造条件は、前記(e)工程において使用した前記第1装置の型番であることを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 関連付けが行われた前記製造条件は、前記(h)工程において使用した前記第2装置の型番であることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2015185716A 2015-09-18 2015-09-18 半導体装置の製造方法 Active JP6415411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015185716A JP6415411B2 (ja) 2015-09-18 2015-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185716A JP6415411B2 (ja) 2015-09-18 2015-09-18 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013082832A Division JP2013157626A (ja) 2013-04-11 2013-04-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015228531A JP2015228531A (ja) 2015-12-17
JP6415411B2 true JP6415411B2 (ja) 2018-10-31

Family

ID=54885794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185716A Active JP6415411B2 (ja) 2015-09-18 2015-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6415411B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035820A (ja) * 2018-08-28 2020-03-05 太陽誘電株式会社 モジュールおよびその製造方法
JP7377092B2 (ja) * 2019-12-16 2023-11-09 Towa株式会社 統計データ生成方法、切断装置及びシステム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62280039A (ja) * 1986-05-30 1987-12-04 Hitachi Ltd マ−キング方法
JPH0393240A (ja) * 1989-09-06 1991-04-18 Fujitsu Ltd 樹脂封止型半導体装置の製造方法
JPH0397252A (ja) * 1989-09-11 1991-04-23 Hitachi Cable Ltd Icリードフレーム
JPH0494563A (ja) * 1990-08-10 1992-03-26 Nec Corp 表面実装型半導体装置およびその製造方法
JPH04277669A (ja) * 1991-03-06 1992-10-02 Nec Kyushu Ltd リードフレーム
JPH118327A (ja) * 1997-06-16 1999-01-12 Sony Corp 半導体チップ識別コード付与方法及び半導体チップ管理方法
JP3125874B2 (ja) * 1998-11-10 2001-01-22 日本電気株式会社 半導体装置の表面処理方法及び表面処理装置
JP2004193189A (ja) * 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の生産管理システム
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
JP2005191367A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2006066701A (ja) * 2004-08-27 2006-03-09 Renesas Technology Corp 半導体装置の製造方法
JPWO2006061879A1 (ja) * 2004-12-06 2008-06-05 株式会社ルネサステクノロジ 点火装置、半導体装置及びその製造方法
JP2007059948A (ja) * 2006-11-27 2007-03-08 Oki Electric Ind Co Ltd 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。

Also Published As

Publication number Publication date
JP2015228531A (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
JP5315186B2 (ja) 半導体装置の製造方法
US9362183B2 (en) Method of manufacturing semiconductor device
US7127365B2 (en) Method for identifying a defective die site
US6555400B2 (en) Method for substrate mapping
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
JP2013157626A (ja) 半導体装置の製造方法
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
JP6415411B2 (ja) 半導体装置の製造方法
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
US7626278B2 (en) Chip package
US11063000B2 (en) Semiconductor package authentication feature
CN109964277B (zh) 用于检测及移除有缺陷集成电路封装的方法及设备
US20050280129A1 (en) Semiconductor device and manufacturing method therefor
JP2008028426A (ja) 半導体装置の製造方法
JP2008053443A (ja) 半導体装置の製造方法
JP2003347319A (ja) 半導体装置の製造方法
JP4977344B2 (ja) 半導体装置の製造方法
JP2009272474A (ja) 半導体装置の製造方法
JP2003347318A (ja) 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス
JPH04340742A (ja) 不具合な半導体装置の識別方法
JP2011029482A (ja) 半導体装置の製造方法
JP2012099849A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170608

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181002

R150 Certificate of patent or registration of utility model

Ref document number: 6415411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150