JP6415210B2 - 情報処理装置及び情報処理装置の故障検知方法 - Google Patents
情報処理装置及び情報処理装置の故障検知方法 Download PDFInfo
- Publication number
- JP6415210B2 JP6415210B2 JP2014193631A JP2014193631A JP6415210B2 JP 6415210 B2 JP6415210 B2 JP 6415210B2 JP 2014193631 A JP2014193631 A JP 2014193631A JP 2014193631 A JP2014193631 A JP 2014193631A JP 6415210 B2 JP6415210 B2 JP 6415210B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- monitoring signal
- output
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0733—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a data processing system embedded in an image processing device, e.g. printer, facsimile, scanner
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
さらに、基板上には、複数の電源回路、クロック、リセット信号生成回路等があるため、基板上の故障個所の特定は、さらに難度の高い作業である。
従来、故障検知する回路を追加装備して、この回路をCPUとは独立して動作するように設計し、CPUの動作中に起きる故障を速やかに検知できるようにした情報処理装置がある(たとえば特許文献1)。
本発明は、上記の課題を解決するためになされたものであり、本発明の目的は、CPUが正常に起動しない時でも、故障を検知し故障個所を特定して表示することのできる情報処理装置を提供することである。
図1は、本発明を適用した情報処理装置を用いたシステム構成例を示す図である。
本発明の情報処理装置としては、例えば、プリンタや、コピー機能、スキャン機能、FAX機能及び印刷機能等の各種機能を搭載したMFP(Multi Functional Peripheral)等の画像形成装置を用いてもよい。それら情報処理装置は、ネットワーク101を介して他の装置に接続され、相互にデータ送受信できるように構成されている。図1では、MFP105は、PC102、103や、スキャナプリンタ104、106や、ファクシミリ107とネットワーク101を介して接続されている。ネットワークとしてはEthernet(登録商標)を例として用いるが、本発明はネットワークの形式には依存しないため、他の方式のネットワークでも適用可能である。
制御部202は、MFP105の動作を制御する部位であり、データの送受信、データの変換、データの保存、電力制御を行う。
例えば、MFP105のプリント動作の場合には、ネットワーク接続のPC102でジョブデータが生成され、ネットワーク101を通して制御部202に転送されて、一旦保存される。制御部202は、保存したジョブデータを画像データに変換し、プリンタ部204に転送する。プリンタ部204は、制御部202の制御下で画像データを記録紙に印字して装置外に排出する。
ここで省電力モードとは、情報処理装置がジョブ処理を行っていないときに、商用電源の消費電力を低減するために、制御部202以外の部分への給電を停止している状態である。
制御部202は、省電力モード下でもジョブの受信を検知することができ、ジョブを検知すると、直ちに、電源制御信号208を切り替えて第二の電源207をオンして通常モードに移行する。
制御部202を制御するCPU302は、ネットワーク通信を行うネットワークI/F部301、操作部201と通信を行う操作部I/F303、スキャナ部203やプリンタ部204と通信を行うプリンタスキャナI/F部304、電源制御部307、動作時に使用するRAM305等と内部バス308で接続されている。また、RAM305には、容量などのRAMの仕様を格納可能なSPD340を付帯している。さらに、センサ321が内部バス308で接続されており、電圧、温度などを計測できる。
MFP105が、電源オフ状態からオンとなり起動すると、第一の電源205がオンとなって、電源制御部307、ネットワークI/F部301が動作を開始する。また第一の電源205からの電源供給により、第一のローカル電源部315がオンされ、CPU302に内蔵される電源制御クロックRTC318が動作を開始する。
システム電源制御部317は、情報処理装置を省電力モードか通常モードか切り替える制御を行うものであり、電源投入時には、省電力モード・通常モード切り替え信号313を出力して、情報処理装置を通常モードに切り替える。
第二の電源207がオンになると、第二の電源207から電源供給を受ける第二のローカル電源部306もオンとなり、3.3V電源出力、1.8V電源出力、1.0V電源出力を開始する。
3.3V電源は、CPU302をはじめ、プリンタスキャナI/F部304、操作部303、RAM305に供給される。CPU302は、3.3V電源出力のほかに、1.8V電源出力と1.0V電源出力も使用する。
第二のローカル電源部306からの3.3V電源出力は、システムクロックの生成部314にも供給され、システムクロックが発振を開始する。システムクロックの発振信号は、CPU302の動作に必須なものでありCPUに対して出力される。
本発明では、故障検知ができるようにするため、CPU302に出力されるのと同じシステムクロックの発振信号が、電源制御部307にも出力される。具体的には、電源制御部307に内蔵される故障検知部403、404の監視する複数の監視信号のうちの一つとすることで故障検知に活用される。
CPU302は、第二のローカル電源部306からの3.3V電源供給を受け、第二パワーグッド信号312が入力されると、動作を開始し、起動するためのプログラムをRAM305から読み出して、読み出したプログラムを実行することで一連の起動動作を行う。
この省電力モードのとき、制御部202全体の中で、動作しているのは第一の電源205から電源供給を受けるネットワークI/F部301と電源制御部307のみである。
ネットワークI/F部301は、ネットワーク101経由のパケットを受信してパケットの内容を点検し、ジョブデータなどの処理が必要なパケット、即ち、ウェイクパケットである場合には、ネットワーク復帰トリガ信号311を電源制御部307に出力する。この信号が、省電力モードから通常モードに移行する契機となる。
電源制御部307は、ネットワーク復帰トリガ信号311を受けて、第二の電源207をオンに切り替える電源制御信号208を出力する。第二の電源207がオンになった後は上述の電源投入時と同様に、一連の動作でCPU302が起動する。
省電力モードへの移行は、CPU302が、読み出して動作しているOSプログラムをシャットダウンさせ、各部の終了処理を行った後、電源制御部307からの電源制御信号208の切り替えを通じて第二の電源207をオフにする一連の動作によりなされる。
CPUが起動しなかった場合には、電源制御部307の機能は途中で停止しているので、それら電源制御に関する信号を監視することで、故障を検知できる。
第一の故障表示部209は、故障検知を報告する目的であり、ユーザやサービスマンが装置の外部から容易に目視可能な場所である操作部201に設けられている。ユーザにとっては故障に関する詳細情報は不要であるから、この第一の故障表示部209での報告内容は必要最小限のものでよい。ただし、操作部201全体の表示画面は、CPU302により制御され描画されているので、CPUが起動しないときには、CPU由来の故障画面表示はなされない。そこで、故障を検知した場合には、電源制御部307内部で、故障表示信号を生成して操作部201に出力して、操作部201内の第一の故障表示部209で故障の表示を行う必要がある。
この第二の故障表示部309によってCPU起動のどの段階で停止したか等の故障の詳細内容を判別できる表示を行う。また、この第二の故障表示部309の表示内容により、CPUが起動しないときに装置内のどの部分が動作していないかを絞ることができる。
以上説明したように、2つの故障表示部を備えることにより、単純な故障報告と、詳細な故障内容報告の2つの目的のそれぞれを達成することができる。
第1実施形態では、複数の故障検知部を備えることで複数種類の故障を検知し、表示部において故障検知部に応じた異なる表示を行う例について説明する。
図4は、第1実施形態における電源制御部307の構成を示したブロック図である。
電源制御信号生成部401は、前述のような省電力モードにおける第二の電源207や第二のローカル電源部306のオン・オフ等のシステムの電源制御を行う。この電源制御信号生成部401には、監視信号A〜Fや、CPU302が起動したときにアクセスする内部バス308や入出力信号群406が接続されている。
第一の故障検知部403、第二の故障検知部404は、電源制御信号生成部401で使用する信号を監視し、異常を検知するものである。具体的な異常検知の方法は後述するが、それぞれ異常を検知すると、異常信号1ないし異常信号2を故障表示信号生成部405に出力する。故障表示信号生成部405には、監視信号A〜Fが入力されており、異常信号1ないし2が入力されると、そのときに入力されていた監視信号A〜Fに基づいて、第一の故障表示部209、第二の故障表示部309に適した形での故障表示信号を出力する。
第一の故障表示部209用の表示信号310は、内部バス308、操作部I/F303を経由して操作部201内の第一の故障表示部209に伝達されて、簡略な故障表示がなされる。第二の故障表示部309用の表示信号320は、隣接する第二の故障表示部309に伝達されて、詳細な故障表示がなされる。
具体的な機器構成では、例えば、電源制御部307を1チップのプログラマブルICで構成する事例が挙げられる。プログラマブルICに内蔵の内部クロック402を、CPUに依存しない内部クロックとして活用すれば、周辺の外的要因の影響を受けにくく、信頼性の高い駆動クロック信号が得られる。また故障検知に必要な信号線もIC内部で予め結線されており、後工程の半田組立不良などの影響がないので、故障検知の信頼性を高めることが可能である。
第一の故障判定部502には、所定時間内に捕捉されるべき監視信号Cが入力される監視信号Cも接続されており、第一のタイマ501の所定時間経過の通知までに、監視信号Cが捕捉されないときには、異常信号1を出力して、故障表示信号生成部405に故障の検知を伝達する構成となっている。
もちろん、所定時間内に監視信号Cが捕捉されれば、正常と判定され、異常信号1は出力されない。
2つの故障検知部によって2種類の異常を検知できるので、故障個所の特定が極めて容易である。たとえば、第一の故障検知部403を第一の電源205によって起動する部分の故障検知に適用し、第二の故障検知部404を第二の電源207によって起動する部分の故障検知に適用する等、故障検知の対象を分割すると故障個所が特定し易く良い。この事例では、第一の電源205は、電源投入時に一回起動したらオンのままであるが、第二の電源207は、省電力モードへの移行時にオフとなり、通常モードへの復帰時にオンになり、オン・オフを繰り返すので、故障検知回路も分けておく方が合理的な点も指摘できる。
こうすれば、第一のローカル電源出力の安定化と共に故障検知が開始される。
監視信号Bは、電源制御クロック信号319とする。監視信号Cは、CPU302のシステム電源制御部317からの省電力モード・通常モード切り替え信号313とする。これらの3つの監視信号は順次動作を開始する信号である。
正常時であれば、第一のローカル電源部315が出力を開始すれば、順次、所定時間以内に、電源制御クロック信号319が発振を開始し、その後、省電力モード・通常モード切り替え信号313が出力されるので、正常と判定され、異常信号1は出力されない。
他方、どこか故障個所があれば、この連鎖が途中で止まるので、異常と判定され、異常信号1が出力される。
正常時であれば、切り替え信号313が出力された後、順次、所定時間以内に、電源制御部307が電源制御信号208を出力し、第二のローカル電源部306が出力を開始して間もなく第二パワーグッド信号が出力されるので、正常と判定され、異常信号2は出力されない。
他方、どこか故障個所があれば、この連鎖が途中で止まるので、異常と判定され、異常信号2が出力される。
監視信号Aの出力(イベントA)により第一のタイマ501がカウントを開始する。
次に監視信号Bが出力(イベントB)される。これは故障検知には直接は使用されないが、故障検知時に故障表示信号生成部405に出力されることで、故障検知時の故障個所の特定に活用される。この事例では、故障検知に直接には使用されない信号を活用する事例を示したが、複数の監視信号を同様に取り扱ってもかまわない。
その次に、正常であれば、監視信号Cが出力(イベントC)される。その後、第一のタイマ501が所定時間T1をカウントするとタイマ出力する。このときまでに、監視信号Cが出力されていれば正常と判定され、出力されていなければ異常と判定される。
監視信号A〜Cは順に出力されるべき信号であり、監視信号Bが出力されてないときは監視信号Cも出力されない。したがって、監視信号Cが出力されないときには、監視信号Bも出力されない場合と、監視信号Cのみが出力されない場合の2つの異常態様が存在しうるので、上述のように、監視信号Bが故障個所の特定に活用できる訳である。
監視信号Dの出力(イベントD)により第二のタイマ503がカウントを開始する。次に監視信号Eが出力(イベントE)される。これは故障検知には使用されないが、故障検知時に故障表示信号生成部405によって、故障個所の特定の場合に使用できる。次に正常であれば監視信号Fが出力(イベントF)される。その後、第二のタイマ503が一定時間T2をカウントするとタイマ出力を出力する。このとき、監視信号Fが出力されていれば正常、出力されていなければ異常と判定する。
図6におけるイベントとしては、単純な信号の出力を取り上げたが、より複雑なイベントとしても良い。たとえば、クロックの発振開始や、メモリのリード信号のアクセスの有無などのイベントを監視信号としても良い。
第一のラッチ手段801は、異常信号1が出力されたときの監視信号A〜Cの状態を保持するラッチである。故障検知後に信号の状態が変化する場合があるので、第一のラッチ手段801で、各監視信号の信号レベルを保持して、故障表示内容のブレや揺らぎを防止することが好ましい。
第一のラッチ手段801によってラッチされて信号レベルを保持された信号は、テーブル変換手段803に入力され、入力信号の状態の組み合わせに応じて、表示する故障の種類を示すエラー信号へと変換される。
同様に、第二の故障検知部の第二のラッチ手段802でラッチされた信号も、テーブル変換手段803に入力される。テーブル変換手段803には、概略表示する第一の故障表示部209と、詳細表示する第二の故障表示部309の2種類の表示手段に対応して、第一の故障表示部209用の変換テーブルと、第二の故障表示部309用の変換テーブルの2つが備えられている。
故障内容を概略表示する第一の故障表示部は、例えば、1つのLEDで構成し、点滅のパターンや周波数で複数の故障を表現するようにできる。
故障内容を詳細表示する第二の故障表示部は、複数の色の異なるLEDで構成すれば、点灯、点滅、消灯の組み合わせ、および、点滅のパターンや周波数によって、より細分化した詳細な故障内容が表示できる。
第一のラッチ手段801の出力であるラッチ信号A、ラッチ信号B、ラッチ信号Cがすべてアクティブの場合は、正常と判断する。そして、エラー信号1、エラー信号2を共にインアクティブにして、第一の点滅生成回路804に伝えると、第一の点滅生成回路804は消灯を出力する。
第2実施形態においては、故障検知時に一旦、再起動し、再起動後に再度故障を検知した場合に故障を表示する形態について説明する。
商用の交流電源から直流電源に変換する電源ユニット、例えば、第二の電源207では、しばしば起動時の突入電流の過多で過電流を検知し、電源ユニットとして出力しなくなる停止現象が発生する。このような原因による故障のときには、オフ・オン後の再起動時に過電流がなければ正常に起動できるから、直ちに故障判定することは好ましくない。別の原因による故障の場合には、オフ・オン後も起動しないから、区別が付けられる。
したがって、1回目のオフからオン動作で電源ユニットが起動しない場合、直ちに故障と判定せず、故障表示せず、2回目のオフ・オン後に起動しなければ,故障と判定して、故障表示を行うのが望ましい。
図10は、第2実施形態における電源制御部307の構成を示したブロック図である。第1実施形態で説明したブロック図(図4)に対して、第一の2回目判定回路1001、第二の2回目判定回路1003が追加されている点で相違する。
ここでは第二の電源207によって起動する部分の故障を第二の故障検知部404によって検知する場合を例にして説明する。
第二の故障検知部404で故障を検知した際、第二の2回目判定回路1003で「1回目の故障検知」と判定した場合は、電源制御信号生成部401に対して、第二の再起動の要求信号1004を出力する。
第二の2回目判定回路1003が「2回目の故障検知」と判定した場合は、第二の再起動の要求信号1004は出力せずに、故障表示信号生成部405に異常を通知する。
このようにして、電源起動時の過電流検知により電源が起動しない場合には、再度電源をオフ・オンして故障検知するまで、異常を表示しない仕組みが構成されている。
第一の電源205に対しても第一の2回目判定回路1001によって同様に第1の再起動の要求信号1002を出力し、再起動を行うことができる。
第1実施形態の波形(図6)と異なるのは、監視信号Dの出力を契機にカウントを開始した第二のタイマ503がカウントアップしたとき、それまでに監視信号Fが出力されていなくても、1回目であれば、異常信号2を出力せず、第二の再起動の要求信号を電源制御信号生成部401に出力し、電源制御信号生成部401からの電源制御信号で第2の電源207を再起動させることである。
第2の電源207を再起動の後に、監視信号Dの出力を契機に再びカウントを開始した第二のタイマ503がカウントアップしたとき、それまでに監視信号Fが出力されていなければ、二回目の故障検知であるから、異常信号2を出力する。
第3実施形態においては、CPUが起動しなかったことを検知時に監視信号の状態を不揮発メモリに保存する例について説明する。これは、故障の発生を後から把握する手段を設けることにより、第1実施形態で説明したLEDによるエラー表示を見逃した場合や、再現性が低く後から同じ問題が発生しない場合において、問題の切り分けに有効である。さらに、本実施形態においては、CPUが起動後の予期せぬリブートを検知し、リブート発生時の信号の状態も不揮発メモリに保存する構成も追加する。第1実施形態のように起動しない状態を保持するのであればLED表示が有効だが、リブートの場合はCPU302がすぐに起動してしまいLEDの表示をするタイミングがほとんどない。このために不揮発メモリに監視信号の状態を保存することが、デバッグに有効な手段となる。
リブート検知部1201はリブートの発生時に変化する信号である再起動信号の変化を検知し、検知時には異常信号3をアサートする。故障記録部1202には異常信号1、異常信号2、異常信号3が入力される。どれか一つアサートされたときに故障記録部1202は内部にある不揮発メモリ1205に記録する。故障記録部1202の内部にある不揮発メモリ制御部1203は、異常信号を受信したときに監視信号をラッチするデータラッチ1204と不揮発メモリ1205を制御する部位である。ここでは監視信号は第1実施形態で説明した監視信号A〜Fでも良いし、他の信号を追加しても良い。また、監視信号の状態をそのままラッチしても良いし、データラッチ1204内部にデコーダを備えて信号の状態をコード化しても良い。不揮発メモリ制御部1203は不揮発メモリ1205に対してアドレスバスを通してアドレスなどの制御信号を出力する。データラッチ1204の出力が不揮発メモリ1205のデータとして書き込まれる。
不揮発メモリ1205のアドレスは0番地から既定の最終アドレスまでの空間を有している。データバスは16ビットであり、初期値は0xFFFFである。S1301において起動せず、または、リブートの発生、すなわち、異常信号1〜3のどれかが変化するまで待機する。異常信号が変化した場合、S1302において、監視信号をデータラッチ1204でラッチする。S1303においてアドレス値の初期値として不揮発メモリ1205の先頭アドレスである0とする。S1304以降、S1307の繰り返し処理では不揮発メモリ1205の未書き込みのアドレスのサーチを行う。S1304において不揮発メモリ1205の読み出しを行う。S1305において読み出したデータが初期値である0xFFFFであるか否かを判断し、0xFFFF以外のデータであったときは書き込み済みと判断し、S1306においてアドレス値が最終アドレスであるか否かを判断する。最終アドレスではなかった場合は、S1307においてアドレス値をインクリメントし、再びS1304から処理を開始する。S1306において最終アドレスであった場合にはすべてのアドレスが書き込み済みであるので、書き込みを行わずに処理を終了する。S1305において読み出したデータが0xFFFFであった場合には、未書き込みのアドレスであると判断し、S1308においてデータラッチ1204にラッチされたデータを不揮発メモリ1205に書き込む。
第4実施形態においては、CPUが起動した後BIOS処理中に、BIOS処理にてハードウェアの故障に起因するハングが発生した場合に、故障要因となったハードウェアの情報を含むBIOSのステータスコードを、故障記録部の不揮発メモリ1205に保存する例について説明する。
第3実施形態で説明したブロック図(図12)と異なるのは、まず、アドレスデコーダ部1400と故障記録部レジスタ1402と故障記録部デコーディド信号1404を追加したことである。これにより、CPUからアドレスを指定することで、故障記録部レジスタ1402にデータを格納することが可能となる。前記データは、BIOS実行時のステータスコードを用いることができる。
S1502, S1504にて、BIOSコード(A)を実行し、故障記録部レジスタ1402に、ステータスコード0を書き込む。
S1520とS1540にて、SPD340の読み書き処理、もしくは、RAM305の初期化処理に失敗した場合が異常系となる。この際、CPUによるソフトウェア処理がハングし、MFPでの処理はハードウェアの動作のみとなる。このため、S1580に示す通り、ハード処理のシーケンスが始まる。
まず、S1590にて起動後28秒後にWDTが作動する。
図14で説明した通りWDTが作動することにより、S1592にて故障記録部レジスタ1402の内容が故障記録部不揮発メモリ1402に書き込まれることになる。このとき、故障記録部不揮発メモリ1402に格納されていた値が0であればSPD340に故障要因があることを示し、2であればRAM305に故障要因があることを示す。
起動後、故障記録部レジスタ1402には、時系列順に0,1,2が書き込まれる。ここで2が書き込まれた後に、RAM305に故障要因があったためソフトウェア処理がハングする。起動後28秒が経過した時点でWDTが作動し、故障記録部制御信号1408がアサートされる(図18中斜線箇所)。この時点で、故障記録部レジスタ1402には、2が書き込まれているので、故障記録部の不揮発メモリ1205にも2が書き込まれることになる。よって、MFPの電源断後も、RAM305に故障要因があったことが分かるようになる。
第5実施形態においては、故障検知時に不揮発メモリ1205に書き込まれた故障要因をCPU302から読み取れるようにバスを追加する。不揮発メモリ1205のバスをCPU302と接続することで、故障検知後にリブートや電源のOFF/ON操作によりCPU302が正常に起動した際に、不揮発メモリ1205に格納された故障検知の要因や、BIOS処理のステータスコードを、CPU302が取得することができる。CPU302は、取得した故障要因の情報を元にネットワーク越しにアラームを発生させ、MFPに故障が発生したことを通知することができる。サービスマンは、MFPからのアラームの通知を受け取ることで、事前にMFPの故障個所を特定することができる。あらかじめ故障個所を特定することで、サービスマンがMFPの修理にかかるダウンタイムを削減することが可能になる。
第3実施形態で説明した電源制御部307に対して、本実施形態では故障検知時に不揮発メモリ1205に書き込まれた故障要因の情報を、CPU302からアクセスするバスと、バスの切り替えを行うセレクタ1601が追加されている。不揮発メモリ1205のバスには、第一のバスである不揮発メモリ制御部1203に接続されるバスと、第二のバスであるCPU302のバスがセレクタ1601を介して接続される。ここで、I2Cやパラレルバスなどにおいて、複数のマスターが存在する場合は、同時に送信を行わないようにバスアービトレーションを行うことが一般的である。そのため、不揮発メモリ制御部1203とCPU302から不揮発メモリ1205にアクセスするためには、複数のマスターが同時にバスを使用することがないよう、バスのアービトレーションが必要となる。しかし、電源制御部307はプログラマブルロジックで構成されているため、バスアービタを構成すると、多くのロジックを使用してしまう。そのため、不揮発メモリ制御部1203が、セレクタ1601を制御することで、不揮発メモリ1205にアクセスするバスの切り替えを可能とし、バスのアービトレーションを行う。
S1701において不揮発メモリ制御部1203は、第1の故障検知部403がアサートした異常信号1を検知する。
また、S1702において正常に終了した場合には、S1707において不揮発メモリに接続されるバスを第二のバスに切り替える。第1の故障検知部403、第2の故障検知部404が故障を検知しない場合は、不揮発メモリ制御部1203が不揮発メモリ1205にアクセスすることはないため、セレクタ1601で不揮発メモリ1205に接続されるバスを第二のバスとし、CPU302からのアクセスを可能にする。
不揮発メモリ制御部1203がリセット信号1602を用いて、不揮発メモリ1205にアクセスするためのバスのバスアービトレーションを行うことができる。不揮発メモリ制御部1203が、故障検知時にCPU302をリセットすることで、CPU302から不揮発メモリ1205へのアクセスを停止することができ、バスのアービトレーションを簡易化することが可能になった。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
また、本発明は、複数の機器から構成されるシステムに適用しても、1つの機器からなる装置に適用してもよい。
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形(各実施形態の有機的な組み合わせを含む)が可能であり、それらを本発明の範囲から除外するものではない。即ち、上述した各実施形態及びその変形例を組み合わせた構成も全て本発明に含まれるものである。
205 第一の電源
207 第二の電源
208 電源制御信号
209 第一の故障表示部
403 第一の故障検知部
404 第二の故障検知部
502 第一の故障判定部
504 第二の故障判定部
Claims (18)
- 情報処理装置であって、
プロセッサと、
第1発光部と、
前記プロセッサに電力を出力し、当該出力された電力が所定電圧値以上になったときに第1監視信号を出力する第1電力出力部と、
前記第1電力出力部から出力される前記第1監視信号、及び、前記電力が入力された前記プロセッサから出力される第2監視信号を受信でき、且つ、前記第1監視信号を受信してから所定時間内に前記第2監視信号を受信しない場合に、第1異常信号を出力する故障検知手段と、
前記第1異常信号が入力されたときに、前記第1発光部が所定の発光状態になるように制御する制御手段と、を備えることを特徴とする情報処理装置。 - 前記故障検知手段は、前記第1監視信号を受信してから前記所定時間内に前記第2監視信号を受信した場合に、前記第1異常信号を出力しないことを特徴とする請求項1に記載の情報処理装置。
- 前記故障検知手段は、前記第1監視信号を受信すると、時間を計測するタイマーを開始させ、前記第2監視信号が受信されないまま前記タイマーが前記所定時間を計測し終えると、前記第1異常信号を出力することを特徴とする請求項1または2に記載の情報処理装置。
- 前記制御手段は、前記プロセッサとは独立して構成されている、ことを特徴とする請求項1〜3の何れか1項に記載の情報処理装置。
- 前記制御手段は、前記異常信号が入力されたときに、前記第1発光部が点滅するように制御する、ことを特徴とする請求項1〜4の何れか1項に記載の情報処理装置。
- 表示部を有し、ユーザ操作を受信可能な操作部をさらに備え、
前記第1発光部は、前記操作部に設けられる、ことを特徴とする請求項1〜5の何れか1項に記載の情報処理装置。 - 第2発光部と、
前記プロセッサに電力を出力し、出力された電力が所定値以上になったときに第3監視信号を出力する第2電力出力部と、をさらに備え、
前記故障検知手段は、さらに、前記第2電力出力部から出力された前記第3監視信号を受信でき、且つ、前記第2監視信号を受信してから所定時間内に前記第3監視信号を受信しない場合に、第2異常信号を出力し、
前記制御手段は、前記第2異常信号が入力されたときに、前記第2発光部が所定の発光状態になるように制御する、ことを特徴とする請求項1〜6の何れか1項に記載の情報処理装置。 - 前記第2発光部は、前記プロセッサが設けられる回路基板に設けられる、ことを特徴とする請求項7に記載の情報処理装置。
- 前記第2電力出力部は、DCDCコンバータである、ことを特徴とする請求項7又は8に記載の情報処理装置。
- 前記プロセッサは、前記情報処理装置のメインプロセッサである、ことを特徴とする請求項1〜9の何れか1項に記載の情報処理装置。
- 前記第1電力出力部は、DCDCコンバータである、ことを特徴とする請求項1〜10の何れか1項に記載の情報処理装置。
- 用紙に画像を印刷する印刷部をさらに備える、ことを特徴とする請求項1〜11の何れか1項に記載の情報処理装置。
- 前記制御手段は、所定期間内に前記第1監視信号が入力されないことに基づいて、前記第1発光部が消灯するように制御する、ことを特徴とする請求項1〜12の何れか1項に記載の情報処理装置。
- 前記プロセッサにクロック信号を出力するクロック信号出力部をさらに備え、
前記プロセッサは、前記クロック信号の入力に基づいて、前記第2監視信号を出力する、ことを特徴とする請求項1〜13の何れか1項に記載の情報処理装置。 - 前記制御手段は、前記プロセッサから出力された第4監視信号を受信可能であって、前記第1監視信号を受信してから所定期間内に前記第4監視信号を受信しないときに、第3異常信号を出力し、
前記制御手段は、前記第3異常信号の入力に基づいて、前記第1発光部が他の発光状態になるよう制御する、ことを特徴とする請求項1〜14の何れか1項に記載の情報処理装置。 - 情報処理装置であって、
表示部と、
前記表示部に表示される表示画面を生成する制御部と、
発光部と、
前記発光部の発光状態を制御可能な別の制御部と、
前記制御部に電力を供給する電力供給部であって、当該供給された電力が所定電圧以上になったことを検知して第1監視信号を出力する前記電力供給部と、
を有し、
前記制御部は、前記電力供給部から電力が供給され、所定の起動処理を実行して第2監視信号を出力し、
前記別の制御部は、前記電力供給部から出力される前記第1監視信号、及び、前記制御部から出力される前記第2監視信号を受信するように構成され、
前記別の制御部は、前記電力供給部から前記第1監視信号を受信してから所定時間が経過するまでに前記制御部から前記第2監視信号を受信しなかった場合に、前記発光部が所定の発光状態になるように制御することを特徴とする情報処理装置。 - 前記別の制御部は、前記第1監視信号を受信すると時間の計測を開始するのであって、
前記電力供給部から前記第1監視信号を受信してから所定時間が経過するまでに前記制御部から前記第2監視信号を受信しなかった前記場合とは、前記別の制御部が前記計測を開始してから前記第2監視信号を受信しないまま前記所定時間を計測し終えた場合であることを特徴とする請求項16に記載の情報処理装置。 - プロセッサ、第1発光部、及び、前記プロセッサに電力を出力する電力出力部、を備える情報処理装置の故障検知方法であって、
前記電力出力部から当該出力された電力が所定電圧値以上になったときに第1監視信号を出力するステップと、
前記電力出力部から前記電力が入力された前記プロセッサが第2監視信号を出力するステップと、
前記第1監視信号を受信してから所定時間内に前記第2監視信号を受信しない場合に、第1異常信号を出力するステップと、
前記第1異常信号が入力されたときに、前記第1発光部が所定の発光状態になるように制御するステップと、を有することを特徴とする情報処理装置の故障検知方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014193631A JP6415210B2 (ja) | 2014-06-19 | 2014-09-24 | 情報処理装置及び情報処理装置の故障検知方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014126497 | 2014-06-19 | ||
JP2014126497 | 2014-06-19 | ||
JP2014193631A JP6415210B2 (ja) | 2014-06-19 | 2014-09-24 | 情報処理装置及び情報処理装置の故障検知方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016021215A JP2016021215A (ja) | 2016-02-04 |
JP2016021215A5 JP2016021215A5 (ja) | 2017-11-02 |
JP6415210B2 true JP6415210B2 (ja) | 2018-10-31 |
Family
ID=54869721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014193631A Active JP6415210B2 (ja) | 2014-06-19 | 2014-09-24 | 情報処理装置及び情報処理装置の故障検知方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10162695B2 (ja) |
JP (1) | JP6415210B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108132861A (zh) * | 2017-12-21 | 2018-06-08 | 郑州云海信息技术有限公司 | 一种基于服务器实现快速Debug的方法及装置 |
JP6779934B2 (ja) * | 2018-03-27 | 2020-11-04 | キヤノン株式会社 | 電子機器及びその起動時の異常検知方法 |
KR102562310B1 (ko) * | 2018-09-27 | 2023-08-01 | 삼성전자주식회사 | 적응적으로 성능을 변경하는 무선 통신장치 및 이의 동작방법 |
JP7282533B2 (ja) * | 2019-01-24 | 2023-05-29 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法 |
EP3941078A4 (en) | 2019-03-13 | 2022-12-07 | Hisense Visual Technology Co., Ltd. | RESET DEVICE AND INDICATOR |
US20220342412A1 (en) * | 2021-04-26 | 2022-10-27 | Saudi Arabian Oil Company | Instant power failure detection method and apparatus to discard power failure as case scenario in flare systems design |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2810219B2 (ja) * | 1989-07-13 | 1998-10-15 | 株式会社日立製作所 | 通路上を順次移動する目的物に所定の処理が行われるのを監視する装置 |
JPH052654A (ja) | 1991-06-25 | 1993-01-08 | Nissan Motor Co Ltd | マイクロコンピユータの故障検知方法および回路 |
JP2005025309A (ja) * | 2003-06-30 | 2005-01-27 | Canon Inc | 情報処理装置 |
GB2438463A (en) * | 2006-05-23 | 2007-11-28 | Cambridge Semiconductor Ltd | Regulating the output of a switch mode power supply |
JP2008073918A (ja) * | 2006-09-20 | 2008-04-03 | Ricoh Co Ltd | 画像形成装置、制御方法及び制御プログラム |
US8232787B2 (en) * | 2009-04-28 | 2012-07-31 | Analog Devices, Inc. | Pulse time detector, a controller for a switched mode power supply, and a switched mode power supply including such a controller |
JP5369949B2 (ja) * | 2009-07-10 | 2013-12-18 | 株式会社リコー | 故障診断装置、故障診断方法及び記録媒体 |
TWI429162B (zh) * | 2011-02-22 | 2014-03-01 | Delta Electronics Inc | 多電源並聯供電系統 |
JP5936391B2 (ja) * | 2012-02-29 | 2016-06-22 | キヤノン株式会社 | ジョブ処理装置およびジョブ処理装置の電源制御方法、及びプログラム |
JP6128781B2 (ja) * | 2012-09-06 | 2017-05-17 | キヤノン株式会社 | 画像形成装置及び画像形成装置の制御方法 |
US9494658B2 (en) * | 2013-03-14 | 2016-11-15 | Flextronics Ap, Llc | Approach for generation of power failure warning signal to maximize useable hold-up time with AC/DC rectifiers |
JP6425490B2 (ja) * | 2014-10-09 | 2018-11-21 | キヤノン株式会社 | 画像形成装置、制御方法およびプログラム |
-
2014
- 2014-09-24 JP JP2014193631A patent/JP6415210B2/ja active Active
-
2015
- 2015-06-17 US US14/741,922 patent/US10162695B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10162695B2 (en) | 2018-12-25 |
US20150370624A1 (en) | 2015-12-24 |
JP2016021215A (ja) | 2016-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6415210B2 (ja) | 情報処理装置及び情報処理装置の故障検知方法 | |
US8381034B2 (en) | Method for testing server supporting intelligent platform management interface | |
US8386809B2 (en) | System and method for configuring a power device | |
US8732602B2 (en) | System and method for altering a user interface of a power device | |
BR112013004233B1 (pt) | Circuito integrado incluindo um analisador de lógica programável configurável para análise e depuração | |
JP4886558B2 (ja) | 情報処理装置 | |
US10728409B2 (en) | Electronic apparatus with a user interface module having a diagnosis unit to detect an abnormality of a display at the time of boot, and abnormality detection method | |
US20160352928A1 (en) | Information processing apparatus, method of controlling an information processing apparatus, and storage medium | |
JP5879918B2 (ja) | 情報処理装置及び遠隔管理システム | |
JP2010099907A (ja) | 表示制御装置、表示制御システム、プログラムおよび画像印刷装置 | |
CN104349001A (zh) | 信息处理装置及其控制方法 | |
JP2009265848A (ja) | 情報処理システムの制御方法、情報処理システム、およびプログラム | |
RU2740775C1 (ru) | Электронное устройство и способ представления ошибки, когда электронное устройство выключается | |
US10044891B2 (en) | Electronic apparatus, recovery method, and computer-readable recording medium | |
JP2011056852A (ja) | 情報処理装置および画像形成装置 | |
CN116010141A (zh) | 一种多路服务器启动异常定位方法、装置及其介质 | |
US10795423B2 (en) | Electronic apparatus with power saving mode, control method thereof, and storage medium | |
JP2010187503A (ja) | 電源供給システム、その診断方法及びプログラム | |
TWI675293B (zh) | 主機開機檢測方法及其系統 | |
JP2011008568A (ja) | 電子機器、電源の制御方法および制御プログラム | |
JP4870098B2 (ja) | 電子装置及び該電子装置の制御方法 | |
JP2008102730A (ja) | 電子機器または電子機器を具備したシステムの保守管理方法および保守管理装置並びに電子機器 | |
JP7098695B2 (ja) | 電子機器及びその起動時の異常検知方法 | |
TWI748698B (zh) | 主機板電池的電量偵測方法及電量偵測系統 | |
JP2011161791A (ja) | 電子機器、電子機器の設定情報移行方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170921 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170921 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170921 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181002 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6415210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |