JP6411249B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6411249B2 JP6411249B2 JP2015048316A JP2015048316A JP6411249B2 JP 6411249 B2 JP6411249 B2 JP 6411249B2 JP 2015048316 A JP2015048316 A JP 2015048316A JP 2015048316 A JP2015048316 A JP 2015048316A JP 6411249 B2 JP6411249 B2 JP 6411249B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic shield
- semiconductor element
- wiring board
- magnetic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 160
- 239000000758 substrate Substances 0.000 claims description 44
- 239000000696 magnetic material Substances 0.000 claims description 17
- 230000000694 effects Effects 0.000 description 46
- 238000004088 simulation Methods 0.000 description 19
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 238000007789 sealing Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 230000004907 flux Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910001004 magnetic alloy Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図1に示すように、半導体装置20は、BGA(Ball Grid Array)型の配線基板30と、配線基板30の上面に実装された半導体素子40と、配線基板30の上面に搭載された磁気シールド50と、半導体素子40と磁気シールド50とを熱的に接続する熱伝導部材60とを有している。
はんだボール33は、基板本体31の下面に形成されている。具体的には、はんだボール33は、基板本体31の下面に形成された接続パッド(図示略)上に形成されている。はんだボール33の材料としては、例えば、鉛(Pb)を含む合金、錫(Sn)とCuの合金、Snと銀(Ag)の合金、SnとAgとCuの合金などを用いることができる。このはんだボール33は、例えば、マザーボード等と接続される外部接続端子として機能する。
ところで、半導体素子40の上方において、磁気シールドの屋根部が配線基板30の上面30Aに対して平行に形成されている場合には、配線基板30の上面30Aに対して垂直な外部磁界が印加されると、理論的には、その外部磁界が磁気シールドを貫通して半導体素子40の近傍に到達してしまう。
ここで、上述したように、磁気シールド50の屋根部52を四角錐形状とすることによって磁気シールド効果が向上することを裏付けるシミュレーション結果について説明する。
図5(a)〜(c)に示すように、3種類のサンプルについてシミュレーションを行った。図5(a)に示すように、実施例1サンプルは、側板部51と四角錐形状の屋根部52とからなり、磁気シールド50と同様の構造の磁気シールド50Aを有している。但し、実施例1サンプルでは、シミュレーション条件の簡略化のために、配線基板30及び半導体素子40及び熱伝導部材60を省略し、磁気シールド50Aが底面を有している。図5(b)に示すように、比較例1サンプルは、直方体状に形成された磁気シールド50Bを有している。図5(c)に示すように、比較例2サンプルは、ドーム状に形成された磁気シールド50Cを有している。ここで、シミュレーション条件としては、磁気シールド50Aの幅D1を30mmに設定し、頂点53から側板部51までの幅D2を15mmに設定し、側板部51の高さH1を1.5mmに設定し、側板部51の上端部から頂点53までの高さH2を1.45mmに設定した。磁気シールド50Bの幅D3を幅D1と同じ幅(ここでは、30mm)に設定し、磁気シールド50Bの高さH3を高さH1と同じ高さ(ここでは、1.5mm)に設定した。また、磁気シールド50Cは、直方体状の磁気シールド50Bが内包される大きさに設定され、その直方体から上方への突出量H4が上記高さH2と等しくなるように設定されている。具体的には、磁気シールド50Cの幅D4を35mmに設定し、突出量H4を1.45mmに設定した。また、シミュレーション条件としては、各磁気シールド50A,50B,50Cの比透磁率を4700、飽和磁束密度を0.6[T]、導電率を6250000[S/m]に設定し、磁気シールド50A,50B,50Cの厚さを0.1[mm]としてその内部を中空構造に設定した。そして、磁気シールド50A,50B,50Cに対して、それら磁気シールド50A,50B,50Cの底面に対して垂直な方向の外部磁界Heを印加する。このとき、磁気シールド50A,50B,50Cによってそれぞれ囲まれた内部空間S1,S2,S3の磁界強度を測定するとともに、各サンプルの内部空間S1,S2,S3における中心部C1,C2,C3(つまり、半導体素子40が配置される位置)の磁界強度を測定した。それら測定結果を図6に示した。
次に、磁気シールド50の角度θ1と磁気シールド効果との関係についてシミュレーションした結果について説明する。
評価用のサンプルを14種類作成した。具体的には、各サンプルは、図5(a)に示した磁気シールド50Aの構造を有し、その幅D1を30mmに、幅D2を15mmに、高さH1を3mmにそれぞれ設定した。そして、磁気シールド50Aの屋根部52の角度θ1を、0度、2度、5度、10度、15度、20度、25度、30度、35度、40度、45度、50度、55度、60度にそれぞれ設定した14種類のサンプルを作成した。また、シミュレーション条件としては、各サンプルにおける磁気シールド50Aの比透磁率を4700、飽和磁束密度を0.6[T]、導電率を6250000[S/m]に設定し、各サンプルの磁気シールド50Aの厚さを0.1[mm]としてその内部を中空構造に設定した。そして、各サンプルの磁気シールド50Aに、その磁気シールド50Aの底面に対して垂直な方向の外部磁界Heを印加した。このときの磁気シールド50Aの内部空間S1における中心部C1の磁界強度を測定した。その測定結果を図7に示した。
ところで、図5(a)に示すように、角度θ1が大きくなるほど高さH2が大きくなる。このため、角度θ1が大きくなると、磁気シールド50A(磁気シールド50)が大型化し、半導体装置20全体が大型化してしまう。ここで、角度θ1が20°〜45°の範囲では、磁気シールド効果が略同等となる。このため、磁気シールド効果の向上及び半導体装置20の薄型化という2つの観点からは、磁気シールド50の角度θ1を、5°〜20°の範囲に設定することが好ましい。
(1)半導体素子40と平面視で重なる部分の磁気シールド50(屋根部52)を、配線基板30の上面30Aに対して直線状に傾斜する直線斜面54とした。これにより、磁気シールド効果を向上させることができ、半導体素子40に対する外部磁界の影響を抑制することができる。このため、半導体素子40が例えば外部磁界の影響に弱いMRAMチップであっても、外部磁界の影響によって記憶内容が消去されたり、書き換えられたりすることを好適に抑制することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図8に示すように、磁気シールド50において、その頂点53の下方を厚く形成するようにしてもよい。具体的には、頂点53の下方に、4つの直線斜面54によって囲まれた断面視略三角形状の空間を埋めるように磁気シールド50を厚くした肉厚部55を形成するようにしてもよい。このように、半導体素子40の上方に位置する磁気シールド50を厚く形成することにより、磁気シールド効果を更に向上させることができる。
ここで、配線基板30の下面30Bに磁気シールド70を設けた場合において、磁気シールド50の角度θ1及び磁気シールド70の角度θ2と磁気シールド効果との関係についてシミュレーションした結果について説明する。
評価用のサンプルを14種類作成した。図10に示すように、各サンプルの構造は、図9に示した半導体装置20と同様の構造である。すなわち、各サンプルは、四角錐形状に形成された磁気シールド50と、四角錐形状に形成された磁気シールド70とを有している。但し、各サンプルでは、シミュレーション条件の簡略化のために、配線基板30及び半導体素子40及び熱伝導部材60を省略し、磁気シールド50の側板部51と磁気シールド70の側板部71とを直接接続した構造としている。また、各サンプルでは、図中左右方向の幅D1を30mmに、頂点53,73から側板部51,71までの幅D2を15mmに、側板部51,71の高さH5を3mmにそれぞれ設定した。また、各サンプルでは、磁気シールド50の角度θ1と磁気シールド70の角度θ2とを等しい角度に設定した。そして、これら角度θ1,θ2を、0度、2度、5度、10度、15度、20度、25度、30度、35度、40度、45度、50度、55度、60度にそれぞれ設定した14種類のサンプルを作成した。また、シミュレーション条件としては、各サンプルにおける磁気シールド50,70の比透磁率を4700、飽和磁束密度を0.6[T]、導電率を6250000[S/m]に設定し、各サンプルの磁気シールド50,70の厚さを0.1[mm]としてその内部を中空構造に設定した。そして、各サンプルの磁気シールド50,70に外部磁界Heを印加した。このときの磁気シールド50,70によって囲まれた内部空間S4内の中心部C4における磁界強度を測定した。その測定結果を図11に示した。
・図13(a)〜(c)に示すように、磁気シールド50の屋根部52Aを、寄棟屋根形状に形成してもよい。詳述すると、屋根部52Aは、側板部51の上端よりも上方であって、側板部51と平面視で重ならない位置に配置された頂辺83と、頂辺83から側板部51(配線基板30)に向かって直線状に傾斜する4つの直線斜面84とからなる。直線斜面84は、平面視略台形状に形成された2つの台形斜面85と、平面視略三角形状に形成された2つの三角形斜面86とを有している。各台形斜面85は、配線基板30の長手方向に沿った周縁部上に形成された側板部51の上端部から頂辺83に向かって斜め上方に突設されている。各三角形斜面86は、配線基板30の短手方向に沿った周縁部上に形成された側板部51の上端部から頂辺83の左右各端部に向かって斜め上方に突設されている。そして、2つの台形斜面85が互いに対向し、2つの三角形斜面86が互いに対向するように配置され、これら4つの直線斜面84が寄棟屋根形状に接続されている。すなわち、磁気シールド50は、頂辺83の両端に、4つの直線斜面84の稜線84Aが会する形状に形成されている。なお、各直線斜面84は、配線基板30の上面30Aに対して一定の角度で直線状に傾斜して形成されている。
図14(a)〜(c)に示すように、半導体装置20Aは、平面視略長方形状に形成された配線基板30と、配線基板30の上面30Aに実装された複数(ここでは、5個)の半導体素子40Aと、配線基板30の下面30Bに実装された複数(ここでは、5個)の半導体素子40Bとを有している。複数の半導体素子40Aは、配線基板30の上面30Aに、その配線基板30の長手方向に沿って並んで配置されている。各半導体素子40Aは、接続端子41Aを介して配線基板30と電気的に接続されている。複数の半導体素子40Bは、配線基板30の下面30Bに、その配線基板30の長手方向に沿って並んで配置されている。各半導体素子40Bは、接続端子41Bを介して配線基板30と電気的に接続されている。これら半導体素子40A,40Bは、例えば、MRAMチップなどのメモリチップである。
・上記実施形態における熱伝導部材60を省略してもよい。
・上記実施形態では、配線基板30の上面30Aに磁気シールド50を設けるようにしたが、これに限定されない。例えば図15に示すように、配線基板30の上面30Aに、半導体素子40を封止する封止樹脂61を形成し、その封止樹脂61の上面に磁気シールド50を形成するようにしてもよい。この場合には、封止樹脂61の上方が例えば四角錐形状に形成され、その封止樹脂61の上方に四角錐形状の屋根部52からなる磁気シールド50が設けられる。すなわち、磁気シールド50は、半導体素子40の上方を覆うように配線基板30の上面30A側に設けられていればよい。なお、封止樹脂61の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂を用いることができる。
・上記実施形態の配線基板30に半導体素子40以外の電子部品を実装するようにしてもよい。
30 配線基板
40,40A,40B 半導体素子
50,70 磁気シールド
51,71 側板部
52,52A,72,72A 屋根部
53,73 頂点(頂部)
54,74,84,94 直線斜面
60 熱伝導部材
83,93 頂辺(頂部)
85,95 台形斜面
86,96 三角形斜面
θ1,θ2 角度
V1 仮想線
Claims (7)
- 配線基板と、
前記配線基板の上面に実装された半導体素子と、
前記半導体素子の上方を覆うように前記配線基板の上面側に設けられ、軟磁性体材料からなる磁気シールドと、を有し、
前記磁気シールドは、前記半導体素子と平面視で重なる部分が前記配線基板の上面に対して直線状に傾斜する直線斜面に形成されており、
前記磁気シールドは、前記半導体素子の上方を覆う屋根部を有し、
前記屋根部は、点又は辺である頂部と、前記頂部から前記配線基板の上面に向かって互いに異なる方向に傾斜する3つ以上の前記直線斜面とからなることを特徴とする半導体装置。 - 前記屋根部は、3つ以上の三角形状の前記直線斜面が多角錐形状に形成されてなることを特徴とする請求項1に記載の半導体装置。
- 前記屋根部は、2つの台形状の前記直線斜面と2つの三角形状の前記直線斜面とが寄棟屋根形状に形成されてなることを特徴とする請求項1に記載の半導体装置。
- 前記磁気シールドは、前記配線基板の上面に立設された側板部と、前記側板部の上端と前記頂部との間に延在された前記直線斜面とからなることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記配線基板の上面と平行な仮想線と前記直線斜面とのなす角度が、5°〜20°の範囲に設定されていることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記半導体素子と前記磁気シールドとの間に設けられ、前記半導体素子と前記磁気シールドとを熱的に接続する熱伝導部材を有し、
前記磁気シールドは、導電性を有する軟磁性体材料からなることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。 - 前記半導体素子を第1半導体素子とし、前記磁気シールドを第1磁気シールドとしたときに、
前記配線基板の下面に実装された第2半導体素子と、
前記第2半導体素子の下方を覆うように前記配線基板の下面側に設けられ、軟磁性体材料からなる第2磁気シールドと、を有し、
前記第2磁気シールドは、前記第2半導体素子と平面視で重なる部分が前記配線基板の下面に対して直線状に傾斜する直線斜面に形成されていることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048316A JP6411249B2 (ja) | 2015-03-11 | 2015-03-11 | 半導体装置 |
US15/059,582 US9659880B2 (en) | 2015-03-11 | 2016-03-03 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048316A JP6411249B2 (ja) | 2015-03-11 | 2015-03-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016171114A JP2016171114A (ja) | 2016-09-23 |
JP6411249B2 true JP6411249B2 (ja) | 2018-10-24 |
Family
ID=56888286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015048316A Active JP6411249B2 (ja) | 2015-03-11 | 2015-03-11 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9659880B2 (ja) |
JP (1) | JP6411249B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018064043A (ja) * | 2016-10-13 | 2018-04-19 | イビデン株式会社 | シールドキャップ及びその製造方法 |
JP6802098B2 (ja) * | 2017-03-22 | 2020-12-16 | 株式会社Soken | 電流センサ |
CN112314062B (zh) * | 2018-06-29 | 2023-10-10 | 京瓷株式会社 | 布线基板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100662610B1 (ko) * | 2005-01-25 | 2007-01-02 | 삼성전자주식회사 | 자계검출소자 및 그 제조방법 |
JP2008124167A (ja) * | 2006-11-10 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 高周波モジュールと、これを用いた電子機器 |
JP5395446B2 (ja) * | 2009-01-22 | 2014-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
WO2011046090A1 (ja) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | 磁性体装置 |
WO2011046091A1 (ja) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | 磁性体装置 |
US9146348B2 (en) * | 2011-01-07 | 2015-09-29 | Panasonic Intellectual Property Management Co., Ltd. | Optical-electrical composite flexible circuit substrate including optical circuit and electrical circuit |
JP2012164852A (ja) * | 2011-02-08 | 2012-08-30 | Murata Mfg Co Ltd | 半導体パッケージのシールド構造 |
US9030841B2 (en) * | 2012-02-23 | 2015-05-12 | Apple Inc. | Low profile, space efficient circuit shields |
JP6127570B2 (ja) * | 2013-02-20 | 2017-05-17 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
JP2016063015A (ja) * | 2014-09-17 | 2016-04-25 | 株式会社東芝 | 半導体装置 |
-
2015
- 2015-03-11 JP JP2015048316A patent/JP6411249B2/ja active Active
-
2016
- 2016-03-03 US US15/059,582 patent/US9659880B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9659880B2 (en) | 2017-05-23 |
US20160268215A1 (en) | 2016-09-15 |
JP2016171114A (ja) | 2016-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317247B2 (en) | Semiconductor package having heat spreader and package stack using the same | |
US20140291821A1 (en) | Semiconductor package having grounding member and method of manufacturing the same | |
US8963298B2 (en) | EMI shielding package structure and method for fabricating the same | |
KR101563911B1 (ko) | 반도체 패키지 | |
US9564387B2 (en) | Semiconductor package having routing traces therein | |
US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
TWI594390B (zh) | 半導體封裝件及其製法 | |
US9508657B2 (en) | Semiconductor package | |
JP6411249B2 (ja) | 半導体装置 | |
US9153530B2 (en) | Thermal enhanced high density flip chip package | |
KR102592329B1 (ko) | 반도체 패키지 제조 방법 | |
CN107293520A (zh) | 堆叠型半导体封装件 | |
KR20210104364A (ko) | 반도체 패키지 | |
CN105552063A (zh) | Sip封装结构 | |
US10008441B2 (en) | Semiconductor package | |
KR101459566B1 (ko) | 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 | |
US11854948B2 (en) | Semiconductor package | |
US20170040289A1 (en) | Semiconductor package | |
KR20110123505A (ko) | 반도체 패키지 | |
KR102415570B1 (ko) | 패키지 기판 및 이를 포함하는 반도체 패키지 | |
TWI423405B (zh) | 具載板之封裝結構 | |
KR20210087140A (ko) | 팬-아웃 타입 반도체 패키지 및 그의 제조 방법 | |
US12002731B2 (en) | Semiconductor package | |
US20240194646A1 (en) | Semiconductor package | |
JP2006086150A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6411249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |