JP6405889B2 - GaN substrate manufacturing method - Google Patents

GaN substrate manufacturing method Download PDF

Info

Publication number
JP6405889B2
JP6405889B2 JP2014220656A JP2014220656A JP6405889B2 JP 6405889 B2 JP6405889 B2 JP 6405889B2 JP 2014220656 A JP2014220656 A JP 2014220656A JP 2014220656 A JP2014220656 A JP 2014220656A JP 6405889 B2 JP6405889 B2 JP 6405889B2
Authority
JP
Japan
Prior art keywords
seed
crystal
gan
tile
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014220656A
Other languages
Japanese (ja)
Other versions
JP2016088756A (en
Inventor
久保 秀一
秀一 久保
悠介 塚田
悠介 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2014220656A priority Critical patent/JP6405889B2/en
Publication of JP2016088756A publication Critical patent/JP2016088756A/en
Application granted granted Critical
Publication of JP6405889B2 publication Critical patent/JP6405889B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、GaN(窒化ガリウム)基板の製造方法に関する。   The present invention relates to a method for manufacturing a GaN (gallium nitride) substrate.

GaN基板は、GaN(窒化ガリウム)結晶のみで構成された自立基板である。
GaN基板は、主に、窒化物半導体デバイス用の基板として使用される。窒化物半導体は、窒化物系III−V族化合物半導体、III族窒化物系化合物半導体、GaN系半導体、などとも呼ばれ、GaN(窒化ガリウム)を含む他に、GaNのGaの一部または全部が、他の周期表13族元素(B、Al、In)に置換された化合物を含む。例えば、AlN、InN、AlGaN、AlInN、GaInN、AlGaInN等である。
The GaN substrate is a free-standing substrate composed only of GaN (gallium nitride) crystals.
The GaN substrate is mainly used as a substrate for a nitride semiconductor device. Nitride semiconductors are also called nitride III-V compound semiconductors, III-nitride compound semiconductors, GaN-based semiconductors, etc. In addition to containing GaN (gallium nitride), some or all of Ga in GaN Includes compounds substituted by other group 13 elements (B, Al, In) of the periodic table. For example, AlN, InN, AlGaN, AlInN, GaInN, AlGaInN and the like.

主表面が極性面であるGaN(0001)基板を用いた、LD(レーザーダイオード)やLED(発光ダイオード)のような半導体発光デバイスが、既に実用化されている。
一方、非極性または半極性GaN基板を使用することにより、特性の改善された窒化物半導体デバイスが得られるとの期待がある(非特許文献1)。
非極性GaN基板の中で特に注目されているのは、(10−10)基板、すなわちM面基板である。半極性GaN基板の中で特に注目されているのは、(20−21)基板、(20−2−1)基板、(30−31)基板および(30−3−1)基板である。
Semiconductor light-emitting devices such as LD (laser diode) and LED (light-emitting diode) using a GaN (0001) substrate whose main surface is a polar surface have already been put into practical use.
On the other hand, there is an expectation that a nitride semiconductor device with improved characteristics can be obtained by using a nonpolar or semipolar GaN substrate (Non-patent Document 1).
Of particular interest among nonpolar GaN substrates are (10-10) substrates, ie, M-plane substrates. Of particular interest among the semipolar GaN substrates are the (20-21) substrate, the (20-2-1) substrate, the (30-31) substrate, and the (30-3-1) substrate.

大面積の非極性または半極性GaN基板の製造方法として、タイリング法が提案されている。タイリング法では、集合シードを用いる。集合シードとは、おもて面の結晶方位が同じである複数のシードGaN基板を、おもて面が実質的に同一平面上となるように、かつ、[0001]の方向が同じとなるように、横方向に並べたものである。かかる集合シード上に、ひとつの連続したGaN結晶層が気相法でエピタキシャル成長される(特許文献1)。   A tiling method has been proposed as a method for producing a large-area nonpolar or semipolar GaN substrate. In the tiling method, an aggregate seed is used. Aggregate seed means that a plurality of seed GaN substrates having the same crystal orientation of the front surface are such that the front surfaces are substantially on the same plane and the direction of [0001] is the same. As shown in FIG. One continuous GaN crystal layer is epitaxially grown on the aggregate seed by a vapor phase method (Patent Document 1).

特開2008−143772号公報JP 2008-143772 A

Po Shan Hsu, Matthew T. Hardy, Erin C. Young, Alexey E. Romanov, Steven P. DenBaars, Shuji Nakamura, and James S. Speck, Applied Physics Letters 100, 171917 (2012)Po Shan Hsu, Matthew T. Hardy, Erin C. Young, Alexey E. Romanov, Steven P. DenBaars, Shuji Nakamura, and James S. Speck, Applied Physics Letters 100, 171917 (2012)

タイリング法を利用した製造方法では、製造すべきGaN基板の面積が大きくなる程、集合シードを構成するために必要なシードGaN基板の数が増える。
集合シードを構成するシードGaN基板の数が増えると、該シードGaN基板の全てを、[0001]の方向が同じとなるように並べることが難しくなる。その結果、該集合シード上に成長させたGaN結晶から製造されるGaN基板において、オフ角の変動が大きくなる傾向が生じる。
In the manufacturing method using the tiling method, as the area of the GaN substrate to be manufactured increases, the number of seed GaN substrates required to form the aggregate seed increases.
As the number of seed GaN substrates constituting the aggregate seed increases, it becomes difficult to arrange all of the seed GaN substrates so that the directions of [0001] are the same. As a result, in the GaN substrate manufactured from the GaN crystal grown on the aggregate seed, the off-angle variation tends to increase.

本発明は、タイリング法を利用しつつも、オフ角の変動が抑制されたGaN基板を得ることができる、GaN基板の製造方法を提供することを、主たる目的とする。   The main object of the present invention is to provide a method of manufacturing a GaN substrate that can obtain a GaN substrate in which fluctuation of the off-angle is suppressed while using the tiling method.

本発明の実施形態には、以下に挙げるGaN基板の製造方法が含まれる。
[1](A)おもて面に平行な方向に配置された複数の結晶領域を含むGaN基板である第2タイルシードを準備する、第2タイルシード準備ステップと、(B)各々がGaN基板であって前記第2タイルシードを含む複数のタイルシードを、それらのおもて面に平行な方向に並べて第2集合シードを構成する、第2集合シード構成ステップと、(C)前記第2集合シード上に第2GaN結晶を成長させる、第2GaN結晶成長ステップと、を含むGaN基板の製造方法。
[2]前記(A)第2タイルシード準備ステップが、更に(i)各々がGaN基板である複数の第1タイルシードを、それらのおもて面に平行な方向に並べて、第1集合シードを構成するサブステップと、(ii)該第1集合シード上に第1GaN結晶を成長させるサブステップと、を含む、[1]に記載の製造方法。
[3]前記(A)第2タイルシード準備ステップが、更に(iii)前記第1GaN結晶を加工して前記第2タイルシードを得るサブステップを含む、[2]に記載の製造方法。
[4]前記(A)第2タイルシード準備ステップが、更に、(iv)前記第1GaN結晶の少なくとも一部を含むシード上に、GaN結晶を成長させるサブステップと、(v)前記サブステップ(iv)で成長させたGaN結晶を加工して前記第2タイルシードを得るサブステップと、を含む、[2]に記載の製造方法。
[5]前記(C)第2GaN結晶成長ステップの後に、更に、(D)前記第2GaN結晶を加工して円盤形GaN基板を得る、GaN基板取得ステップを含む、[1]〜[4]のいずれかに記載の製造方法。
[6]前記(C)第2GaN結晶成長ステップの後に、更に、(E)前記第2GaN結晶の少なくとも一部を含むシード上にGaN結晶を成長させるGaN結晶成長ステップを含む、[1]〜[4]のいずれかに記載の製造方法。
[7]前記(E)GaN結晶成長ステップの後に、更に、該(E)GaN結晶成長ステップで成長させたGaN結晶を加工して円盤形GaN基板を得る、GaN基板取得ステップを含む、[6]に記載の製造方法。
[8]前記(B)第2集合シード構成ステップでは、複数のタイルシードを、それらのおもて面に平行な2つの方向に並べて前記第2集合シードを構成する、[1]〜[7]のいずれかに記載の製造方法。
[9]前記2つの方向の一方が、前記第2集合シードを構成するタイルシードのおもて面における[0001]の正射影の方向である、[8]に記載の製造方法。
[10]前記(B)第2集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における[0001]の正射影とは異なる方向に一列に並べて前記第2集合シードを構成する、[1]〜[7]のいずれかに記載の製造方法。
[11]前記(B)第2集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における[0001]の正射影の方向に一列に並べて前記第2集合シードを構成する、[1]〜[7]のいずれかに記載の製造方法。
[12](0001)からの傾斜が60°以上120°以下である結晶面に平行なおもて面を有するGaN基板を製造する方法である、[1]〜[11]のいずれかに記載の製造方法。
[13]第1結晶領域および第2結晶領域を含むGaN結晶を加工して、該第1結晶領域の一部である第1結晶部および該第2結晶領域の一部である第2結晶部を含むタイルシードを複数枚取得するステップと、該タイルシードを少なくとも2枚含む集合シードを構成するステップとを含み、該集合シード内には、一方の第1結晶部と他方の第結晶部とが隣接するとともに、一方の第2結晶部と他方の第2結晶部とが隣接するように並んだ、2枚の該タイルシードが含まれる、GaN基板の製造方法。
[14]更に、前記集合シード上にGaN結晶を成長させるステップと、その成長させたGaN結晶を加工して円盤形GaN基板を得るステップとを含む、[13]に記載の製造方法。
[15]更に、前記集合シード上にGaN結晶を成長させるステップと、その成長させたGaN結晶の少なくとも一部を含むシード上に、更なるGaN結晶を成長させるステップと、その更なるGaN結晶を加工して円盤形GaN基板を得るステップとを含む、[13]に記載の製造方法。
Embodiments of the present invention include the following GaN substrate manufacturing methods.
[1] (A) a second tile seed preparation step of preparing a second tile seed which is a GaN substrate including a plurality of crystal regions arranged in a direction parallel to the front surface; and (B) each of which is GaN A second set seed forming step of forming a second set seed by arranging a plurality of tile seeds including the second tile seed in a direction parallel to a front surface thereof; and (C) the second set seed A second GaN crystal growth step of growing a second GaN crystal on the two aggregate seeds.
[2] In the (A) second tile seed preparation step, (i) a plurality of first tile seeds, each of which is a GaN substrate, are arranged in a direction parallel to the front surface, and a first aggregate seed And (ii) a substep of growing a first GaN crystal on the first aggregate seed. The manufacturing method according to [1].
[3] The manufacturing method according to [2], wherein the (A) second tile seed preparation step further includes a substep (iii) of obtaining the second tile seed by processing the first GaN crystal.
[4] The (A) second tile seed preparation step further includes (iv) a sub-step of growing a GaN crystal on a seed including at least a part of the first GaN crystal, and (v) the sub-step ( and a sub-step of obtaining the second tile seed by processing the GaN crystal grown in iv).
[5] After the (C) second GaN crystal growth step, the method further includes (D) a GaN substrate acquisition step of processing the second GaN crystal to obtain a disk-shaped GaN substrate. The manufacturing method in any one.
[6] After the (C) second GaN crystal growth step, the method further includes (E) a GaN crystal growth step of growing a GaN crystal on a seed including at least a part of the second GaN crystal. 4].
[7] After the (E) GaN crystal growth step, the method further includes a GaN substrate acquisition step of processing the GaN crystal grown in the (E) GaN crystal growth step to obtain a disk-shaped GaN substrate. ] The manufacturing method of description.
[8] In the (B) second set seed configuration step, a plurality of tile seeds are arranged in two directions parallel to their front surfaces to form the second set seed [1] to [7 ] The manufacturing method in any one of.
[9] The manufacturing method according to [8], wherein one of the two directions is a direction of orthographic projection of [0001] on the front surface of the tile seed constituting the second aggregate seed.
[10] In the (B) second set seed configuration step, the second set seed is configured by arranging a plurality of tile seeds in a line in a direction different from the orthogonal projection of [0001] on their front surfaces. , [1] to [7].
[11] In the (B) second set seed configuration step, the second set seed is configured by arranging a plurality of tile seeds in a line in the orthogonal projection direction of [0001] on the front surface thereof. 1]-[7] The manufacturing method in any one of.
[12] The method according to any one of [1] to [11], which is a method of manufacturing a GaN substrate having a front surface parallel to a crystal plane with an inclination from (0001) of 60 ° to 120 °. Production method.
[13] A GaN crystal including the first crystal region and the second crystal region is processed to form a first crystal part that is a part of the first crystal region and a second crystal part that is a part of the second crystal region obtaining a plurality of tiles seed comprising, said and a step of constructing the set seed tiles seed comprising at least two, within the set seed, the first crystal part of one of the first crystal part and the other Are adjacent to each other, and the second crystal part and the other second crystal part are arranged adjacent to each other.
[14] The manufacturing method according to [13], further comprising the steps of growing a GaN crystal on the aggregate seed and processing the grown GaN crystal to obtain a disk-shaped GaN substrate.
[15] Further, a step of growing a GaN crystal on the aggregate seed, a step of growing a further GaN crystal on the seed including at least a part of the grown GaN crystal, and a step of growing the further GaN crystal Processing to obtain a disk-shaped GaN substrate, and the manufacturing method according to [13].

タイリング法を利用しつつも、オフ角の変動が抑制されたGaN基板を得ることができる、GaN基板の製造方法が提供される。   Provided is a method for manufacturing a GaN substrate, which can obtain a GaN substrate in which fluctuation of the off angle is suppressed while using the tiling method.

実施形態に係る製造方法を用いて製造し得るGaN基板を示す図面であり、図1(a)は平面図、図1(b)は図1(a)のX1−X1線の位置における断面図、図1(c)は図1(a)のX2−X2線の位置における断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is drawing which shows the GaN substrate which can be manufactured using the manufacturing method which concerns on embodiment, FIG.1 (a) is a top view, FIG.1 (b) is sectional drawing in the position of the X1-X1 line | wire of FIG. FIG. 1C is a cross-sectional view taken along the line X2-X2 in FIG. タイルシードを示す図面であり、図2(a)は斜視図、図2(b)は側面図である。It is drawing which shows a tile seed, FIG. 2 (a) is a perspective view, FIG.2 (b) is a side view. 集合シードを示す図面であり、図3(a)は斜視図、図3(b)は側面図である。FIG. 3A is a perspective view, and FIG. 3B is a side view showing an assembly seed. 集合シード上に一次GaN結晶が成長したところを示す図面であり、図4(a)は平面図、図4(b)は断面図である。It is drawing which shows the place where the primary GaN crystal grew on the aggregate seed, and Drawing 4 (a) is a top view and Drawing 4 (b) is a sectional view. タイルシードを示す図面であり、図5(a)は斜視図、図5(b)は側面図である。It is drawing which shows a tile seed, Fig.5 (a) is a perspective view, FIG.5 (b) is a side view. 集合シードを示す図面であり、図6(a)は斜視図、図6(b)は断面図である。FIG. 6A is a perspective view, and FIG. 6B is a cross-sectional view illustrating an aggregate seed. 図7(a)はタイルシードを示す平面図であり、図7(b)は集合シードを示す平面図である。FIG. 7A is a plan view showing a tile seed, and FIG. 7B is a plan view showing an aggregate seed. 集合シード上にGaN結晶が成長したところを示す図面であり、図8(a)は平面図、図8(b)は図8(a)のX1−X1線の位置における断面図、図8(c)は図8(a)のX2−X2線の位置における断面図である。FIGS. 8A and 8B are views showing the growth of a GaN crystal on an aggregate seed, FIG. 8A is a plan view, FIG. 8B is a cross-sectional view taken along line X1-X1 in FIG. c) is a cross-sectional view taken along line X2-X2 in FIG. 集合シードを示す平面図である。It is a top view which shows an aggregation seed. タイルシードを示す平面図である。It is a top view which shows a tile seed. 集合シードを示す平面図である。It is a top view which shows an aggregation seed. 図12(a)はタイルシードを示す平面図であり、図12(b)は集合シードを示す平面図である。FIG. 12A is a plan view showing a tile seed, and FIG. 12B is a plan view showing a collective seed. 集合シードを示す平面図である。It is a top view which shows an aggregation seed. タイルシードを示す平面図である。It is a top view which shows a tile seed. 集合シードを示す平面図である。It is a top view which shows an aggregation seed. 図16(a)はタイルシードを示す平面図であり、図16(b)は集合シードを示す平面図である。FIG. 16A is a plan view showing a tile seed, and FIG. 16B is a plan view showing an aggregate seed. 図17(a)および(b)は、それぞれ、集合シードを示す平面図である。FIGS. 17A and 17B are plan views showing aggregate seeds, respectively. 図18(a)および(b)は、それぞれ、タイルシードを示す平面図である。18A and 18B are plan views showing tile seeds, respectively. 図19(a)および(b)は、それぞれ、集合シードを示す平面図である。FIGS. 19A and 19B are plan views each showing an aggregate seed. 図20(a)はタイルシードを示す平面図であり、図20(b)は集合シードを示す平面図である。FIG. 20A is a plan view showing a tile seed, and FIG. 20B is a plan view showing a collective seed. タイルシードの作製プロセスの一例を示す工程断面図である。It is process sectional drawing which shows an example of the production process of a tile seed.

GaN結晶では、[0001]に平行な結晶軸がc軸、[10−10]に平行な結晶軸がm軸、[11−20]に平行な結晶軸がa軸と呼ばれる。また、c軸に直交する結晶面がC面、m軸に直交する結晶面がM面、a軸に直交する結晶面がA面と呼ばれる。
以下において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、GaN結晶の結晶軸、結晶面、結晶方位等を意味するものとする。
In the GaN crystal, the crystal axis parallel to [0001] is called c-axis, the crystal axis parallel to [10-10] is called m-axis, and the crystal axis parallel to [11-20] is called a-axis. The crystal plane orthogonal to the c-axis is referred to as C-plane, the crystal plane orthogonal to the m-axis is referred to as M-plane, and the crystal plane orthogonal to the a-axis is referred to as A-plane.
In the following, when referring to crystal axes, crystal planes, crystal orientations, etc., the crystal axes, crystal planes, crystal orientations, etc. of GaN crystals are meant unless otherwise specified.

GaN基板の名称に付される結晶面の名称またはミラー指数は、当該基板のおもて面と平行または最も平行に近い低指数面のそれである。おもて面とは、基板が持つ2つの主表面のうち、半導体デバイスの形成や結晶のエピタキシャル成長に使用することが意図された面である。おもて面ではない方の主表面は、裏面と呼ばれる。
例えば、おもて面と平行または最も平行に近い低指数面がM面すなわち(10−10)であるGaN基板は、M面基板または(10−10)基板と呼ばれる。通常は、ミラー指数(hkml)における整数h、k、mおよびlの絶対値がいずれも3以下である結晶面が、低指数面とされる。
The name of the crystal plane or the Miller index attached to the name of the GaN substrate is that of the low index plane that is parallel or closest to the front surface of the substrate. The front surface is a surface intended to be used for the formation of semiconductor devices or the epitaxial growth of crystals, out of the two main surfaces of the substrate. The main surface that is not the front surface is called the back surface.
For example, a GaN substrate having a low index plane that is parallel or closest to the front plane is the M plane, that is, (10-10), is called an M plane substrate or a (10-10) substrate. Usually, a crystal plane in which the absolute values of integers h, k, m, and l in the Miller index (hkml) are all 3 or less is defined as a low index plane.

実施形態に係る方法で製造されるGaN基板は、GaN結晶のみで構成された自立基板である。
実施形態に係る方法は、(0001)と平行でないおもて面を有するGaN基板、とりわけ、(0001)から60°以上120°以下、更には70°以上110°以下の範囲内で傾斜した結晶面に平行なおもて面を有するGaN基板の製造に、好適に用いることができる。
(0001)からの傾斜が60°以上120°以下の範囲に含まれる結晶面には、例えば、{10−10}(M面)、{11−20}(A面)、{30−31}、{30−3−1}、{20−21}、{20−2−1}、{30−32}、{30−3−2}、{10−11}、{10−1−1}、{11−21}および{11−2−1}がある。
これらの結晶面のうち、{10−11}および{10−1−1}以外は、(0001)からの傾斜が70°以上110°以下の範囲に含まれる。
The GaN substrate manufactured by the method according to the embodiment is a free-standing substrate composed of only GaN crystals.
The method according to the embodiment includes a GaN substrate having a front surface that is not parallel to (0001), in particular, a crystal tilted within a range of 60 ° to 120 °, more preferably 70 ° to 110 ° from (0001). It can be suitably used for manufacturing a GaN substrate having a front surface parallel to the surface.
For example, {10-10} (M-plane), {11-20} (A-plane), {30-31} may be included in the crystal plane in which the inclination from (0001) is in the range of 60 ° to 120 °. , {30-3-1}, {20-21}, {20-2-1}, {30-32}, {30-3-2}, {10-11}, {10-1-1} , {11-21} and {11-2-1}.
Among these crystal faces, except for {10-11} and {10-1-1}, the inclination from (0001) is included in the range of 70 ° to 110 °.

以下では、実施形態に即して本発明を詳細に説明する。
1.GaN基板
実施形態に係る製造方法を用いて製造し得るGaN基板を、図1に例示する。図1(a)は平面図、すなわち、基板をそのおもて面の法線方向から見た図であり、図1(b)は図1(a)のX1−X1線の位置における断面図、図1(c)は図1(a)のX2−X2線の位置における断面図である。
図1を参照すると、GaN基板10は、その形状が円盤、すなわち、円形の主表面を有する板であり、おもて面11、裏面12、および、側面13を有している。
Hereinafter, the present invention will be described in detail according to the embodiment.
1. GaN Substrate FIG. 1 illustrates a GaN substrate that can be manufactured using the manufacturing method according to the embodiment. FIG. 1A is a plan view, that is, a view of the substrate viewed from the normal direction of its front surface, and FIG. 1B is a cross-sectional view taken along line X1-X1 in FIG. FIG. 1C is a cross-sectional view taken along the line X2-X2 in FIG.
Referring to FIG. 1, a GaN substrate 10 is a disk, that is, a plate having a circular main surface, and has a front surface 11, a back surface 12, and a side surface 13.

おもて面11は、窒化物半導体デバイスの形成や窒化物半導体結晶のエピタキシャル成長に適した平坦面に仕上げられている。具体的には、AFMで測定したおもて面11のRMS粗さは、測定範囲10μm×10μmにおいて通常5nm未満、好ましくは2nm未満、より好ましくは1nm未満である。
おもて面11は、好ましくは、(0001)から60°以上120°以下の範囲内で傾斜した結晶面に平行である。従って、GaN基板10は、(10−10)基板、(11−20)基板、(30−31)基板、(30−3−1)基板、(20−21)基板、(20−2−1)基板、(30−32)基板、(30−3−2)基板、(10−11)基板、(10−1−1)基板、(11−21)基板、(11−2−1)基板等であり得る。
GaN基板10の直径は9.5〜10.5cmであり、典型的には10.2cm(4インチ)である。
The front surface 11 is finished to a flat surface suitable for formation of nitride semiconductor devices and epitaxial growth of nitride semiconductor crystals. Specifically, the RMS roughness of the front surface 11 measured by AFM is usually less than 5 nm, preferably less than 2 nm, more preferably less than 1 nm in a measurement range of 10 μm × 10 μm.
The front surface 11 is preferably parallel to the crystal plane inclined from (0001) within a range of 60 ° to 120 °. Accordingly, the GaN substrate 10 includes (10-10) substrate, (11-20) substrate, (30-31) substrate, (30-3-1) substrate, (20-21) substrate, (20-2-1). ) Substrate, (30-32) substrate, (30-3-2) substrate, (10-11) substrate, (10-1-1) substrate, (11-21) substrate, (11-2-1) substrate Etc.
The diameter of the GaN substrate 10 is 9.5 to 10.5 cm, typically 10.2 cm (4 inches).

GaN基板10は、タイリング法を利用して作製されたGaN結晶から切り出されたことに由来して、8個の結晶領域10a、10b、10c、10d、10e、10f、10gおよび10hから構成されている。これら8つの結晶領域は、図1(a)に示すX1−X1線およびX2−X2線の方向に沿って2列に並んでおり、いずれもおもて面11と裏面12の両方に露出している。X1−X1線およびX2−X2線は、GaN基板10を構成するGaN結晶の[0001]の、おもて面11上における正射影と平行である。   The GaN substrate 10 is composed of eight crystal regions 10a, 10b, 10c, 10d, 10e, 10f, 10g, and 10h, derived from being cut out from a GaN crystal manufactured using a tiling method. ing. These eight crystal regions are arranged in two rows along the directions of the X1-X1 line and the X2-X2 line shown in FIG. 1A, and both are exposed to both the front surface 11 and the back surface 12. ing. The X1-X1 line and the X2-X2 line are parallel to the orthogonal projection of [0001] of the GaN crystal constituting the GaN substrate 10 on the front surface 11.

図1(a)では、おもて面11に現われた、隣接する結晶領域間の境界を、点線で表示している。同様に、図1(b)および図1(c)では、断面に現われた、隣接する結晶領域間の境界を、点線で表示している。
境界Babは結晶領域10aおよび10bの間に、境界Bbcは結晶領域10bおよび10cの間に、境界Bcdは結晶領域10cおよび10dの間に、境界Befは結晶領域10eおよび10fの間に、境界Bfgは結晶領域10fおよび10gの間に、境界Bghは結晶領域10gおよび10hの間に、境界Baeは結晶領域10aおよび10eの間に、境界Bbfは結晶領域10bおよび10fの間に、境界Bcgは結晶領域10cおよび10gの間に、境界Bdhは結晶領域10dおよび10hの間に、それぞれ存在している。
In FIG. 1A, the boundary between adjacent crystal regions appearing on the front surface 11 is indicated by a dotted line. Similarly, in FIG. 1B and FIG. 1C, the boundary between adjacent crystal regions appearing in the cross section is indicated by a dotted line.
The boundary B ab is between the crystal regions 10a and 10b, the boundary B bc is between the crystal regions 10b and 10c, the boundary B cd is between the crystal regions 10c and 10d, and the boundary B ef is between the crystal regions 10e and 10f. The boundary B fg is between the crystal regions 10f and 10g, the boundary B gh is between the crystal regions 10g and 10h, the boundary B ae is between the crystal regions 10a and 10e, and the boundary B bf is between the crystal regions 10b and 10f. , The boundary B cg exists between the crystal regions 10c and 10g, and the boundary B dh exists between the crystal regions 10d and 10h, respectively.

おもて面11のカソード・ルミネッセンス(CL)像において、隣接する結晶領域間の境界Bab、Bbc、Bcd、Bef、Bfg、Bgh、Bae、Bbf、BcgおよびBdhは、局所的に欠陥密度が高くなった欠陥密度増加帯として現われる。この欠陥密度増加帯の幅は、通常200μm未満である。
欠陥密度が高い領域ではフォトルミネッセンス(PL)強度が相対的に低下することから、おもて面11のPL像においては、隣接する結晶領域間の境界がPL強度低下帯として現れる。
また、隣接する結晶領域間では結晶方位が僅かに異なっており、その境界において結晶方位が不連続的に変化している。結晶方位が不連続に変化する部位は、例えば、おもて面11のX線トポグラフィ分析を行うことにより検知することが可能である。
In the cathode luminescence (CL) image of the front surface 11, boundaries B ab , B bc , B cd , B ef , B fg , B gh , B ae , B bf , B cg, and B between adjacent crystal regions dh appears as a defect density increasing zone in which the defect density is locally increased. The width of the defect density increasing zone is usually less than 200 μm.
Since the photoluminescence (PL) intensity is relatively lowered in the region where the defect density is high, in the PL image of the front surface 11, the boundary between adjacent crystal regions appears as a PL intensity reduction zone.
In addition, the crystal orientation slightly differs between adjacent crystal regions, and the crystal orientation changes discontinuously at the boundary. The part where the crystal orientation changes discontinuously can be detected by, for example, performing X-ray topography analysis of the front surface 11.

GaN基板10は、自立基板として取り扱い得るのに十分な厚さを有している。例えば、GaN基板10の直径が10cmのとき、好ましい厚さは300μm以上であるが、試行錯誤に基づいて更に最適化することができる。
GaN基板10は、おもて面11が凸面となるように僅かに反っていることが好ましいが、限定されるものではない。GaN基板10のおもて面11のSORIは通常100μm以下、好ましくは50μm以下、より好ましくは30μm以下である。
The GaN substrate 10 has a thickness sufficient to be handled as a free-standing substrate. For example, when the diameter of the GaN substrate 10 is 10 cm, the preferred thickness is 300 μm or more, but it can be further optimized based on trial and error.
The GaN substrate 10 is preferably slightly warped so that the front surface 11 becomes a convex surface, but is not limited thereto. The SORI of the front surface 11 of the GaN substrate 10 is usually 100 μm or less, preferably 50 μm or less, more preferably 30 μm or less.

図1には示されていないが、GaN基板10において、おもて面11と側面13との境界を滑らかにするための面取りは、必要に応じて適宜行うことができる。裏面12と側面13との境界についても同じである。更に、GaN基板10には、結晶の方位を表示するオリエンテーション・フラットを設けることができる他、おもて面11と裏面12との識別を可能にするためにインデックス・フラット等のマーキングを設けることができる。
GaN基板10の裏面13は、鏡面であってもよいし、マット面であってもよい。裏面13がマット面であると、おもて面11との識別を、目視によって容易に行うことができる。
Although not shown in FIG. 1, chamfering for smoothing the boundary between the front surface 11 and the side surface 13 in the GaN substrate 10 can be appropriately performed as necessary. The same applies to the boundary between the back surface 12 and the side surface 13. Further, the GaN substrate 10 can be provided with an orientation flat for indicating the crystal orientation, and also provided with a marking such as an index flat for enabling the front surface 11 and the back surface 12 to be distinguished. Can do.
The back surface 13 of the GaN substrate 10 may be a mirror surface or a mat surface. When the back surface 13 is a mat surface, the front surface 11 can be easily identified visually.

<変形実施形態>
GaN基板10を構成する結晶領域の数は、8に限定されるものではなく、4〜16の範囲内で適宜決定することができる。4〜16個の結晶領域は、おもて面11における[0001]の正射影の方向に2列に配置される。
好ましい実施形態において、GaN基板10を構成する結晶領域の数は4個である。
<Modified Embodiment>
The number of crystal regions constituting the GaN substrate 10 is not limited to 8, and can be determined as appropriate within a range of 4 to 16. The 4 to 16 crystal regions are arranged in two rows in the direction of the orthogonal projection of [0001] on the front surface 11.
In the preferred embodiment, the number of crystal regions constituting the GaN substrate 10 is four.

GaN基板10の直径は、9.5〜10.5cmに限定されるものではなく、4.5cm以上であればよい。
GaN基板10の直径が4.5〜5.5cm(約2インチ)の場合、当該GaN基板を構成する結晶領域の数は、2〜4個とすることが好ましい。この2〜4個の結晶領域は、好ましくは、おもて面11における[0001]の方向に一列に並ぶ。
GaN基板の直径が14.5〜15.5cm(約6インチ)の場合、当該GaN基板10を構成する結晶領域の数は、9〜18個とすることが好ましい。この9〜18個の結晶領域は、好ましくは、おもて面11における[0001]の正射影の方向に3列に並ぶ。
The diameter of the GaN substrate 10 is not limited to 9.5 to 10.5 cm, and may be 4.5 cm or more.
When the diameter of the GaN substrate 10 is 4.5 to 5.5 cm (about 2 inches), the number of crystal regions constituting the GaN substrate is preferably 2 to 4. The two to four crystal regions are preferably arranged in a line in the direction of [0001] on the front surface 11.
When the diameter of the GaN substrate is 14.5 to 15.5 cm (about 6 inches), the number of crystal regions constituting the GaN substrate 10 is preferably 9 to 18. These 9 to 18 crystal regions are preferably arranged in three rows in the direction of orthogonal projection of [0001] on the front surface 11.

2.GaN基板の製造方法
以下では前記1.1で説明したGaN基板10の製造例に即して、実施形態に係るGaN基板の製造方法を説明する。
以下の説明においては、タイリング法でGaN結晶を成長させるときに用いるシードGaN基板をタイルシードと呼び、タイリング法を用いないでGaN結晶を成長させるときに用いるシードGaN基板を非タイルシードと呼んで区別する。
2. Method for Manufacturing GaN Substrate Hereinafter, a method for manufacturing a GaN substrate according to the embodiment will be described based on the example of manufacturing the GaN substrate 10 described in 1.1 above.
In the following description, a seed GaN substrate used when growing a GaN crystal by a tiling method is called a tile seed, and a seed GaN substrate used when growing a GaN crystal without using a tiling method is called a non-tile seed. Call and distinguish.

2.1.第1実施形態
第1実施形態に係るGaN基板の製造方法を、ステップ順に説明する。
(1)第1タイルシード準備ステップ
このステップでは、おもて面の結晶方位が同じである、n×N枚の第1タイルシードを準備する。ここで、nは2以上の整数であり、Nは1以上の整数である。nとNは独立である。
第1タイルシードは、タイリング法を使用しないで成長されたバルクGaN結晶から切り出された、GaN基板である。
第1タイルシードの外観を図2に示す。図2(a)は斜視図であり、図2(b)は側面図である。
2.1. First Embodiment A method for manufacturing a GaN substrate according to a first embodiment will be described in the order of steps.
(1) First tile seed preparation step In this step, n × N first tile seeds having the same crystal orientation of the front surface are prepared. Here, n is an integer of 2 or more, and N is an integer of 1 or more. n and N are independent.
The first tile seed is a GaN substrate cut from a bulk GaN crystal grown without using a tiling method.
The appearance of the first tile seed is shown in FIG. FIG. 2A is a perspective view, and FIG. 2B is a side view.

図2を参照すると、第1タイルシード100は矩形の主表面を有する板であり、おもて面101、裏面102、2つのA側面103−1、+C側面103−2および−C側面103−3を有している。
図2(a)および(b)に示す矢印P[0001]は、おもて面101上における[0001]の正射影の方向を表している。
第1タイルシード100の4つの側面のうち、矢印P[0001]に略平行な2つがA側面103−1で、矢印P[0001]が向く側に位置するのが+C側面103−2、その反対側に位置するのが−C側面103−3である。
Referring to FIG. 2, the first tile seed 100 is a plate having a rectangular main surface, and includes a front surface 101, a back surface 102, two A side surfaces 103-1, a + C side surface 103-2, and a -C side surface 103-. 3.
An arrow P [0001] shown in FIGS. 2A and 2B represents the direction of orthographic projection of [0001] on the front surface 101.
Of the four side surfaces of the first tile seed 100, two substantially parallel to the arrow P [0001] are the A side surface 103-1, and the side facing the arrow P [0001] is the + C side surface 103-2. The -C side surface 103-3 is located on the opposite side.

おもて面101は、後のステップでGaN結晶のエピタキシャル成長に利用するので、CMPにより平坦面に仕上げられている。
第1タイルシード100のサイズは、例えば、矢印P[0001]に平行な方向が30mm、矢印P[0001]に直交する方向が55mmである。厚さは、例えば、300〜500μmである。
おもて面101は、例えば、(0001)から60°以上120°以下の範囲内で傾斜した結晶面に平行である。
n×N枚の第1タイルシード全てについて、そのおもて面101上の各点におけるオフ角を調べたとき、その変動幅(最大値と最小値の差)は、c軸周りの成分およびc軸に直交する結晶軸(a軸またはm軸)周りの成分のいずれも、通常は5°以内、好ましくは3°以内、より好ましくは1°以内である。
ここで、オフ角とは、GaN基板のおもて面と最も平行に近い低指数面に対する、該おもて面の傾斜をいうものとし、該おもて面上の任意の位置において定義することができる。
Since the front surface 101 is used for epitaxial growth of GaN crystals in a later step, it is finished to a flat surface by CMP.
Size of the first tile seed 100 is, for example, an arrow P [0001] parallel to a direction 30 mm, the direction perpendicular to the arrow P [0001] is 55 mm. The thickness is, for example, 300 to 500 μm.
The front surface 101 is, for example, parallel to a crystal plane inclined from (0001) within a range of 60 ° to 120 °.
When the off angle at each point on the front surface 101 is examined for all n × N first tile seeds, the fluctuation range (difference between the maximum value and the minimum value) Any component around the crystal axis (a-axis or m-axis) perpendicular to the c-axis is usually within 5 °, preferably within 3 °, more preferably within 1 °.
Here, the off-angle means an inclination of the front surface with respect to a low index surface that is most parallel to the front surface of the GaN substrate, and is defined at an arbitrary position on the front surface. be able to.

(2)第1集合シード構成ステップ
このステップでは、前記(1)で準備したn×N枚の第1タイルシードを用いて、それぞれがn枚の第1タイルシードで構成される、N組の第1集合シードを準備する。
図3に、2枚の第1タイルシードで構成される第1集合シードを例示する、図3(a)は斜視図、図3(b)は側面図である。
図3を参照すると、第1集合シードA100は、2枚の第1タイルシード100aおよび100bから構成されている。第1タイルシード100aおよび100bは、矢印P[0001]の方向に一列に並べられており、一方の+C側面103a−2と他方の−C側面103b−3とが接している。
(2) First Aggregate Seed Configuration Step In this step, N × N first tile seeds prepared in (1) above are used, and N sets of N tile tile seeds each composed of n first tile seeds. A first set seed is prepared.
FIG. 3 illustrates a first aggregate seed composed of two first tile seeds. FIG. 3A is a perspective view and FIG. 3B is a side view.
Referring to FIG. 3, the first aggregate seed A100 includes two first tile seeds 100a and 100b. The first tile seeds 100a and 100b are arranged in a line in the direction of the arrow P [0001] , and one + C side surface 103a-2 and the other −C side surface 103b-3 are in contact with each other.

(3)第1GaN結晶成長ステップ
このステップでは、N組の第1集合シード上に、それぞれ、HVPE法で第1GaN結晶を成長させる。
図4は、前述の第1集合シードA100上に、第1GaN結晶110が成長したところを示す図面であり、図4(a)は平面図、図4(b)は矢印P[0001](第1次タイルシードのおもて面101における[0001]の正射影の方向を表す)に平行な切断面を示す断面図である。
第1集合シードA100を構成する2枚の第1タイルシード100aおよび100bの間に僅かな結晶方位のズレがあることに起因して、第1GaN結晶110中には2つの結晶領域110aおよび110bが形成されている(点線は結晶領域間の境界を表している)。
(3) First GaN Crystal Growth Step In this step, a first GaN crystal is grown on each of N sets of first aggregate seeds by the HVPE method.
FIGS. 4A and 4B are diagrams showing the growth of the first GaN crystal 110 on the first aggregate seed A100, where FIG. 4A is a plan view and FIG. 4B is an arrow P [0001] (first ) . It is sectional drawing which shows a cut surface parallel to the direction of the orthogonal projection of [0001] in the front surface 101 of the primary tile seed.
Two crystal regions 110a and 110b are formed in the first GaN crystal 110 due to a slight crystal orientation misalignment between the two first tile seeds 100a and 100b constituting the first aggregate seed A100. Formed (dotted lines represent boundaries between crystalline regions).

(4)第2タイルシード取得ステップ
このステップでは、前記ステップ(3)で成長させた第1GaN結晶を、第1タイルシードのおもて面と平行にスライスして、第2タイルシードを得る。
N組の第1GaN結晶のそれぞれから第2タイルシードをm枚ずつ切り出した場合、N×m枚の第2タイルシードが得られる。ここで、mは1以上の整数である。第GaN結晶を厚く成長させる程、mを大きくすることができる。
第2タイルシードの外観を図5に示す。図5(a)は斜視図であり、図5(b)は側面図である。
(4) Second tile seed acquisition step In this step, the first GaN crystal grown in step (3) is sliced parallel to the front surface of the first tile seed to obtain a second tile seed.
When m second tile seeds are cut out from each of the N sets of first GaN crystals, N × m second tile seeds are obtained. Here, m is an integer of 1 or more. As the first GaN crystal grows thicker, m can be increased.
The appearance of the second tile seed is shown in FIG. FIG. 5A is a perspective view, and FIG. 5B is a side view.

図5を参照すると、第2タイルシード200は矩形の主表面を有する板であり、おもて面201、裏面202、2つのA側面203−1、+C側面203−2および−C側面203−3を有している。
図5(a)および(b)に示す矢印P[0001]は、おもて面201上における[0001]の正射影の方向を表している。
第2タイルシード200の側面のうち、矢印P[0001]に略平行な2つがA側面203−1で、矢印P[0001]が向く側に位置するのが+C側面203−2、その反対側に位置するのが−C側面203−3である。
Referring to FIG. 5, the second tile seed 200 is a plate having a rectangular main surface, and includes a front surface 201, a back surface 202, two A side surfaces 203-1, a + C side surface 203-2, and a -C side surface 203-. 3.
An arrow P [0001] shown in FIGS. 5A and 5B represents the direction of orthographic projection of [0001] on the front surface 201.
Of the side surfaces of the second tile seed 200, two sides that are substantially parallel to the arrow P [0001] are the A side surface 203-1, and the side to which the arrow P [0001] faces is the + C side surface 203-2, and the opposite side. Located at − is the −C side surface 203-3.

おもて面201は、後のステップでGaN結晶のエピタキシャル成長に利用するので、CMPにより平坦面に仕上げられている。
第2タイルシード200のサイズは、例えば、矢印P[0001]の方向が60mm、矢印P[0001]に直交する方向が55mmである。厚さは、例えば、300〜500μmである。
おもて面201は、好ましくは、(0001)から60°以上120°以下の範囲内で傾斜した結晶面に平行である。
第1GaN結晶110から切り出された基板であるが故に、第2タイルシード200にも、結晶方位が僅かに異なる2つの結晶領域200aおよび200bが存在する(点線は結晶領域間の境界を表している)。
Since the front surface 201 is used for epitaxial growth of a GaN crystal in a later step, it is finished to a flat surface by CMP.
The size of the second tile seed 200 may, 60 mm is the direction of the arrow P [0001], is the direction perpendicular to the arrow P [0001] is 55 mm. The thickness is, for example, 300 to 500 μm.
The front surface 201 is preferably parallel to a crystal plane inclined within the range of 60 ° to 120 ° from (0001).
Since the substrate is cut out from the first GaN crystal 110, the second tile seed 200 also includes two crystal regions 200a and 200b having slightly different crystal orientations (the dotted line represents the boundary between the crystal regions). ).

(5)第2集合シード構成ステップ
このステップでは、前記ステップ(4)で取得したN×m枚の第2タイルシードから4枚を選び、第2集合シードを構成する。これを可能とするために、Nおよびmは、予め、N×mが4以上となり得るように定めておく必要がある。
好ましくは、N×mを5以上としたうえで、N×m枚の第2タイルシードから、結晶領域200aと200bの間の結晶方位ズレが最も小さい4枚を選択する。この場合、Nを5以上とすると、特に効果的である。
(5) Second Set Seed Configuration Step In this step, four pieces are selected from the N × m second tile seeds acquired in step (4) to form a second set seed. In order to enable this, N and m must be determined in advance so that N × m can be 4 or more.
Preferably, N × m is set to 5 or more, and four sheets having the smallest crystal orientation deviation between the crystal regions 200a and 200b are selected from the N × m second tile seeds. In this case, it is particularly effective to set N to 5 or more.

図6に、第2集合シードを例示する。図6(a)は斜視図、図6(b)は第2タイルシード200pおよび200qを通る平面で切断した場合の断面図である。
図6を参照すると、第2集合シードA200は、4枚の第2タイルシード200p、200q、200rおよび200sから構成されている。4枚の第2タイルシードは、矢印P[0001]の方向と、矢印P[0001]に直交する方向に、それぞれ2列に並んでいる。矢印P[0001]の方向に並んだ2枚の第2タイルシードの間、すなわち、200pと200qとの間、および、200rと200sとの間では、一方の+C側面と他方の−C側面が接している。矢印P[0001]と直交する方向に並んだ2枚の第2タイルシードの間、すなわち、200pと200rとの間、および、200qと200sとの間では、A側面同士が接している。
FIG. 6 illustrates the second set seed. 6A is a perspective view, and FIG. 6B is a cross-sectional view taken along a plane passing through the second tile seeds 200p and 200q.
Referring to FIG. 6, the second set seed A200 includes four second tile seeds 200p, 200q, 200r, and 200s. Four second tile seed the direction of the arrow P [0001], in a direction perpendicular to the arrow P [0001], it is arranged in each of the two rows. Between the two second tile seeds arranged in the direction of the arrow P [0001] , that is, between 200p and 200q and between 200r and 200s, one + C side surface and the other −C side surface are It touches. The A side surfaces are in contact with each other between the two second tile seeds arranged in the direction orthogonal to the arrow P [0001] , that is, between 200p and 200r and between 200q and 200s.

好適例において、矢印P[0001]と直交する方向に並べられる2枚の第2タイルシードの組、すなわち、200pと200rの組、および、200qと200sの組は、それぞれ、同一の第1集合シード上に成長した第1GaN結晶から切り出される基板同士の組である。そのようにすると、図7(a)に示すように、第2タイルシード200の結晶領域200aと200bとで結晶方位が僅かに異なっていても、図7(b)に示すように、第2集合シードA200を構成したときに、第2タイルシード200pおよび200rの間の結晶方位ズレ、および、第2タイルシード200qおよび200sの間の結晶方位ズレを、小さくすることができる。なぜなら、同じ第1GaN結晶から切り出された第2タイルシード200pと200rでは、結晶領域200aと結晶領域200bの間の結晶方位の関係が同じであるため、この2枚の第2タイルシードを結晶領域200a同士の方位が一致するように並べたとき、結晶領域200b同士の間でも方位が一致するからである。同じことが、第2タイルシード200qと200sについてもいえる。 In a preferred example, two second tile seed sets arranged in a direction orthogonal to the arrow P [0001] , that is, a set of 200p and 200r, and a set of 200q and 200s are respectively the same first set. It is a set of substrates cut out from a first GaN crystal grown on a seed. Then, as shown in FIG. 7A, even if the crystal orientations of the second tile seed 200 are slightly different between the crystal regions 200a and 200b, as shown in FIG. When the aggregate seed A200 is configured, the crystal orientation deviation between the second tile seeds 200p and 200r and the crystal orientation deviation between the second tile seeds 200q and 200s can be reduced. This is because the second tile seeds 200p and 200r cut out from the same first GaN crystal have the same crystal orientation relationship between the crystal region 200a and the crystal region 200b. This is because the orientations of the crystal regions 200b match when they are arranged so that the orientations of the 200a match. The same is true for the second tile seeds 200q and 200s.

(6)第2GaN結晶成長ステップ
このステップでは、前記ステップ(5)で構成した第2集合シード上に、HVPE法で第2GaN結晶を成長させる。
図8は、第2集合シード上に、第2GaN結晶が成長したところを示しており、図8(a)は平面図、図8(b)は図8(a)のX1−X1線の位置における断面図、図8(c)は図8(a)のX2−X2線の位置における断面図である。
図8を参照すると、各第2タイルシード200に、結晶方位の異なる2つの結晶領域200aおよび200bが存在すること、および、第2集合シードA200を構成する4つの第2タイルシード200p、200q、200rおよび200sの間に僅かな結晶方位ズレがあることに起因して、第2GaN結晶210中には8つの結晶領域210a〜210hが形成されている(点線は結晶領域間の境界を表している)。
(6) Second GaN Crystal Growth Step In this step, a second GaN crystal is grown by the HVPE method on the second aggregate seed formed in step (5).
FIG. 8 shows the growth of the second GaN crystal on the second aggregate seed. FIG. 8A is a plan view, and FIG. 8B is the position of the X1-X1 line in FIG. FIG. 8C is a cross-sectional view taken along the line X2-X2 of FIG.
Referring to FIG. 8, there are two crystal regions 200a and 200b having different crystal orientations in each second tile seed 200, and four second tile seeds 200p, 200q constituting the second aggregate seed A200. Due to the slight crystal orientation misalignment between 200r and 200s, eight crystal regions 210a to 210h are formed in the second GaN crystal 210 (dotted lines indicate the boundaries between the crystal regions). ).

(7)GaN基板取得ステップ
このステップでは、前記ステップ(6)で成長させた第2GaN結晶を加工して、円盤形のGaN基板を得る。
より詳しくいうと、まず、スライシングによって、第2GaN結晶を第2集合シードから切り離す。次いで、第2集合シードから分離した第2GaN結晶を、外形が円筒状となるよう加工する。好ましい加工方法は、円筒研削またはコアドリリングである。
次いで、円筒状に加工された第2GaN結晶をスライスして円盤形の基板を得る。
最後に、その円盤形の基板に必要な表面加工を施す。例えば、おもて面を平坦化するための研削および/またはラッピング、おもて面を平滑化するためのCMP、側面のベベリング等である。
(7) GaN substrate acquisition step In this step, the second GaN crystal grown in step (6) is processed to obtain a disk-shaped GaN substrate.
More specifically, first, the second GaN crystal is separated from the second aggregate seed by slicing. Next, the second GaN crystal separated from the second aggregate seed is processed so that the outer shape becomes cylindrical. A preferred processing method is cylindrical grinding or core drilling.
Next, the second GaN crystal processed into a cylindrical shape is sliced to obtain a disk-shaped substrate.
Finally, necessary surface processing is performed on the disk-shaped substrate. For example, grinding and / or lapping for flattening the front surface, CMP for smoothing the front surface, side beveling, and the like.

以上に説明した第1実施形態に係る製造方法は、タイリング法を用いたGaN結晶の成長ステップを、第1集合シードA100上に第1GaN結晶110を成長させるステップと、第2集合シードA200上に第2GaN結晶210を成長させるステップの、2回行っている点に主な特徴を有する。
前者のステップでは、第1集合シードA100を構成する第1タイルシード100は2枚であり、後者のステップにおいて、第2集合シードA200を構成する第2タイルシード200は4枚である。
第1タイルシードを一度に8枚並べて集合シードを形成する場合に比べて、第1実施形態の製造方法において、集合シードを構成するタイルシード間の結晶方位ズレを小さくすることが容易なことは、当業者にとっては自明であろう。
In the manufacturing method according to the first embodiment described above, the step of growing the GaN crystal using the tiling method includes the step of growing the first GaN crystal 110 on the first aggregate seed A100 and the second aggregate seed A200. The second characteristic is that the step of growing the second GaN crystal 210 is performed twice.
In the former step, there are two first tile seeds 100 constituting the first aggregate seed A100, and in the latter step, there are four second tile seeds 200 constituting the second aggregate seed A200.
Compared to the case where eight first tile seeds are arranged at a time to form an aggregate seed, in the manufacturing method of the first embodiment, it is easy to reduce the crystal orientation deviation between tile seeds constituting the aggregate seed. It will be obvious to those skilled in the art.

2.2.第2実施形態
第2実施形態に係るGaN基板の製造方法では、前記第1実施形態と同様にして、第1タイルシード準備ステップ[2.1.(1)]を行う。
その後、第2実施形態では、図9に平面図を示すように、4枚の第1タイルシード100a、100b、100cおよび100dを矢印P[0001](第1タイルシードのおもて面における[0001]の正射影の方向を表す)の方向に一列に並べて第1集合シードA100を構成する。そして、その上に第1GaN結晶を成長させる。
次いで、その第1集合シードA100上に成長した第1GaN結晶を、第1タイルシードのおもて面に平行にスライスして、図10に平面図を示す第2タイルシード200を得る。
2.2. Second Embodiment In the method for manufacturing a GaN substrate according to the second embodiment, the first tile seed preparation step [2.1. (1)] is performed.
Thereafter, in the second embodiment, as shown in a plan view in FIG. 9, four first tile seeds 100a, 100b, 100c, and 100d are moved to an arrow P [0001] (on the front surface of the first tile seed [ The first set seed A100 is arranged in a line in the direction of the orthogonal projection of [0001]. Then, a first GaN crystal is grown thereon.
Next, the first GaN crystal grown on the first aggregate seed A100 is sliced parallel to the front surface of the first tile seed to obtain the second tile seed 200 shown in a plan view in FIG.

第2実施形態における第2タイルシード200は、その作製プロセスに由来して、矢印P[0001](当該基板のおもて面における[0001]の正射影の方向を表す)の方向に一列に並ぶ、4個の結晶領域200a、200b、200c、200dを有している(点線は結晶領域間の境界を表している)。
次に、図11に平面図を示すように、2枚の第2タイルシード200pおよび200qを、矢印P[0001]と直交する方向に並べて第2集合シードA200を構成する。
好ましくは、2枚の第2タイルシード200pおよび200qは、同一の第1集合シード上に成長した第1GaN結晶から切り出された基板である。そのようにすると、図12(a)に示すように、第2タイルシード200の結晶領域200a〜200dの間で結晶方位が僅かに異なっていても、図12(b)に示すように、第2集合シードA200を構成したときに、第2タイルシード200pおよび200qの間の結晶方位ズレを小さくすることができる。なぜなら、同じ第1GaN結晶から切り出された第2タイルシード200pと200qでは、結晶領域200a〜200dの間の結晶方位の関係が同じなので、この2枚の第2タイルシードを、いずれかひとつの対応する結晶領域同士の方位が一致するように並べたとき、他の対応する結晶領域同士の間でも方位が一致するからである。
第2集合シードを構成した後、その上に第2GaN結晶を成長させる。
その後は、第1実施形態と同様にして第2GaN結晶を加工し、円盤形のGaN基板を得る。
The second tile seed 200 in the second embodiment is derived from the manufacturing process, and is aligned in the direction of the arrow P [0001] (representing the direction of orthogonal projection of [0001] on the front surface of the substrate). There are four crystal regions 200a, 200b, 200c, and 200d arranged side by side (the dotted line represents the boundary between the crystal regions).
Next, as shown in a plan view in FIG. 11, two second tile seeds 200p and 200q are arranged in a direction orthogonal to the arrow P [0001] to form a second aggregate seed A200.
Preferably, the two second tile seeds 200p and 200q are substrates cut from the first GaN crystal grown on the same first aggregate seed. Then, as shown in FIG. 12A, even if the crystal orientation is slightly different between the crystal regions 200a to 200d of the second tile seed 200, as shown in FIG. When the two-set seed A200 is configured, the crystal orientation misalignment between the second tile seeds 200p and 200q can be reduced. This is because the second tile seeds 200p and 200q cut out from the same first GaN crystal have the same crystal orientation relationship between the crystal regions 200a to 200d. This is because when the crystal regions are arranged so that the orientations of the crystal regions coincide with each other, the orientations of the other corresponding crystal regions also coincide.
After forming the second aggregate seed, a second GaN crystal is grown thereon.
Thereafter, the second GaN crystal is processed in the same manner as in the first embodiment to obtain a disk-shaped GaN substrate.

2.3.第3実施形態
第3実施形態に係るGaN基板の製造方法では、前記第1実施形態と同様にして、第1タイルシード準備ステップ[2.1.(1)]を行う。
その後、第3実施形態では、図13に平面図を示すように、2枚の第1タイルシード100aおよび100bを矢印P[0001]と直交する方向に並べて第1集合シードA100を構成する。そして、その上に第1GaN結晶を成長させる。
次いで、その第1集合シードA100上に成長した第1GaN結晶を、第1タイルシードのおもて面に平行にスライスして、図14に平面図を示す第2タイルシード200を得る。
2.3. Third Embodiment In the method for manufacturing a GaN substrate according to the third embodiment, the first tile seed preparation step [2.1. (1)] is performed.
Thereafter, in the third embodiment, as shown in a plan view in FIG. 13, two first tile seeds 100a and 100b are arranged in a direction orthogonal to the arrow P [0001] to form a first aggregate seed A100. Then, a first GaN crystal is grown thereon.
Next, the first GaN crystal grown on the first aggregate seed A100 is sliced parallel to the front surface of the first tile seed to obtain a second tile seed 200 shown in a plan view in FIG.

第3実施形態における第2タイルシード200は、その作製プロセスに由来して、矢印P[0001](当該基板のおもて面における[0001]の正射影の方向を表す)と直交する方向に並ぶ、2個の結晶領域200a、200bを有している(点線は結晶領域間の境界を表している)。
次に、図15に平面図を示すように、4枚の第2タイルシード200p、200q、200rおよび200sを、矢印P[0001]の方向に一列に並べて第2集合シードA140を構成する。
好ましくは、4枚の第2タイルシード200p、200q、200rおよび200sは、同一の第1集合シード上に成長した第1GaN結晶から切り出された基板である。そのようにすると、図16(a)に示すように、第2タイルシード200の結晶領域200aと200bの間で結晶方位が僅かに異なっていても、図16(b)に示すように、第2集合シードA200を構成したときに、隣接する第2タイルシード間の結晶方位ズレを小さくすることができる。なぜなら、同じ第1GaN結晶から切り出された第2タイルシード200p〜200sでは、結晶領域200aと結晶領域200bの間の結晶方位との関係が同じなので、この4枚の第2タイルシードを結晶領域200a同士の方位が一致するように並べたとき、結晶領域200b同士の間でも方位が一致するからである。
第2集合シードを構成した後、その上に第2GaN結晶を成長させる。
その後は、第1実施形態と同様にして第2GaN結晶を加工し、円盤形のGaN基板を得る。
The second tile seed 200 in the third embodiment is derived from the manufacturing process, and is in a direction orthogonal to the arrow P [0001] (representing the direction of orthogonal projection of [0001] on the front surface of the substrate). Two crystal regions 200a and 200b are arranged side by side (a dotted line represents a boundary between crystal regions).
Next, as shown in a plan view in FIG. 15, four second tile seeds 200p, 200q, 200r, and 200s are arranged in a line in the direction of arrow P [0001] to form a second aggregate seed A140.
Preferably, the four second tile seeds 200p, 200q, 200r, and 200s are substrates cut from the first GaN crystal grown on the same first aggregate seed. In such a case, as shown in FIG. 16A, even if the crystal orientation is slightly different between the crystal regions 200a and 200b of the second tile seed 200, as shown in FIG. When the two-set seed A200 is configured, the crystal orientation deviation between the adjacent second tile seeds can be reduced. This is because the second tile seeds 200p to 200s cut out from the same first GaN crystal have the same relationship with the crystal orientation between the crystal region 200a and the crystal region 200b, and thus the four second tile seeds are used as the crystal region 200a. This is because the orientations of the crystal regions 200b match when they are arranged so that their orientations match.
After forming the second aggregate seed, a second GaN crystal is grown thereon.
Thereafter, the second GaN crystal is processed in the same manner as in the first embodiment to obtain a disk-shaped GaN substrate.

2.4.第4実施形態
第4実施形態に係るGaN基板の製造方法では、前記第1実施形態と同様にして、第1タイルシード準備ステップ[2.1.(1)]から第2タイルシード取得ステップ[2.1.(4)]までを行う。
その後、第4実施形態では、2枚の第2タイルシード200pおよび200qを図17(a)または(b)に示すように並べて、第2集合シードA200を構成する。そして、その上に第2GaN結晶を成長させる。
2.4. Fourth Embodiment In the method for manufacturing a GaN substrate according to the fourth embodiment, the first tile seed preparation step [2.1. (1)] to the second tile seed acquisition step [2.1. (4)] is performed.
Thereafter, in the fourth embodiment, two second tile seeds 200p and 200q are arranged as shown in FIG. 17A or FIG. 17B to constitute the second aggregate seed A200. Then, a second GaN crystal is grown thereon.

次に、その第2GaN結晶を、第2タイルシードのおもて面に平行にスライスして、図18に平面図を示す第3タイルシードを得る。第2タイルシード200を図17(a)に示すように並べた場合には、図18(a)に示す第3タイルシード300が得られ、第2タイルシード200を図17(b)に示すように並べた場合には、図18(b)に示す第3タイルシード300が得られる。
第3タイルシード300は、このような作製プロセスに由来して、4個の結晶領域300a、300b、300c、300dを有している(点線は結晶領域間の境界を表している)。
Next, the second GaN crystal is sliced parallel to the front surface of the second tile seed to obtain a third tile seed whose plan view is shown in FIG. When the second tile seeds 200 are arranged as shown in FIG. 17A, the third tile seed 300 shown in FIG. 18A is obtained, and the second tile seed 200 is shown in FIG. When arranged in such a manner, the third tile seed 300 shown in FIG. 18B is obtained.
The third tile seed 300 is derived from such a manufacturing process, and has four crystal regions 300a, 300b, 300c, and 300d (a dotted line represents a boundary between crystal regions).

次いで、2枚の第3タイルシード300vおよび300wを図19(a)または(b)に示すように並べて、第3集合シードA300を構成する。ここで、図19(a)は、図18(a)に示す第3タイルシード300を用いる場合を、図19(b)は、図18(b)に示す第3タイルシード300を用いる場合を、それぞれ示している。
図19(a)に示す態様において、2枚の第3タイルシード300vおよび300wは、同一の第2集合シード上に成長した第2GaN結晶から切り出された基板である。そのようにすると、図20(a)に示すように、第3タイルシード300の結晶領域300a〜300dの間で結晶方位が僅かに異なっていても、図20(b)に示すように、第3集合シードA300を構成したときに、第3タイルシード300vおよび300wの間の結晶方位ズレを小さくすることができる。なぜなら、同じ第2GaN結晶から切り出された第3タイルシード300vと300wでは、結晶領域300a〜300dの間の結晶方位の関係が同じなので、この2枚の第3タイルシードを、いずれかひとつの対応する結晶領域同士の方位が一致するように並べたとき、他の対応する結晶領域同士の間でも方位が一致するからである。
第3集合シードを構成した後、その上に、第3GaN結晶を成長させる。
その後は、第1実施形態におけるGaN基板取得ステップ[2.1.(7)]と同様にして第3GaN結晶を加工し、円盤形のGaN基板を得る。
Next, two third tile seeds 300v and 300w are arranged as shown in FIG. 19 (a) or (b) to form a third aggregate seed A300. Here, FIG. 19A shows a case where the third tile seed 300 shown in FIG. 18A is used, and FIG. 19B shows a case where the third tile seed 300 shown in FIG. 18B is used. , Respectively.
In the embodiment shown in FIG. 19A, the two third tile seeds 300v and 300w are substrates cut out from the second GaN crystal grown on the same second aggregate seed. In so doing, as shown in FIG. 20 (a), even if the crystal orientation between the crystalline region 300a~300d third tile seed 300 differed slightly, as shown in FIG. 20 (b), the When the three aggregate seeds A300 are configured, the crystal orientation deviation between the third tile seeds 300v and 300w can be reduced. This is because the third tile seeds 300v and 300w cut from the same second GaN crystal have the same crystal orientation relationship between the crystal regions 300a to 300d. This is because when the crystal regions are arranged so that the orientations of the crystal regions coincide with each other, the orientations of the other corresponding crystal regions also coincide.
After forming the third aggregate seed, a third GaN crystal is grown thereon.
Thereafter, the GaN substrate acquisition step [2.1. The third GaN crystal is processed in the same manner as (7)] to obtain a disk-shaped GaN substrate.

2.5.その他の実施形態
(1)第1変形実施形態
前述の第1実施形態においては、タイリング法を用いて成長させた第1GaN結晶110を加工して、第2タイルシード200を得ている。
それに対し、第1変形実施形態では、第1GaN結晶から非タイルシードを作製する。そして、その非タイルシード上にGaN結晶を成長させ、そのGaN結晶を加工して第2タイルシードを得る。
図21は、かかる変形実施形態を説明する工程断面図である。
2.5. Other Embodiments (1) First Modified Embodiment In the first embodiment described above, the second tile seed 200 is obtained by processing the first GaN crystal 110 grown using the tiling method.
On the other hand, in the first modified embodiment, a non-tile seed is produced from the first GaN crystal. Then, a GaN crystal is grown on the non-tile seed, and the GaN crystal is processed to obtain a second tile seed.
FIG. 21 is a process cross-sectional view illustrating such a modified embodiment.

図21(a)は、第1タイルシード100を横に並べて第1集合シードA100を構成するステップを表している。
図21(b)は、第1集合シードA100上に第1GaN結晶110を成長させるステップを表している。
図21(c)は、第1GaN結晶110をスライスして、非タイルシード120を得るステップを表している。
図21(d)は、非タイルシード120上にGaN結晶130を成長させるステップを表している。
図21(e)は、非タイルシード120上に成長したGaN結晶130をスライスして、第2タイルシード200を得るステップを表している。
FIG. 21A shows a step of forming the first aggregate seed A100 by arranging the first tile seeds 100 side by side.
FIG. 21B shows a step of growing the first GaN crystal 110 on the first aggregate seed A100.
FIG. 21 (c) represents the step of slicing the first GaN crystal 110 to obtain the non-tile seed 120.
FIG. 21 (d) represents the step of growing the GaN crystal 130 on the non-tile seed 120.
FIG. 21E shows a step of slicing the GaN crystal 130 grown on the non-tile seed 120 to obtain the second tile seed 200.

第2タイルシードを取得した後は、第1実施形態と同様にして、第2集合シード構成ステップ[2.1.(5)]、第2GaN結晶成長ステップ[2.1.(6)]およびGaN基板取得ステップ[2.1.(7)]を順次行う。
同様の変形(第2タイルシードの作製プロセスに関する変形)は、第1実施形態のみならず、第2〜4実施形態に対しても加えることができる。
After acquiring the second tile seed, the second set seed configuration step [2.1. (5)], second GaN crystal growth step [2.1. (6)] and GaN substrate acquisition step [2.1. (7)] are sequentially performed.
Similar modifications (modifications related to the process for producing the second tile seed) can be applied not only to the first embodiment but also to the second to fourth embodiments.

(2)第2変形実施形態
前述の第1実施形態では、タイリング法を用いて成長させた第2GaN結晶を加工して、円盤形のGaN基板を得ている。
それに対し、第2変形実施形態では、第2GaN結晶から非タイルシードを作製する。そして、その非タイルシード上にGaN結晶を成長させ、そのGaN結晶を加工して円盤形のGaN基板を得る。
同様の変形(最後に成長させるGaN結晶の作製プロセスに係る変形)は、第1実施形態のみならず、第2〜第4実施形態に対しても加えることができる。
更に、前述の第1変形実施形態に係る変形と、この第2変形実施形態に係る変形は、前述の第1〜第4実施形態のいずれに対しても同時に加えることができる。
(2) Second Modified Embodiment In the first embodiment described above, the second GaN crystal grown using the tiling method is processed to obtain a disk-shaped GaN substrate.
On the other hand, in the second modified embodiment, a non-tile seed is produced from the second GaN crystal. Then, a GaN crystal is grown on the non-tile seed, and the GaN crystal is processed to obtain a disk-shaped GaN substrate.
Similar deformations (deformations relating to the process of producing a GaN crystal to be finally grown) can be applied not only to the first embodiment but also to the second to fourth embodiments.
Furthermore, the modification according to the first modified embodiment and the modification according to the second modified embodiment can be simultaneously applied to any of the first to fourth embodiments.

(3)第3変形実施形態
前述の各実施形態において、集合シードを構成する際に、タイルシード同士を接合させてもよい。例えば、タイルシードの側面を精密研磨により平坦化した後、真空中で該側面に、イオンビームや原子ビームに代表される不活性元素の高速粒子ビームを照射して活性化させる。かかる活性化によって、ダングリングボンドと呼ばれる表面原子の結合手がタイルシードの側面に現われる。ダングリングボンドが現われた側面同士を接触させると、化学結合が形成されて、タイルシード間が接合される。
(3) Third Modified Embodiment In each of the above-described embodiments, tile seeds may be joined together when configuring a collective seed. For example, after flattening the side surface of the tile seed by precision polishing, the side surface is activated by irradiating the side surface with a high-speed particle beam of an inert element typified by an ion beam or an atomic beam in a vacuum. By such activation, a bond of surface atoms called a dangling bond appears on the side surface of the tile seed. When the side surfaces where the dangling bonds appear are brought into contact with each other, a chemical bond is formed and the tile seeds are joined.

3.GaN基板の用途
実施形態に係る製造方法を用いて製造されるGaN基板は、各種の半導体デバイスの製造に使用することができる。すなわち、該GaN基板のおもて面上に一種以上の窒化物半導体を気相エピタキシャル成長させて、デバイス構造を形成することができる。エピタキシャル成長法として、薄膜の形成に適したMOCVD法、MBE法、パルス蒸着法などを好ましく用いることができる。
半導体デバイスの具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、HEMT(High Electron Mobility Transistor)などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、SAW(Surface Acoustic Wave)デバイス、振動子、共振子、発振器、MEMS(Micro Electro Mechanical System)部品、電圧アクチュエータ、太陽電池などがある。
本発明のGaN基板は、人工光合成セル用の電極にも使用し得ると考えられる。
3. Application of GaN Substrate The GaN substrate manufactured using the manufacturing method according to the embodiment can be used for manufacturing various semiconductor devices. That is, a device structure can be formed by vapor phase epitaxial growth of one or more nitride semiconductors on the front surface of the GaN substrate. As the epitaxial growth method, an MOCVD method, an MBE method, a pulse vapor deposition method or the like suitable for forming a thin film can be preferably used.
Specific examples of semiconductor devices include light emitting devices such as light emitting diodes and laser diodes, rectifiers, bipolar transistors, field effect transistors, electronic devices such as HEMT (High Electron Mobility Transistor), temperature sensors, pressure sensors, radiation sensors, and visible- There are semiconductor sensors such as ultraviolet light detectors, SAW (Surface Acoustic Wave) devices, vibrators, resonators, oscillators, MEMS (Micro Electro Mechanical System) parts, voltage actuators, solar cells, and the like.
It is considered that the GaN substrate of the present invention can also be used for an electrode for an artificial photosynthesis cell.

以上、本発明を実施形態に即して具体的に説明したが、本発明は本明細書に明示的に記載された実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において種々変形することができる。   Although the present invention has been specifically described with reference to the embodiments, the present invention is not limited to the embodiments explicitly described in the present specification, and various modifications can be made without departing from the spirit of the present invention. can do.

10 GaN基板
100 第1タイルシード
200 第2タイルシード
300 第3タイルシード
A100 第1集合シード
A200 第2集合シード
A300 第3集合シード
10 GaN substrate 100 First tile seed 200 Second tile seed 300 Third tile seed A100 First aggregate seed A200 Second aggregate seed A300 Third aggregate seed

Claims (15)

(A)おもて面に平行な第1方向に配置された複数の結晶領域を含むGaN基板である第2タイルシードを準備する、第2タイルシード準備ステップと、
(B)各々がGaN基板であって前記第2タイルシードを含む複数のタイルシードを、それらのおもて面に平行な方向に並べて第2集合シードを構成するステップであって、同じGaN結晶からスライスされた2枚の前記第2タイルシードが、第1方向と直交する方向に隣り合って並んだ部分が該第2集合シードに含まれる、第2集合シード構成ステップと、
(C)前記第2集合シード上に第2GaN結晶を成長させる、第2GaN結晶成長ステップと、を含むGaN基板の製造方法。
(A) preparing a second tile seed that is a GaN substrate including a plurality of crystal regions arranged in a first direction parallel to the front surface;
(B) A step of arranging a plurality of tile seeds, each of which is a GaN substrate, including the second tile seed, in a direction parallel to the front surface thereof to form a second aggregate seed , wherein the same GaN crystal A second aggregate seed configuration step, wherein the second aggregate seed includes a portion in which the two second tile seeds sliced from the line are adjacent to each other in a direction orthogonal to the first direction ;
(C) A second GaN crystal growth step of growing a second GaN crystal on the second aggregate seed, and a method of manufacturing a GaN substrate.
前記(A)第2タイルシード準備ステップが、更に、(i)各々がGaN基板である複数の第1タイルシードを、それらのおもて面に平行な方向に並べて、第1集合シードを構成するサブステップと、(ii)該第1集合シード上に第1GaN結晶を成長させるサブステップと、を含む、請求項1に記載の製造方法。 The (A) second tile seed preparation step further includes (i) arranging a plurality of first tile seeds, each of which is a GaN substrate, in a direction parallel to the front surface thereof to form a first aggregate seed. The manufacturing method according to claim 1, further comprising: a sub-step of: (ii) growing a first GaN crystal on the first aggregate seed. 前記(A)第2タイルシード準備ステップが、更に、(iii)前記第1GaN結晶を加工して前記第2タイルシードを得るサブステップを含む、請求項2に記載の製造方法。 The manufacturing method according to claim 2, wherein the (A) second tile seed preparing step further includes (iii) a step of processing the first GaN crystal to obtain the second tile seed. 前記(A)第2タイルシード準備ステップが、更に、(iv)前記第1GaN結晶の少なくとも一部を含むシード上に、GaN結晶を成長させるサブステップと、(v)前記サブステップ(iv)で成長させたGaN結晶を加工して前記第2タイルシード
を得るサブステップと、を含む、請求項2に記載の製造方法。
The (A) second tile seed preparation step further includes (iv) a sub-step of growing a GaN crystal on a seed including at least a part of the first GaN crystal, and (v) the sub-step (iv). And a sub-step of processing the grown GaN crystal to obtain the second tile seed.
前記(C)第2GaN結晶成長ステップの後に、更に、(D)前記第2GaN結晶を加工して円盤形GaN基板を得る、GaN基板取得ステップを含む、請求項1〜4のいずれか一項に記載の製造方法。 5. The GaN substrate acquisition step according to claim 1, further comprising (D) a GaN substrate acquisition step of processing the second GaN crystal to obtain a disk-shaped GaN substrate after the (C) second GaN crystal growth step. The manufacturing method as described. 前記(C)第2GaN結晶成長ステップの後に、更に、(E)前記第2GaN結晶の少なくとも一部を含むシード上にGaN結晶を成長させるGaN結晶成長ステップを含む、請求項1〜4のいずれか一項に記載の製造方法。 5. The method according to claim 1, further comprising (E) a GaN crystal growth step of growing a GaN crystal on a seed including at least a part of the second GaN crystal after the (C) second GaN crystal growth step. The manufacturing method according to one item. 前記(E)GaN結晶成長ステップの後に、更に、該(E)GaN結晶成長ステップで成長させたGaN結晶を加工して円盤形GaN基板を得る、GaN基板取得ステップを含む、請求項6に記載の製造方法。 The GaN substrate obtaining step of processing the GaN crystal grown in the (E) GaN crystal growth step to obtain a disk-shaped GaN substrate after the (E) GaN crystal growth step. Manufacturing method. 前記(B)第2集合シード構成ステップでは、複数のタイルシードを、それらのおもて面に平行な2つの方向に並べて前記第2集合シードを構成する、請求項1〜7のいずれか一項に記載の製造方法。 The said (B) 2nd aggregate seed formation step arranges a plurality of tile seeds in two directions parallel to their front surfaces to configure the second aggregate seed. The production method according to item. (0001)と平行でないおもて面を有するGaN基板の製造方法であって、前記2つの方向の一方が、前記第2集合シードを構成するタイルシードのおもて面における[0001]の正射影の方向である、請求項8に記載の製造方法。 A method of manufacturing a GaN substrate having a front surface that is not parallel to (0001), wherein one of the two directions is positive for [0001] on the front surface of the tile seed that constitutes the second aggregate seed. The manufacturing method according to claim 8, which is a direction of projection. (0001)と平行でないおもて面を有するGaN基板の製造方法であって、前記(B)第2集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における[0001]の正射影とは異なる方向に一列に並べて前記第2集合シードを構成する、請求項1〜7のいずれか一項に記載の製造方法。 A method of manufacturing a GaN substrate having a front surface that is not parallel to (0001), wherein in the (B) second aggregate seed formation step, a plurality of tile seeds are formed on the front surface of [0001]. The manufacturing method according to any one of claims 1 to 7, wherein the second aggregate seed is configured in a line in a direction different from the orthogonal projection. (0001)と平行でないおもて面を有するGaN基板の製造方法であって、前記(B)第2集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における[0001]の正射影の方向に一列に並べて前記第2集合シードを構成する、請求項1〜7のいずれか一項に記載の製造方法。 A method of manufacturing a GaN substrate having a front surface that is not parallel to (0001), wherein in the (B) second aggregate seed formation step, a plurality of tile seeds are formed on the front surface of [0001]. The manufacturing method as described in any one of Claims 1-7 which arranges the said 2nd aggregate seed in a line in the direction of an orthogonal projection. (0001)からの傾斜が60°以上120°以下である結晶面に平行なおもて面を有するGaN基板を製造する方法である、請求項1〜11のいずれか一項に記載の製造方法。 The manufacturing method according to any one of claims 1 to 11, which is a method of manufacturing a GaN substrate having a front surface parallel to a crystal plane whose inclination from (0001) is 60 ° or more and 120 ° or less. 第1結晶領域および第2結晶領域を含むGaN結晶を加工して、該第1結晶領域の一部である第1結晶部および該第2結晶領域の一部である第2結晶部を含むタイルシードを複数枚取得するステップと、
該タイルシードを少なくとも2枚含む集合シードを構成するステップとを含み、
該第1結晶部および該第2結晶部は該タイルシードのおもて面に平行な方向に配置されており、
該集合シード内には、一方の第1結晶部と他方の第結晶部とが隣接するとともに、一方の第2結晶部と他方の第2結晶部とが隣接するように、2枚の該タイルシードが並んだ部分が含まれる、GaN基板の製造方法。
A tile including a first crystal part that is a part of the first crystal region and a second crystal part that is a part of the second crystal region by processing a GaN crystal including the first crystal region and the second crystal region Obtaining a plurality of seeds;
Configuring a collective seed comprising at least two of the tile seeds;
The first crystal part and the second crystal part are arranged in a direction parallel to the front surface of the tile seed;
In the aggregate seed , two sheets of the first crystal part and the other first crystal part are adjacent to each other, and one second crystal part and the other second crystal part are adjacent to each other. A method for manufacturing a GaN substrate, including a portion in which tile seeds are arranged .
更に、前記集合シード上にGaN結晶を成長させるステップと、その成長させたGaN結晶を加工して円盤形GaN基板を得るステップとを含む、請求項13に記載の製造方法。 The manufacturing method according to claim 13, further comprising the steps of growing a GaN crystal on the aggregate seed and processing the grown GaN crystal to obtain a disk-shaped GaN substrate. 更に、前記集合シード上にGaN結晶を成長させるステップと、その成長させたGaN結晶の少なくとも一部を含むシード上に、更なるGaN結晶を成長させるステップと、その更なるGaN結晶を加工して円盤形GaN基板を得るステップとを含む、請求項13に記載の製造方法。 A step of growing a GaN crystal on the aggregate seed, a step of growing a further GaN crystal on the seed including at least a part of the grown GaN crystal, and processing the further GaN crystal. The manufacturing method of Claim 13 including the step of obtaining a disk shaped GaN substrate.
JP2014220656A 2014-10-29 2014-10-29 GaN substrate manufacturing method Active JP6405889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014220656A JP6405889B2 (en) 2014-10-29 2014-10-29 GaN substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014220656A JP6405889B2 (en) 2014-10-29 2014-10-29 GaN substrate manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018076681A Division JP6512334B2 (en) 2018-04-12 2018-04-12 Method of manufacturing GaN substrate

Publications (2)

Publication Number Publication Date
JP2016088756A JP2016088756A (en) 2016-05-23
JP6405889B2 true JP6405889B2 (en) 2018-10-17

Family

ID=56015823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014220656A Active JP6405889B2 (en) 2014-10-29 2014-10-29 GaN substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP6405889B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
CN108166059A (en) * 2017-12-21 2018-06-15 北京华进创威电子有限公司 A kind of aluminium nitride substrate prepares and expanding growing method
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
JPWO2021002349A1 (en) * 2019-07-01 2021-01-07
CN115104175A (en) * 2020-02-11 2022-09-23 Slt科技公司 Large area III-nitride crystals and substrates, methods of making and methods of using
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
WO2021162727A1 (en) 2020-02-11 2021-08-19 SLT Technologies, Inc Improved group iii nitride substrate, method of making, and method of use

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447289B2 (en) * 2009-08-19 2014-03-19 三菱化学株式会社 Nitride semiconductor crystal and manufacturing method thereof
JP6264990B2 (en) * 2014-03-26 2018-01-24 日亜化学工業株式会社 Manufacturing method of nitride semiconductor substrate

Also Published As

Publication number Publication date
JP2016088756A (en) 2016-05-23

Similar Documents

Publication Publication Date Title
JP6405889B2 (en) GaN substrate manufacturing method
US10612161B2 (en) GaN substrate
JP6704387B2 (en) Substrate for growing nitride semiconductor, method of manufacturing the same, semiconductor device, and method of manufacturing the same
US9340899B2 (en) Planar nonpolar group-III nitride films grown on miscut substrates
CN111095483A (en) Method for removing substrate by cutting technology
WO2015107813A1 (en) GaN SUBSTRATE, METHOD FOR PRODUCING GaN SUBSTRATE, METHOD FOR PRODUCING GaN CRYSTAL, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
JP6292080B2 (en) Nonpolar or semipolar GaN substrate
JP2010539732A (en) Method for increasing the area of nonpolar and semipolar nitride substrates
JP5045292B2 (en) Manufacturing method of nitride semiconductor substrate
JP6456502B2 (en) Group III nitride substrate and method of manufacturing the same
WO2013054917A1 (en) Semiconductor element and manufacturing method thereof
JP2018070415A (en) Method for manufacturing GaN wafer
JP6512334B2 (en) Method of manufacturing GaN substrate
JP5834952B2 (en) Manufacturing method of nitride semiconductor substrate
JP6327136B2 (en) Method for producing seamed GaN crystal and method for producing GaN crystal
JP6934802B2 (en) Method for manufacturing group III nitride semiconductor substrate and group III nitride semiconductor substrate
KR101568133B1 (en) Nitride substrate with large size using GaN fragments and a fabrication method thereof
JP2005330132A (en) Group iii nitride semiconductor crystal substrate, its producing method and group iii nitride semiconductor device, its producing method
JP2014203953A (en) Semiconductor element and manufacturing method of the same
JP2019077601A (en) Group iii nitride semiconductor substrate and production method of group iii nitride semiconductor substrate
JP2011146651A (en) Group iii nitride light emitting diode

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R151 Written notification of patent or utility model registration

Ref document number: 6405889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151