JP6392604B2 - ゲートドライバ - Google Patents

Description

本発明は、ゲートドライバに関する。

コンバータやインバータといった電力変換器に用いられる半導体デバイスであるパワーデバイスとして、現在、ＳｉＣ（炭化珪素）パワーデバイスの開発が進められている。ＳｉＣパワーデバイスは、その物理的優位性から次世代パワーエレクトロニクスのキーデバイスとして考えられており、商用化が進められている。

ＳｉＣパワーデバイスは、Ｓｉパワーデバイスに比較して高耐圧、低オン抵抗、高速スイッチング特性、耐高温特性といった優位な物理的特性を有している。特に、高速スイッチングを実現することは、電力変換器の中で大きな体積を占める、キャパシタ、インダクタ、トランス等の構成部品を小型化できることに繋がるため、電力変換器自体の小型化のために非常に重要となる。

特開２０１４−１４７２３７号公報 特開２０１３−２４３８７７号公報 特開２０１４−５７４９１号公報 特許第５４００９６８号公報 特許第２８８６４９５号公報

しかしながら、現状、ＳｉＣパワーデバイスを高速スイッチング駆動するゲートドライバ（ゲートドライブ回路）の開発は実現されていない（なお、ゲートドライバに関する従来技術の一例としては特許文献１〜５が挙げられる）。従来のＳｉ（シリコン）パワーデバイスでは数百ｋＨｚ程度までの周波数が主として扱われ、当該周波数までのＳｉパワーデバイスの駆動に適したゲートドライバは存在するが、ＳｉＣパワーデバイスに適したゲートドライバは開発されていない。

また、高周波でのＦＥＴ（電界効果トランジスタ）の駆動としては、ＳｉベースのＣＭＯＳ回路が良く知られている。しかしながら、このＣＭＯＳ回路は信号用途に限られ、電力変換器に設けるＳｉＣパワーデバイスを高速に駆動するには、大きな入力容量に対する大きな電荷移動が瞬時に必要となることから、ＣＭＯＳ回路によってそのまま駆動することはできない。また、ＣＭＯＳ回路によって駆動しようとすれば損失が大きくなり、ＳｉＣパワーデバイスの優位性を生かすことができない。

また、ＳｉＣパワーデバイスのようなワイドバンドギャップ半導体の物理特性を生かすためには、その駆動においてもその特性を生かせるだけの特性を有する素子を用いる必要があるため、ＧａＮ（窒化ガリウム）やＳｉＣからなる素子を用いてＣＭＯＳ回路を実現することが考えられているが、ＧａＮ、ＳｉＣいずれにおいても現在ｎ型ＭＯＳＦＥＴしか開発されておらず、ｐ型ＭＯＳＦＥＴが実現されなければ達成できないブリッジ構造であるＣＭＯＳ回路は検討されるに至っていない。また、ｐ型ＭＯＳＦＥＴが実現されたとしても、ＳｉＣやＧａＮの正孔の移動度は電子に比べて非常に小さいため、高速駆動できるＣＭＯＳ回路が実現できる可能性は小さい。

また、パワーエレクトロニクスでよく使われる数１００ｋＨｚまでや高速通信で使われるＧＨｚ帯の周波数での駆動によるノイズを抑制する回路実装技術については現在開発されているが、パワーエレクトロニクスで用いることができるＭＨｚ〜数１００ＭＨｚ帯での駆動に対する回路技術については、数W程度の極小さい電力を扱う回路以外では、開発されていないか、技術レベルが非常に未熟な状況である。よって、現実にはそのような高周波駆動は忌避されることが普通である。しかしながら、ＭＨｚ〜数１００ＭＨｚ帯での駆動を行うドライブ回路が開発されれば、ノイズを抑制する技術の開発も進むと予想される。

以上のように、現在、ＭＨｚから数１００ＭＨｚまでの周波数でのパワーデバイスの駆動が実現されていない状況に本願発明者は独自に着目したところである。

上記状況に鑑み、本発明は、駆動対象であるトランジスタを高速に駆動することを実現するゲートドライバを提供することを目的とする。

上記目的を達成するために本発明は、第一のトランジスタを駆動するためのゲートドライバであって、
第一、第二、及び第三のプッシュプル回路を含み、各々の前記プッシュプル回路は二つのトランジスタを直列接続した構成を有し、
前記第一のプッシュプル回路の出力端は前記第一のトランジスタのゲートに接続され、
前記第二のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第二のトランジスタのゲートに接続され、
前記第三のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第三のトランジスタのゲートに接続されている構成としている（第１の構成）。

また、上記第１の構成において、前記第一のプッシュプル回路は、同一極性である前記第二と第三のトランジスタが直列に接続されたハーフブリッジ構造を有していることとしてもよい（第２の構成）。

また、上記第１又は第２の構成において、前記第二と第三のプッシュプル回路は同一構成であることとしてもよい（第３の構成）。

また、上記第１〜第３のいずれかの構成において、前記第二と第三のプッシュプル回路は、極性の異なるトランジスタが直列に接続された構成を有していることとしてもよい（第４の構成）。

また、上記第１〜第４のいずれかの構成において、前記第二と第三のトランジスタの遮断周波数は、前記第一のトランジスタの遮断周波数よりも高いこととしてもよい（第５の構成）。

また、上記第１〜第５のいずれかの構成において、前記第二と第三のトランジスタの入力容量は、前記第一のトランジスタの入力容量よりも小さいこととしてもよい（第６の構成）。

また、上記第１〜第６のいずれかの構成において、前記第三のトランジスタの出力容量は、前記第一のトランジスタの入力容量よりも小さいこととしてもよい（第７の構成）。

また、上記第１〜第７のいずれかの構成において、前記第二と第三のトランジスタの閾値電圧は５Ｖ以下であることとしてもよい（第８の構成）。

また、上記第１〜第８のいずれかの構成において、前記第一のプッシュプル回路における前記第二と第三のトランジスタの接続点と前記第一のトランジスタのゲートが接続され、
前記第二のプッシュプル回路の、前記第二のトランジスタに接続されていない第一の電気端子は前記接続点に接続され、
前記第二のプッシュプル回路の、前記第一の電気端子とは異なる第二の電気端子と、前記第一の電気端子の間にはコンデンサが接続され、
前記第二の電気端子と、前記第三のトランジスタに接続された前記第三のプッシュプル回路との間には、前記第三のプッシュプル回路から前記第二のプッシュプル回路に向かう向きが順方向となるようにダイオードが接続されていることとしてもよい（第９の構成）。

また、上記第９の構成において、前記コンデンサの容量Ｃｂｓは、下記式を満たすように設定されることとしてもよい（第１０の構成）。
Ｃｂｓ×Ｖｂ＞Ｃｉｓｓ×５[V]
但し、Ｖｂ：前記第二のプッシュプル回路に印加される電圧、Ｃｉｓｓ：第二のトランジスタの入力容量

また、上記第９又は第１０の構成において、 前記ダイオードは、前記第二のトランジスタに印加される電圧以上の逆方向耐圧を有すると共に、前記第一のトランジスタのスイッチング周期の１％以下の逆回復時間を有していることとしてもよい（第１１の構成）。

また、上記第１〜第１１のいずれかの構成において、前記第二と第三のトランジスタはいずれも下記式を満たすＯＮ抵抗Ｒｏｎを有していることとしてもよい（第１２の構成）。
Ｒｏｎ≦Ｖａ×Ｔｏｎ／Ｑｇ
但し、Ｖａ：前記第一のプッシュプル回路に印加される電圧、Ｑｇ：前記第一のトランジスタのゲート電荷、Ｔｏｎ：前記第一のトランジスタをＯＮする時間

また、上記第１〜第１２のいずれかの構成において、前記第二のプッシュプル回路と前記第二のトランジスタの配線距離と、前記第三のプッシュプル回路と前記第三のトランジスタの配線距離が略等しくなるような配線を備えていることとしてもよい（第１３の構成）。

また、上記第１〜第１３のいずれかの構成において、前記第二、第三のトランジスタは、ｎ型ＦＥＴであることとしてもよい（第１４の構成）。

また、上記第１〜第１４のいずれかの構成において、前記第一のトランジスタは、ＳｉＣ（炭化珪素）の電圧駆動型トランジスタであることとしてもよい（第１５の構成）。

また、上記第１〜第１５のいずれかの構成において、前記第二、第三のトランジスタは、チャネル材料としてＧａＮ（窒化ガリウム）もしくはＳｉＣ（炭化珪素）を用いていることとしてもよい（第１６の構成）。

また、上記第１〜第１６のいずれかの構成において、前記第一、第二、及び第三のプッシュプル回路が同一の基板上に配置され、その全体が絶縁体で覆われてモジュール化されていることとしてもよい（第１７の構成）。

本発明のゲートドライバによると、駆動対象であるトランジスタを高速に駆動することを実現できる。

本発明の一実施形態に係るゲートドライバの回路構成を示す図である。 本発明の一実施形態に係る駆動制御信号の生成構成を示す図である。 本発明の一実施形態に係る駆動実験に用いた抵抗負荷回路の構成を示す図である。 本発明の一実施形態に係る駆動実験におけるゲートドライバ側の各種測定結果を示すグラフである（スイッチング周波数１ＭＨｚの場合）。 本発明の一実施形態に係る駆動実験におけるＳｉＣ ＭＯＳＦＥＴのスイッチング特性に関する各種測定結果を示すグラフである（スイッチング周波数１ＭＨｚの場合）。 本発明の一実施形態に係る駆動実験におけるゲートドライバ側の各種測定結果を示すグラフである（スイッチング周波数１０ＭＨｚの場合）。 本発明の一実施形態に係る駆動実験におけるＳｉＣ ＭＯＳＦＥＴのスイッチング特性に関する各種測定結果を示すグラフである（スイッチング周波数１０ＭＨｚの場合）。 本発明の一実施形態に係るゲートドライバモジュールを示す図である。

以下に本発明の一実施形態について図面を参照して説明する。

＜ゲートドライバの全体構成＞
本発明の一実施形態に係るゲートドライバの回路構成を図１に示す。図１に示すゲートドライバ１００は、駆動対象となるＳｉＣ ＭＯＳＦＥＴ１５０（第一のトランジスタの一例）を駆動する回路である。電力変換器に用いられるＳｉＣ ＭＯＳＦＥＴ１５０は、電圧駆動型のＳｉＣパワーデバイスである。なお、図１では、ＳｉＣ ＭＯＳＦＥＴ１５０を入力容量の形式で表記している。

ゲートドライバ１００は、第１プッシュプル回路１、第２プッシュプル回路２、第３プッシュプル回路３、ブートストラップコンデンサＣｂｓ、及びダイオードＤｂｓを備えている。

第１プッシュプル回路１は、ＧａＮ ＨＥＭＴ１１（High Electron Mobility Transistor、高電子移動度トランジスタ）（第二のトランジスタの一例）とＧａＮ ＨＥＭＴ１２（第三のトランジスタの一例）が直列接続されたハーフブリッジ構造を有する。接続関係をより具体的に説明すれば、ＧａＮ ＨＥＭＴ１１のドレインは、入力電圧Ｖａの印加端に接続される。ＧａＮ ＨＥＭＴ１２のソースは、接地端に接続される。そして、ＧａＮ ＨＥＭＴ１１のソースとＧａＮ ＨＥＭＴ１２のドレインが接続点Ｐにて接続され、接続点Ｐ（第１プッシュプル回路１の出力端）はＳｉＣ ＭＯＳＦＥＴ１５０のゲートに接続される。

現在、ＧａＮパワーデバイスはｐチャネルタイプの開発がｎチャネルタイプに比して進んでおらず、上段のＧａＮ ＨＥＭＴ１１、下段のＧａＮ ＨＥＭＴ１２ともにｎチャネルタイプのものを採用している。そのため、上段、下段の各ＧａＮ ＨＥＭＴについて、ゲートドライブ回路、及び駆動用電源が必要となる。

第２プッシュプル回路２は、上段のＧａＮ ＨＥＭＴ１１のゲート駆動を行う回路であり、ともにＳｉにより構成されたｐ型ＭＯＳＦＥＴ２１とｎ型ＭＯＳＦＥＴ２２が直列接続されて構成される。ｐ型ＭＯＳＦＥＴ２１のドレインとｎ型ＭＯＳＦＥＴ２２のドレインとの接続点（第２プッシュプル回路２の出力端）は、ＧａＮ ＨＥＭＴ１１のゲートに接続される。

第３プッシュプル回路３は、下段のＧａＮ ＨＥＭＴ１２のゲート駆動を行う回路であり、ともにＳｉにより構成されたｐ型ＭＯＳＦＥＴ３１とｎ型ＭＯＳＦＥＴ３２が直列接続されて構成される。ｐ型ＭＯＳＦＥＴ３１のドレインとｎ型ＭＯＳＦＥＴ３２のドレインとの接続点（第３プッシュプル回路３の出力端）は、ＧａＮ ＨＥＭＴ１２のゲートに接続される。

なお、将来、ＧａＮやＳｉＣによるｐ型ＭＯＳＦＥＴが開発された場合は、第２プッシュプル回路２及び第３プッシュプル回路３におけるデバイスを、ＧａＮやＳｉＣによるｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴに置き換えることも可能である。

なお、第２プッシュプル回路２から上段のＧａＮ ＨＥＭＴ１１のゲートまでの配線距離と、第３プッシュプル回路３から下段のＧａＮ ＨＥＭＴ１２のゲートまでの配線距離は、ほぼ等しくなるように設計されていることが望ましい。高周波信号が純粋の正弦波でない限り、配線を通ることによって信号波形というのは崩れるため、駆動する周波数が高くなればなるほど、長い配線距離や長さの違う配線では、駆動信号として問題が生じるほどの波形崩れや駆動信号のタイミングずれ等が起こってしまうからである。

また、下段のＧａＮ ＨＥＭＴ１２の駆動用電源電圧Ｖｂの印加端が、第３プッシュプル回路３のｐ型ＭＯＳＦＥＴ３１のソースに接続される。

上段のＧａＮ ＨＥＭＴ１１の駆動用電源としては、ブートストラップコンデンサＣｂｓと逆阻止ダイオードＤｂｓを用いたブートストラップ方式を採用している。これにより、上段用に電源電圧Ｖｂ以外の電源を新たに設ける必要がなくなる。

接続関係をより具体的に説明すれば、ブートストラップコンデンサＣｂｓの一端は、接続点Ｐと共に第２プッシュプル回路２のｎ型ＭＯＳＦＥＴ２２のソースに共通接続される。ブートストラップコンデンサＣｂｓの他端は、逆阻止ダイオードＤｂｓのカソードと共に第２プッシュプル回路２のｐ型ＭＯＳＦＥＴ２１のソースに共通接続される。逆阻止ダイオードＤｂｓのアノードは、電源電圧Ｖｂの印加端と共に第３プッシュプル回路３のｐ型ＭＯＳＦＥＴ３１のソースに共通接続される。

更に、上段のＧａＮ ＨＥＭＴ１１と下段のＧａＮ ＨＥＭＴ１２が交互に導通するように、下段の駆動制御信号ＶｓｉｇＡ及び上段の駆動制御信号ＶｓｉｇＢは位相を反転させて入力させる。

ここで、駆動制御信号ＶｓｉｇＡ、ＶｓｉｇＢを生成するための構成についての一例を図２に示す。図２に示すように、駆動制御信号ＶｓｉｇＡ、ＶｓｉｇＢは、ファンクションジェネレータ（駆動制御信号生成回路）１０１によって生成された信号を、アイソレータ１０２、１０３によって絶縁部分を介して伝達したものである。また、アイソレータ１０２、１０３によって上段と下段で基準電位を分離している。ファンクションジェネレータはこれと同じ機能を持つＩＣで置き換えることもできるし、実際の電源回路としてはその方が望ましい。

＜ゲートドライバの動作について＞
次に、ゲートドライバ１００の動作について説明する。駆動制御信号ＶｓｉｇＡがＬｏｗレベルの場合、第３プッシュプル回路３においてｐ型ＭＯＳＦＥＴ３１が導通し、電源電圧Ｖｂによって下段のＧａＮ ＨＥＭＴ１２が導通する。このとき、駆動制御信号ＶｓｉｇＢはＨｉｇｈレベルであるので、第２プッシュプル回路２のｎ型ＭＯＳＦＥＴ２２が導通し、上段のＧａＮ ＨＥＭＴ１１は非導通となる。またこのとき、接続点Ｐはグランド電位となるため、逆阻止ダイオードＤｂｓは順バイアスとなって導通し、電源電圧ＶｂによってブートストラップコンデンサＣｂｓが充電される。

駆動制御信号ＶｓｉｇＡがＨｉｇｈレベルの場合、第３プッシュプル回路３のｎ型ＭＯＳＦＥＴ３２がオンとなり、下段のＧａＮ ＨＥＭＴ１２は非導通となる。このとき、駆動制御信号ＶｓｉｇＢはＬｏｗレベルであるので、第２プッシュプル回路２のｐ型ＭＯＳＦＥＴ２１が導通し、ブートストラップコンデンサＣｂｓを電源として上段のＧａＮ ＨＥＭＴ１１が導通する。

＜ゲートドライバの回路設定について＞
次に、ゲートドライバ１００における回路設定について述べる。まず、上段のＧａＮ ＨＥＭＴ１１と下段のＧａＮ ＨＥＭＴ１２の各遮断周波数は、駆動対象であるＳｉＣ ＭＯＳＦＥＴ１５０の遮断周波数よりも高くしている。これは、駆動対象となるデバイスよりも速く動くことができるデバイスを駆動用としなければならないためである。ＧａＮ ＨＥＭＴは電子移動度が高いため、ＳｉＣ ＭＯＳＦＥＴ１５０の遮断周波数よりも高い遮断周波数を設定することが可能であり、ＳｉＣ ＭＯＳＦＥＴ１５０をＭＨｚオーダー以上で高速にスイッチングするために最適なデバイスの一候補となる。

また、ＧａＮ ＨＥＭＴ１１とＧａＮ ＨＥＭＴ１２の各入力容量は、パワーデバイスであるＳｉＣ ＭＯＳＦＥＴ１５０の大きな入力容量よりも小さく設定している。入力容量が小さければ、瞬時に移動が必要となる電荷量が少なくてよいので、第２プッシュプル回路２及び第３プッシュプル回路３による信号レベルでの駆動が可能となる。この条件はＧａＮ ＨＥＭＴに限った話ではなく、第１プッシュプル回路１を構成するデバイスとして他のものを選んだ場合でも適用される。

また、ＧａＮ ＨＥＭＴ１１とＧａＮ ＨＥＭＴ１２の各ゲート閾値電圧は５Ｖ以下としている。これは、信号系のＩＣ・デバイス類は大きい電圧で動くようには設計されていないのが一般的であり、使用できる回路素子の範囲を広げるためには、高い閾値電圧をもたない駆動デバイスの方が設計の柔軟性を確保しやすく、ひいては産業として重要なコストダウンにも繋がる。これにより、第２プッシュプル回路２及び第３プッシュプル回路３による信号レベルでの駆動を可能としている。

また、ＧａＮ ＨＥＭＴ１１とＧａＮ ＨＥＭＴ１２の各ＯＮ抵抗Ｒｏｎは下記（１）式を満たすように設定されている。
Ｒｏｎ≦Ｖａ×Ｔｏｎ／Ｑｇ （１）
但し、Ｖａ：ＧａＮ ＨＥＭＴ１１のソースに印加される電圧、Ｑｇ：ＳｉＣ ＭＯＳＦＥＴ１５０のゲート電荷、Ｔｏｎ：ＳｉＣ ＭＯＳＦＥＴ１５０をＯＮする時間である。

Ｑｇとはゲートが開くために必要な電荷の目安になる量である。所望する速い駆動周波数でＯＮ／ＯＦＦの繰り返し動作をするためには、Ｑｇに相当する電荷をその所望時間の間に移動させなければならない。これが電流の次元を持つＱｇ／Ｔｏｎの意味である。このＱｇ／Ｔｏｎに相当する電流は、実際には第１プッシュプル回路１にかかる電圧Ｖａと、第１プッシュプル回路１を構成するトランジスタのＲｏｎで作るため、Ｖａ／Ｒｏｎで定まる、第１プッシュプル回路１が流し得る電流で、Ｑｇ／Ｔｏｎを達成する必要がある。この条件は、Ｖａ／Ｒｏｎ≧Ｑｇ／Ｔｏｎで表現でき、これを変形すると上記（１）式が得られる。

電力変換器に用いられるＳｉＣ ＭＯＳＦＥＴ１５０の大きな入力容量に対して瞬時に大きな電荷移動が必要であっても、低ＯＮ抵抗でかつ高い相互コンダクタンスを一般的な特徴とするＧａＮ ＨＥＭＴであれば上記（１）式を満たすことが可能となる。

また、上段のＧａＮ ＨＥＭＴ１１が導通したときには、下段のＧａＮ ＨＥＭＴ１２の出力容量とＳｉＣ ＭＯＳＦＥＴ１５０の入力容量とが並列接続されているように、上段のＧａＮ ＨＥＭＴ１１からは見える。つまり、上段のＧａＮ ＨＥＭＴ１１から見ると、下段のＧａＮ ＨＥＭＴ１２の出力容量は充電しなければならない余分な容量である。よって、この余分な容量はできるだけ小さい方が速い駆動の実現のためには必要であるため、ＧａＮ ＨＥＭＴ１２の出力容量はＳｉＣ ＭＯＳＦＥＴ１５０の入力容量よりも小さくしている。

次に、ブートストラップにおける回路設定について述べる。

まず、ブートストラップコンデンサＣｂｓの容量値については、下記（２）式を満たすように設定される。
Ｃｂｓ×Ｖｂ＞Ｃｉｓｓ×５[Ｖ] （２）
但し、Ｖｂ：第２プッシュプル回路２に印加される電源電圧、Ｃｉｓｓ：ＧａＮ ＨＥＭＴ１１の入力容量である。

即ち、上述したようにＧａＮ ＨＥＭＴ１１のゲート閾値電圧を５Ｖ以下に設定した場合に、ＧａＮ ＨＥＭＴ１１の入力容量への充電に必要な電荷量よりも大きな電荷量をブートストラップコンデンサＣｂｓに充電可能としている。

また、ＧａＮ ＨＥＭＴ１１の入力容量は小さいため、ブートストラップコンデンサＣｂｓの容量値を小さくすることができる。従って、ブートストラップコンデンサＣｂｓとして小容量のセラミックチップコンデンサを使用することが可能となる。

次に、逆阻止ダイオードＤｂｓの設定について述べる。逆阻止ダイオードＤｂｓは、下段のＧａＮ ＨＥＭＴ１２が非導通状態にある場合、入力電圧Ｖａをブロックする必要があるため、逆阻止ダイオードＤｂｓの逆方向耐圧は入力電圧Ｖａ以上としている。

また、逆阻止ダイオードＤｓの逆回復時間がＳｉＣ ＭＯＳＦＥＴ１５０をスイッチング周期に対して短くする必要があり、上記スイッチング周期の１％以下の逆回復時間としている。

＜ＳｉＣパワーデバイスの駆動実験＞
以上説明した構成のゲートドライバ１００によるＳｉＣ ＭＯＳＦＥＴ１５０の駆動実験を行った。駆動実験に際して、図３に示すような抵抗負荷回路２００を構成した。図３に示されるゲートドライバ１００は、図１に示した構成を有している。なお、本実験で使用したＳｉＣ ＭＯＳＦＥＴ１５０は、トレンチ型構造を有するものを使用した。以下、実験回路の設定、実験における測定対象及び測定系、及び実験結果について述べる。

＜＜実験回路の設定について＞＞
まず、実験で構成したゲートドライバ１００の回路設定について述べる。ＳｉＣ ＭＯＳＦＥＴ１５０のゲート駆動電圧はＨｉｇｈレベルで１８Ｖ、Ｌｏｗレベルで０Ｖとした。従って、図１における入力電圧Ｖａ＝１８Ｖとした。

下段のＧａＮ ＨＥＭＴ１２の駆動用電源電圧Ｖｂは４Ｖとした。上段のＧａＮ ＨＥＭＴ１１の駆動用電源となるブートストラップコンデンサＣｂｓは、ＧａＮ ＨＥＭＴ１１の入力容量を４Ｖまで充電できる容量値が必要となる。従って、入力容量を５００ｐＦとして上記（２）式を充分に満たすように、ブートストラップコンデンサＣｂｓの容量値は３３０ｎＦに設定した。

次に、逆阻止ダイオードＤｂｓについては、先述したように下段のＧａＮ ＨＥＭＴ１２が非導通状態にあるときに入力電圧Ｖａ＝１８Ｖをブロックする必要があるので、逆阻止ダイオードＤｂｓの逆方向耐圧は１８Ｖ以上が必要となるので、ここでは３０Ｖに設定した。また、逆回復時間については、ＳｉＣ ＭＯＳＦＥＴ１５０のスイッチング周期を１０ＭＨｚに対応した１００ｎｓとして、１００ｎｓの１％以下である０．８ｎｓに設定した。このような逆方向耐圧及び逆回復時間を備える逆阻止ダイオードＤｂｓとして、パナソニック製,DB2J316を使用した。

また、第２プッシュプル回路２及び第３プッシュプル回路３におけるｎ型ＭＯＳＦＥＴ、ｐ型ＭＯＳＦＥＴには、ｎチャネル／ｐチャネルＭＯＳＦＥＴ（ROHM製,US6M1）を使用した。

更に、駆動制御信号ＶｓｉｇＡ、ＶｓｉｇＢは、ファンクションジェネレータ１０１（Tektronix製,AFG3102C）で生成した発振信号をアイソレータ１０２、１０３であるデジタルアイソレータＩＣ（Silicon Laboratories製,Si8660）を介して伝達することで生成した。このアイソレータは、ゲート駆動が可能なＭＨｚから数１００ＭＨｚの信号レベルの駆動信号を伝達するものでなければならない。なお、図２に示すように、駆動制御信号ＶｓｉｇＢ、ＶｓｉｇＡに対応する信号をファンクションジェネレータ１０１のチャンネル１、２（ＣＨ１、ＣＨ２）からそれぞれ入力した。

また、図３に示した抵抗負荷回路２００について述べると、抵抗Ｒは４７Ω、電圧Ｖｉｎについては５０Ｖとした。従って、ＳｉＣ ＭＯＳＦＥＴ１５０が導通状態のときにドレイン電流Ｉｄは約１Ａとなるようにした。

＜＜測定対象と測定系＞＞
測定はＳｉＣ ＭＯＳＦＥＴ１５０のスイッチング特性とゲートドライバ１００側の動作について行った。

ＳｉＣ ＭＯＳＦＥＴ１５０のスイッチング特性については、図３に示した ＳｉＣ ＭＯＳＦＥＴ１５０のゲート−ソース間電圧Ｖｇｓ、ドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄを測定した。測定にはオシロスコープ(Tektronix 製, MDO4104-3) を使用した。ここで電圧測定には電圧プローブ(Tektronix 製,TPP1000) を、電流測定には電流プローブ(Tektronix 製,TCP0030) を使用した。

図１に示したゲートドライバ１００側については、上段のＧａＮ ＨＥＭＴ１１のゲート−ソース間電圧ＶｇＨｇａｎ、下段のＧａＮ ＨＥＭＴ１２のゲート−ソース間電圧ＶｇＬｇａｎ、ＶｓｉｇＡの元となるファンクションジェネレータ１０１（図２）のチャンネル１からの信号Ｖｏｓ１、ＶｓｉｇＢの元となるファンクションジェネレータ１０１のチャンネル２ からの信号Ｖｏｓ２を測定した。測定には絶縁オシロスコープ(Tektronix 製, TPS2024) を使用した。また電圧プローブ(Tektronix 製, P2220) を使用した。

ここで測定結果に関する注意点を述べる。ゲートドライバ１００側のデータとスイッチング特性のデータは上記のように異なるオシロスコープで測定した。そのため二つの測定結果の時間軸は異なる基準をもっており、二つのグラフの間で時間的なタイミングは異なる。

＜＜スイッチング周波数１ＭＨｚの場合の実験結果＞＞
スイッチング周波数１ＭＨｚの場合における、Ｖｏｓ１、Ｖｏｓ２、ＶｇＬｇａｎ、ＶｇＨｇａｎ の測定結果を図４に示す。また、ＳｉＣ ＭＯＳＦＥＴ１５０のスイッチング特性を図５に示す。

図４における各電圧波形の位相関係について説明する。図１に示したＧａＮ ＨＥＭＴ１１、１２を駆動する第２プッシュプル回路２、第３プッシュプル回路３により、ＶｇＨｇａｎ、ＶｇＬｇａｎは生成される。そのため、図４において、Ｖｏｓ１に対して位相が反転したＶｇＬｇａｎが生成されている。Ｖｏｓ２とＶｇＨｇａｎについても同様である。

そして、ＳｉＣ ＭＯＳＦＥＴ１５０を駆動するためには、上段、下段のＧａＮ ＨＥＭＴ１１、１２を交互に導通させる必要がある。従って、ＶｇＬｇａｎ、ＶｇＨｇａｎの位相を反転させるために、ファンクションジェネレータ１０１（図２）の機能によってＶｏｓ１、Ｖｏｓ２を生成した。また、二つのＧａＮ ＨＥＭＴ１１、１２が両方同時に導通することを避ける必要がある。従って、ＶｇＬｇａｎ、ＶｇＨｇａｎが両方Ｈｉｇｈレベルにある時間が小さくなるよう、ファンクションジェネレータ１０１の機能により、Ｖｏｓ１、Ｖｏｓ２のデューティ比、位相関係を調整した。

その結果、図５に示したように、周波数１ＭＨｚ、電圧値０−１８ＶでのＶｇｓが生成できている。そして、図５に示すＶｄｓ、Ｉｄの波形からＶｄｓとＩｄがクロスしている部分が少ないため損失がほとんどなく、スイッチング周波数１ＭＨｚでのスイッチングが達成されている。

以上の結果から、図１に示した構成のゲートドライバ１００により、ＳｉＣ ＭＯＳＦＥＴ１５０の駆動ができることが確認された。

＜＜スイッチング周波数１０ＭＨｚの場合の実験結果＞＞
スイッチング周波数１０ＭＨｚの場合における、Ｖｏｓ１、Ｖｏｓ２、ＶｇＬｇａｎ、ＶｇＨｇａｎの測定結果を図６に示す。また、ＳｉＣ ＭＯＳＦＥＴ１５０のスイッチング特性を図７に示す。

図７からわかるように、１０ＭＨｚの高周波においてもＶｇｓ が生成されており、ＳｉＣ ＭＯＳＦＥＴ１５０のスイッチングが達成されている。また、図６に示した実験結果において、ＶｇＬｇａｎ がＨｉｇｈレベルにある時間的割合を大きく設定していることがわかる。このことについて理由を説明する。

図７からわかるように、実験に使用したＳｉＣ ＭＯＳＦＥＴ１５０のスイッチング特性は、ターンオンに比べターンオフが遅い。このため、スイッチングを達成するためには、Ｖｇｓ がＬｏｗレベルである時間が充分、即ち下段のＧａＮ ＨＥＭＴ１２の導通時間を充分なものに必要がある。従って、図６に示したように、ＶｇＬｇａｎがＨｉｇｈレベルである時間的割合がスイッチング達成に充分となるように調節した。

以上のように、スイッチング周波数が１０ＭＨｚという高周波の場合には、ＳｉＣ ＭＯＳＦＥＴ１５０の過渡的な特性を含めた駆動タイミングの調整が必要となるものの、図７に示したように、ＳｉＣ ＭＯＳＦＥＴ１５０の１０ＭＨｚの駆動及びスイッチングを達成した。

＜達成される優れた効果＞
以上のような本発明の実施形態は、次の点で特に優れている。まず、Ｓｉパワーデバイスの経験に引きずられず、信号絶縁にはＳｉパワーデバイスの信号絶縁の技術（信号用ＲＦ絶縁回路素子）を適用し、高周波スイッチングのための駆動には、信号レベルでの駆動でパワーレベルでのスイッチングが可能なＧａＮパワーデバイスを用いたブリッジを適用し、その駆動により目的のＳｉＣパワーデバイスの駆動を実現した点である。

次に、ＧａＮ、ＳｉＣいずれも現時点ではｎ型ＭＯＳ構造の素子しか開発されておらず、今後もＧａＮデバイスにおいてはｐ型ＭＯＳの開発が困難であるとの予測から、高周波で駆動可能なｎ型ＭＯＳブリッジをその出力対象となるＳｉＣパワーデバイスの特性に合わせて実現している点である。ｐ型ＭＯＳの駆動が遅いのはＳｉでも共通しているため、本発明のようにｎ型素子だけで構成するのは、Ｓｉデバイスでも有用である。

これらの結果、ＳｉＣパワーデバイスのＭＨｚ〜数１００ＭＨｚの周波数における駆動が達成される。

＜ゲートドライバのモジュール化＞
ゲートドライバ１００は、上段のＧａＮ ＨＥＭＴ１１、下段のＧａＮ ＨＥＭＴ１２、第２プッシュプル回路２、第３プッシュプル回路３、小容量セラミックチップコンデンサであるブートストラップコンデンサＣｂｓ、及び逆阻止ダイオードＤｂｓといったいずれもモジュール化に適した回路要素から構成される。従って、これらの回路要素を同一の基板上に実装し、ボンディングワイヤなどを介して接続した後、樹脂（絶縁体の一例）によって封止された構造を有したマルチチップモジュール２５０（図８）を構成してもよい。

＜その他の変形例について＞
本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

例えば上記実施形態では、ブリッジ構造を構成する上段、下段の各トランジスタにＧａＮ ＨＥＭＴを使用したが、ＧａＮと同様な特性を有するＳｉＣをチャネル材料として適用することも、本発明の主旨の範囲内となる。またこの場合、ＳｉＣを適用した上段、下段の各トランジスタと駆動対象であるＳｉＣ ＭＯＳＦＥＴ１５０を集積化して一つのチップを構成し、当該チップと第２プッシュプル回路２、第３プッシュプル回路、ブートストラップコンデンサＣｂｓ、及び逆阻止ダイオードＤｂｓを同一の基板上に配したマルチチップモジュールを構成することも可能となる。

本発明は、世界のどの機関でも未だ実現されていない技術であり、ワイドバンドギャップ半導体を用いた次世代パワーエレクトロニクスの展開において、我が国の産業が優位性を維持するためのキーテクノロジーの一つとなる。また、その結果、ワイドバンドギャップ半導体の高周波応用の産業分野の展開が大きく進む可能性がある。その市場規模は非常に大きく、単に省エネ技術としてのパワーエレクトロニクスの技術をパワープロセッシングの技術に高めることが可能になる。その例としては，パワーエレクトロニクス回路の小型化に資することは当然ながら、本願発明者が提案している電力パケット伝送技術、電力ルーティング技術などの基本回路の集積化、あるいはパワーデバイスの集積回路化において不可欠な技術となると考えられる。また、本発明の結果、ドライブ回路も組み込んだ全ＳｉＣ高周波パワー集積モジュールの開発への気運が高まり、応用への期待が進むことも大きな効果である。

１００ ゲートドライバ
１５０ ＳｉＣ ＭＯＳＦＥＴ
１ 第１プッシュプル回路
１１、１２ ＧａＮ ＨＥＭＴ
２ 第２プッシュプル回路
２１ ｐ型ＭＯＳＦＥＴ
２２ ｎ型ＭＯＳＦＥＴ
３ 第３プッシュプル回路
３１ ｐ型ＭＯＳＦＥＴ
３２ ｎ型ＭＯＳＦＥＴ
Ｃｂｓ ブートストラップコンデンサ
Ｄｂｓ 逆阻止ダイオード
Ｖａ 入力電圧
Ｖｂ 電源電圧
ＶｓｉｇＡ、ＶｓｉｇＢ 駆動制御信号
１０１ ファンクションジェネレータ
１０２、１０３ アイソレータ

Claims (17)

1. 第一のトランジスタを駆動するためのゲートドライバであって、
   前記第一のトランジスタは、ＳｉＣ（炭化珪素）の電圧駆動型トランジスタであり、
   第一、第二、及び第三のプッシュプル回路を含み、各々の前記プッシュプル回路は二つのトランジスタを直列接続した構成を有し、
   前記第一のプッシュプル回路の出力端は前記第一のトランジスタのゲートに接続され、
   前記第二のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第二のトランジスタのゲートに接続され、
   前記第三のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第三のトランジスタのゲートに接続され、
   前記第二と第三のトランジスタの遮断周波数は、前記第一のトランジスタの遮断周波数よりも高いことを特徴とするゲートドライバ。
2. 前記第一のプッシュプル回路は、同一極性である前記第二と第三のトランジスタが直列に接続されたハーフブリッジ構造を有していることを特徴とする請求項１に記載のゲートドライバ。
3. 前記第二と第三のプッシュプル回路は同一構成であることを特徴とする請求項１又は請求項２に記載のゲートドライバ。
4. 前記第二と第三のプッシュプル回路は、極性の異なるトランジスタが直列に接続された構成を有していることを特徴とする請求項１〜請求項３のいずれか１項に記載のゲートドライバ。
5. 前記第二と第三のトランジスタの入力容量は、前記第一のトランジスタの入力容量よりも小さいことを特徴とする請求項１〜請求項４のいずれか１項に記載のゲートドライバ。
6. 前記第三のトランジスタの出力容量は、前記第一のトランジスタの入力容量よりも小さいことを特徴とする請求項１〜請求項５のいずれか１項に記載のゲートドライバ。
7. 前記第二と第三のトランジスタの閾値電圧は５Ｖ以下であることを特徴とする請求項１〜請求項６のいずれか１項に記載のゲートドライバ。
8. 前記第一のプッシュプル回路における前記第二と第三のトランジスタの接続点と前記第一のトランジスタのゲートが接続され、
   前記第二のプッシュプル回路の、前記第二のトランジスタに接続されていない第一の電気端子は前記接続点に接続され、
   前記第二のプッシュプル回路の、前記第一の電気端子とは異なる第二の電気端子と、前記第一の電気端子の間にはコンデンサが接続され、
   前記第二の電気端子と、前記第三のトランジスタに接続された前記第三のプッシュプル回路との間には、前記第三のプッシュプル回路から前記第二のプッシュプル回路に向かう向きが順方向となるようにダイオードが接続されていることを特徴とする請求項１〜請求項７のいずれか１項に記載のゲートドライバ。
9. 前記コンデンサの容量Ｃｂｓは、下記式を満たすように設定されることを特徴とする請求項８に記載のゲートドライバ。
   Ｃｂｓ×Ｖｂ＞Ｃｉｓｓ×５[V]
   但し、Ｖｂ：前記第二のプッシュプル回路に印加される電圧、Ｃｉｓｓ：第二のトランジスタの入力容量
10. 前記ダイオードは、前記第二のトランジスタに印加される電圧以上の逆方向耐圧を有すると共に、前記第一のトランジスタのスイッチング周期の１％以下の逆回復時間を有していることを特徴とする請求項８又は請求項９に記載のゲートドライバ。
11. 前記第二と第三のトランジスタはいずれも下記式を満たすＯＮ抵抗Ｒｏｎを有していることを特徴とする請求項１〜請求項１０のいずれか１項に記載のゲートドライバ。
    Ｒｏｎ≦Ｖａ×Ｔｏｎ／Ｑｇ
    但し、Ｖａ：前記第一のプッシュプル回路に印加される電圧、Ｑｇ：前記第一のトランジスタのゲート電荷、Ｔｏｎ：前記第一のトランジスタをＯＮする時間
12. 前記第二のプッシュプル回路と前記第二のトランジスタの配線距離と、前記第三のプッシュプル回路と前記第三のトランジスタの配線距離が略等しくなるような配線を備えていることを特徴とする請求項１〜請求項１１のいずれか１項に記載のゲートドライバ。
13. 前記第二、第三のトランジスタは、ｎ型ＦＥＴであることを特徴とする請求項１〜請求項１２のいずれか１項に記載のゲートドライバ。
14. 前記第二、第三のトランジスタは、チャネル材料としてＧａＮ（窒化ガリウム）もしくはＳｉＣ（炭化珪素）を用いていることを特徴とする請求項１〜請求項１３のいずれか１項に記載のゲートドライバ。
15. 前記第一、第二、及び第三のプッシュプル回路が同一の基板上に配置され、その全体が絶縁体で覆われてモジュール化されていることを特徴とする請求項１〜請求項１４のいずれか１項に記載のゲートドライバ。
16. 第一のトランジスタを駆動するためのゲートドライバであって、
    第一、第二、及び第三のプッシュプル回路を含み、各々の前記プッシュプル回路は二つのトランジスタを直列接続した構成を有し、
    前記第一のプッシュプル回路の出力端は前記第一のトランジスタのゲートに接続され、
    前記第二のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第二のトランジスタのゲートに接続され、
    前記第三のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第三のトランジスタのゲートに接続され、
    前記第一のプッシュプル回路における前記第二と第三のトランジスタの接続点と前記第一のトランジスタのゲートが接続され、
    前記第二のプッシュプル回路の、前記第二のトランジスタに接続されていない第一の電気端子は前記接続点に接続され、
    前記第二のプッシュプル回路の、前記第一の電気端子とは異なる第二の電気端子と、前記第一の電気端子の間にはコンデンサが接続され、
    前記第二の電気端子と、前記第三のトランジスタに接続された前記第三のプッシュプル回路との間には、前記第三のプッシュプル回路から前記第二のプッシュプル回路に向かう向きが順方向となるようにダイオードが接続され、
    前記コンデンサの容量Ｃｂｓは、下記式を満たすように設定されることを特徴とするゲートドライバ。
    Ｃｂｓ×Ｖｂ＞Ｃｉｓｓ×５[V]
    但し、Ｖｂ：前記第二のプッシュプル回路に印加される電圧、Ｃｉｓｓ：第二のトランジスタの入力容量
17. 第一のトランジスタを駆動するためのゲートドライバであって、
    第一、第二、及び第三のプッシュプル回路を含み、各々の前記プッシュプル回路は二つのトランジスタを直列接続した構成を有し、
    前記第一のプッシュプル回路の出力端は前記第一のトランジスタのゲートに接続され、
    前記第二のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第二のトランジスタのゲートに接続され、
    前記第三のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第三のトランジスタのゲートに接続され、
    前記第一のプッシュプル回路における前記第二と第三のトランジスタの接続点と前記第一のトランジスタのゲートが接続され、
    前記第二のプッシュプル回路の、前記第二のトランジスタに接続されていない第一の電気端子は前記接続点に接続され、
    前記第二のプッシュプル回路の、前記第一の電気端子とは異なる第二の電気端子と、前記第一の電気端子の間にはコンデンサが接続され、
    前記第二の電気端子と、前記第三のトランジスタに接続された前記第三のプッシュプル回路との間には、前記第三のプッシュプル回路から前記第二のプッシュプル回路に向かう向きが順方向となるようにダイオードが接続され、
    前記ダイオードは、前記第二のトランジスタに印加される電圧以上の逆方向耐圧を有すると共に、前記第一のトランジスタのスイッチング周期の１％以下の逆回復時間を有していることを特徴とするゲートドライバ。

Images