JP6387822B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP6387822B2 JP6387822B2 JP2014259022A JP2014259022A JP6387822B2 JP 6387822 B2 JP6387822 B2 JP 6387822B2 JP 2014259022 A JP2014259022 A JP 2014259022A JP 2014259022 A JP2014259022 A JP 2014259022A JP 6387822 B2 JP6387822 B2 JP 6387822B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- level
- output
- buffer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Logic Circuits (AREA)
Description
第1回路は、内部回路(11)、制御配線に接続される第1端子(12)、内部回路の出力信号を第1端子に出力する出力バッファ(14)、第1端子に入力された信号を内部回路に入力する入力バッファ(15)、および、入力バッファに入力される電圧レベルをHiレベル若しくはLoレベルに保つ電圧固定部(16)を有し、
第2回路は、制御配線に接続される第2端子(52)、および、第2端子に接続された配線(57)とグランドとの間に設けられるプルダウン抵抗(58)若しくは配線と第2電源との間に設けられるプルアップ抵抗(59)を有し、
出力バッファと第1端子とを接続する出力配線(17)と、第1端子と入力バッファとを接続する入力配線(18)とが電気的に接続されており、
電圧固定部は、第1電源から入力配線へと向かって直列接続された第1抵抗(19)と第1スイッチ(21)、および、入力配線からグランドへと向かって直列接続された第2抵抗(20)と第2スイッチ(22)を有し、
出力バッファは、内部回路の出力信号を第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
周期的に検査タイミングが到来すると、制御配線の状態が検査され、
検査タイミングにおいて、出力バッファの出力信号の電圧レベルがLoレベルであるとき、入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、制御配線の天絡検査が実施され、
検査タイミングにおいて、出力バッファの出力信号の電圧レベルがHiレベルであるとき、入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、制御配線の地絡検査が実施され、
検査タイミングにおいて、出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、入力バッファに入力される電圧レベルがLoレベルであるとき、制御配線の断線検査が実施され、
断線検査が実施される際、内部回路は、制御配線が第1電源とグランド、若しくは、第2電源とグランドに接続されるように第1スイッチおよび第2スイッチの内の一方をオン状態として他方をオフ状態としつつ、出力バッファの出力をハイインピーダンスにすることを特徴とする。
(第1実施形態)
図1〜図4に基づいて本実施形態に係る電子制御装置を説明する。図1に示すように電子制御装置100はマイコン10と駆動IC50を有する。マイコン10と駆動IC50とは制御配線90を介して電気的に接続され、駆動IC50は駆動配線91を介してアクチュエータ200と電気的に接続される。マイコン10はデジタルの制御信号を生成し、それを駆動IC50に出力する。駆動ICは制御信号に基づくアナログの駆動信号を生成し、それをアクチュエータ200に出力する。こうすることで電子制御装置100はアクチュエータ200の駆動を制御する。マイコン10が特許請求の範囲に記載の第1回路、駆動ICが特許請求の範囲に記載の第2回路に相当する。
次に、本発明の第2実施形態を図5〜図7に基づいて説明する。第2実施形態に係る電子制御装置は上記した実施形態によるものと共通点が多い。そのため以下においては共通部分の説明を省略し、異なる部分を重点的に説明する。また以下においては上記した実施形態で示した要素と同一の要素には同一の符号を付与する。
Claims (7)
- 制御配線(90)を介して互いに電気的に接続された第1回路(10)と第2回路(50)とを有する電子制御装置であって、
前記第1回路は、内部回路(11)、前記制御配線に接続される第1端子(12)、前記内部回路の出力信号を前記第1端子に出力する出力バッファ(14)、前記第1端子に入力された信号を前記内部回路に入力する入力バッファ(15)、および、前記入力バッファに入力される電圧レベルをHiレベル若しくはLoレベルに保つ電圧固定部(16)を有し、
前記第2回路は、前記制御配線に接続される第2端子(52)、および、前記第2端子に接続された配線(57)とグランドとの間に設けられるプルダウン抵抗(58)若しくは前記配線と第2電源との間に設けられるプルアップ抵抗(59)を有し、
前記出力バッファと前記第1端子とを接続する出力配線(17)と、前記第1端子と前記入力バッファとを接続する入力配線(18)とが電気的に接続されており、
前記電圧固定部は、第1電源から前記入力配線へと向かって直列接続された第1抵抗(19)と第1スイッチ(21)、および、前記入力配線から前記グランドへと向かって直列接続された第2抵抗(20)と第2スイッチ(22)を有し、
前記出力バッファは、前記内部回路の出力信号を前記第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
周期的に検査タイミングが到来し、その検査タイミングで前記制御配線の状態が検査され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであるとき、前記入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、前記制御配線の天絡検査が実施され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがHiレベルであるとき、前記入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、前記制御配線の地絡検査が実施され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、前記入力バッファに入力される電圧レベルがLoレベルであるとき、前記制御配線の断線検査が実施され、
前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第1電源と前記グランド、若しくは、前記第2電源と前記グランドに接続されるように前記第1スイッチおよび前記第2スイッチの内の一方をオン状態として他方をオフ状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする電子制御装置。 - 前記第2回路は前記プルダウン抵抗(58)を有し、
前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第1電源と前記グランドとに接続されるように前記第1スイッチをオン状態として前記第2スイッチをオフ状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする請求項1に記載の電子制御装置。 - 前記第1電源の電圧をV1、前記第1抵抗の抵抗値をR1、前記プルダウン抵抗の抵抗値をRdとすると、
前記断線検査が実施される際、前記内部回路は、Rd×V1/(R1+Rd)に基づく電圧が前記入力バッファから入力された場合に前記制御配線は正常であると判定し、前記第1電源の電圧V1に基づく電圧が前記入力バッファから入力された場合に前記制御配線に断線が生じていると判定することを特徴とする請求項2に記載の電子制御装置。 - 前記第2回路は前記プルアップ抵抗(59)を有し、
前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第2電源と前記グランドとに接続されるように前記第1スイッチをオフ状態として前記第2スイッチをオン状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする請求項1に記載の電子制御装置。 - 前記第2電源の電圧をV2、前記プルアップ抵抗の抵抗値をRu、前記第2抵抗の抵抗値をR2とすると、
前記断線検査が実施される際、前記内部回路は、R2×V2/(Ru+R2)に基づく電圧が前記入力バッファから入力された場合に前記制御配線は正常であると判定し、前記グランドの電位が前記入力バッファから入力された場合に前記制御配線に断線が生じていると判定することを特徴とする請求項4に記載の電子制御装置。 - 制御配線(90)を介して互いに電気的に接続された第1回路(10)と第2回路(50)とを有する電子制御装置であって、
前記第1回路は、内部回路(11)、前記制御配線に接続される第1端子(12)、前記内部回路の出力信号を前記第1端子に出力する出力バッファ(14)、前記第1端子に入力された信号を前記内部回路に入力する入力バッファ(15)、および、前記入力バッファに入力される電圧レベルをHiレベルに保つ電圧固定部(16)を有し、
前記第2回路は、前記制御配線に接続される第2端子(52)、および、前記第2端子に接続された配線(57)とグランドとの間に設けられるプルダウン抵抗(58)を有し、
前記出力バッファと前記第1端子とを接続する出力配線(17)と、前記第1端子と前記入力バッファとを接続する入力配線(18)とが電気的に接続されており、
前記電圧固定部は、第1電源から前記入力配線へと向かって直列接続された第1抵抗(19)と第1スイッチ(21)を有し、
前記出力バッファは、前記内部回路の出力信号を前記第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
周期的に検査タイミングが到来し、その検査タイミングで前記制御配線の状態が検査され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであるとき、前記入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、前記制御配線の天絡検査が実施され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがHiレベルであるとき、前記入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、前記制御配線の地絡検査が実施され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、前記入力バッファに入力される電圧レベルがLoレベルであるとき、前記制御配線の断線検査が実施され、
前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第1電源と前記グランドに接続されるように前記第1スイッチをオン状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする電子制御装置。 - 制御配線(90)を介して互いに電気的に接続された第1回路(10)と第2回路(50)とを有する電子制御装置であって、
前記第1回路は、内部回路(11)、前記制御配線に接続される第1端子(12)、前記内部回路の出力信号を前記第1端子に出力する出力バッファ(14)、前記第1端子に入力された信号を前記内部回路に入力する入力バッファ(15)、および、前記入力バッファに入力される電圧レベルをLoレベルに保つ電圧固定部(16)を有し、
前記第2回路は、前記制御配線に接続される第2端子(52)、および、前記第2端子に接続された配線(57)と第2電源との間に設けられるプルアップ抵抗(59)を有し、
前記出力バッファと前記第1端子とを接続する出力配線(17)と、前記第1端子と前記入力バッファとを接続する入力配線(18)とが電気的に接続されており、
前記電圧固定部は、前記入力配線から前記グランドへと向かって直列接続された第2抵抗(20)と第2スイッチ(22)を有し、
前記出力バッファは、前記内部回路の出力信号を前記第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
周期的に検査タイミングが到来し、その検査タイミングで前記制御配線の状態が検査され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであるとき、前記入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、前記制御配線の天絡検査が実施され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがHiレベルであるとき、前記入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、前記制御配線の地絡検査が実施され、
前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、前記入力バッファに入力される電圧レベルがLoレベルであるとき、前記制御配線の断線検査が実施され、
前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第2電源と前記グランドに接続されるように前記第2スイッチをオン状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014259022A JP6387822B2 (ja) | 2014-12-22 | 2014-12-22 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014259022A JP6387822B2 (ja) | 2014-12-22 | 2014-12-22 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016119608A JP2016119608A (ja) | 2016-06-30 |
JP6387822B2 true JP6387822B2 (ja) | 2018-09-12 |
Family
ID=56242483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014259022A Active JP6387822B2 (ja) | 2014-12-22 | 2014-12-22 | 電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6387822B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823074A (ja) * | 1994-07-05 | 1996-01-23 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積装置 |
JPH11118864A (ja) * | 1997-10-17 | 1999-04-30 | Canon Inc | 回路網接続状態の自己診断方式 |
JP4294159B2 (ja) * | 1999-05-06 | 2009-07-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3645748B2 (ja) * | 1999-06-25 | 2005-05-11 | 日本電気エンジニアリング株式会社 | 半田不良検査装置 |
JP3698015B2 (ja) * | 2000-05-18 | 2005-09-21 | 松下電器産業株式会社 | モータ制御システムの自己診断方法 |
US7412342B2 (en) * | 2004-10-28 | 2008-08-12 | Intel Corporation | Low cost test for IC's or electrical modules using standard reconfigurable logic devices |
-
2014
- 2014-12-22 JP JP2014259022A patent/JP6387822B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016119608A (ja) | 2016-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120063180A1 (en) | Protection Circuit for a Power Conversion Apparatus | |
US8908748B2 (en) | Interface circuit and method for enabling an output driver of the interface circuit | |
JP2007285969A (ja) | スイッチ故障検出回路 | |
JP2018196285A (ja) | 電源制御装置、溶着検出方法およびリレー溶着検出装置 | |
JP6387822B2 (ja) | 電子制御装置 | |
JP2010230477A (ja) | 制御装置 | |
JP4684917B2 (ja) | 電子制御装置 | |
JP6182329B2 (ja) | 半導体装置 | |
JP2010230563A (ja) | アナログ信号入力回路の異常検出方法および制御装置 | |
US10845429B2 (en) | Electronic control device | |
JP2012088181A (ja) | 過電流検出遮断回路の検査装置 | |
JP2020180809A (ja) | 半導体装置 | |
US20080012625A1 (en) | Trimmer device and related trimming method | |
JP2011178237A (ja) | 信号入力装置及び車載処理システム | |
TWI603306B (zh) | 面板驅動電路 | |
KR101224523B1 (ko) | 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로 | |
JP2006042081A (ja) | 端末制御システム | |
JP4495124B2 (ja) | 信号処理装置、信号処理装置を備える車両用制御ユニットおよび車両用制御ユニットを備える車両 | |
JP2019041198A (ja) | 負荷制御装置及び負荷制御方法 | |
JP2006209470A (ja) | 入力モジュール | |
JP4304964B2 (ja) | 半導体回路装置及び半導体回路装置の検査装置 | |
JP2015175676A (ja) | 電子制御装置 | |
JP5637978B2 (ja) | A/d変換装置 | |
JP6583321B2 (ja) | 給電制御回路および給電制御方法 | |
JP5920244B2 (ja) | 異常検知装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180730 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6387822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |