JP6376072B2 - Epitaxial wafer manufacturing method - Google Patents
Epitaxial wafer manufacturing method Download PDFInfo
- Publication number
- JP6376072B2 JP6376072B2 JP2015154728A JP2015154728A JP6376072B2 JP 6376072 B2 JP6376072 B2 JP 6376072B2 JP 2015154728 A JP2015154728 A JP 2015154728A JP 2015154728 A JP2015154728 A JP 2015154728A JP 6376072 B2 JP6376072 B2 JP 6376072B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- epitaxial layer
- defects
- epitaxial
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、シリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法に関し、より詳しくは、高濃度にドープされたシリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法に関する。 The present invention relates to an epitaxial wafer manufacturing method for growing an epitaxial layer on a silicon substrate, and more particularly to an epitaxial wafer manufacturing method for growing an epitaxial layer on a highly doped silicon substrate.
シリコンの単結晶の製造には、チョクラルスキー（ＣＺ）法及びフローティングゾーン（ＦＺ）法という結晶成長方法があり、それぞれの方法で形成した単結晶を切り出し研磨することでシリコン基板（ウェーハ）として用いている。しかしながら、結晶育成過程で点欠陥や酸素などが導入され、これらが半導体素子の電気特性に影響することから、シラン系ガスを利用してエピタキシャル層をシリコン基板上に気相成長した、いわゆるエピタキシャルウェーハも使用されている。 There are crystal growth methods called the Czochralski (CZ) method and the floating zone (FZ) method for producing a silicon single crystal, and a single crystal formed by each method is cut and polished to obtain a silicon substrate (wafer). Used. However, point defects, oxygen, etc. are introduced during the crystal growth process, and these affect the electrical characteristics of the semiconductor device. Therefore, an epitaxial layer is vapor-phase grown on a silicon substrate using a silane-based gas. Has also been used.
このエピタキシャル成長は、一般的にＣＺ法で作製されたシリコンウェーハをエピタキシャル成長装置のチャンバー内に導入し、シラン系ガスとドーパントガスを流し単結晶層を形成する手法である。このエピタキシャル層成長前には、シリコンウェーハの表面を洗浄して清浄面とし、さらに、成長直前に塩素系ガスで表面をエッチングして自然酸化膜を除去した後に、エピタキシャル層の成長を行うのが一般的である。このとき、シリコンウェーハの表面に酸化膜や異物が存在すると、エピタキシャル成長中に欠陥を生じてしまい、エピタキシャル層の表面においてスタッキングフォルト（ＳＦ）のような欠陥として観察される。この欠陥はキラー欠陥であり、デバイス特性を劣化させてしまう。そのため、エピタキシャル成長前の前処理技術は非常に重要であり、特許文献１−３に示すように種々の前処理が提案されている。 This epitaxial growth is generally a technique in which a silicon wafer manufactured by the CZ method is introduced into a chamber of an epitaxial growth apparatus, and a silane-based gas and a dopant gas are allowed to flow to form a single crystal layer. Before this epitaxial layer growth, the surface of the silicon wafer is cleaned to a clean surface, and the epitaxial layer is grown after removing the natural oxide film by etching the surface with a chlorine-based gas immediately before the growth. It is common. At this time, if an oxide film or a foreign substance exists on the surface of the silicon wafer, a defect is generated during the epitaxial growth, and is observed as a defect such as a stacking fault (SF) on the surface of the epitaxial layer. This defect is a killer defect and degrades device characteristics. Therefore, the pretreatment technique before epitaxial growth is very important, and various pretreatments have been proposed as shown in Patent Documents 1-3.
特許文献１は、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）を含む基板へエピタキシャル成長する際にＨＦ（フッ酸）処理を行うものであり、ＣＯＰの内壁酸化膜を除去することで高品質なエピタキシャル層を成長させる技術に関するものである。また、特許文献２は、エピタキシャル成長前のＨＦ処理に際して、適切なＨＦ濃度を規定したものである。特許文献３は、ＨＦ処理した面は撥水面となり金属汚染を受けやくなるため、これの改善としてケミカル酸化膜を適時形成し、汚染を避けつつエピタキシャル成長前にＨＦで酸化膜除去を行うとした内容である。しかし、このようなエピタキシャル成長前の前処理を行った場合であっても、低抵抗のシリコンウェーハにエピタキシャル層を形成する場合は、エピタキシャル層の欠陥を十分低減することはできなかった。
さらに、パワーデバイスにおいては、深い拡散層を得るために、高濃度にドーパントをドープした基板（高濃度基板）上にエピタキシャル成長を行うことで、深い拡散層を実現する手法がある。しかしながら、高濃度基板へのエピタキシャル成長では、エピタキシャル層に欠陥が形成されることが知られている。イオン注入の例であるが、高濃度にＡｓをドープした層上にエピタキシャル層を成長すると、多数の欠陥が生成することが報告されている（非特許文献１）。 Further, in a power device, there is a method of realizing a deep diffusion layer by performing epitaxial growth on a substrate doped with a dopant at a high concentration (high concentration substrate) in order to obtain a deep diffusion layer. However, it is known that defects are formed in the epitaxial layer in the epitaxial growth on the high concentration substrate. As an example of ion implantation, it has been reported that a large number of defects are generated when an epitaxial layer is grown on a layer doped with As at a high concentration (Non-Patent Document 1).
これに対し、エピタキシャル層を形成する前に犠牲酸化熱処理を行い、ＨＦでその犠牲酸化膜を除去してからエピタキシャル層を成長することでエピタキシャル層の欠陥を低減することができる。しかしながら、このような熱酸化による方法では、熱処理中にドーパントが外方拡散してシリコン基板の表面濃度が変化してしまう可能性がある。 On the other hand, defects in the epitaxial layer can be reduced by performing a sacrificial oxidation heat treatment before forming the epitaxial layer and removing the sacrificial oxide film with HF and then growing the epitaxial layer. However, in such a method by thermal oxidation, there is a possibility that the dopant diffuses out during the heat treatment and the surface concentration of the silicon substrate changes.
本発明は、上記問題点に鑑みてなされたものであって、高濃度にドープされたシリコン基板のドーパントの外方拡散を生ずることなく、シリコン基板上に成長するエピタキシャル層の欠陥を低減することができるエピタキシャルウェーハの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and reduces defects in an epitaxial layer grown on a silicon substrate without causing out-diffusion of dopants in the heavily doped silicon substrate. It is an object of the present invention to provide a method for manufacturing an epitaxial wafer that can be used.
上記目的を達成するために、本発明は、シリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法であって、
前記エピタキシャル層を成長させるシリコン基板として、ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン基板を用い、
該シリコン基板にエピタキシャル層を成長させる前に、前記シリコン基板に対して、ＳＣ−１洗浄と、該ＳＣ−１洗浄で形成されたシリコン酸化膜を除去するＨＦ処理からなる前処理を複数回行い、前記シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去した後、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法を提供する。
To achieve the above object, the present invention provides an epitaxial wafer manufacturing method for growing an epitaxial layer on a silicon substrate,
As a silicon substrate on which the epitaxial layer is grown, a silicon substrate having a dopant concentration of 1 × 10 17 atoms / cm 3 or more is used.
Before the epitaxial layer is grown on the silicon substrate, the silicon substrate is subjected to a plurality of pretreatments including SC-1 cleaning and HF processing for removing the silicon oxide film formed by the SC-1 cleaning. A method for producing an epitaxial wafer, comprising: removing a surface layer of a surface of the silicon substrate on which an epitaxial layer is grown to a thickness of a silicon oxide film of 5 nm or more and then growing the epitaxial layer on the silicon substrate. provide.
このように、ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン基板に対して、ＳＣ−１洗浄とＨＦ処理からなる前処理を繰り返して行い（すなわち、合計複数回）、シリコン酸化膜の膜厚にして５ｎｍ以上除去してからエピタキシャル層を成長させることにより、エピタキシャル層の欠陥を著しく低減することができる。また、犠牲酸化熱処理を行った場合のような、ドーパントの外方拡散が生ずることもない。また、５ｎｍ以上の厚さを複数回に分けて除去することで、表面ラフネスが悪化するのも抑制できる。
As described above, the silicon substrate having the dopant concentration of 1 × 10 17 atoms / cm 3 or more is repeatedly subjected to the pretreatment including SC-1 cleaning and HF treatment (that is, a plurality of times in total), and the silicon oxide film By growing the epitaxial layer after removing 5 nm or more in thickness, defects in the epitaxial layer can be significantly reduced. Further, the outdiffusion of dopant does not occur as in the case of performing sacrificial oxidation heat treatment. Moreover, it can also suppress that surface roughness deteriorates by removing
このとき、前記シリコン基板の導電型をＮ型とする場合はドーパントをＡｓ又はＰとし、該Ｎ型のシリコン基板に対して、前記前処理を５回以上行うことが好ましい。 At this time, when the conductivity type of the silicon substrate is N-type, the dopant is preferably As or P, and the pretreatment is preferably performed five times or more on the N-type silicon substrate.
このように、Ｎ型のシリコン基板に対して前処理を５回以上行えば、エピタキシャル層の欠陥をより確実に低減することができる。 Thus, if the pretreatment is performed five times or more on the N-type silicon substrate, defects in the epitaxial layer can be more reliably reduced.
また、前記シリコン基板の導電型をＰ型とする場合はドーパントをＢとし、該Ｐ型のシリコン基板に対して、前記前処理を３回以上行うことが好ましい。 Further, when the conductivity type of the silicon substrate is P-type, it is preferable that the dopant is B and the pretreatment is performed three times or more on the P-type silicon substrate.
このように、Ｐ型のシリコン基板に対して前処理を３回以上行えば、エピタキシャル層の欠陥をより確実に低減することができる。 Thus, if the pretreatment is performed three times or more on the P-type silicon substrate, defects in the epitaxial layer can be more reliably reduced.
以上のように、本発明によれば、高濃度にドープされたシリコン基板のドーパントの外方拡散を生ずることなく、シリコン基板上に成長するエピタキシャル層の欠陥を著しく低減することができる。 As described above, according to the present invention, defects in the epitaxial layer grown on the silicon substrate can be remarkably reduced without causing the out-diffusion of the dopant of the highly doped silicon substrate.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
まず、本発明のエピタキシャルウェーハの製造方法について、図１を参照して説明する。 First, the manufacturing method of the epitaxial wafer of this invention is demonstrated with reference to FIG.
上述したように、ドーパントを高濃度にドープしたシリコン基板上（具体的には、ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン基板上）にエピタキシャル層を形成すると、そのエピタキシャル層に多数の欠陥が発生する。 As described above, when an epitaxial layer is formed on a silicon substrate doped with a dopant at a high concentration (specifically, on a silicon substrate having a dopant concentration of 1 × 10 17 atoms / cm 3 or more), many epitaxial layers are formed on the epitaxial layer. Defects occur.
本発明のエピタキシャルウェーハの製造方法では、最初に、このような高濃度シリコン基板を準備する（工程Ａ）。準備するシリコン基板は、１×１０１７ａｔｏｍｓ／ｃｍ３以上の高濃度にドープされていればよく、導電型は特に限定されない。また、その製造方法（ＣＺ法等）も特に限定されない。 In the epitaxial wafer manufacturing method of the present invention, first, such a high concentration silicon substrate is prepared (step A). The silicon substrate to be prepared has only to be doped at a high concentration of 1 × 10 17 atoms / cm 3 or more, and the conductivity type is not particularly limited. Moreover, the manufacturing method (CZ method etc.) is not specifically limited.
次に、ＨＦ溶液を用いて、表面の自然酸化膜の除去を行う（ＨＦエッチング、工程Ｂ）。このＨＦエッチングは、以降の工程でＳＣ−１洗浄とＨＦ処理を繰り返すため、省略することもできる。 Next, the natural oxide film on the surface is removed using an HF solution (HF etching, step B). This HF etching can be omitted because SC-1 cleaning and HF treatment are repeated in the subsequent steps.
そして、ＳＣ−１洗浄と、このＳＣ−１洗浄で形成されたシリコン酸化膜（ケミカル酸化膜）を除去するＨＦ処理からなる前処理を複数回行い、シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去する（工程Ｃ、工程Ｄ）。ＳＣ−１洗浄液は、水酸化アンモニウム（ＮＨ４ＯＨ）／過酸化水素水（Ｈ２Ｏ２）／純水（Ｈ２Ｏ）からなる混合薬液で、半導体製造の洗浄工程などに多用されており、パーティクルや有機物に対する除去効果が大きい。また、ＳＣ−１洗浄では、シリコン基板の表面がわずかに酸化（ケミカル酸化）される。
さらに、シリコン基板上に、エピタキシャル層を成長する（工程Ｅ）。
Then, a surface layer on the surface on which the epitaxial layer of the silicon substrate is grown by performing the pretreatment consisting of SC-1 cleaning and HF processing for removing the silicon oxide film (chemical oxide film) formed by the SC-1 cleaning multiple times. Is removed by 5 nm or more in the thickness of the silicon oxide film (process C, process D). SC-1 cleaning liquid is a mixed chemical liquid consisting of ammonium hydroxide (NH 4 OH) / hydrogen peroxide water (H 2 O 2 ) / pure water (H 2 O), and is widely used in semiconductor manufacturing cleaning processes. The effect of removing particles and organic substances is great. In SC-1 cleaning, the surface of the silicon substrate is slightly oxidized (chemical oxidation).
Further, an epitaxial layer is grown on the silicon substrate (step E).
ここで、本発明のエピタキシャルウェーハ製造方法を、従来のエピタキシャルウェーハの製造方法と比較して説明する。本発明のエピタキシャルウェーハの製造方法では、ＳＣ−１洗浄とＨＦ処理からなる前処理を繰り返し、シリコン基板の表層をシリコン酸化膜の膜厚にして５ｎｍ以上除去するが、特許文献１−３に記載された従来のエピタキシャルウェーハの製造方法では、図６に工程フローを示すように、シリコン基板を準備し（工程Ｈ）、ＳＣ−１洗浄（工程Ｉ）とＨＦ処理（工程Ｊ）を１回行い、エピタキシャル層を成長する（工程Ｋ）。ここで、ＳＣ−１洗浄は異物除去、ＨＦ処理は酸化膜除去を目的としている。 Here, the epitaxial wafer manufacturing method of the present invention will be described in comparison with a conventional epitaxial wafer manufacturing method. In the epitaxial wafer manufacturing method of the present invention, the pretreatment consisting of SC-1 cleaning and HF treatment is repeated, and the surface layer of the silicon substrate is removed to a thickness of 5 nm or more, which is described in Patent Documents 1-3. In the conventional epitaxial wafer manufacturing method, as shown in the process flow of FIG. 6, a silicon substrate is prepared (process H), and SC-1 cleaning (process I) and HF treatment (process J) are performed once. Then, an epitaxial layer is grown (step K). Here, the purpose of SC-1 cleaning is to remove foreign substances, and the purpose of HF treatment is to remove oxide films.
特許文献１−３に記載された、従来一般的に行われている方法は、上述の通り、シリコン基板の表面の異物除去と酸化膜除去を行う方法であり、シリコン基板が高濃度シリコン基板であっても、特に違いはない。厳密には、基板抵抗が異なることで自然酸化膜及びケミカル酸化膜の成長レートは異なるが、その後のＨＦ処理で除去される点で変わりはない。しかしながら、高濃度シリコン基板上へのエピタキシャル成長では、これらの方法では欠陥が多発し、品質の高いエピタキシャルウェーハを得ることが困難である。 As described above, the conventional method generally described in Patent Documents 1-3 is a method of removing foreign matter and oxide film on the surface of a silicon substrate, and the silicon substrate is a high concentration silicon substrate. There is no particular difference. Strictly speaking, the growth rates of the natural oxide film and the chemical oxide film differ depending on the substrate resistance, but there is no change in that they are removed by the subsequent HF treatment. However, in epitaxial growth on a high-concentration silicon substrate, defects frequently occur in these methods, and it is difficult to obtain a high-quality epitaxial wafer.
一方、本発明のエピタキシャルウェーハの製造方法では、前処理を複数回行い、シリコン基板のエピタキシャル層を成長する面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去した後、エピタキシャル層の成長を行う。これにより、後述する図２及び図３に示すように、エピタキシャル層の欠陥を大きく減少させる顕著な効果が得られる。 On the other hand, in the epitaxial wafer manufacturing method of the present invention, the pretreatment is performed a plurality of times, and the surface layer on the surface of the silicon substrate on which the epitaxial layer is grown is removed to a thickness of the silicon oxide film by 5 nm or more. I do. Thereby, as shown in FIGS. 2 and 3 described later, a remarkable effect of greatly reducing defects in the epitaxial layer can be obtained.
また、本発明のエピタキシャルウェーハの製造方法では、シリコン基板の導電型をＮ型とする場合はドーパントをＡｓ又はＰとし、そのＮ型のシリコン基板に対して、ＳＣ−１洗浄とＨＦ処理からなる前処理を５回以上行うことが好ましい。Ｎ型のシリコン基板に対して前処理を５回以上行うことにより、後述する図２に示すように、エピタキシャル層の欠陥数を著しく低減することができる。 In the epitaxial wafer manufacturing method of the present invention, when the conductivity type of the silicon substrate is N-type, the dopant is As or P, and the N-type silicon substrate is subjected to SC-1 cleaning and HF treatment. It is preferable to perform the pretreatment five times or more. By performing the pretreatment five times or more on the N-type silicon substrate, the number of defects in the epitaxial layer can be significantly reduced as shown in FIG.
さらに、本発明のエピタキシャルウェーハの製造方法では、シリコン基板の導電型をＰ型とする場合はドーパントをＢとし、そのＰ型のシリコン基板に対して、ＳＣ−１洗浄とＨＦ処理からなる前処理を３回以上行うことが好ましい。Ｐ型のシリコン基板に対して前処理を３回以上行うことにより、後述する図３に示すように、エピタキシャル層の欠陥数を著しく低減することができる。 Furthermore, in the epitaxial wafer manufacturing method of the present invention, when the conductivity type of the silicon substrate is P-type, the dopant is B, and the P-type silicon substrate is pretreated by SC-1 cleaning and HF treatment. Is preferably performed three times or more. By performing the pretreatment three or more times on the P-type silicon substrate, the number of defects in the epitaxial layer can be significantly reduced as shown in FIG.
尚、ＨＦ処理に用いるＨＦ溶液のＨＦ濃度は特に限定されないが、特には、一般的な１％前後の濃度のものを使用するのが好ましい。その理由は、ＳＣ−１洗浄で形成されるケミカル酸化膜は、もともと厚さが数ｎｍと薄いため、高濃度のＨＦ溶液は必要でないためである。 The HF concentration of the HF solution used for the HF treatment is not particularly limited, but it is particularly preferable to use a HF solution having a general concentration of about 1%. The reason is that the chemical oxide film formed by the SC-1 cleaning is originally as thin as several nm, so that a high-concentration HF solution is not necessary.
また、ＳＣ−１洗浄の条件も特に限定されないものの、一般的な薬液濃度及び温度（７０℃前後）が好ましい。ＳＣ−１洗浄液の温度が著しく低いと、ケミカル酸化膜の形成が抑制されるので、一般的に使用される温度で洗浄を行うのが好ましい。 Moreover, although the conditions for SC-1 cleaning are not particularly limited, general chemical solution concentrations and temperatures (around 70 ° C.) are preferred. When the temperature of the SC-1 cleaning solution is extremely low, formation of a chemical oxide film is suppressed, and therefore it is preferable to perform cleaning at a temperature generally used.
また、ＳＣ−１洗浄とＨＦ処理からなる前処理を複数回行うことによって、一度に厚いケミカル酸化膜を形成して除去する場合に比べて、シリコン基板の表面ラフネスの悪化を防ぐことができる。このため本発明のエピタキシャルウェーハの製造方法では、膜厚５ｎｍ以上のシリコン酸化膜の除去をＳＣ−１洗浄とＨＦ処理からなる前処理を繰り返して実施する。 Further, by performing the pretreatment consisting of SC-1 cleaning and HF treatment a plurality of times, it is possible to prevent the surface roughness of the silicon substrate from deteriorating as compared with the case where a thick chemical oxide film is formed and removed at once. For this reason, in the epitaxial wafer manufacturing method of the present invention, the silicon oxide film having a film thickness of 5 nm or more is removed by repeatedly performing pretreatment consisting of SC-1 cleaning and HF treatment.
ここで、高濃度シリコン基板に実施した前処理の回数と、エピタキシャル層の欠陥数の関係を実験的に求めた結果について、図２−４を参照して説明する。 Here, the result of experimentally determining the relationship between the number of pretreatments performed on the high concentration silicon substrate and the number of defects in the epitaxial layer will be described with reference to FIGS.
まず、Ｎ型高濃度シリコン基板の実験結果について説明する。 First, experimental results of the N-type high concentration silicon substrate will be described.
Ａｓ（ヒ素）のドーパント濃度が１×１０１８ａｔｏｍｓ／ｃｍ３の高濃度シリコン基板（抵抗率０．０２２Ω・ｃｍ）を、１％ＨＦ溶液でエッチングし、表面の自然酸化膜を除去した後に、ＳＣ−１洗浄と１％ＨＦ溶液によるＨＦ処理からなる前処理を合計１回から６回まで行った基板（試料）と１回も行わなかった基板（試料）を準備した。そして、それらのＮ型高濃度シリコン基板上に１１５０℃の温度でＡｓをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＫＬＡ−Ｔｅｎｃｏｒ社製の欠陥及び表面品質検査装置ＳＰ１を用いて、それらのウェーハのエピタキシャル層のウェーハ面内の表面欠陥（＞０．１６μｍ）の数を測定した。 After etching a high-concentration silicon substrate (resistivity 0.022 Ω · cm) with an As (arsenic) dopant concentration of 1 × 10 18 atoms / cm 3 with a 1% HF solution and removing the surface natural oxide film, A substrate (sample) on which pretreatment consisting of SC-1 cleaning and HF treatment with a 1% HF solution was performed once to six times in total and a substrate (sample) which was not performed once were prepared. Then, a silicon epitaxial layer having a thickness of 10 μm and a resistivity of 10 Ω · cm was grown on those N-type high-concentration silicon substrates using As as a dopant at a temperature of 1150 ° C. Thereafter, the number of surface defects (> 0.16 μm) in the wafer plane of the epitaxial layer of those wafers was measured using a defect and surface quality inspection apparatus SP1 manufactured by KLA-Tencor.
その結果を、図２に示す。図２は、上述のＮ型高濃度シリコン基板について、横軸にＳＣ−１洗浄とＨＦ処理からなる前処理の回数、縦軸にＳＰ１で測定したエピタキシャル層表面の欠陥数を示したグラフである。Ｎ型高濃度基板では、前処理を５回以上行うと、欠陥数を数個レベルとすることができ、前処理が４回以下の場合と比べて、ウェーハ面内のエピタキシャル層表面の欠陥数を著しく低減できることが分かった。 The result is shown in FIG. FIG. 2 is a graph showing the number of times of pretreatment consisting of SC-1 cleaning and HF treatment on the horizontal axis and the number of defects on the surface of the epitaxial layer measured by SP1 on the vertical axis for the above-described N-type high-concentration silicon substrate. . In the N-type high concentration substrate, the number of defects can be reduced to several levels when the pretreatment is performed five times or more, and the number of defects on the surface of the epitaxial layer in the wafer surface is compared with the case where the pretreatment is four times or less. It was found that can be significantly reduced.
ここで、Ｎ型高濃度シリコン基板に実施した前処理の回数と繰り返し実施された前処理による酸化膜除去量の関係を図４に示す。図４では、横軸を前処理の回数、縦軸を前処理による酸化膜除去量としており、後述するＰ型高濃度シリコン基板の結果も併せて示している。図２及び図４から分かるように、Ｎ型高濃度シリコン基板では、前処理回数が５回のときに欠陥数が数個レベルまで低減され、そのときの酸化膜除去量はおよそ５ｎｍになっている。すなわち、Ｎ型高濃度シリコン基板では、前処理を５回以上行い、エピタキシャル層を成長させる面の表層をシリコン酸化膜の膜厚にして５ｎｍ以上除去した後に、エピタキシャル層を成長させることで、エピタキシャル層の欠陥を著しく低減することができる。 Here, FIG. 4 shows the relationship between the number of pretreatments performed on the N-type high-concentration silicon substrate and the amount of oxide film removed by repeated pretreatments. In FIG. 4, the horizontal axis represents the number of pretreatments and the vertical axis represents the amount of oxide film removed by the pretreatment, and the results of a P-type high concentration silicon substrate described later are also shown. As can be seen from FIGS. 2 and 4, in the N-type high-concentration silicon substrate, the number of defects is reduced to several levels when the number of pretreatments is five, and the oxide film removal amount at that time is about 5 nm. Yes. That is, in an N-type high-concentration silicon substrate, the pretreatment is performed five times or more, the surface layer on which the epitaxial layer is grown is removed from the surface of the silicon oxide film by 5 nm or more, and then the epitaxial layer is grown. Layer defects can be significantly reduced.
次に、Ｐ型高濃度シリコン基板の実験結果について説明する。 Next, experimental results of the P-type high concentration silicon substrate will be described.
Ｂ（ボロン）のドーパント濃度が１×１０１８ａｔｏｍｓ／ｃｍ３の高濃度シリコン基板（抵抗率０．０４５Ω・ｃｍ）を、１％ＨＦ溶液でエッチングし、表面の自然酸化膜を除去した後に、ＳＣ−１洗浄と１％ＨＦ溶液によるＨＦ処理からなる前処理を合計１回から６回まで行った基板（試料）と１回も行わなかった基板（試料）を準備した。そして、それらのＰ型高濃度シリコン基板上に１１５０℃の温度でＢをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＳＰ１を用いて、それらのウェーハのエピタキシャル層のウェーハ面内の表面欠陥（＞０．１６μｍ）の数を測定した。 After etching a high concentration silicon substrate (resistivity 0.045 Ω · cm) with a dopant concentration of B (boron) of 1 × 10 18 atoms / cm 3 with a 1% HF solution and removing a natural oxide film on the surface, A substrate (sample) on which pretreatment consisting of SC-1 cleaning and HF treatment with a 1% HF solution was performed once to six times in total and a substrate (sample) which was not performed once were prepared. Then, a silicon epitaxial layer having a thickness of 10 μm and a resistivity of 10 Ω · cm was grown on these P-type high-concentration silicon substrates at a temperature of 1150 ° C. using B as a dopant. Thereafter, the number of surface defects (> 0.16 μm) in the wafer surface of the epitaxial layer of those wafers was measured using SP1.
その結果を、図３に示す。図３は、上述のＰ型高濃度シリコン基板について、横軸に前処理の回数、縦軸にＳＰ１で測定したエピタキシャル層表面の欠陥数を示したグラフである。Ｐ型高濃度シリコン基板では、前処理を３回以上行うと、欠陥数を数個レベルとすることができ、前処理が２回以下の場合と比べて、ウェーハ面内のエピタキシャル層表面の欠陥数を著しく低減できることが分かった。 The result is shown in FIG. FIG. 3 is a graph showing the number of pretreatments on the horizontal axis and the number of defects on the surface of the epitaxial layer measured by SP1 on the vertical axis for the above-described P-type high-concentration silicon substrate. In P-type high-concentration silicon substrates, the number of defects can be reduced to several when pretreatment is performed three times or more, and defects on the surface of the epitaxial layer in the wafer surface can be compared to the case where pretreatment is twice or less. It has been found that the number can be significantly reduced.
ここで、Ｐ型高濃度シリコン基板に実施した前処理の回数と、繰り返し実施された前処理による酸化膜除去量の関係を図４に示す。図３及び図４から分かるように、Ｐ型高濃度シリコン基板では、前処理回数が３回のときに欠陥数が数個レベルまで低減され、そのときの酸化膜除去量はおよそ６ｎｍになっている。また、図３及び図４のデータから、酸化膜除去量が５ｎｍであっても、十分な欠陥数低減効果があると言える。すなわち、Ｐ型高濃度シリコン基板においても、前処理を繰り返して行い、エピタキシャル層を成長させる面の表層をシリコン酸化膜の膜厚にして５ｎｍ以上除去した後に、エピタキシャル層を成長させることで、エピタキシャル層の欠陥を低減することができる。 Here, FIG. 4 shows the relationship between the number of pretreatments performed on the P-type high-concentration silicon substrate and the amount of oxide film removed by repeated pretreatments. As can be seen from FIGS. 3 and 4, in the P-type high-concentration silicon substrate, the number of defects is reduced to several levels when the number of pretreatments is 3, and the amount of oxide film removal at that time is about 6 nm. Yes. From the data of FIGS. 3 and 4, it can be said that even if the oxide film removal amount is 5 nm, there is a sufficient effect of reducing the number of defects. That is, even in a P-type high-concentration silicon substrate, the pretreatment is repeated, and the epitaxial layer is grown by removing the surface layer on the surface on which the epitaxial layer is grown with a thickness of the silicon oxide film of 5 nm or more and then growing the epitaxial layer. Layer defects can be reduced.
このような繰り返し前処理によるエピタキシャル層の欠陥数低減の明確な機構（理由）は明らかではないが、非特許文献１にＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によるシリコン表面の酸化膜分析結果が示されており、その結果から推測することができる。それによると、高濃度シリコン基板では、１回のＨＦ処理を行った後のＸＰＳ分析ではシリコン酸化膜に帰属できるピークが観察されており、ＨＦ処理を繰り返すことで徐々にこの成分が減少していくことが示されている。このことから、高濃度シリコン基板の表面では、高濃度にドープされたドープ剤が関与してシリコン表面近傍に酸化膜が微量領域で存在し、これによりエピタキシャル層の欠陥が発生していると考えられる。そこで、表面のケミカル酸化、ＨＦによるケミカル酸化膜除去を繰り返すことで、表面近傍に存在するドープ剤に関係した酸化膜が除去され、エピタキシャル層の欠陥が減少するものと考えられる。
Although a clear mechanism (reason) for reducing the number of defects in the epitaxial layer by such repeated pretreatment is not clear,
このように、高濃度シリコン基板の表面に薄いケミカル酸化膜を形成し、ＨＦで除去する前処理を繰り返すことで、高濃度シリコン基板の表層を犠牲酸化したときの熱酸化膜に相当する厚さ分だけシリコン基板の表層を除去することができ、犠牲酸化熱処理とＨＦでの犠牲酸化膜除去を行った場合と同等のエピタキシャル層の欠陥低減効果を得ることができる。 In this way, a thin chemical oxide film is formed on the surface of the high-concentration silicon substrate, and the thickness corresponding to the thermal oxide film when the surface layer of the high-concentration silicon substrate is sacrificial oxidized by repeating the pretreatment for removing with HF. The surface layer of the silicon substrate can be removed by the amount, and the defect reduction effect of the epitaxial layer equivalent to the case where the sacrificial oxidation heat treatment and the sacrificial oxide film removal with HF are performed can be obtained.
しかも、本発明の方法であれば、エピタキシャル層成長前に熱処理を行わずに済むため、例えば、高濃度シリコン基板の表層において、ドーパントや酸素等の拡散といった犠牲酸化熱処理に伴うシリコン基板に対する影響を考慮する必要がない。 In addition, since the method of the present invention does not require heat treatment before epitaxial layer growth, for example, in the surface layer of a high-concentration silicon substrate, there is an influence on the silicon substrate due to sacrificial oxidation heat treatment such as diffusion of dopants and oxygen. There is no need to consider.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
（実施例１）
試料として、ヒ素をドープしたＮ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３（抵抗率０．０２２Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、ＳＣ−１洗浄と１％ＨＦ溶液を用いたＨＦ処理からなる前処理を合計５回行ったウェーハと６回行ったウェーハをそれぞれ準備した。このときの酸化膜除去量は、前処理５回で５．２ｎｍ、前処理６回で６．１ｎｍであった。そして、１１５０℃でヒ素をドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、前処理回数が５回では欠陥数が３個／ウェーハ、６回では欠陥数が５個／ウェーハであり、欠陥数は著しく低減されていた。
Example 1
As a sample, an arsenic-doped N-type silicon wafer having a diameter of 200 mm was used. The dopant concentration is 1 × 10 18 atoms / cm 3 (resistivity 0.022 Ω · cm). After this silicon wafer was etched with a 1% HF solution, a wafer subjected to SC-1 cleaning and a pretreatment consisting of HF treatment using a 1% HF solution in
（実施例２）
試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３（抵抗率０．０４５Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、ＳＣ−１洗浄と１％ＨＦ溶液を用いたＨＦ処理からなる前処理を合計３〜５回行ったウェーハをそれぞれ準備した。このときの酸化膜除去量は、前処理３回で６．１ｎｍ、４回で７．５ｎｍ、５回で９．１ｎｍであった。そして、１１５０℃でボロンをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、前処理回数が３回では欠陥数が２個／ウェーハ、４回では６個／ウェーハ、５回では３個／ウェーハであり、欠陥数は著しく低減されていた。
(Example 2)
As a sample, a boron-doped P-type silicon wafer having a diameter of 200 mm was used. The dopant concentration is 1 × 10 18 atoms / cm 3 (resistivity 0.045 Ω · cm). After this silicon wafer was etched with a 1% HF solution, wafers were prepared, each of which was subjected to a pretreatment consisting of SC-1 cleaning and HF treatment using a 1% HF solution for a total of 3 to 5 times. The removal amount of the oxide film at this time was 6.1 nm for the
（比較例１）
試料として、ヒ素をドープしたＮ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３（抵抗率０．０２２Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、１１５０℃でヒ素をドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、エピタキシャル層の欠陥数は５１２個／ウェーハであり、多数の欠陥が観察された。
(Comparative Example 1)
As a sample, an arsenic-doped N-type silicon wafer having a diameter of 200 mm was used. The dopant concentration is 1 × 10 18 atoms / cm 3 (resistivity 0.022 Ω · cm). After this silicon wafer was etched with a 1% HF solution, an epitaxial layer having a thickness of 10 μm and a resistivity of 10 Ω · cm was grown at 1150 ° C. using arsenic as a dopant. Thereafter, the number of defects (> 0.16 μm) on the surface of the epitaxial layer was measured at SP1. As a result, the number of defects in the epitaxial layer was 512 / wafer, and many defects were observed.
（比較例２）
試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３（抵抗率０．０４５Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、１１５０℃でボロンをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、エピタキシャル層の欠陥数は２０８個／ウェーハであり、多数の欠陥が観察された。
(Comparative Example 2)
As a sample, a boron-doped P-type silicon wafer having a diameter of 200 mm was used. The dopant concentration is 1 × 10 18 atoms / cm 3 (resistivity 0.045 Ω · cm). After this silicon wafer was etched with a 1% HF solution, an epitaxial layer having a thickness of 10 μm and a resistivity of 10 Ω · cm was grown at 1150 ° C. using boron as a dopant. Thereafter, the number of defects (> 0.16 μm) on the surface of the epitaxial layer was measured at SP1. As a result, the number of defects in the epitaxial layer was 208 / wafer, and many defects were observed.
（比較例３）
試料として、ヒ素をドープしたＮ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３（抵抗率０．０２２Ω・ｃｍ）である。このシリコンウェーハに、９００℃、Ｎ２雰囲気下で３０分の熱処理を行った。シリコンウェーハの表面には、熱処理の際に大気を巻き込んだことによる酸化膜が膜厚７ｎｍで形成された。この酸化膜を１％ＨＦ溶液でエッチングした後に、１１５０℃でヒ素をドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、エピタキシャル層表面の欠陥数は１０個／ウェーハと改善されていたが、エピタキシャル層／シリコン基板界面の抵抗率にダレが見られた。
(Comparative Example 3)
As a sample, an arsenic-doped N-type silicon wafer having a diameter of 200 mm was used. The dopant concentration is 1 × 10 18 atoms / cm 3 (resistivity 0.022 Ω · cm). This silicon wafer was heat-treated at 900 ° C. in an N 2 atmosphere for 30 minutes. On the surface of the silicon wafer, an oxide film having a film thickness of 7 nm was formed by entraining air during the heat treatment. After this oxide film was etched with a 1% HF solution, an epitaxial layer having a thickness of 10 μm and a resistivity of 10 Ω · cm was grown at 1150 ° C. using arsenic as a dopant. Thereafter, the number of defects (> 0.16 μm) on the surface of the epitaxial layer was measured at SP1. As a result, the number of defects on the surface of the epitaxial layer was improved to 10 / wafer, but sagging was observed in the resistivity at the interface of the epitaxial layer / silicon substrate.
この抵抗率のダレについて詳述する。図５は、ヒ素をドープしたドーパント濃度１×１０１８ａｔｏｍｓ／ｃｍ３（抵抗率０．０２２Ω・ｃｍ）のシリコン基板に対して、前処理を５回行ってエピタキシャル成長を行った場合（実施例１）と、それに代わり犠牲酸化熱処理とＨＦエッチングを行ってエピタキシャル成長を行った場合（比較例３）の抵抗率の深さ方向の分布を示すグラフである。前処理を５回行った場合では、エピタキシャル層と高濃度シリコン基板の界面の抵抗率の変化が急峻となっているのに対して、犠牲酸化熱処理とＨＦエッチングを行った場合では抵抗率の変化がゆるやかとなっており、熱処理中にドーパントが外方拡散し界面付近の不純物濃度が変化してしまったと考えられる。尚、実施例２でも抵抗率分布について調査したところ、実施例１と同様に抵抗率変化は急峻であった。 This resistivity sag will be described in detail. FIG. 5 shows a case where arsenic-doped silicon substrate having a dopant concentration of 1 × 10 18 atoms / cm 3 (resistivity 0.022 Ω · cm) is epitaxially grown by performing pretreatment five times (Example 1). ) And a graph showing the resistivity distribution in the depth direction when epitaxial growth is performed by performing sacrificial oxidation heat treatment and HF etching instead (Comparative Example 3). When the pretreatment is performed five times, the change in resistivity at the interface between the epitaxial layer and the high-concentration silicon substrate is steep, whereas when the sacrificial oxidation heat treatment and HF etching are performed, the change in resistivity is performed. It is considered that the dopant diffused outward during the heat treatment and the impurity concentration in the vicinity of the interface was changed during the heat treatment. In addition, when the resistivity distribution was also investigated in Example 2, the resistivity change was steep as in Example 1.
このように本発明のエピタキシャルウェーハの製造方法（実施例１、２）では、高濃度シリコン基板のドーパントの外方拡散を抑えつつ、エピタキシャル層の欠陥数を効果的に低減することができた。一方、ＳＣ−１洗浄によるケミカル酸化とＨＦ処理による酸化膜除去は行わず、高濃度シリコン基板の表層を酸化膜の膜厚にして５ｎｍ以上除去していない比較例１、２ではエピタキシャル層の欠陥数が極めて多かった。また、ＳＣ−１洗浄とＨＦ処理による前処理の代わりに犠牲酸化熱処理とＨＦエッチングを行った比較例３では、欠陥数は低減したものの、ドーパントの外方拡散による抵抗率のダレを生じていた。 As described above, in the epitaxial wafer manufacturing method of the present invention (Examples 1 and 2), it was possible to effectively reduce the number of defects in the epitaxial layer while suppressing the outward diffusion of the dopant of the high concentration silicon substrate. On the other hand, in Comparative Examples 1 and 2 in which chemical oxidation by SC-1 cleaning and oxide film removal by HF treatment are not performed, and the surface layer of the high-concentration silicon substrate is not removed by 5 nm or more with the thickness of the oxide film, The number was extremely large. Further, in Comparative Example 3 in which sacrificial oxidation heat treatment and HF etching were performed instead of the pretreatment by SC-1 cleaning and HF treatment, although the number of defects was reduced, resistivity sagging was caused by outdiffusion of dopants. .
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
Claims (3)
前記エピタキシャル層を成長させるシリコン基板として、ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のシリコン基板を用い、
該シリコン基板にエピタキシャル層を成長させる前に、前記シリコン基板に対して、ＳＣ−１洗浄と、該ＳＣ−１洗浄で形成されたシリコン酸化膜を除去するＨＦ処理からなる前処理を複数回行い、前記シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去した後、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法。 An epitaxial wafer manufacturing method for growing an epitaxial layer on a silicon substrate,
As a silicon substrate on which the epitaxial layer is grown, a silicon substrate having a dopant concentration of 1 × 10 17 atoms / cm 3 or more is used.
Before the epitaxial layer is grown on the silicon substrate, the silicon substrate is subjected to a plurality of pretreatments including SC-1 cleaning and HF processing for removing the silicon oxide film formed by the SC-1 cleaning. A method for producing an epitaxial wafer, comprising removing a surface layer of a surface of the silicon substrate on which an epitaxial layer is to be grown to a thickness of a silicon oxide film of 5 nm or more and then growing the epitaxial layer on the silicon substrate.
2. The epitaxial wafer according to claim 1, wherein when the conductivity type of the silicon substrate is P-type, the dopant is B, and the pretreatment is performed three times or more on the P-type silicon substrate. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015154728A JP6376072B2 (en) | 2015-08-05 | 2015-08-05 | Epitaxial wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015154728A JP6376072B2 (en) | 2015-08-05 | 2015-08-05 | Epitaxial wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017034173A JP2017034173A (en) | 2017-02-09 |
| JP6376072B2 true JP6376072B2 (en) | 2018-08-22 |
Family
ID=57986352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015154728A Active JP6376072B2 (en) | 2015-08-05 | 2015-08-05 | Epitaxial wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6376072B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10613515B2 (en) | 2017-03-31 | 2020-04-07 | Align Technology, Inc. | Orthodontic appliances including at least partially un-erupted teeth and method of forming them |
| JP6784237B2 (en) * | 2017-07-14 | 2020-11-11 | 信越半導体株式会社 | Manufacturing method of silicon epitaxial wafer |
| CN114871186A (en) * | 2022-01-19 | 2022-08-09 | 上海晶盟硅材料有限公司 | Pretreatment method for epitaxial wafer resistance measurement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620743B2 (en) * | 2001-03-26 | 2003-09-16 | Asm America, Inc. | Stable, oxide-free silicon surface preparation |
| US20050048742A1 (en) * | 2003-08-26 | 2005-03-03 | Tokyo Electron Limited | Multiple grow-etch cyclic surface treatment for substrate preparation |
| JP2007073594A (en) * | 2005-09-05 | 2007-03-22 | Sumco Corp | Method of manufacturing epitaxial silicon wafer |
-
2015
- 2015-08-05 JP JP2015154728A patent/JP6376072B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017034173A (en) | 2017-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101989255B1 (en) | Method for manufacturing sic single- crystal substrate for epitaxial sic wafer | |
| US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| JP2006073580A (en) | Silicon epitaxial wafer and its manufacturing method | |
| US6514886B1 (en) | Method for elimination of contaminants prior to epitaxy | |
| JP6376072B2 (en) | Epitaxial wafer manufacturing method | |
| JP2019195020A (en) | Metal impurity removing method of semiconductor silicon wafer | |
| US10995422B2 (en) | GaAs substrate and method for manufacturing the same | |
| JP2010034330A (en) | Epitaxial wafer and method of manufacturing the same | |
| JP2005244127A (en) | Manufacturing method for epitaxial wafer | |
| JP5609025B2 (en) | Epitaxial silicon wafer manufacturing method | |
| US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| US20060024970A1 (en) | Method for preparing a semiconductor substrate surface for semiconductor device fabrication | |
| JP5742742B2 (en) | Metal contamination assessment method | |
| JP5338559B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP2012114138A (en) | Epitaxial growth method of silicon wafer | |
| TWI384563B (en) | Sealing structure of wafer backside | |
| JP2007150196A (en) | Cleaning method and manufacturing method of semiconductor wafer | |
| JP6713493B2 (en) | Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer | |
| JP2008227060A (en) | Method of manufacturing annealed wafer | |
| JP2013187285A (en) | Epitaxial wafer manufacturing method | |
| JP4529065B2 (en) | Manufacturing method of silicon single crystal wafer | |
| JP2013232499A (en) | Composite substrate | |
| JP6834932B2 (en) | Manufacturing method of support substrate for bonded wafer and manufacturing method of bonded wafer | |
| JP3578063B2 (en) | Pretreatment method for Si wafer and semiconductor wafer | |
| JPH09199379A (en) | High-quality epitaxial wafer and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180709 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6376072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |