JP6375243B2 - Wiring board manufacturing method - Google Patents

Wiring board manufacturing method Download PDF

Info

Publication number
JP6375243B2
JP6375243B2 JP2015033031A JP2015033031A JP6375243B2 JP 6375243 B2 JP6375243 B2 JP 6375243B2 JP 2015033031 A JP2015033031 A JP 2015033031A JP 2015033031 A JP2015033031 A JP 2015033031A JP 6375243 B2 JP6375243 B2 JP 6375243B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
protective layer
wiring
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015033031A
Other languages
Japanese (ja)
Other versions
JP2016001718A (en
JP2016001718A5 (en
Inventor
佐藤　圭吾
圭吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015033031A priority Critical patent/JP6375243B2/en
Publication of JP2016001718A publication Critical patent/JP2016001718A/en
Publication of JP2016001718A5 publication Critical patent/JP2016001718A5/ja
Application granted granted Critical
Publication of JP6375243B2 publication Critical patent/JP6375243B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板の製造方法に関する。   The present invention relates to a method for manufacturing a wiring board.

従来より、下地層の上に第１配線層を形成する工程と、前記第１配線層の上に、絶縁層の上に保護層が設けられた積層体を形成する工程と、前記保護層及び前記絶縁層を加工することにより、前記第１配線層に到達するビアホールを形成する工程とを有する配線基板の製造方法がある。この配線基板の製造方法は、さらに、前記保護層をマスクにして前記ビアホール内をデスミア処理してその側面を粗化する第１の粗化処理工程と、前記保護層を除去して前記絶縁層の表面を露出させる工程と、前記ビアホールを介して前記第１配線層に接続される第２配線層を前記絶縁層の上に形成する工程とを有する（例えば、特許文献１参照）。   Conventionally, a step of forming a first wiring layer on a base layer, a step of forming a laminate in which a protective layer is provided on an insulating layer on the first wiring layer, the protective layer, There is a method of manufacturing a wiring board including a step of forming a via hole reaching the first wiring layer by processing the insulating layer. The method for manufacturing the wiring board further includes a first roughening treatment step in which the inside of the via hole is roughened by desmearing the inside of the via hole using the protective layer as a mask, and the insulating layer is removed by removing the protective layer. And a step of forming a second wiring layer connected to the first wiring layer through the via hole on the insulating layer (see, for example, Patent Document 1).

特開２０１０−０１０６３９号公報JP 2010-010639 A

ところで、従来の配線基板の製造方法では、デスミア処理において、保護層と絶縁層との間にデスミア液が入り込み、平面視で保護層の端部側が絶縁層から剥がれる場合がある。デスミア液の入り込み具合によっては、保護層が絶縁層から完全に剥離するおそれがある。   By the way, in the conventional method for manufacturing a wiring board, in the desmear process, a desmear liquid may enter between the protective layer and the insulating layer, and the end side of the protective layer may be peeled off from the insulating layer in plan view. Depending on how the desmear liquid enters, the protective layer may be completely separated from the insulating layer.

このように保護層が剥がれることは、絶縁層の表面の平坦性が高く、保護層と絶縁層の密着性があまり高くないことから生じ得る。特に、後に絶縁層の表面に微細配線を形成するような場合には、絶縁層の表面がある程度の平坦性を有することが必要になるため、このような問題が生じるおそれがある。   Such a peeling off of the protective layer can occur because the surface of the insulating layer is highly flat and the adhesion between the protective layer and the insulating layer is not so high. In particular, when a fine wiring is formed later on the surface of the insulating layer, such a problem may occur because the surface of the insulating layer needs to have a certain degree of flatness.

上述のように保護層が剥がれると、デスミア処理の後に無電解めっき層を形成した場合に、絶縁層の上で、本来保護層によって保護されて無電解めっき層が形成されないはずの部分にまで無電解めっき層が形成され、設計通りの信頼性の高い配線基板を製造できなくなるおそれがある。   When the protective layer is peeled off as described above, when the electroless plating layer is formed after the desmear treatment, the insulating layer is protected by the protective layer to the portion where the electroless plating layer should not be formed. An electrolytic plating layer is formed, and there is a possibility that a highly reliable wiring board as designed cannot be manufactured.

そこで、信頼性の高い配線基板を製造できる配線基板の製造方法を提供することを目的とする。   Then, it aims at providing the manufacturing method of the wiring board which can manufacture a wiring board with high reliability.

本発明の実施の形態の配線基板の製造方法は、基板の一方の面に、配線層、絶縁層、及び保護層を積層した第１積層体に対して、前記保護層及び前記絶縁層を厚さ方向に貫通し、前記配線層に到達するビアホールを形成する工程と、製品として残す平面視での領域の輪郭に沿って、レーザ加工によって前記保護層及び前記絶縁層の少なくとも一部を切断する工程と、前記基板、前記配線層、前記絶縁層、及び保護層をデスミア液に浸漬させることによってデスミア処理を行う工程と、前記保護層を、前記基板、前記配線層、及び前記絶縁層の第２積層体から剥がす工程と、前記第２積層体の前記絶縁層と、前記ビアホールの内部とに、シード層を形成する工程と、平面視で前記ビアホールを含む領域内において、電解めっき処理で前記シード層の上に配線層を形成する工程と、前記シード層のうち、前記配線層に覆われていない部分を除去する工程とを含む。   In the method for manufacturing a wiring board according to the embodiment of the present invention, the protective layer and the insulating layer are thickened with respect to the first laminate in which the wiring layer, the insulating layer, and the protective layer are laminated on one surface of the board. A step of forming a via hole penetrating in the vertical direction and reaching the wiring layer, and at least a part of the protective layer and the insulating layer are cut by laser processing along a contour of a region in plan view to be left as a product A step of performing a desmear treatment by immersing the substrate, the wiring layer, the insulating layer, and the protective layer in a desmear liquid; and the protective layer, the step of the substrate, the wiring layer, and the insulating layer. In the step of peeling from the two laminated bodies, the step of forming a seed layer in the insulating layer of the second laminated body and the inside of the via hole, and in the region including the via hole in plan view, the electrolytic plating treatment seed Forming a wiring layer on, of the seed layer, and removing the portions not covered with the wiring layer.

信頼性の高い配線基板を製造できる配線基板の製造方法を提供することができる。   It is possible to provide a method of manufacturing a wiring board that can manufacture a highly reliable wiring board.

実施の形態の配線基板の製造方法によって製造される配線基板１００を示す図である。It is a figure which shows the wiring board 100 manufactured by the manufacturing method of the wiring board of embodiment. 実施の形態の配線基板１００の製造工程を示す図である。It is a figure which shows the manufacturing process of the wiring board 100 of embodiment. 実施の形態の配線基板１００の製造工程を示す図である。It is a figure which shows the manufacturing process of the wiring board 100 of embodiment. 実施の形態の配線基板１００の製造工程を示す図である。It is a figure which shows the manufacturing process of the wiring board 100 of embodiment. 実施の形態の配線基板１００の製造工程を示す図である。It is a figure which shows the manufacturing process of the wiring board 100 of embodiment. 実施の形態の配線基板１００の製造工程を示す図である。It is a figure which shows the manufacturing process of the wiring board 100 of embodiment. 実施の形態の変形例による配線基板１００の製造工程を示す図である。It is a figure which shows the manufacturing process of the wiring board 100 by the modification of embodiment. プレス成形による溝部１６１Ｄを形成する工程を示す図である。It is a figure which shows the process of forming groove part 161D by press molding. プレス成形による溝部１６１Ｄを形成する工程を示す図である。It is a figure which shows the process of forming groove part 161D by press molding. プレス成形による溝部１６１Ｄを形成する工程を示す図である。It is a figure which shows the process of forming groove part 161D by press molding.

以下、本発明の配線基板の製造方法を適用した実施の形態について説明する。   Embodiments to which the method for manufacturing a wiring board of the present invention is applied will be described below.

＜実施の形態＞
図１は、実施の形態の配線基板の製造方法によって製造される配線基板１００を示す図である。図１（Ａ）は（Ｂ）のＸ−Ｘ矢視断面を示す図であり、図１（Ｂ）は平面図である。なお、以下では図１（Ａ）、（Ｂ）に示すように直交座標系であるＸＹＺ座標系を定義する。 <Embodiment>
FIG. 1 is a diagram showing a wiring board 100 manufactured by the method of manufacturing a wiring board according to the embodiment. 1A is a view showing a cross section taken along the line XX of FIG. 1B, and FIG. 1B is a plan view. In the following, an XYZ coordinate system that is an orthogonal coordinate system is defined as shown in FIGS.

配線基板１００は、コア１１０、配線層１２０、絶縁層１３０、ビア１４０、及び配線層１５０を含む。   The wiring substrate 100 includes a core 110, a wiring layer 120, an insulating layer 130, a via 140, and a wiring layer 150.

コア１１０は、例えば、ガラス布基材をエポキシ樹脂に含浸させ、両面に銅箔を貼り付けたものであり、ビルドアップ基板のコアである。コア１１０は、基板の一例である。なお、ここでは一例として、コア１１０に配線層１２０及び絶縁層１３０を積層し、ビア１４０及び配線層１５０を形成する形態について説明するが、コア１１０を省略してもよいし、配線層１２０と絶縁層１３０が複数層積層された基板を用いてもよい。   The core 110 is, for example, a glass cloth base material impregnated with an epoxy resin and a copper foil attached to both surfaces, and is a core of a build-up board. The core 110 is an example of a substrate. Here, as an example, a mode in which the wiring layer 120 and the insulating layer 130 are stacked on the core 110 to form the via 140 and the wiring layer 150 will be described. However, the core 110 may be omitted or the wiring layer 120 may be omitted. A substrate in which a plurality of insulating layers 130 are stacked may be used.

配線層１２０は、コア１１０の一方の面（図１（Ａ）における上面）に形成される金属層である。配線層１２０は、例えば、コア１１０の上面に貼り付けられる銅箔である。ここでは配線層１２０が一枚の銅箔である形態について説明するが、配線層１２０は、平面視で所定の配線パターンにパターニングされていてもよい。   The wiring layer 120 is a metal layer formed on one surface of the core 110 (the upper surface in FIG. 1A). The wiring layer 120 is, for example, a copper foil that is attached to the upper surface of the core 110. Although the embodiment in which the wiring layer 120 is a single copper foil will be described here, the wiring layer 120 may be patterned into a predetermined wiring pattern in plan view.

絶縁層１３０は、配線層１２０の上面を覆うように形成される。絶縁層１３０は、例えば、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧することにより、熱硬化させることによって形成される。   The insulating layer 130 is formed so as to cover the upper surface of the wiring layer 120. The insulating layer 130 is formed, for example, by thermally curing a resin material such as an epoxy or polyimide resin by heating and pressing.

絶縁層１３０には、絶縁層１３０の上面から配線層１２０の上面に到達するビアホール１３１が形成される。すなわち、ビアホール１３１は、絶縁層１３０を貫通している。図１（Ａ）には４つのビアホール１３１を示す。ビアホール１３１の内部にはビア１４０が形成される。また、絶縁層１３０の上面は、配線層１５０が形成されるため、高い平坦性を有する。   A via hole 131 is formed in the insulating layer 130 to reach the upper surface of the wiring layer 120 from the upper surface of the insulating layer 130. That is, the via hole 131 penetrates the insulating layer 130. FIG. 1A shows four via holes 131. A via 140 is formed inside the via hole 131. Further, since the wiring layer 150 is formed on the upper surface of the insulating layer 130, the insulating layer 130 has high flatness.

ビア１４０は、絶縁層１３０に形成されるビアホール１３１の内部に形成され、配線層１２０と配線層１５０とを接続する。ビア１４０は、無電解めっき層、シード層、及び電解めっき層によって配線層１５０と一体的に形成される。めっき材料としては、例えば、銅めっきを用いることができる。なお、ここでは、ビアホール１３１の内部にある部分をビア１４０と称す。   The via 140 is formed inside the via hole 131 formed in the insulating layer 130 and connects the wiring layer 120 and the wiring layer 150. The via 140 is integrally formed with the wiring layer 150 by an electroless plating layer, a seed layer, and an electrolytic plating layer. As a plating material, for example, copper plating can be used. Here, a portion inside the via hole 131 is referred to as a via 140.

配線層１５０は、ビア１４０の上に形成される。配線層１５０は、無電解めっき層、シード層、及び電解めっき層の３層構造であり、ビア１４０と一体的に形成される。配線層１５０は、図１（Ｂ）に示すように、平面視では円形であり、例えば、配線基板１００の上にＬＳＩ(Large Scale Integrated circuit)チップを実装する際に、パッドとして用いることができる。図１（Ｂ）には、一例として、配線層１５０がＸＹ平面内において、４行×４列で１６個配列される形態を示す。   The wiring layer 150 is formed on the via 140. The wiring layer 150 has a three-layer structure of an electroless plating layer, a seed layer, and an electrolytic plating layer, and is formed integrally with the via 140. As shown in FIG. 1B, the wiring layer 150 has a circular shape in plan view, and can be used as a pad when an LSI (Large Scale Integrated circuit) chip is mounted on the wiring substrate 100, for example. . FIG. 1B shows an example in which 16 wiring layers 150 are arranged in 4 rows × 4 columns in the XY plane.

次に、図２乃至図６を用いて、実施の形態の配線基板１００の製造方法について説明する。   Next, a method for manufacturing the wiring substrate 100 according to the embodiment will be described with reference to FIGS.

図２乃至図６は、実施の形態の配線基板１００の製造工程を示す図である。図２乃至図４及び図６の（Ａ）、（Ｃ）は、それぞれ、図２乃至図４及び図６の（Ｂ）、（Ｄ）のＸ−Ｘ矢視断面を示す。図２乃至図６の（Ｂ）、（Ｄ）は平面図である。   2 to 6 are diagrams showing manufacturing steps of the wiring substrate 100 according to the embodiment. (A) and (C) of FIGS. 2 to 4 and 6 show cross sections taken along arrows XX of FIGS. 2 to 4 and 6 (B) and (D), respectively. (B) and (D) of FIGS. 2 to 6 are plan views.

まず、図２（Ａ）、（Ｂ）に示すように、コア１１０Ａ、配線層１２０Ａ、絶縁層１３０Ａ、及び保護層１６０を積層した積層体１００Ａを用意する。積層体１００Ａは、第１積層体の一例であり、例えば、コア１１０の表面に配線層１２０を貼り付けた積層体の上に、絶縁層１３０Ａの上に保護層１６０が予め設けられた積層体を熱圧着することによって作製することができる。   First, as shown in FIGS. 2A and 2B, a stacked body 100A in which a core 110A, a wiring layer 120A, an insulating layer 130A, and a protective layer 160 are stacked is prepared. The stacked body 100A is an example of a first stacked body. For example, a stacked body in which a protective layer 160 is provided in advance on an insulating layer 130A on a stacked body in which the wiring layer 120 is attached to the surface of the core 110. Can be produced by thermocompression bonding.

なお、図２（Ａ）、（Ｂ）に破線で示す領域１９０は、後に切断されて配線基板１００となる箇所の輪郭を示す。領域１９０で表される輪郭の外側は、例えば、幅が１ｃｍ程度の領域である。   Note that a region 190 indicated by a broken line in FIGS. 2A and 2B shows an outline of a portion to be cut later to become the wiring substrate 100. The outside of the contour represented by the region 190 is a region having a width of about 1 cm, for example.

コア１１０Ａ、配線層１２０Ａ、及び絶縁層１３０Ａは、それぞれ、図１（Ａ）、（Ｂ）に示すコア１１０、配線層１２０、絶縁層１３０のように切断する前のものであり、領域１９０よりもＸ軸方向及びＹ軸方向における寸法が大きい。   The core 110A, the wiring layer 120A, and the insulating layer 130A are before being cut like the core 110, the wiring layer 120, and the insulating layer 130 shown in FIGS. Also, the dimensions in the X-axis direction and Y-axis direction are large.

保護層１６０は、後にデスミア処理と無電解めっき処理を行う際に、絶縁層１３０の上面のうち、最終的に配線層１５０が形成されない部分を保護するために用いるものであり、ビアホール１３１（図１（Ａ）、（Ｂ）参照）を形成する前の状態では、図２（Ａ）、（Ｂ）に示すように、一枚のシート状の部材である。   The protective layer 160 is used to protect a portion of the upper surface of the insulating layer 130 where the wiring layer 150 is not finally formed when performing desmear treatment and electroless plating treatment later. In the state before forming 1 (A) and (B), as shown in FIGS. 2A and 2B, it is a sheet-like member.

保護層１６０は、例えば、ＰＥＴ(Polyethyleneterephthalate)製である。ただし、保護層１６０は、ＰＥＴ製のものに限られず、デスミア処理と無電解めっき処理で処理溶液に溶解せず、かつ、図３（Ａ）、（Ｂ）を用いて後述するレーザ加工において溶融し、冷却後に絶縁層１３０との境界部分が溶着によって一体化するものであればよい。   The protective layer 160 is made of, for example, PET (Polyethyleneterephthalate). However, the protective layer 160 is not limited to the one made of PET, is not dissolved in the treatment solution by the desmear treatment and the electroless plating treatment, and is melted in the laser processing described later with reference to FIGS. 3 (A) and 3 (B). And what is necessary is just to integrate the boundary part with the insulating layer 130 by welding after cooling.

次に、図２（Ａ）、（Ｂ）に示す積層体１００Ａに対して、図２（Ｃ）、（Ｄ）に示すようにビアホール１３１を形成することにより、積層体１００Ｂを作製する。図２（Ａ）、（Ｂ）に示す絶縁層１３０Ａ及び保護層１６０は、図２（Ｃ）、（Ｄ）では絶縁層１３０Ｂ及び保護層１６０Ａになっている。ビアホール１３１を形成するにあたり、保護層１６０Ａにも貫通孔が形成される。   Next, via holes 131 are formed in the stacked body 100A shown in FIGS. 2A and 2B as shown in FIGS. 2C and 2D, whereby the stacked body 100B is manufactured. The insulating layer 130A and the protective layer 160 shown in FIGS. 2A and 2B are the insulating layer 130B and the protective layer 160A in FIGS. In forming the via hole 131, a through hole is also formed in the protective layer 160A.

ビアホール１３１の形成は、例えば、レーザ加工によって行えばよい。また、ビアホール１３１は、ドリル加工、又は、異方性ドライエッチング法によって形成してもよい。ここでは、４行×４列で１６個のビアホール１３１を形成する。ビアホール１３１は絶縁層１３０Ａを貫通し、配線層１２０に到達する。   The via hole 131 may be formed by laser processing, for example. The via hole 131 may be formed by drilling or anisotropic dry etching. Here, 16 via holes 131 are formed in 4 rows × 4 columns. The via hole 131 passes through the insulating layer 130 </ b> A and reaches the wiring layer 120.

次に、図２（Ｃ）、（Ｄ）に示す積層体１００Ｂの保護層１６０Ａ及び絶縁層１３０Ｂに対してレーザ加工を行うことにより、図３（Ａ）、（Ｂ）に示すように領域１９０の輪郭に沿って溝部１６１を形成する。これにより、積層体１００Ｃが作製される。   Next, laser processing is performed on the protective layer 160A and the insulating layer 130B of the stacked body 100B illustrated in FIGS. 2C and 2D, so that a region 190 is formed as illustrated in FIGS. 3A and 3B. The groove part 161 is formed along the outline of. Thereby, the stacked body 100C is manufactured.

溝部１６１が形成されることにより、図２（Ｃ）、（Ｄ）に示す保護層１６０Ａと絶縁層１３０Ｂは、それぞれ、図３（Ａ）、（Ｂ）では保護層１６０Ｂ及び１６０Ｃと絶縁層１３０Ｃになる。   By forming the groove portion 161, the protective layer 160A and the insulating layer 130B shown in FIGS. 2C and 2D are respectively replaced with the protective layers 160B and 160C and the insulating layer 130C in FIGS. 3A and 3B. become.

溝部１６１は、図３（Ａ）に示すように、保護層１６０Ｂ及び１６０Ｃを厚さ方向に貫通している。図３（Ｂ）に示すように、保護層１６０Ｂは領域１９０の内側に位置し、保護層１６０Ｃは領域１９０の外側に位置する。   As shown in FIG. 3A, the groove 161 penetrates the protective layers 160B and 160C in the thickness direction. As shown in FIG. 3B, the protective layer 160B is located inside the region 190, and the protective layer 160C is located outside the region 190.

また、溝部１６１は、絶縁層１３０Ｃを貫通して配線層１２０Ａの表面に到達している。絶縁層１３０Ｃについては領域１９０の内側と外側を区別せずに、ともに絶縁層１３０Ｃとして説明する。   Further, the groove 161 penetrates the insulating layer 130C and reaches the surface of the wiring layer 120A. The insulating layer 130C will be described as the insulating layer 130C without distinguishing between the inside and the outside of the region 190.

このようにレーザ加工を行うことにより、保護層１６０Ｂと絶縁層１３０Ｃの境界部分では、両者が溶融し、冷却後には溶着する。レーザ加工は、溝部１６１の幅のレーザ加工を行うことができる照射径を有するレーザ光を領域１９０の輪郭に沿って、照射位置をずらしながら照射することによって行えばよい。   By performing laser processing in this manner, both melt at the boundary between the protective layer 160B and the insulating layer 130C, and are welded after cooling. The laser processing may be performed by irradiating a laser beam having an irradiation diameter capable of performing laser processing with the width of the groove 161 along the outline of the region 190 while shifting the irradiation position.

このように保護層１６０Ｂと絶縁層１３０Ｃとを溶着させることができるように、レーザ加工を行う際には、レーザ出力と、領域１９０の輪郭に沿ってレーザ照射を行う際のピッチを調整すればよい。レーザ照射のピッチは、隣り合うレーザ照射域が重複する部分を有するように、設定すればよい。   When laser processing is performed so that the protective layer 160B and the insulating layer 130C can be welded in this way, the laser output and the pitch at the time of laser irradiation along the contour of the region 190 can be adjusted. Good. What is necessary is just to set the pitch of a laser irradiation so that it may have a part with which the adjacent laser irradiation area | region overlaps.

なお、この工程では、保護層１６０Ｃと絶縁層１３０Ｃの境界部分においても、両者は溶着する。   In this step, both are welded even at the boundary between the protective layer 160C and the insulating layer 130C.

次に、図３（Ａ）、（Ｂ）に示す積層体１００Ｃの保護層１６０Ｃを絶縁層１３０Ｃから剥がして除去することにより、図３（Ｃ）、（Ｄ）に示す積層体１００Ｄを作製する。   Next, the protective layer 160C of the stacked body 100C illustrated in FIGS. 3A and 3B is peeled off from the insulating layer 130C to be removed, whereby the stacked body 100D illustrated in FIGS. 3C and 3D is manufactured. .

保護層１６０Ｃと絶縁層１３０Ｃは境界部分において溶着しているが、エポキシ系又はポリイミド系等の樹脂材料で形成される絶縁層１３０Ｃよりも、ＰＥＴ製の保護層１６０Ｃの方が柔らかいため、保護層１６０Ｃを引っ張ることにより、絶縁層１３０Ｃから剥がすことができる。なお、絶縁層１３０Ｃから剥がす工程では、機械を用いて行えばよい。   Although the protective layer 160C and the insulating layer 130C are welded at the boundary portion, the protective layer 160C made of PET is softer than the insulating layer 130C formed of a resin material such as an epoxy or polyimide resin. By pulling 160C, the insulating layer 130C can be peeled off. Note that the step of peeling from the insulating layer 130C may be performed using a machine.

次に、図４に示すデスミア処理用の液槽２００に処理液２０１を入れ、図３（Ｃ）、（Ｄ）に示す積層体１００Ｄを処理液２０１に浸漬する。処理液２０１としては、例えば、過マンガン酸カリウム溶液を用いる。   Next, the processing liquid 201 is placed in the desmear processing liquid tank 200 illustrated in FIG. 4, and the laminate 100 </ b> D illustrated in FIGS. 3C and 3D is immersed in the processing liquid 201. As the treatment liquid 201, for example, a potassium permanganate solution is used.

積層体１００Ｄは、例えば、図４に示すように、立てた状態で処理液２０１に入れられるため、絶縁層１３０Ｃと保護層１６０Ｂには処理液２０１の圧力等がかかるが、保護層１６０Ｂと絶縁層１３０Ｃとは溶着されているため、保護層１６０Ｂが絶縁層１３０Ｃから剥がれることを抑制できる。   For example, as illustrated in FIG. 4, the stacked body 100 </ b> D is placed in the processing liquid 201 in an upright state, and thus the pressure of the processing liquid 201 is applied to the insulating layer 130 </ b> C and the protective layer 160 </ b> B. Since the layer 130C is welded, the protective layer 160B can be prevented from being peeled from the insulating layer 130C.

なお、このように積層体１００Ｄを処理液２０１に浸漬するデスミア処理では、液槽２００を複数用いて、積層体１００Ｄを各液槽２００に順番に浸漬させる。これは、過マンガン酸カリウム溶液への浸漬の前後に水洗等を行うためである。   In addition, in the desmear process which immerses laminated body 100D in the process liquid 201 in this way, the laminated body 100D is immersed in each liquid tank 200 in order using multiple liquid tanks 200. FIG. This is to perform washing with water before and after immersion in the potassium permanganate solution.

このため、積層体１００Ｄには矢印で示すように上下方向に繰り返し移動される。このような上下移動が繰り返されても、保護層１６０Ｂと絶縁層１３０Ｃとは溶着されているため、保護層１６０Ｂの剥離を抑制できる。   Therefore, the stacked body 100D is repeatedly moved up and down as indicated by arrows. Even if such vertical movement is repeated, the protective layer 160B and the insulating layer 130C are welded, so that peeling of the protective layer 160B can be suppressed.

次に、図４に示すデスミア処理が終わった積層体１００Ｄの上面に無電解めっき処理を行うことにより、図５（Ａ）、（Ｂ）に示すように、無電解めっき層１７０を形成する。これにより、積層体１００Ｅが作製される。無電解めっき層１７０は、例えば、銅及びニッケルめっき層である。なお、図５（Ｂ）には、ビアホール１３１の位置を破線で示す。   Next, an electroless plating process is performed on the upper surface of the laminate 100D after the desmear process shown in FIG. 4 to form an electroless plating layer 170 as shown in FIGS. Thereby, the laminated body 100E is produced. The electroless plating layer 170 is, for example, a copper and nickel plating layer. In FIG. 5B, the position of the via hole 131 is indicated by a broken line.

ここでは、無電解めっき層１７０のうち、領域１９０の内部に位置する部分を無電解めっき層１７０Ａと称し、領域１９０の外部に位置する部分を無電解めっき層１７０Ｂと称す。   Here, in electroless plating layer 170, a portion located inside region 190 is referred to as electroless plating layer 170A, and a portion located outside region 190 is referred to as electroless plating layer 170B.

無電解めっき層１７０Ｂは、積層体１００Ｄを無電解めっき処理用の液槽に浸漬することによって行う。無電解めっき処理は、図４に示すデスミア処理と同様に、積層体１００Ｄを立てた状態で、無電解めっき処理液に出し入れを行うが、保護層１６０Ｂと絶縁層１３０Ｃとは溶着されているため、保護層１６０Ｂの剥離を抑制できる。   The electroless plating layer 170B is performed by immersing the laminate 100D in a liquid bath for electroless plating treatment. As in the desmear process shown in FIG. 4, the electroless plating process is performed in and out of the electroless plating process solution in a state where the laminate 100D is erected, but the protective layer 160B and the insulating layer 130C are welded. , Peeling of the protective layer 160B can be suppressed.

なお、図５（Ａ）では、説明の便宜上、溝部１６１（図３（Ｃ）参照）の内部がすべて無電解めっき層１７０Ｂで埋められているように示すが、実際には溝部１６１は無電解めっき層１７０Ｂによって埋められることはなく、溝部１６１の内壁に形成される程度である。   Note that in FIG. 5A, for convenience of explanation, the inside of the groove 161 (see FIG. 3C) is shown as being filled with the electroless plating layer 170B, but the groove 161 is actually electroless. It is not filled with the plating layer 170 </ b> B but is formed on the inner wall of the groove 161.

次に、図５（Ａ）、（Ｂ）に示す積層体１００Ｅから保護層１６０Ｂを剥がすことにより、図５（Ｃ）、（Ｄ）に示す積層体１００Ｆを作製する。積層体１００Ｆは、第２積層体の一例である。   Next, the protective layer 160B is peeled off from the stacked body 100E illustrated in FIGS. 5A and 5B, whereby the stacked body 100F illustrated in FIGS. 5C and 5D is manufactured. The stacked body 100F is an example of a second stacked body.

積層体１００Ｆは、積層体１００Ｅから、保護層１６０Ｂと、無電解めっき層１７０Ａのうちの保護層１６０Ｂの上面及び側面に形成された部分とを取り除いたものである。これにより、無電解めっき層１７０Ａのうちのビアホール１３１の内部に位置する部分は、無電解めっき層１７０Ａ１として残存する。   The laminated body 100F is obtained by removing the protective layer 160B and portions formed on the upper surface and side surfaces of the protective layer 160B of the electroless plating layer 170A from the laminated body 100E. Thereby, the part located inside the via hole 131 in the electroless plating layer 170A remains as the electroless plating layer 170A1.

このように保護層１６０Ｂを剥がす工程は、例えば、実際には無電解めっき層１７０Ｂによって埋められていない溝部１６１の内部に治具等を挿入し、無電解めっき層１７０Ａに覆われた保護層１６０Ｂに治具を引っかけて引っ張ることによって行えばよい。無電解めっき層１７０Ａはごく薄いため、このように引っ張ることによってビアホール１３１の内部に位置する無電解めっき層１７０Ａ１のみを残存させることができる。   The step of peeling off the protective layer 160B in this way is performed by, for example, inserting a jig or the like into the groove 161 that is not actually filled with the electroless plating layer 170B, and covering the electroless plating layer 170A with the protective layer 160B. What is necessary is just to carry out by pulling a jig on and pulling. Since the electroless plating layer 170A is very thin, only the electroless plating layer 170A1 located inside the via hole 131 can be left by pulling in this way.

以上のように保護層１６０Ｂを絶縁層１３０Ｃから剥がすことにより、図５（Ｃ）、（Ｄ）に示すように、絶縁層１３０Ｃの上面１３０Ｃ１は露出する。上面１３０Ｃ１は、デスミア処理において処理液２０１に触れていないため、粗化されることなく平坦性が保たれている。   By removing the protective layer 160B from the insulating layer 130C as described above, the upper surface 130C1 of the insulating layer 130C is exposed as shown in FIGS. Since the upper surface 130C1 does not touch the processing liquid 201 in the desmear process, the flatness is maintained without being roughened.

次に、図５（Ｃ）、（Ｄ）に示す積層体１００Ｆの上面に、図６（Ａ）、（Ｂ）に示すようにシード層１８０を形成する。これにより、積層体１００Ｇが作製される。シード層１８０は、例えば、銅製であり、スパッタ法で形成することができる。なお、図６（Ｂ）には、ビアホール１３１の位置を破線で示す。   Next, as shown in FIGS. 6A and 6B, a seed layer 180 is formed on the top surface of the stacked body 100F shown in FIGS. Thereby, the stacked body 100G is manufactured. The seed layer 180 is made of copper, for example, and can be formed by a sputtering method. In FIG. 6B, the position of the via hole 131 is indicated by a broken line.

次に、図６（Ａ）、（Ｂ）に示す積層体１００Ｇにおいて、領域１９０の内部のシード層１８０の上面のうち、後に配線１５０を形成しない部分にマスクを形成した状態で、シード層１８０を利用して電解めっき処理を行って銅めっき層を形成する。そして、マスクをウェットエッチング等で除去するとともに、配線１５０によって覆われていない部分のシード層１８０をウェットエッチング等で除去することにより、配線１５０が形成する。また、このとき、ビアホール１３１の内部には、ビア１４０が完成する。   Next, in the stacked body 100G shown in FIGS. 6A and 6B, the seed layer 180 is formed in a state where a mask is formed on a portion of the upper surface of the seed layer 180 inside the region 190 where the wiring 150 is not formed later. The copper plating layer is formed by performing an electrolytic plating process using Then, the wiring 150 is formed by removing the mask by wet etching or the like and removing the portion of the seed layer 180 not covered by the wiring 150 by wet etching or the like. At this time, the via 140 is completed inside the via hole 131.

ビア１４０と配線１５０は、無電解めっき層（１７０）、シード層（１８０）、及び電解めっき処理で形成される銅めっき層の３層構造である。   The via 140 and the wiring 150 have a three-layer structure of an electroless plating layer (170), a seed layer (180), and a copper plating layer formed by an electrolytic plating process.

そして、領域１９０の輪郭に沿って個片化を行うと、図６（Ｃ）、（Ｄ）に示すように配線基板１００が完成する。   Then, when the singulation is performed along the outline of the region 190, the wiring board 100 is completed as shown in FIGS.

以上のように、実施の形態の配線基板の製造方法では、図３（Ａ）、（Ｂ）に示すようにレーザ加工で溝部１６１を形成することによって保護層１６０Ｂと絶縁層１３０Ｃとを溶着する。   As described above, in the method for manufacturing a wiring board according to the embodiment, the protective layer 160B and the insulating layer 130C are welded by forming the groove 161 by laser processing as shown in FIGS. 3 (A) and 3 (B). .

このため、デスミア処理において保護層１６０Ｂが絶縁層１３０Ｃから剥がれることを抑制できる。また、無電解めっき処理においても保護層１６０Ｂが絶縁層１３０Ｃから剥がれることを抑制できる。   For this reason, it can suppress that the protective layer 160B peels from the insulating layer 130C in a desmear process. Moreover, it can suppress that the protective layer 160B peels from the insulating layer 130C also in an electroless-plating process.

従って、保護膜１６０Ｂを絶縁層１３０Ｃの上に密着させた状態で、デスミア処理と無電解めっき処理を行うことができる。   Therefore, the desmear process and the electroless plating process can be performed in a state where the protective film 160B is in close contact with the insulating layer 130C.

このため、絶縁層１３０の上面のうち、ビア１４０を形成する以外の部分を保護層１６０で保護することができ、設計通りの信頼性の高い配線基板を製造することができる。   Therefore, a portion of the upper surface of the insulating layer 130 other than the via 140 can be protected by the protective layer 160, and a highly reliable wiring board as designed can be manufactured.

また、製造工程の途中で、絶縁層１３０Ｃ上面１３０Ｃ１（図５（Ｃ）、（Ｄ）参照）は、デスミア処理において処理液２０１に触れていないため、粗化されることなく平坦性が保たれている。   In addition, in the middle of the manufacturing process, the upper surface 130C1 (see FIGS. 5C and 5D) of the insulating layer 130C is not touched with the treatment liquid 201 in the desmear process, so that the flatness is maintained without being roughened. ing.

このため、シード層１８０及び銅めっき層を平坦な面に形成することができる。   For this reason, the seed layer 180 and the copper plating layer can be formed on a flat surface.

以上、実施の形態によれば、信頼性の高い配線基板を製造できる配線基板の製造方法を提供することができる。   As described above, according to the embodiment, it is possible to provide a method for manufacturing a wiring board capable of manufacturing a highly reliable wiring board.

なお、以上では、領域１９０の輪郭に沿って切断する形態について説明したが、領域１９０は、１つの配線基板１００を含む領域ではなく、複数の配線基板１００を含む領域であってもよい。この場合は、領域１９０の輪郭に沿って積層体１００Ｇを切断した後に、個片化を行えばよい。   In addition, although the form cut | disconnected along the outline of the area | region 190 was demonstrated above, the area | region 190 may be an area | region containing the some wiring board 100 instead of the area | region containing the one wiring board 100. FIG. In this case, the layered body 100G may be cut along the outline of the region 190 and then separated.

また、以上では、図３（Ａ）、（Ｂ）に示す積層体１００Ｃの保護層１６０Ｃを絶縁層１３０Ｃから剥がして除去することにより、図３（Ｃ）、（Ｄ）に示す積層体１００Ｄを作製し、その後にデスミア処理を行う形態について説明した。   In the above, the protective layer 160C of the stacked body 100C shown in FIGS. 3A and 3B is peeled off from the insulating layer 130C to remove the stacked body 100D shown in FIGS. 3C and 3D. The form which produced and performed a desmear process after that was demonstrated.

しかしながら、保護層１６０Ｃを絶縁層１３０Ｃから剥がさずにデスミア処理を行い、個片化を行う際に（図６（Ａ）、（Ｂ）から図６（Ｃ）、（Ｄ）に進行する際に）、領域１９０の外部に位置する部分を無電解めっき層１７０Ｂ、絶縁層１３０Ｃ、配線層１２０Ａ、絶縁層１１０Ａとともに、保護層１６０Ｃを除去してもよい。   However, when the desmear process is performed without removing the protective layer 160C from the insulating layer 130C and the individual layers are separated (when proceeding from FIG. 6A to FIG. 6C to FIG. 6D). ), The protective layer 160C may be removed together with the electroless plating layer 170B, the insulating layer 130C, the wiring layer 120A, and the insulating layer 110A in a portion located outside the region 190.

また、ビア１４０を形成する工程と、溝部１６１を形成する工程とは、順序が逆であってもよい。   Further, the order of forming the via 140 and the process of forming the groove 161 may be reversed.

また、溝部１６１の深さは、絶縁層１３０を貫通する必要はなく、絶縁層１３０の途中までであってもよい。   Further, the depth of the groove 161 does not need to penetrate the insulating layer 130 and may be up to the middle of the insulating layer 130.

また、以上では、無電解めっき層１７０を形成する形態について説明したが、本実施の形態の配線基板の製造方法は、無電解めっき層１７０を形成せずに、デスミア処理、シード層１８０の形成、及び保護層１６０の剥離を行うプロセスに適用することもできる。   In the above description, the form for forming the electroless plating layer 170 has been described. However, the method for manufacturing the wiring board according to the present embodiment does not form the electroless plating layer 170, and forms the desmear treatment and the seed layer 180. And a process for removing the protective layer 160.

また、図３（Ａ）、（Ｂ）に示す溝部１６１を形成する工程では、レーザ加工を行う代わりに、超音波カッターを用いてもよい。   In the step of forming the groove 161 shown in FIGS. 3A and 3B, an ultrasonic cutter may be used instead of laser processing.

図７は、実施の形態の変形例による配線基板１００の製造工程を示す図である。   FIG. 7 is a diagram illustrating a manufacturing process of the wiring board 100 according to a modification of the embodiment.

ここでは、個片化で得られる配線基板１００（図６（Ｃ）、（Ｄ）参照）になる領域１９０よりも外側の領域に超音波カッターの刃を斜めに当てるため、図３（Ａ）、（Ｂ）に示す積層体１００Ｃ１よりも少し平面的に大きい積層体１００Ｂを用いていることとする。   Here, since the blade of the ultrasonic cutter is obliquely applied to a region outside the region 190 that becomes the wiring substrate 100 (see FIGS. 6C and 6D) obtained by singulation, FIG. The laminated body 100B that is slightly larger in plan than the laminated body 100C1 shown in FIG.

図２（Ｃ）、（Ｄ）に示す積層体１００Ｂの保護層１６０Ａ及び絶縁層１３０Ｂに対して超音波カッターを用いて加工を行うことにより、図７（Ａ）、（Ｂ）に示すように領域１９０の輪郭に沿って溝部１６１Ｃを形成する。これにより、積層体１００Ｃ１が作製される。   As shown in FIGS. 7A and 7B, the protective layer 160A and the insulating layer 130B of the laminate 100B shown in FIGS. 2C and 2D are processed using an ultrasonic cutter. A groove portion 161 </ b> C is formed along the outline of the region 190. Thereby, the laminated body 100C1 is produced.

溝部１６１Ｃが形成されることにより、図２（Ｃ）、（Ｄ）に示す保護層１６０Ａと絶縁層１３０Ｂは、それぞれ、図７（Ａ）、（Ｂ）では保護層１６０Ｂ１及び１６０Ｃ１と絶縁層１３０Ｃ１になる。   By forming the groove portion 161C, the protective layer 160A and the insulating layer 130B shown in FIGS. 2C and 2D are the protective layers 160B1 and 160C1 and the insulating layer 130C1 in FIGS. 7A and 7B, respectively. become.

溝部１６１Ｃは、図７（Ａ）に示すように、保護層１６０Ｂ１及び１６０Ｃ１を厚さ方向に貫通している。図７（Ｂ）に示すように、保護層１６０Ｂ１は領域１９０の内側に位置し、保護層１６０Ｃ１は領域１９０の外側に位置する。   As shown in FIG. 7A, the groove 161C penetrates the protective layers 160B1 and 160C1 in the thickness direction. As shown in FIG. 7B, the protective layer 160B1 is located inside the region 190, and the protective layer 160C1 is located outside the region 190.

また、溝部１６１Ｃは、絶縁層１３０Ｃ１を貫通して配線層１２０Ａの表面に到達している。絶縁層１３０Ｃ１については領域１９０の内側と外側を区別せずに、ともに絶縁層１３０Ｃ１として説明する。   Further, the groove 161C penetrates the insulating layer 130C1 and reaches the surface of the wiring layer 120A. The insulating layer 130C1 will be described as the insulating layer 130C1 without distinguishing between the inside and the outside of the region 190.

ここでは、図２（Ｃ）、（Ｄ）に示す積層体１００Ｂの保護層１６０Ａの上面における領域１９０の境界上から、領域１９０の外側に斜め下方向に超音波カッターの刃を入れる。このため、図７（Ａ）、（Ｂ）に示すように、保護層１６０Ｂ１及び絶縁層１３０Ｃ１が積層されている側では、保護層１６０Ｂ１及び絶縁層１３０Ｃ１が斜めに切除される。また、保護層１６０Ｃ１及び絶縁層１３０Ｃ１が積層されている側では、保護層１６０Ｃ１及び絶縁層１３０Ｃ１は略垂直に切除される。このため、溝部１６１Ｃの断面形状はＶ字状になる。   Here, the blade of the ultrasonic cutter is inserted obliquely downward from the boundary of the region 190 on the upper surface of the protective layer 160A of the laminate 100B shown in FIGS. 2C and 2D to the outside of the region 190. Therefore, as shown in FIGS. 7A and 7B, the protective layer 160B1 and the insulating layer 130C1 are obliquely cut off on the side where the protective layer 160B1 and the insulating layer 130C1 are stacked. On the side where the protective layer 160C1 and the insulating layer 130C1 are stacked, the protective layer 160C1 and the insulating layer 130C1 are cut off substantially vertically. For this reason, the cross-sectional shape of the groove 161C is V-shaped.

超音波カッターは、超音波で振動する刃先を保護層１６０Ａ及び絶縁層１３０Ｂ（図２（Ｃ）、（Ｄ）参照）に当てながら切断する。このため、保護層１６０Ｂ１と絶縁層１３０Ｃ１の境界部分では、両者が溶融し、冷却後には保護層１６０Ｂ１と絶縁層１３０Ｃ１がより強固に溶着する。   The ultrasonic cutter cuts while cutting the blade edge that vibrates with ultrasonic waves against the protective layer 160A and the insulating layer 130B (see FIGS. 2C and 2D). For this reason, both melt at the boundary portion between the protective layer 160B1 and the insulating layer 130C1, and the protective layer 160B1 and the insulating layer 130C1 are more firmly welded after cooling.

また、超音波カッターは、ビアホール１３１の形成に用いるレーザ加工用のレーザに比べると、角度を自由に設定できるため、刃先を斜めに入れることができる。このため、保護層１６０Ｂ１と絶縁層１３０Ｃ１が溶着する部分の幅がより広くなる。   Further, since the angle of the ultrasonic cutter can be freely set as compared with the laser for laser processing used for forming the via hole 131, the cutting edge can be inserted obliquely. For this reason, the width of the portion where the protective layer 160B1 and the insulating layer 130C1 are welded becomes wider.

なお、この工程では、保護層１６０Ｃ１と絶縁層１３０Ｃ１の境界部分においても、両者は溶着する。   In this step, both are welded even at the boundary between the protective layer 160C1 and the insulating layer 130C1.

以上のように、超音波カッターを用いて溝部１６１Ｃを形成すれば、保護層１６０Ｂ１と絶縁層１３０Ｃ１をより強固に溶着することができる。このため、デスミア処理において保護層１６０Ｂ１が絶縁層１３０Ｃ１から剥がれることをより効果的に抑制できる。また、無電解めっき処理においても保護層１６０Ｂ１が絶縁層１３０Ｃ１から剥がれることをより効果的に抑制できる。   As described above, when the groove 161C is formed using an ultrasonic cutter, the protective layer 160B1 and the insulating layer 130C1 can be more firmly welded. For this reason, it can suppress more effectively that protective layer 160B1 peels from insulating layer 130C1 in a desmear process. Moreover, it can suppress more effectively that protective layer 160B1 peels from insulating layer 130C1 also in an electroless-plating process.

従って、保護膜１６０Ｂ１を絶縁層１３０Ｃ１の上に密着させた状態で、デスミア処理と無電解めっき処理を行うことができる。   Therefore, the desmear process and the electroless plating process can be performed in a state where the protective film 160B1 is in close contact with the insulating layer 130C1.

また、図３（Ａ）、（Ｂ）に示す溝部１６１を形成する工程では、レーザ加工を行う代わりに、治具を用いてプレス成形を行ってもよい。   In the step of forming the groove 161 shown in FIGS. 3A and 3B, press forming may be performed using a jig instead of performing laser processing.

図８乃至図１０は、プレス成形による溝部１６１Ｄを形成する工程を示す図である。   8 to 10 are diagrams showing a process of forming the groove portion 161D by press molding.

図８（Ａ）、（Ｂ）に示す積層体１００Ｂは、図２（Ｃ）、（Ｄ）に示す積層体１００Ｂと同様である。   A stacked body 100B illustrated in FIGS. 8A and 8B is similar to the stacked body 100B illustrated in FIGS. 2C and 2D.

まず、図８（Ａ）に示すように、積層体１００Ｂの上に板状の治具８００を用意する。治具８００は、平面視で保護層１６０Ａよりも少し小さく、領域１９０よりも少し大きい正方形の板状部材であり、下部には、超音波カッターで形成した溝部１６１Ｃ（図７参照）と同様の溝部を形成することができる突起部８０１が形成されている。   First, as shown in FIG. 8A, a plate-like jig 800 is prepared on the laminate 100B. The jig 800 is a square plate-like member that is slightly smaller than the protective layer 160A in plan view and slightly larger than the region 190. The lower portion is similar to the groove 161C (see FIG. 7) formed by an ultrasonic cutter. A protrusion 801 that can form a groove is formed.

突起部８０１は、平面視で正方形の治具８００の四辺に沿って矩形環状をなすように形成されている。突起部８０１が治具８００の下面（Ｚ軸負方向側の面）から突出する高さ（Ｚ軸方向の長さ）は、保護層１６０Ａを貫通し、絶縁層１３０Ｂを貫通しない程度の長さに設定しておけばよい。   The protrusions 801 are formed in a rectangular ring shape along the four sides of the square jig 800 in plan view. The height (the length in the Z-axis direction) at which the protruding portion 801 protrudes from the lower surface (the surface on the Z-axis negative direction side) of the jig 800 is long enough to penetrate the protective layer 160A and not the insulating layer 130B. Set it to.

突起部８０１の外側の側面は、治具８００の板状の部分に対して垂直であり、内側の側面は、治具８００の板状の部分に対して斜めに形成されている。これは、溝部１６１Ｃ（図７参照）と同様の溝部を形成するためである。すなわち、突起部８０１の断面視の形状は三角形であり、ここでは一例として直角三角形である。なお、治具８００の下面において、突起部８０１の内側の側面が治具８００の下面から斜めに立ち上がる位置は、領域１９０に対応している。   The outer side surface of the protrusion 801 is perpendicular to the plate-like portion of the jig 800, and the inner side surface is formed obliquely with respect to the plate-like portion of the jig 800. This is because a groove similar to the groove 161C (see FIG. 7) is formed. That is, the shape of the protrusion 801 in a cross-sectional view is a triangle, and here is a right triangle as an example. Note that the position where the inner side surface of the protrusion 801 rises obliquely from the lower surface of the jig 800 on the lower surface of the jig 800 corresponds to the region 190.

このような治具８００をプレス加工機に取り付けて、図９に示すようにプレス加工を行うと、突起部８０１が保護層１６０Ａ及び絶縁層１３０Ｂを下方に押圧するため、保護層１６０Ａが突起部８０１の先端に引っ掛かった状態で外側下方に引っ張られることによって切断される。また、このときに、突起部８０１の押圧によって溝部１６１Ｄが形成されることにより、図８（Ａ）、（Ｂ）に示す保護層１６０Ａと絶縁層１３０Ｂは、それぞれ、図９では保護層１６０Ｂ２及び１６０Ｃ２と絶縁層１３０Ｃ２になる。   When such a jig 800 is attached to a press machine and pressed as shown in FIG. 9, the protrusion 801 presses the protective layer 160 </ b> A and the insulating layer 130 </ b> B downward. It is cut by being pulled outward and downward while being hooked on the tip of 801. At this time, the groove 161D is formed by pressing the protrusion 801, so that the protective layer 160A and the insulating layer 130B shown in FIGS. 8A and 8B are the protective layer 160B2 and the protective layer 160B2 in FIG. 160C2 and insulating layer 130C2.

このとき、溝部１６１Ｄの内部では、保護層１６０Ｂ２の端部１６０Ｂ３が絶縁層１３０Ｃ２に食い込み、溝部１６１Ｄの内部で固定される。図１０（Ａ）、（Ｂ）には、治具８００を取り除いた状態を示す。   At this time, the end 160B3 of the protective layer 160B2 bites into the insulating layer 130C2 inside the groove 161D, and is fixed inside the groove 161D. 10A and 10B show a state where the jig 800 is removed.

溝部１６１Ｄは、図１０（Ａ）に示すように、保護層１６０Ｂ２及び１６０Ｃ２を厚さ方向に貫通している。図１０（Ｂ）に示すように、保護層１６０Ｂ２は領域１９０の内側に位置し、保護層１６０Ｃ２と端部１６０Ｂ３は領域１９０の外側に位置する。   As shown in FIG. 10A, the groove 161D penetrates the protective layers 160B2 and 160C2 in the thickness direction. As shown in FIG. 10B, the protective layer 160B2 is located inside the region 190, and the protective layer 160C2 and the end portion 160B3 are located outside the region 190.

また、溝部１６１Ｄは、絶縁層１３０Ｃ２を配線層１２０Ａの表面の近くまで押しつぶしている。絶縁層１３０Ｃ２については領域１９０の内側と外側を区別せずに、ともに絶縁層１３０Ｃ２として説明する。   Further, the groove 161D crushes the insulating layer 130C2 to the vicinity of the surface of the wiring layer 120A. The insulating layer 130C2 will be described as the insulating layer 130C2 without distinguishing between the inside and the outside of the region 190.

ここでは、図８（Ａ）、（Ｂ）に示す積層体１００Ｂの保護層１６０Ａの上面における領域１９０の境界上から、断面視で直角三角形の突起部８０１が下面に設けられた治具８００でプレス加工を行う。このため、図１０（Ａ）、（Ｂ）に示すように、保護層１６０Ｂ２及び絶縁層１３０Ｃ２が積層されている側では、保護層１６０Ｂ２及び絶縁層１３０Ｃ２が斜めに押し潰される。   Here, from the boundary of the region 190 on the upper surface of the protective layer 160A of the laminated body 100B shown in FIGS. 8A and 8B, a jig 800 provided with a protrusion 801 having a right triangular shape in cross-sectional view is provided on the lower surface. Press work. Therefore, as shown in FIGS. 10A and 10B, the protective layer 160B2 and the insulating layer 130C2 are crushed obliquely on the side where the protective layer 160B2 and the insulating layer 130C2 are laminated.

また、このとき、溝部１６１Ｄの内部には、保護層１６０Ｂ２の端部１６０Ｂ３は、絶縁層１３０Ｃ２に食い込み、溝部１６１Ｄの内部で固定される。このため、溝部１６１Ｄの断面形状はＶ字状になる。   At this time, the end 160B3 of the protective layer 160B2 bites into the insulating layer 130C2 inside the groove 161D and is fixed inside the groove 161D. For this reason, the cross-sectional shape of the groove 161D is V-shaped.

以上のように、治具８００を用いてプレス加工で溝部１６１Ｄを形成すれば、保護層１６０Ｂ２と絶縁層１３０Ｃ２をより強固に固着することができる。このため、デスミア処理において保護層１６０Ｂ２が絶縁層１３０Ｃ２から剥がれることをより効果的に抑制できる。また、無電解めっき処理においても保護層１６０Ｂ２が絶縁層１３０Ｃ２から剥がれることをより効果的に抑制できる。   As described above, when the groove portion 161D is formed by pressing using the jig 800, the protective layer 160B2 and the insulating layer 130C2 can be more firmly fixed. For this reason, it can suppress more effectively that protective layer 160B2 peels from insulating layer 130C2 in a desmear process. Moreover, it can suppress more effectively that protective layer 160B2 peels from insulating layer 130C2 also in an electroless-plating process.

従って、保護膜１６０Ｂ２を絶縁層１３０Ｃ２の上に密着させた状態で、デスミア処理と無電解めっき処理を行うことができる。   Therefore, the desmear process and the electroless plating process can be performed in a state where the protective film 160B2 is in close contact with the insulating layer 130C2.

以上、本発明の例示的な配線基板の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。   As mentioned above, although the manufacturing method of the exemplary wiring board of this invention was demonstrated, this invention is not limited to embodiment disclosed specifically, Various, without deviating from a claim. Can be modified or changed.

１００ 配線基板
１００Ａ〜１００Ｇ 積層体
１１０、１１０Ａ コア
１２０、１２０Ａ 配線層
１３０、１３０Ａ〜１３０Ｃ 絶縁層
１３１ ビアホール
１４０ ビア
１５０ 配線層
１６０、１６０Ａ〜１６０Ｃ 保護層
１７０、１７０Ａ、１７０Ａ１、１７０Ｂ 無電解めっき層
１８０ シード層
１９０ 領域 DESCRIPTION OF SYMBOLS 100 Wiring board 100A-100G Laminate 110, 110A Core 120, 120A Wiring layer 130, 130A-130C Insulating layer 131 Via hole 140 Via 150 Wiring layer 160, 160A-160C Protective layer 170, 170A, 170A1, 170B Electroless plating layer 180 Seed layer 190 region

Claims (6)

基板の一方の面に、配線層、絶縁層、及び保護層を積層した第１積層体に対して、前記保護層及び前記絶縁層を厚さ方向に貫通し、前記配線層に到達するビアホールを形成する工程と、
製品として残す平面視での領域の輪郭に沿って、レーザ加工、又は、超音波カッターによる切断加工によって前記保護層及び前記絶縁層の少なくとも一部を切断する工程と、
前記レーザ加工、又は、前記超音波カッターによる切断加工によって前記保護層及び前記絶縁層の少なくとも一部を切断した後に、前記基板、前記配線層、前記絶縁層、及び保護層をデスミア液に浸漬させることによってデスミア処理を行う工程と、
前記保護層を、前記基板、前記配線層、及び前記絶縁層を含む第２積層体から剥がす工程と、
前記第２積層体の前記絶縁層と、前記ビアホールの内部とに、シード層を形成する工程と、
平面視で前記ビアホールを含む領域内において、電解めっき処理で前記シード層の上に配線層を形成する工程と、
前記シード層のうち、前記配線層に覆われていない部分を除去する工程と
を含む、配線基板の製造方法。 A via hole that penetrates the protective layer and the insulating layer in the thickness direction and reaches the wiring layer is formed on one surface of the substrate with the wiring layer, the insulating layer, and the protective layer laminated on the first laminated body. Forming, and
A step of cutting at least part of the protective layer and the insulating layer by laser processing or cutting processing by an ultrasonic cutter along the outline of the region in plan view to be left as a product;
The substrate, the wiring layer, the insulating layer, and the protective layer are immersed in a desmear solution after at least part of the protective layer and the insulating layer is cut by the laser processing or cutting processing by the ultrasonic cutter . A process of performing desmear treatment by,
Peeling the protective layer from the second laminate including the substrate, the wiring layer, and the insulating layer;
Forming a seed layer in the insulating layer of the second stacked body and in the via hole;
Forming a wiring layer on the seed layer by electrolytic plating in a region including the via hole in plan view;
A step of removing a portion of the seed layer that is not covered with the wiring layer. 前記デスミア処理を行う工程の後に、前記保護層の上と前記ビアホールの内部とに無電解めっき層を形成する工程をさらに含み、
前記保護層を剥がす工程は、前記無電解めっき層が形成された前記保護層を、前記基板、前記配線層、及び前記絶縁層を含む第２積層体から剥がす工程であり、
前記シード層を形成する工程は、前記第２積層体の前記絶縁層と、前記ビアホールの内部に形成された前記無電解めっき層との上に、シード層を形成する工程である、請求項１記載の配線基板の製造方法。 After the step of performing the desmear treatment, further comprising a step of forming an electroless plating layer on the protective layer and inside the via hole,
The step of peeling the protective layer is a step of peeling the protective layer on which the electroless plating layer is formed from the second laminate including the substrate, the wiring layer, and the insulating layer,
The step of forming the seed layer is a step of forming a seed layer on the insulating layer of the second stacked body and the electroless plating layer formed inside the via hole. The manufacturing method of the wiring board as described. 前記保護層及び前記絶縁層を切断する工程と、前記デスミア処理を行う工程との間に、さらに、前記保護層のうち、前記領域の外部に位置する部分を除去する工程を含む、請求項１又は２記載の配線基板の製造方法。   The method further includes a step of removing a portion of the protective layer located outside the region between the step of cutting the protective layer and the insulating layer and the step of performing the desmear treatment. Or the manufacturing method of the wiring board of 2. 前記製品として残す領域の輪郭は、切断するときの境界を表す輪郭である、請求項1乃至３のいずれか一項記載の配線基板の製造方法。   4. The method of manufacturing a wiring board according to claim 1, wherein an outline of an area to be left as a product is an outline representing a boundary when cutting. 5. 前記シード層を形成する工程は、スパッタ法によって前記シード層を形成する工程である、請求項１乃至４のいずれか一項記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 1, wherein the step of forming the seed layer is a step of forming the seed layer by a sputtering method. 前記超音波カッターによる切断加工は、前記保護層及び前記絶縁層の少なくとも一部に、前記超音波カッターの刃を斜めに入れることにより、前記一部を切断する工程である、請求項1乃至５のいずれか一項記載の配線基板の製造方法。   6. The cutting process by the ultrasonic cutter is a step of cutting the part by inserting a blade of the ultrasonic cutter obliquely into at least a part of the protective layer and the insulating layer. The manufacturing method of the wiring board as described in any one of these.
JP2015033031A 2014-05-21 2015-02-23 Wiring board manufacturing method Active JP6375243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015033031A JP6375243B2 (en) 2014-05-21 2015-02-23 Wiring board manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014105653 2014-05-21
JP2014105653 2014-05-21
JP2015033031A JP6375243B2 (en) 2014-05-21 2015-02-23 Wiring board manufacturing method

Publications (3)

Publication Number Publication Date
JP2016001718A JP2016001718A (en) 2016-01-07
JP2016001718A5 JP2016001718A5 (en) 2017-11-30
JP6375243B2 true JP6375243B2 (en) 2018-08-15

Family

ID=55077166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015033031A Active JP6375243B2 (en) 2014-05-21 2015-02-23 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP6375243B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842101A (en) * 2016-03-21 2016-08-10 深圳崇达多层线路板有限公司 Jig and method for testing pitting rate of copper plating line plate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055618A (en) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd Process for producing multilayer printed wiring board
JP5322531B2 (en) * 2008-05-27 2013-10-23 新光電気工業株式会社 Wiring board manufacturing method
JP5282487B2 (en) * 2008-08-28 2013-09-04 住友ベークライト株式会社 Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and semiconductor device
JP2013247326A (en) * 2012-05-29 2013-12-09 Toppan Printing Co Ltd Lamination device and method of forming insulation layer

Also Published As

Publication number Publication date
JP2016001718A (en) 2016-01-07

Similar Documents

Publication Publication Date Title
JP6427817B2 (en) Printed circuit board and manufacturing method thereof
US9955591B2 (en) Circuit substrate and method for manufacturing the same
KR101506785B1 (en) Printed Circuit Board
JP6208449B2 (en) Manufacturing method of multilayer wiring board
TWI520667B (en) Wiring substrate and manufacturing method thereof
JP2014116548A (en) Multilayer wiring board and manufacturing method therefor
KR20160016215A (en) Printed circuit board and Method of the same
US20190215958A1 (en) Printed wiring board and method for manufacturing the same
JP2016201424A (en) Printed wiring board and method for manufacturing the same
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
JP6375243B2 (en) Wiring board manufacturing method
KR102268388B1 (en) Printed circuit board and manufacturing method thereof
US20160295692A1 (en) Printed wiring board and method for manufacturing the same
JP5233929B2 (en) Method for manufacturing printed wiring board
CN112514544B (en) Printed wiring board and method for manufacturing printed wiring board
KR20130039749A (en) Method for manufacturing copper clad film for ccl
TWI643538B (en) Multilayer printed circuit board with thickness difference structure and method for manufacturing same
JP6319447B2 (en) Resin multilayer board
JP2006156502A (en) Rigid flexible printed wiring board and its manufacturing method
KR102149797B1 (en) Substrate and manufacturing method thereof
JP6112658B2 (en) Circuit board characterized by a structure with thick copper on the hole and method for manufacturing the same
JP4830884B2 (en) Semiconductor device
JP2017147362A (en) Method for manufacturing printed-wiring board
JP2016213422A (en) Printed wiring board and manufacturing method of the same
JP2015222776A (en) Printed wiring board, printed wiring board manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6375243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150