JP6371894B2

JP6371894B2 - High efficiency back electrode type solar cell, solar cell module, and solar power generation system

Info

Publication number: JP6371894B2
Application number: JP2017175488A
Authority: JP
Inventors: 怜三田; 洋橋上; 渡部　武紀; 武紀渡部; 大塚　寛之; 寛之大塚
Original assignee: Shin Etsu Chemical Co Ltd
Current assignee: Shin Etsu Chemical Co Ltd
Priority date: 2017-09-13
Filing date: 2017-09-13
Publication date: 2018-08-08
Anticipated expiration: 2036-12-13
Also published as: JP2018098486A

Description

本発明は、変換効率がよい高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システムに関する。 The present invention relates to a high-efficiency back electrode type solar cell, a solar cell module, and a solar power generation system with good conversion efficiency.

一般に太陽電池セルは、大きさが１００〜１５０ｍｍ角、厚みが０．１〜０．３ｍｍの板状の多結晶シリコンや単結晶シリコン等からなり、ボロン等のｐ型不純物がドープされたｐ型の半導体基板を主材としている。この太陽電池セルにおいては、太陽光を受ける受光面にｎ型拡散層（エミッタ層）と反射防止膜が形成されるとともに、電極がエミッタ層に接するように反射防止膜を貫通して形成される。 Generally, a solar cell is made of a plate-like polycrystalline silicon or single crystal silicon having a size of 100 to 150 mm square and a thickness of 0.1 to 0.3 mm, and is doped with a p-type impurity such as boron. The main material is a semiconductor substrate. In this solar cell, an n-type diffusion layer (emitter layer) and an antireflection film are formed on a light receiving surface that receives sunlight, and the electrode is formed so as to penetrate the antireflection film so as to be in contact with the emitter layer. .

太陽電池セルにおいて、電極は光電変換により得られた電流の取り出しのために必要不可欠であるが、受光面の電極が形成された部位には当該電極による遮蔽によって太陽光が入射しないため、電極面積が大きいほど変換効率が低下し電流が減少する。受光面に設けられた電極によるこのような電流の損失をシャドウロスという。 In solar cells, the electrode is indispensable for taking out the current obtained by photoelectric conversion, but sunlight is not incident on the part where the electrode of the light receiving surface is formed by shielding with the electrode, so the electrode area The larger the value, the lower the conversion efficiency and the current decreases. Such a loss of current due to the electrodes provided on the light receiving surface is called shadow loss.

これに対し、裏面電極型太陽電池セルは、受光面に電極が無いためシャドウロスがなく、反射防止膜で抑えきれなかったわずかな反射光を除けば、入射する太陽光をほぼ１００％取り込むことができる。そのため、原理的には高い変換効率の実現が期待できる。 On the other hand, the back electrode type solar cell does not have an electrode on the light receiving surface, so there is no shadow loss, and almost 100% of incident sunlight is taken in except for the slight reflected light that cannot be suppressed by the antireflection film. Can do. Therefore, in principle, high conversion efficiency can be expected.

一般に裏面電極型太陽電池セル１００は、図１に示すような断面構造を有する。裏面電極型太陽電池セル１００は、半導体基板１０１、エミッタ層１０４、ＢＳＦ(Back Surface Field)層１０６、反射防止膜兼パッシベーション膜１０７及び１０８、並びに電極１０９及び１１０を備える。 Generally, the back electrode type solar cell 100 has a cross-sectional structure as shown in FIG. The back electrode type solar cell 100 includes a semiconductor substrate 101, an emitter layer 104, a BSF (Back Surface Field) layer 106, an antireflection film / passivation film 107 and 108, and electrodes 109 and 110.

半導体基板１０１は裏面電極型太陽電池セル１００の主材であり、単結晶シリコンや多結晶シリコン等からなる。ｐ型、ｎ型のいずれでもよいが、リンなどのｎ型不純物がドープされたｎ型シリコン基板が用いられることが多い。以下、ｎ型シリコン基板を用いた場合を例にとって説明する。半導体基板１０１は、大きさが１００〜１５０ｍｍ角で、厚みが０．１〜０．３ｍｍの板状のものが好適であり、一方の主表面が受光面、他方の主表面が非受光面（裏面）として用いられる。 The semiconductor substrate 101 is a main material of the back electrode type solar cell 100 and is made of single crystal silicon, polycrystalline silicon, or the like. Either p-type or n-type may be used, but an n-type silicon substrate doped with an n-type impurity such as phosphorus is often used. Hereinafter, a case where an n-type silicon substrate is used will be described as an example. The semiconductor substrate 101 is preferably a plate having a size of 100 to 150 mm square and a thickness of 0.1 to 0.3 mm. One main surface is a light receiving surface and the other main surface is a non-light receiving surface ( Used as back side).

受光面には、光閉じ込めのための凹凸構造を形成する。凹凸構造は、半導体基板１０１を酸性又はアルカリ性の溶液に一定時間浸漬させることで得られる。一般にこの凹凸構造はテクスチャと呼ばれる。 An uneven structure for light confinement is formed on the light receiving surface. The uneven structure can be obtained by immersing the semiconductor substrate 101 in an acidic or alkaline solution for a certain period of time. Generally, this uneven structure is called a texture.

裏面には、ボロンなどのｐ型不純物がドープされたｐ型拡散層であるエミッタ層１０４と、リンなどのｎ型不純物がドープされたｎ型拡散層であるＢＳＦ層１０６をそれぞれ形成する。エミッタ層１０４とＢＳＦ層１０６はどちらを先に形成してもよい。エミッタ層１０４を先に形成する場合には、例えば、次のように形成する。 On the back surface, an emitter layer 104 which is a p-type diffusion layer doped with a p-type impurity such as boron and a BSF layer 106 which is an n-type diffusion layer doped with an n-type impurity such as phosphorus are formed. Either the emitter layer 104 or the BSF layer 106 may be formed first. When the emitter layer 104 is formed first, for example, it is formed as follows.

まず、酸化シリコン膜などの保護膜１０２を、半導体基板１０１の全面に形成する。具体的には、例えば酸素雰囲気下の８００〜１１００℃の高温中に半導体基板１０１を設置する熱酸化法により、３０〜３００ｎｍ程度の厚さの酸化シリコン膜を形成する。続いて、半導体基板１０１の裏面のエミッタ層１０４を形成する領域以外の領域を覆う保護膜１０２の部分に、レジストペーストをスクリーン印刷で塗布し硬化させる。続いて、フッ酸水溶液に浸漬させてエミッタ層１０４を形成する領域を覆う保護膜１０２を除去し、更にアセトン等に浸漬してレジストペースト１０３を除去する。続いて、保護膜１０２が除去された領域に、例えば熱拡散法によりｐ型不純物元素を拡散させて、ｐ型拡散層であるエミッタ層１０４とガラス層１０５を形成する。具体的には、例えばこの半導体基板１０１をＢＢｒ_３を含む８００〜１１００℃の高温ガス中に設置することにより、保護膜１０２が形成されていない箇所にボロンを拡散させ、シート抵抗が２０〜３００Ω／□ 程度のエミッタ層１０４とガラス層１０５を形成する。続いて、残りの保護膜１０２とガラス層１０５を、例えば希釈したフッ酸溶液などの薬品に浸漬することにより除去し、純水で洗浄する。これにより、半導体基板１０１の裏面の所望の箇所に、ｐ型不純物が拡散されたエミッタ層１０４が形成される。 First, a protective film 102 such as a silicon oxide film is formed on the entire surface of the semiconductor substrate 101. Specifically, for example, a silicon oxide film having a thickness of about 30 to 300 nm is formed by a thermal oxidation method in which the semiconductor substrate 101 is placed in a high temperature of 800 to 1100 ° C. in an oxygen atmosphere. Subsequently, a resist paste is applied by screen printing to the portion of the protective film 102 covering the region other than the region where the emitter layer 104 is formed on the back surface of the semiconductor substrate 101, and cured. Subsequently, the protective film 102 covering the region where the emitter layer 104 is formed is removed by immersion in a hydrofluoric acid aqueous solution, and further the resist paste 103 is removed by immersion in acetone or the like. Subsequently, a p-type impurity element is diffused in the region from which the protective film 102 has been removed, for example, by a thermal diffusion method, thereby forming an emitter layer 104 and a glass layer 105 which are p-type diffusion layers. Specifically, for example, by installing this semiconductor substrate 101 in a high-temperature gas at 800 to 1100 ° C. containing BBr ₃ , boron is diffused in a portion where the protective film 102 is not formed, and the sheet resistance is 20 to 300Ω. An emitter layer 104 and a glass layer 105 of about / □ are formed. Subsequently, the remaining protective film 102 and the glass layer 105 are removed by immersing them in a chemical such as a diluted hydrofluoric acid solution, and washed with pure water. Thereby, the emitter layer 104 in which the p-type impurity is diffused is formed at a desired location on the back surface of the semiconductor substrate 101.

続いて、半導体基板１０１の裏面のエミッタ層１０４が形成されていない部分に、エミッタ層１０４と概ね同様な手順でＢＳＦ層１０６を形成する。 Subsequently, a BSF layer 106 is formed on the back surface of the semiconductor substrate 101 where the emitter layer 104 is not formed by a procedure substantially similar to that for the emitter layer 104.

テクスチャが形成された受光面と、エミッタ層１０４及びＢＳＦ層１０６が形成された裏面には、更にＳｉＮ（窒化シリコン）などからなる反射防止膜兼パッシベーション膜１０７、１０８をそれぞれ形成する。 Antireflection films and passivation films 107 and 108 made of SiN (silicon nitride) are further formed on the light receiving surface on which the texture is formed and on the back surface on which the emitter layer 104 and the BSF layer 106 are formed.

そして、電極１０９をエミッタ層１０４に接続されるように、また、電極１１０をＢＳＦ層１０６に接続されるように、それぞれ形成する。これらの電極は、エッチングペーストなどでコンタクトが開口され、スパッタなどで形成される場合もあれば、スクリーン印刷法を用いて形成される場合もある。スクリーン印刷法を用いる場合、焼成後にエミッタ層１０４、ＢＳＦ層１０６にそれぞれ接続されるように、ガラスフリットなどを含んだ導電性銀ペーストを反射防止膜兼パッシベーション膜１０８の２箇所に印刷・乾燥する。これらの導電性銀ペーストを焼成することで、反射防止膜兼パッシベーション膜１０７、１０８を貫通して、エミッタ層１０４に接続される電極１０９と、ＢＳＦ層１０６に接続にされる電極１１０がそれぞれ形成される。電極１０９、１１０は、裏面電極型太陽電池セル１００で生じた光生成電流を外部へ取出すためのバスバー電極と、これらのバスバー電極に接続される集電用のフィンガー電極とから構成される（図示省略）。 Then, the electrode 109 is formed so as to be connected to the emitter layer 104, and the electrode 110 is formed so as to be connected to the BSF layer 106. These electrodes may be formed by sputtering or the like with a contact being opened with an etching paste or the like, or may be formed using a screen printing method. When the screen printing method is used, conductive silver paste containing glass frit or the like is printed and dried at two locations of the antireflection film / passivation film 108 so as to be connected to the emitter layer 104 and the BSF layer 106 after firing. . By baking these conductive silver pastes, an electrode 109 connected to the emitter layer 104 and an electrode 110 connected to the BSF layer 106 are formed through the antireflection film and passivation films 107 and 108, respectively. Is done. The electrodes 109 and 110 are constituted by bus bar electrodes for taking out the photogenerated current generated in the back electrode type solar cell 100 to the outside, and finger electrodes for current collection connected to these bus bar electrodes (illustrated). (Omitted).

図１に示す構造を持つ一般的な裏面電極型太陽電池セルにおいては、特にエミッタ層の不純物拡散プロファイルが太陽電池セルの変換効率を大きく左右する。例えば、エミッタ層への不純物の拡散量を少なくしてエミッタ層の逆方向飽和電流密度を低くすることで、太陽電池セルの開放電圧を高め、変換効率を良くすることができる。しかし、エミッタ層への不純物の拡散量を少なくすることで不純物の表面濃度が低くなってしまうと、一般に、エミッタ層に接続する電極との接触抵抗が高くなり、変換効率が悪くなる。そのため、変換効率を良くするには、エミッタ層への不純物の拡散量を少なく抑えつつ、不純物の表面濃度が高く、かつ、拡散深さが浅い拡散プロファイルにすることで、接触抵抗をなるべく小さくしつつ、逆飽和電流密度が高くなるのを可能な範囲で抑えるという方法を採るのが望ましいとされてきた。先に例示したエミッタ層の製造方法による場合、エミッタ層は不純物の表面濃度が高く、拡散深さが浅い拡散プロファイルで形成されることが多い。 In the general back electrode type solar cell having the structure shown in FIG. 1, the impurity diffusion profile of the emitter layer particularly affects the conversion efficiency of the solar cell. For example, by reducing the diffusion amount of impurities into the emitter layer and reducing the reverse saturation current density of the emitter layer, the open-circuit voltage of the solar cell can be increased and the conversion efficiency can be improved. However, if the surface concentration of impurities is lowered by reducing the amount of impurities diffused into the emitter layer, generally, the contact resistance with the electrode connected to the emitter layer is increased, resulting in poor conversion efficiency. Therefore, in order to improve the conversion efficiency, the contact resistance is reduced as much as possible by making the diffusion profile with a high impurity surface concentration and a shallow diffusion depth while suppressing the diffusion amount of the impurity into the emitter layer. On the other hand, it has been considered desirable to adopt a method of suppressing the reverse saturation current density from increasing as much as possible. In the emitter layer manufacturing method exemplified above, the emitter layer is often formed with a diffusion profile having a high impurity surface concentration and a shallow diffusion depth.

また、エミッタ層と電極との接触抵抗は、エミッタ層と電極との接触面積の大小によっても大きく左右されると言われている。受光面に電極を有する従来の太陽電池セルの場合、電極によるシャドウロスをできるだけ小さくするために、エミッタ層に接続するフィンガー電極を微細化して電極面積を最小化する必要があり、接触抵抗を十分に小さくすることが難しく、かつ、電極形成に高いコストがかかる。これに対し、裏面電極型太陽電池セルは、電極が非受光面に形成されるため、電極によるシャドウロスを考慮する必要がない。そのため、裏面電極型太陽電池セルの場合には、ある程度フィンガー電極の幅を太くして、エミッタ層と電極との接触面積を広くして接触抵抗を小さくしつつ、電極形成にかかるコストを抑えるために、横流れ抵抗が大きくなり過ぎない程度に断面積（接触面に直交する面の面積）が小さくなるよう薄く電極を形成することが望ましいとされてきた。先に例示したスクリーン印刷による電極の製造方法の場合、幅が太く、厚みが薄い電極が形成されることが多い。 Further, it is said that the contact resistance between the emitter layer and the electrode greatly depends on the contact area between the emitter layer and the electrode. In the case of a conventional solar cell having an electrode on the light receiving surface, in order to minimize the shadow loss due to the electrode, it is necessary to miniaturize the finger electrode connected to the emitter layer to minimize the electrode area, and the contact resistance is sufficient However, it is difficult to reduce the size of the electrode, and the electrode formation is expensive. On the other hand, in the back electrode type solar cell, since the electrode is formed on the non-light-receiving surface, it is not necessary to consider the shadow loss due to the electrode. Therefore, in the case of a back electrode type solar cell, in order to suppress the cost for electrode formation while increasing the width of the finger electrode to some extent and widening the contact area between the emitter layer and the electrode to reduce the contact resistance. In addition, it has been desirable to form a thin electrode so that the cross-sectional area (area of the surface orthogonal to the contact surface) is reduced to such an extent that the lateral flow resistance does not become too large. In the case of the electrode manufacturing method by screen printing exemplified above, an electrode having a large width and a small thickness is often formed.

しかし、表面濃度が高く、かつ、拡散深さが浅い拡散プロファイルで不純物を拡散するには、一般に高温で短時間の拡散熱処理を行う必要がある。この場合、特に大量生産時において、不純物の拡散ムラが生じやすいため、所定の拡散プロファイルで不純物を拡散させることが難しい。また、幅が太く、厚みが薄い電極は、偶発的にエミッタ層との接触抵抗の値が大きくなることがあり、歩留まりが悪くなるという問題が度々発生していた。 However, in order to diffuse impurities with a diffusion profile having a high surface concentration and a shallow diffusion depth, it is generally necessary to perform diffusion heat treatment at a high temperature for a short time. In this case, it is difficult to diffuse the impurities with a predetermined diffusion profile because uneven diffusion of impurities tends to occur particularly during mass production. In addition, the electrode having a large width and a small thickness often has a problem that the value of the contact resistance with the emitter layer may increase accidentally, resulting in poor yield.

このような問題の対策として、例えば、半導体基板に形成された拡散層の電極を形成する部分に、拡散源を含む膜を形成し、水蒸気雰囲気中で熱処理を行うことで、電極直下にのみ高濃度拡散層を形成する太陽電池セルの製造方法が特許文献１に開示されている。しかしこの方法では、拡散層形成のために熱処理を複数回行う必要があるため、コストが高くなる上に、重金属などのライフタイムキラーが半導体基板に拡散して、歩留まりの悪化を生じやすいという問題がある。 As a countermeasure against such a problem, for example, a film including a diffusion source is formed on a portion of the diffusion layer formed on the semiconductor substrate, and a heat treatment is performed in a water vapor atmosphere, so that a high temperature is provided only directly under the electrode. Patent Document 1 discloses a method for manufacturing a solar battery cell that forms a concentration diffusion layer. However, this method requires a plurality of heat treatments to form the diffusion layer, which increases the cost and causes a problem that the lifetime killer such as heavy metals diffuses into the semiconductor substrate and the yield tends to deteriorate. There is.

また、インクジェット印刷によって、ドーパント液を基板表面に塗布して拡散することで、均一な拡散を行う太陽電池セルの製造方法が特許文献２に開示されている。しかしこの方法の場合、インクジェット印刷はノズルやドーパント液の制御が困難であり、また拡散源形成と熱処理が別工程になるため、コストが高くなるという問題がある。 Further, Patent Document 2 discloses a method for manufacturing a solar battery cell that performs uniform diffusion by applying and diffusing a dopant liquid on a substrate surface by inkjet printing. However, in the case of this method, there are problems that inkjet printing is difficult to control the nozzle and the dopant liquid, and that the formation of the diffusion source and the heat treatment are separate processes, resulting in high costs.

また、導電性ペーストを、マスクを変えながら複数回スクリーン印刷することで、電極の抵抗を小さくする太陽電池セルの製造方法が特許文献３に開示されている。しかしこの方法では、電極のズレによる歩留まりの悪化や導電性ペーストの使用量の増大によるコストの増大が生じやすいという問題がある。 Further, Patent Document 3 discloses a method for manufacturing a photovoltaic cell in which the conductive paste is screen-printed a plurality of times while changing the mask to reduce the electrode resistance. However, this method has a problem that the yield tends to be deteriorated due to the displacement of the electrodes and the cost is increased due to an increase in the amount of the conductive paste used.

また、いわゆるグラビアロール印刷で電極を形成することで、精度よく電極を形成する太陽電池セルの製造方法が特許文献４に開示されている。しかしこの方法では、ロールやペーストの制御が困難であり、乾燥によるロールの詰まりや歩留まりの悪化が生じやすいという問題がある。 Further, Patent Document 4 discloses a method for manufacturing a solar cell in which electrodes are formed with high precision by forming electrodes by so-called gravure roll printing. However, in this method, it is difficult to control the roll and paste, and there is a problem that the roll is clogged and the yield is likely to deteriorate due to drying.

国際公開第２０１５／１５１２８８号International Publication No. 2015/151288 特開２００３−１６８８０７号公報JP 2003-168807 A 国際公開第２０１１／１１１１９２号International Publication No. 2011/111192 特開２０１１−０４９５１４号公報JP 2011-049514 A

本発明の目的は、逆方向飽和電流密度が小さく、かつ、エミッタ層と電極との接触抵抗が小さく、簡便な方法で安価に歩留まり高く製造可能な、変換効率がよい高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システムを提供することにある。 An object of the present invention is a high-efficiency back-electrode solar cell with high conversion efficiency, which has a low reverse saturation current density, a low contact resistance between an emitter layer and an electrode, and can be manufactured at a low yield with a simple method. The object is to provide a cell, a solar battery module, and a solar power generation system.

（１）本発明の高効率裏面電極型太陽電池セルは、第１導電型の半導体基板の非受光面である裏面に、第２導電型の不純物が拡散された不純物拡散層が形成され、不純物拡散層に接続される電極を備える高効率裏面電極型太陽電池セルであって、不純物拡散層の不純物の表面濃度が５×１０¹⁷ａｔｍｓ／ｃｍ³以上５×１０¹⁹ａｔｍｓ／ｃｍ³以下であり、不純物拡散層の不純物の拡散深さが、基板裏面の表面から１μｍ以上２．９μｍ以下であることを特徴とする。 (1) In the high efficiency back electrode type solar cell of the present invention, an impurity diffusion layer in which a second conductivity type impurity is diffused is formed on the back surface which is a non-light-receiving surface of a first conductivity type semiconductor substrate, A high-efficiency back electrode type solar cell including an electrode connected to a diffusion layer, wherein the impurity surface concentration of the impurity diffusion layer is 5 × 10 ¹⁷ atms / cm ³ or more and 5 × 10 ¹⁹ atms / cm ³ or less. The impurity diffusion depth of the impurity diffusion layer is not less than 1 μm and not more than 2.9 μm from the surface of the back surface of the substrate.

このように従来と比べて表面濃度が低く、拡散深さが深いエミッタ層を形成することで、逆方向飽和電流密度と接触抵抗を両方とも低くすることができ、簡便な方法で安価に高効率裏面電極型太陽電池セルを実現することができる。 In this way, by forming an emitter layer with a lower surface concentration and a deep diffusion depth compared to conventional ones, both the reverse saturation current density and the contact resistance can be reduced, and a simple method and high efficiency at low cost. A back electrode type solar cell can be realized.

（２）不純物拡散層のシート抵抗は、６０Ω／□以上１５０Ω／□以下とするとよい。 (2) The sheet resistance of the impurity diffusion layer is preferably 60Ω / □ or more and 150Ω / □ or less.

（３）不純物拡散層の不純物の濃度の最大値を７×１０¹⁷ａｔｍｓ／ｃｍ³以上７×１０¹⁹ａｔｍｓ／ｃｍ³以下とし、不純物拡散層の不純物の濃度が最大値となる位置を、基板裏面の表面から０．１μｍ以上１μｍ以下の深さとし、電極を少なくともガラスフリットと銀とアルミとを含む焼結体とし、電極の断面積を３５０μｍ²以上１０００μｍ²以下とするとともに、電極が不純物拡散層に部分的に貫入し、貫入の深さが基板裏面の表面から０．１μｍ以上１．９μｍ以下となるようにしてもよい。 (3) The maximum value of the impurity concentration of the impurity diffusion layer is set to 7 × 10 ¹⁷ atoms / cm ³ or more and 7 × 10 ¹⁹ atoms / cm ³ or less, and the position where the impurity concentration of the impurity diffusion layer becomes the maximum value is The depth is 0.1 μm or more and 1 μm or less from the back surface, the electrode is a sintered body containing at least glass frit, silver, and aluminum, the cross-sectional area of the electrode is 350 μm ² or more and 1000 μm ² or less, and the electrode diffuses impurities. The layer may partially penetrate, and the depth of penetration may be 0.1 μm or more and 1.9 μm or less from the front surface of the substrate.

これにより接触抵抗を小さく抑えて変換効率を高めることができるとともに、製造コストも抑えることができる。 As a result, the contact resistance can be reduced to increase the conversion efficiency, and the manufacturing cost can also be reduced.

（４）例えば、第１導電型をｎ型とし、第２導電型をｐ型とするとよい。 (4) For example, the first conductivity type may be n-type and the second conductivity type may be p-type.

（５）高効率裏面電極型太陽電池セルを複数電気的に接続して太陽電池モジュールを構成してもよい。 (5) A solar cell module may be configured by electrically connecting a plurality of highly efficient back electrode type solar cells.

（６）太陽電池モジュールを複数電気的に接続して太陽光発電システムを構成してもよい。 (6) A photovoltaic power generation system may be configured by electrically connecting a plurality of solar cell modules.

高効率裏面電極型太陽電池セルの構成の一例を示す図である。It is a figure which shows an example of a structure of a highly efficient back electrode type photovoltaic cell. 高効率裏面電極型太陽電池セルの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of a highly efficient back electrode type photovoltaic cell. 基板表面からの深さとその深さにおける不純物濃度との関係の一例を示すグラフである。It is a graph which shows an example of the relationship between the depth from a substrate surface, and the impurity concentration in the depth. 各サンプルの逆方向飽和電流密度を、表面濃度とシート抵抗のそれぞれに対してプロットしたグラフである。It is the graph which plotted the reverse direction saturation current density of each sample with respect to each of surface concentration and sheet resistance. 各サンプルの接触抵抗を、表面濃度とシート抵抗のそれぞれに対してプロットしたグラフである。It is the graph which plotted the contact resistance of each sample with respect to each of surface concentration and sheet resistance. 各サンプルの電極の断面積と接触抵抗との関係を示すグラフである。It is a graph which shows the relationship between the cross-sectional area of the electrode of each sample, and contact resistance. 本発明の高効率裏面電極型太陽電池セルを用いて構成された太陽電池モジュールの構成例を示す概略図である。It is the schematic which shows the structural example of the solar cell module comprised using the highly efficient back surface electrode type photovoltaic cell of this invention. 図７に示す太陽電池モジュールの裏面の構成例を示す概略図である。It is the schematic which shows the structural example of the back surface of the solar cell module shown in FIG. 図７に示す太陽電池モジュールの断面の構成例を示す概略図である。It is the schematic which shows the structural example of the cross section of the solar cell module shown in FIG. 図７に示す太陽電池モジュールを用いて構成された太陽光発電システムの構成例を示す概略図である。It is the schematic which shows the structural example of the solar energy power generation system comprised using the solar cell module shown in FIG.

以下、本発明の実施形態について説明する。背景技術の説明に用いた図も含め、各図面における共通の構成要素については同じ符号を付す。 Hereinafter, embodiments of the present invention will be described. Constituent elements in the drawings including the drawings used for the description of the background art are denoted by the same reference numerals.

本発明における高効率裏面電極型太陽電池セル２００は、図１に示した従来の裏面電極型太陽電池セル１００と同様な構造を有し、半導体基板１０１、エミッタ層１０４、ＢＳＦ層１０６、反射防止膜兼パッシベーション膜１０７及び１０８、並びに、電極１０９及び１１０を備える。半導体基板１０１は高効率裏面電極型太陽電池セル２００の主材であり、単結晶シリコンや多結晶シリコン等からなる。ｐ型とｎ型のいずれでもよいが、ここではリンなどの不純物を含み、比抵抗が０．１〜４．０Ω・ｃｍのｎ型シリコン基板の場合を例にとって説明する。半導体基板１０１は、大きさが１００〜１５０ｍｍ角で、厚みが０．０５〜０．３０ｍｍの板状のものが好適であり、一方の主表面が受光面、他方の主表面が非受光面（裏面）として用いられる。 A high-efficiency back electrode type solar cell 200 according to the present invention has the same structure as the conventional back electrode type solar cell 100 shown in FIG. 1, and includes a semiconductor substrate 101, an emitter layer 104, a BSF layer 106, an antireflection coating. Film / passivation films 107 and 108 and electrodes 109 and 110 are provided. The semiconductor substrate 101 is a main material of the high-efficiency back electrode type solar cell 200, and is made of single crystal silicon, polycrystalline silicon, or the like. Either p-type or n-type may be used, but here, an example of an n-type silicon substrate containing an impurity such as phosphorus and having a specific resistance of 0.1 to 4.0 Ω · cm will be described. The semiconductor substrate 101 is preferably a plate having a size of 100 to 150 mm square and a thickness of 0.05 to 0.30 mm. One main surface is a light receiving surface and the other main surface is a non-light receiving surface ( Used as back side).

＜製造手順＞
図２に本発明の高効率裏面電極型太陽電池セル２００の製造手順を示す。製造に先立ち、半導体基板１０１を酸性溶液などに浸漬してダメージエッチを行い、スライスなどによる表面のダメージを除去して、洗浄、乾燥する。 <Manufacturing procedure>
FIG. 2 shows a manufacturing procedure of the high-efficiency back electrode type solar cell 200 of the present invention. Prior to manufacturing, the semiconductor substrate 101 is immersed in an acid solution or the like to perform damage etching, and surface damage due to slicing or the like is removed, followed by washing and drying.

まず、ダメージエッチ後の半導体基板１０１の裏面にエミッタ層１０４を形成する（Ｓ１）。まず、酸化シリコン膜などの保護膜１０２を、半導体基板１０１の全面に形成する（Ｓ１−１）。例えば、酸素雰囲気下の８００〜１１００℃の高温中に半導体基板１０１を短時間設置する熱酸化法により、膜厚が３０〜３００ｎｍ程度の酸化シリコン膜を形成する。続いて、半導体基板１０１の裏面のエミッタ層１０４を形成する領域以外の領域を覆う保護膜１０２の部分に、レジストペーストをスクリーン印刷で塗布し硬化させる（Ｓ１−２）。続いて、フッ酸水溶液に浸漬させてエミッタ層１０４を形成する領域を覆う保護膜１０２を除去し（Ｓ１−３）、更にアセトン等に浸漬してレジストペースト１０３を除去する（Ｓ１−４）。続いて、保護膜１０２が除去された領域に、例えば熱拡散法によりｐ型不純物元素を拡散させて、ｐ型拡散層であるエミッタ層１０４とガラス層１０５を形成する（Ｓ１−５）。具体的には、例えばこの半導体基板１０１をＢＢｒ_３を含む８００〜１１００℃の高温ガス中に設置することにより、保護膜１０２が形成されていない領域にボロンを拡散させ、シート抵抗が２０〜３００Ω／□ 程度のエミッタ層１０４と、ガラス層１０５を形成する。続いて、残りの保護膜１０２とガラス層１０５を、例えば希釈したフッ酸溶液などの薬品に浸漬することにより除去し、純水で洗浄する（Ｓ１−６）。これにより、半導体基板１０１の裏面の所望の箇所に、ｐ型不純物が拡散されたエミッタ層１０４が形成される。 First, the emitter layer 104 is formed on the back surface of the semiconductor substrate 101 after the damage etching (S1). First, a protective film 102 such as a silicon oxide film is formed on the entire surface of the semiconductor substrate 101 (S1-1). For example, a silicon oxide film having a thickness of about 30 to 300 nm is formed by a thermal oxidation method in which the semiconductor substrate 101 is placed in a high temperature of 800 to 1100 ° C. in an oxygen atmosphere for a short time. Subsequently, a resist paste is applied by screen printing to a portion of the protective film 102 that covers a region other than the region where the emitter layer 104 is formed on the back surface of the semiconductor substrate 101, and is cured (S1-2). Subsequently, the protective film 102 that covers the region where the emitter layer 104 is to be formed is dipped in a hydrofluoric acid aqueous solution (S1-3), and further dipped in acetone or the like to remove the resist paste 103 (S1-4). Subsequently, a p-type impurity element is diffused in the region from which the protective film 102 has been removed, for example, by a thermal diffusion method, thereby forming an emitter layer 104 and a glass layer 105 which are p-type diffusion layers (S1-5). Specifically, for example, by placing this semiconductor substrate 101 in a high-temperature gas at 800 to 1100 ° C. containing BBr ₃ , boron is diffused in a region where the protective film 102 is not formed, and the sheet resistance is 20 to 300Ω. An emitter layer 104 and a glass layer 105 of about / □ are formed. Subsequently, the remaining protective film 102 and glass layer 105 are removed by immersing them in a chemical such as a diluted hydrofluoric acid solution, and washed with pure water (S1-6). Thereby, the emitter layer 104 in which the p-type impurity is diffused is formed at a desired location on the back surface of the semiconductor substrate 101.

次に、半導体基板１０１の裏面のエミッタ層１０４が形成されていない領域に、ＢＳＦ層１０６を形成する（Ｓ２）。まず、酸化シリコン膜などの保護膜１０２を、半導体基板１０１の全面に形成する（Ｓ２−１）。酸化シリコン膜は、例えば酸素雰囲気下の８００〜１１００℃の高温中に半導体基板１０１を設置する熱酸化法により形成する。このとき、高温中への設置時間をより長くすることで、酸化シリコン膜を形成すると同時に、エミッタ層１０４の形成時に半導体基板１０１の表面付近に拡散したボロンを、半導体基板１０１のより深くまで拡散させ、かつ、形成した酸化シリコン膜にも拡散させることができる。その結果、エミッタ層１０４を形成するボロンの表面濃度が低下し、それに伴いシート抵抗も変化する。この拡散深さ、表面濃度、及びシート抵抗は、熱酸化条件の変更により適宜調節することができる。 Next, a BSF layer 106 is formed in a region where the emitter layer 104 is not formed on the back surface of the semiconductor substrate 101 (S2). First, a protective film 102 such as a silicon oxide film is formed on the entire surface of the semiconductor substrate 101 (S2-1). The silicon oxide film is formed, for example, by a thermal oxidation method in which the semiconductor substrate 101 is placed at a high temperature of 800 to 1100 ° C. in an oxygen atmosphere. At this time, by increasing the installation time in high temperature, the silicon oxide film is formed, and at the same time, boron diffused near the surface of the semiconductor substrate 101 during the formation of the emitter layer 104 is diffused deeper into the semiconductor substrate 101. And can also be diffused into the formed silicon oxide film. As a result, the surface concentration of boron forming the emitter layer 104 decreases, and the sheet resistance changes accordingly. The diffusion depth, surface concentration, and sheet resistance can be appropriately adjusted by changing the thermal oxidation conditions.

続いて、半導体基板１０１の裏面のエミッタ層１０４が形成された領域を覆う保護膜１０２の部分に、レジストペーストをスクリーン印刷で塗布し硬化させる（Ｓ２−２）。続いて、フッ酸水溶液に浸漬させてエミッタ層１０４が形成されていない領域を覆う保護膜１０２を除去し（Ｓ２−３）、更にアセトン等に浸漬してレジストペースト１０３を除去する（Ｓ２−４）。続いて、保護膜１０２が除去された領域に、例えば熱拡散法によりｎ型不純物元素を拡散させて、ｎ型拡散層であるＢＳＦ層１０６とガラス層１０５を形成する（Ｓ２−５）。具体的には、例えばこの半導体基板１０１をＰＯＣｌ_３を含む８５０〜１１００℃の高温ガス中に設置することにより、保護膜１０２が形成されていない領域にリンを拡散させ、シート抵抗が３０〜３００Ω／□ 程度のＢＳＦ層１０６とガラス層１０５を形成する。続いて、残りの保護膜１０２とガラス層１０５を、例えば希釈したフッ酸溶液などの薬品に浸漬することにより除去し、純水で洗浄する（Ｓ２−６）。これにより、半導体基板１０１の裏面のエミッタ層１０４が形成されていない領域に、ｎ型不純物が拡散されたＢＳＦ層１０６が形成される。 Subsequently, a resist paste is applied by screen printing to the portion of the protective film 102 covering the region where the emitter layer 104 on the back surface of the semiconductor substrate 101 is formed (S2-2). Subsequently, the protective film 102 covering the region where the emitter layer 104 is not formed is removed by immersion in a hydrofluoric acid aqueous solution (S2-3), and further, the resist paste 103 is removed by immersion in acetone or the like (S2-4). ). Subsequently, the BSF layer 106 and the glass layer 105, which are n-type diffusion layers, are formed by diffusing an n-type impurity element in the region from which the protective film 102 has been removed, for example, by a thermal diffusion method (S2-5). Specifically, for example, by placing this semiconductor substrate 101 in a high temperature gas of 850 to 1100 ° C. containing POCl ₃ , phosphorus is diffused in a region where the protective film 102 is not formed, and the sheet resistance is 30 to 300Ω. A BSF layer 106 and a glass layer 105 of about / □ are formed. Subsequently, the remaining protective film 102 and glass layer 105 are removed by immersing them in a chemical such as a diluted hydrofluoric acid solution, and washed with pure water (S2-6). As a result, a BSF layer 106 in which n-type impurities are diffused is formed in a region where the emitter layer 104 is not formed on the back surface of the semiconductor substrate 101.

次に、半導体基板１０１の受光面にテクスチャと呼ばれる凹凸構造を形成する（Ｓ３）。テクスチャは、半導体基板１０１を酸性又はアルカリ性の溶液に一定時間浸漬することにより形成することができる。例えば、半導体基板１０１の裏面全面にレジストペーストをスクリーン印刷で塗布・硬化してから、水酸化カリウム水溶液などで化学エッチングして洗浄、乾燥することで形成する。テクスチャを形成することで、受光面から入射した光が半導体基板１０１内で多重反射して閉じ込められるため、実効的に反射率を低減し、変換効率が向上することができる。その後、アセトン等に浸漬することで半導体基板１０１の裏面全面に塗布されたレジストペーストを除去する。なお、テクスチャはエミッタ層１０４とＢＳＦ層１０６を形成する前に行ってもよい。また、半導体基板１０１の裏面にもテクスチャを形成して構わない。加えて、半導体基板１０１の受光面に更にＦＳＦ（Front Surface Field）層を形成しても構わない。 Next, an uneven structure called texture is formed on the light receiving surface of the semiconductor substrate 101 (S3). The texture can be formed by immersing the semiconductor substrate 101 in an acidic or alkaline solution for a certain time. For example, the resist paste is applied and cured on the entire back surface of the semiconductor substrate 101 by screen printing, and then chemically etched with a potassium hydroxide aqueous solution or the like, washed and dried. By forming the texture, light incident from the light receiving surface is confined by multiple reflection in the semiconductor substrate 101, so that the reflectance can be effectively reduced and the conversion efficiency can be improved. Thereafter, the resist paste applied to the entire back surface of the semiconductor substrate 101 is removed by dipping in acetone or the like. Note that the texture may be applied before the emitter layer 104 and the BSF layer 106 are formed. Also, a texture may be formed on the back surface of the semiconductor substrate 101. In addition, an FSF (Front Surface Field) layer may be further formed on the light receiving surface of the semiconductor substrate 101.

続いて、半導体基板１０１の両面に、ＳｉＮ（窒化シリコン）などからなる反射防止膜兼パッシベーション膜１０７、１０８をそれぞれ形成する（Ｓ４）。窒化シリコン膜の場合、例えばＳｉＨ_４とＮＨ_３との混合ガスをＮ_２で希釈し、グロー放電分解でプラズマ化させて堆積させるプラズマＣＶＤ法などにより形成する。形成に際しては、半導体基板１０１との屈折率差などを考慮して屈折率が１．８〜２．３程度になるように、また、厚みが５０〜１００ｎｍ程度になるように形成する。この膜は、半導体基板１０１の表面で光が反射するのを防止し、半導体基板１０１内に光を有効に取り込む機能を担うとともに、ｎ型拡散層に対してパッシベーション効果があるパッシベーション膜としても機能し、太陽電池セルの電気特性を向上させる効果を奏する。なお、反射防止膜兼パッシベーション膜１０７、１０８は、酸化シリコン、炭化シリコン、非晶質シリコン、酸化アルミニウム、酸化チタンなどの単層膜やこれらを組み合わせた積層膜であってもよい。また、半導体基板１０１の受光面と裏面とで異なる膜を使用してもよい。 Subsequently, anti-reflection films and passivation films 107 and 108 made of SiN (silicon nitride) or the like are formed on both surfaces of the semiconductor substrate 101 (S4). In the case of a silicon nitride film, for example, it is formed by a plasma CVD method or the like in which a mixed gas of SiH ₄ and NH ₃ is diluted with N ₂ and is plasmalized by glow discharge decomposition. In the formation, the refractive index is set to about 1.8 to 2.3 in consideration of the refractive index difference with the semiconductor substrate 101, and the thickness is set to about 50 to 100 nm. This film prevents the light from being reflected from the surface of the semiconductor substrate 101, and has a function of effectively taking the light into the semiconductor substrate 101, and also functions as a passivation film having a passivation effect on the n-type diffusion layer. In addition, there is an effect of improving the electrical characteristics of the solar battery cell. Note that the antireflection film / passivation films 107 and 108 may be a single-layer film such as silicon oxide, silicon carbide, amorphous silicon, aluminum oxide, or titanium oxide, or a laminated film combining these. Further, different films may be used for the light receiving surface and the back surface of the semiconductor substrate 101.

続いて、電極１０９、１１０を形成する（Ｓ５）。電極は、例えばエッチングペースト等で反射防止膜兼パッシベーション膜１０８に開口部を設けてスパッタにより形成してもよいし、スクリーン印刷法により形成してもよい。スクリーン印刷法による場合、まず、反射防止膜兼パッシベーション膜１０８の、エミッタ層１０４に接続される電極１０９を形成する部分とＢＳＦ層１０６に接続される電極１１０を形成する部分のそれぞれに、例えば銀粉末、ガラスフリット、アルミ粉末、及びワニスなどを含む導電性ペーストをスクリーン印刷し、乾燥させる。このとき、スクリーン印刷する際に使用するスクリーンマスクのメッシュの粗さ、乳剤厚、開口サイズなどを変更することで、電極の幅や断面積を適宜調節することができる。 Subsequently, electrodes 109 and 110 are formed (S5). The electrode may be formed by sputtering with an opening provided in the antireflection film / passivation film 108 with an etching paste or the like, or may be formed by screen printing. In the case of the screen printing method, first, for example, silver on each part of the antireflection film / passivation film 108 where the electrode 109 connected to the emitter layer 104 and the electrode 110 connected to the BSF layer 106 are formed. A conductive paste containing powder, glass frit, aluminum powder, varnish, and the like is screen-printed and dried. At this time, the width and cross-sectional area of the electrode can be adjusted as appropriate by changing the mesh roughness, emulsion thickness, opening size, etc. of the screen mask used for screen printing.

このように印刷した導電性ペーストを、５００℃〜９５０℃程度の温度で１〜６０秒程度焼成し、反射防止膜兼パッシベーション膜１０８を貫通させる（ファイヤースルー）。これにより、銀、ガラスフリット、及びアルミを含む焼結体がエミッタ層１０４又はＢＳＦ層１０６と導通して、電極１０９、１１０となる。なお、電極形成時の焼成は一度に行ってもよいし複数回に分けてもよい。また、エミッタ層１０４上に適用する導電性ペーストとＢＳＦ層１０６上に適用する導電性ペーストは、異なるものであってもよい。 The conductive paste printed in this manner is baked at a temperature of about 500 ° C. to 950 ° C. for about 1 to 60 seconds to penetrate the antireflection film / passivation film 108 (fire through). As a result, the sintered body containing silver, glass frit, and aluminum is electrically connected to the emitter layer 104 or the BSF layer 106 and becomes the electrodes 109 and 110. Note that the firing at the time of electrode formation may be performed at once or may be divided into a plurality of times. The conductive paste applied on the emitter layer 104 and the conductive paste applied on the BSF layer 106 may be different.

＜課題解決手段の検討＞
上記の製造方法により、エミッタ層の逆方向飽和電流密度測定用のサンプルを熱酸化条件を変えながら複数作製した。なお、逆方向飽和電流密度の測定には電極は不要であるため、電極は形成していない。作製に用いたｎ型半導体基板の比抵抗は１Ω・ｃｍ、リンのドーピング濃度は約５×１０¹⁵ａｔｏｍｓ／ｃｍ³であり、反射防止膜兼パッシベーション膜はＳｉＨ_４、ＮＨ_３、及びＮ_２を用いたプラズマＣＶＤ法により形成した厚さ１００ｎｍの窒化シリコン膜である。 <Examination of problem solving means>
By the manufacturing method described above, a plurality of samples for measuring the reverse saturation current density of the emitter layer were produced while changing the thermal oxidation conditions. In addition, since an electrode is unnecessary for the measurement of reverse direction saturation current density, the electrode is not formed. The specific resistance of the n-type semiconductor substrate used for fabrication is 1 Ω · cm, the doping concentration of phosphorus is about 5 × 10 ¹⁵ atoms / cm ³ , and the anti-reflection film and passivation film are made of SiH ₄ , NH ₃ , and N ₂ . It is a silicon nitride film with a thickness of 100 nm formed by the plasma CVD method used.

各サンプルについて、エミッタ層へのボロンの拡散プロファイルをＳＩＭＳで測定した（使用装置ＣＡＭＥＣＡ社製ｉｍｓ−４ｆ、１次イオンＯ_２ ^＋、１次イオンエネルギー１０．５ｋｅＶ、走査領域２００×２００μｍ、検出領域１０４μｍφ、２次イオン極性Ｐｏｓｉｔｉｖｅ）。図３は、或るサンプルの測定結果として得られた、基板表面からの深さとその深さにおける不純物であるボロンの濃度との関係を示したグラフである。図３からわかるように、最表面付近の深さ０〜０．０２μｍ近辺で突然極端な濃度の変動が認められる。この濃度変動は基板表面の異物や凹凸などの影響による測定値のバラつきと考えられ、誤差が多く含まれる。そこで以下では、表面濃度を０．０３μｍ近辺の濃度と定義する。このように定義したとき、作製した各サンプルの表面濃度は、１×１０¹⁷〜１×１０²⁰ａｔｏｍｓ／ｃｍ^３であった。また、拡散深さについては以下、ＳＩＭＳ測定により得られた拡散されたボロンの濃度が、ｎ型半導体基板へのリンのドーピング濃度と等しくなった深さと定義する。このように定義したとき、作製した各サンプルの拡散深さは、０．７〜３．５μｍであった。 For each sample, the diffusion profile of boron into the emitter layer was measured by SIMS (ims-4f, primary ion O ₂ ⁺ , primary ion energy 10.5 keV manufactured by CAMECA, used area, scanning area 200 × 200 μm, detection area) 104 μmφ, secondary ion polarity (Positive). FIG. 3 is a graph showing the relationship between the depth from the substrate surface and the concentration of boron, which is an impurity at that depth, obtained as a measurement result of a certain sample. As can be seen from FIG. 3, extreme density fluctuations are suddenly observed at a depth of 0 to 0.02 μm near the outermost surface. This density variation is considered to be a variation in the measured value due to the influence of foreign matter or unevenness on the substrate surface, and contains many errors. Therefore, in the following, the surface concentration is defined as a concentration around 0.03 μm. When defined in this way, the surface concentration of each sample produced was 1 × 10 ¹⁷ to 1 × 10 ²⁰ atoms / cm ³ . The diffusion depth is defined as a depth at which the diffused boron concentration obtained by SIMS measurement is equal to the phosphorus doping concentration to the n-type semiconductor substrate. When defined in this way, the diffusion depth of each produced sample was 0.7 to 3.5 μm.

拡散プロファイルの測定後、逆方向飽和電流密度測定用の各サンプルの逆方向飽和電流密度をＱＳＳＰＣ法で測定した（使用装置ＳｉｎｔｏｎＣｏｎｓｕｌｔｉｎｇ社製ＷＣＴ−１００）。ＱＳＳＰＣ測定で得られた各サンプルの逆方向飽和電流密度を、表面濃度とシート抵抗のそれぞれに対してプロットしたグラフを図４に示す。図４(a)は表面濃度に対してプロットしたグラフであり、図４(b)はシート抵抗に対してプロットしたグラフである。図４から、逆方向飽和電流密度は表面濃度が低くなるにつれ低くなる傾向が認められる一方、シート抵抗とは相関がないことがわかる。すなわち、表面濃度を低くすることで開放電圧を高くし、これにより、変換効率を高めることができるといえる。 After measurement of the diffusion profile, the reverse saturation current density of each sample for measuring the reverse saturation current density was measured by the QSSPC method (WCT-100 manufactured by Sinton Consulting Co., Ltd.). FIG. 4 shows a graph in which the reverse saturation current density of each sample obtained by the QSSPC measurement is plotted with respect to the surface concentration and the sheet resistance. 4A is a graph plotted against the surface concentration, and FIG. 4B is a graph plotted against the sheet resistance. FIG. 4 shows that the reverse saturation current density tends to decrease as the surface concentration decreases, but has no correlation with the sheet resistance. That is, it can be said that the open circuit voltage can be increased by lowering the surface concentration, thereby improving the conversion efficiency.

次に、逆方向飽和電流密度測定用の各サンプルに、導電性ペーストをＴＬＭ法に基づいたパターンで塗布し、８００℃で１０秒間焼成して、接触抵抗測定用のサンプルを複数作製した。ＴＬＭ法は、コンタクト面に垂直に入った電流がデバイス表面で折れて水平方向に流れる態様のコンタクトの接触抵抗を精度良く測定する方法として広く用いられている。ＴＬＭ法で測定した各サンプルの接触抵抗を、シート抵抗と表面濃度のそれぞれに対してプロットしたグラフを図５に示す。図５から接触抵抗は、シート抵抗とは正の相関が認められる一方、表面濃度とは相関がないことがわかる。 Next, a conductive paste was applied to each sample for measuring the reverse saturation current density in a pattern based on the TLM method, and baked at 800 ° C. for 10 seconds to prepare a plurality of samples for contact resistance measurement. The TLM method is widely used as a method for accurately measuring the contact resistance of a contact in such a manner that a current that enters the contact surface perpendicularly breaks at the device surface and flows in the horizontal direction. FIG. 5 shows a graph in which the contact resistance of each sample measured by the TLM method is plotted with respect to the sheet resistance and the surface concentration. FIG. 5 shows that the contact resistance has a positive correlation with the sheet resistance, but has no correlation with the surface concentration.

以上より、逆方向飽和電流密度と接触抵抗が両方とも低いエミッタ層を実現するには、表面濃度が低く、シート抵抗が低いエミッタ層を形成すればよい。この条件は、表面濃度が低く、拡散深さが深いエミッタ層を形成することで容易に満たすことができる。これは、一般に表面濃度を低くするとシート抵抗は上昇するが、拡散深さを深くすることでその上昇を抑制することができるためである。 From the above, in order to realize an emitter layer having a low reverse saturation current density and a low contact resistance, an emitter layer having a low surface concentration and a low sheet resistance may be formed. This condition can be easily satisfied by forming an emitter layer having a low surface concentration and a large diffusion depth. This is because the sheet resistance generally increases when the surface concentration is lowered, but the increase can be suppressed by increasing the diffusion depth.

次に、接触抵抗測定用サンプルのうち、シート抵抗が７０Ω／□のものについて、エミッタ層と接触するフィンガー電極を、幅を一定値（６０μｍ）としつつ、断面積を変更したものを形成し、接触抵抗を測定した。この際、電極の断面積はキーエンス社製のレーザー顕微鏡ＶＫ−８５００を用いて測定し、接触抵抗はＴＬＭ法を用いて測定した。断面積の変更は、スクリーン印刷用版の紗厚と乳剤厚を変更することにより行った。こうして測定した電極の接触抵抗を、断面積に対してプロットした（図６）。図６から、電極の接触面積が一定でも、断面積が小さくなると接触抵抗が大きくなり、変換効率が悪くなることがわかる。そのため、電極の断面積はコストが許す範囲で大きくするのが望ましいといえる。 Next, among the contact resistance measurement samples, for the sheet resistance of 70 Ω / □, the finger electrode in contact with the emitter layer is formed with a constant width (60 μm) and the cross-sectional area changed, Contact resistance was measured. At this time, the cross-sectional area of the electrode was measured using a laser microscope VK-8500 manufactured by Keyence Corporation, and the contact resistance was measured using the TLM method. The cross-sectional area was changed by changing the thickness of the screen printing plate and the emulsion thickness. The contact resistance of the electrode thus measured was plotted against the cross-sectional area (FIG. 6). FIG. 6 shows that even if the electrode contact area is constant, the contact resistance increases and the conversion efficiency deteriorates when the cross-sectional area decreases. Therefore, it can be said that it is desirable to increase the cross-sectional area of the electrode as long as the cost permits.

電極の断面積が大きい方が、接触抵抗が小さくなる理由のひとつとして、以下の事情が挙げられる。 One of the reasons why the contact resistance is smaller when the electrode cross-sectional area is larger is as follows.

導電性ペーストを焼成して電極を形成した際、最大で約２μｍ程度の深さまで電極が基板に貫入している箇所が認められた。ここで、貫入深さは、電極をフッ酸浸漬及び硝酸浸漬によって基板から除去し、基板についた除去跡をＳＥＭで観察して測定した。複数のサンプルについて、電極の貫入深さと接触抵抗との関係を確認したところ、エミッタ層との接触抵抗の高い電極は、貫入して接続している箇所がほとんど無く、稀にあっても貫入が浅いが、エミッタ層との接触抵抗の低い電極は、貫入して接続している箇所が多く、貫入が深いことがわかった。つまり、電極が深く貫入しているほど接触抵抗が低くなると考えられ、このことから、接触抵抗は表面のドーパント濃度だけではなく深さ方向のドーパント濃度変化にも依存していると考えられる。具体的には、不純物が濃度高く拡散されている範囲を概ね網羅する深さまで電極が貫入していることで、接触抵抗をより低減できると考えられる。 When the electrode was formed by firing the conductive paste, a portion where the electrode penetrated into the substrate to a depth of about 2 μm at maximum was observed. Here, the penetration depth was measured by removing the electrode from the substrate by immersion in hydrofluoric acid and nitric acid, and observing the removal trace on the substrate with an SEM. The relationship between electrode penetration depth and contact resistance was confirmed for multiple samples. As a result, electrodes with high contact resistance with the emitter layer had almost no penetration and connection, and in rare cases, penetration occurred. Although it was shallow, the electrode with low contact resistance with the emitter layer was found to be deeply penetrated by many penetrations and connections. In other words, it is considered that the deeper the electrode penetrates, the lower the contact resistance. From this, it is considered that the contact resistance depends not only on the surface dopant concentration but also on the change in the dopant concentration in the depth direction. Specifically, it is considered that the contact resistance can be further reduced by the electrode penetrating to a depth that almost covers the range in which the impurity is diffused at a high concentration.

ただし、このとき電極の断面積が小さいと、電極を構成するガラスフリットやアルミなどのエミッタ層との導通に資する物質の絶対量が不足して、接触抵抗が大きくなってしまう。そのため、接触抵抗が大きくなることを回避し、安定した歩留まりを得るためには、電極をエミッタ層にある程度貫入させるとともに、断面積をコストが許す範囲で大きくするのが望ましいといえる。 However, if the cross-sectional area of the electrode is small at this time, the absolute amount of a substance that contributes to conduction with the emitter layer such as glass frit and aluminum constituting the electrode is insufficient, and the contact resistance increases. Therefore, in order to avoid an increase in contact resistance and to obtain a stable yield, it can be said that it is desirable to penetrate the electrode into the emitter layer to some extent, and to increase the cross-sectional area within the cost.

上記の検討により特定した課題解決手段の正当性を、不純物拡散プロファイルや電極の形状を相違させて製造した複数の製品を用いて検証した。各製品の製造方法及び検証結果を以下に示す。 The validity of the problem solving means identified by the above examination was verified using a plurality of products manufactured with different impurity diffusion profiles and electrode shapes. The manufacturing method and verification results of each product are shown below.

＜第１共通工程＞
リンがドープされ、厚さ０．２ｍｍにスライスして作製された、比抵抗が約１Ω・ｃｍでドーピング濃度が約５×１０¹⁵ａｔｍｓ／ｃｍ³のｎ型の単結晶シリコンからなるｎ型シリコン基板を用意し、外径加工を行って一辺１５ｃｍの正方形の板状とした。そして、この基板をフッ硝酸溶液中に１５秒間浸漬させてダメージエッチした後、純水で洗浄して乾燥させた。 <First common process>
N-type silicon made of n-type single crystal silicon doped with phosphorus and sliced to a thickness of 0.2 mm and having a specific resistance of about 1 Ω · cm and a doping concentration of about 5 × 10 ¹⁵ atms / cm ³ A substrate was prepared, and outer diameter processing was performed to form a square plate with a side of 15 cm. The substrate was immersed in a fluorinated nitric acid solution for 15 seconds for damage etching, and then washed with pure water and dried.

ダメージエッチ後のｎ型シリコン基板を、酸素雰囲気中において、１０００℃の温度で４５分間の条件で熱酸化することにより、基板の両面に酸化シリコン膜を厚さ５０ｎｍで形成した。そして、基板の裏面に形成された酸化シリコン膜の、ＢＳＦ層形成予定箇所の上に、レジストペーストをスクリーン印刷して、１００℃の温度で加熱して乾燥させた。ここで、エミッタ層は幅８００μｍ、ＢＳＦ層は幅２００μｍで、エミッタ層とＢＳＦ層が交互に形成される、Interdigitated Back Contactセルの構造になるようなパターンでスクリーン印刷用版を形成した。レジストペーストとしては、ＬＥＫＴＲＡＣＨＥＭ社製１８５ペーストを用いた。その基板を２％フッ酸水溶液に浸漬させることで、ＢＳＦ層形成予定箇所の上を残して、酸化シリコン膜を部分的に除去してから、アセトンに浸漬させて、レジストペーストを除去した後、純水で洗浄し、乾燥させた。次に、基板の裏面に対して、ＢＢｒ_３ガス雰囲気中において、９００℃の温度で２０分間の条件で熱拡散処理を行うことにより、基板の裏面にエミッタ層であるｐ型拡散層とガラス層を形成した。形成したｐ型拡散層のシート抵抗は約７０Ω／□、拡散深さは０．５μｍであった。その後、この基板を、２５％のフッ酸水溶液に浸漬した後、純水で洗浄し、乾燥させることで、酸化シリコン膜とガラス層を除去した。 A silicon oxide film having a thickness of 50 nm was formed on both surfaces of the substrate by thermally oxidizing the damaged n-type silicon substrate in an oxygen atmosphere at a temperature of 1000 ° C. for 45 minutes. Then, a resist paste was screen-printed on the BSF layer formation planned portion of the silicon oxide film formed on the back surface of the substrate, and dried by heating at a temperature of 100 ° C. Here, the screen printing plate was formed in such a pattern as to form an interdigitated back contact cell in which the emitter layer was 800 μm wide, the BSF layer was 200 μm wide, and the emitter layer and the BSF layer were alternately formed. As the resist paste, 185 paste manufactured by LEKTRACHEM was used. By immersing the substrate in a 2% hydrofluoric acid aqueous solution, the silicon oxide film is partially removed, leaving the portion where the BSF layer is to be formed, and then immersed in acetone to remove the resist paste. Washed with pure water and dried. Next, a thermal diffusion treatment is performed on the back surface of the substrate in a BBr ₃ gas atmosphere at a temperature of 900 ° C. for 20 minutes, whereby a p-type diffusion layer and a glass layer, which are emitter layers, are formed on the back surface of the substrate. Formed. The formed p-type diffusion layer had a sheet resistance of about 70Ω / □ and a diffusion depth of 0.5 μm. Thereafter, the substrate was immersed in a 25% hydrofluoric acid aqueous solution, washed with pure water, and dried to remove the silicon oxide film and the glass layer.

＜比較例１＞
比較例１は、上記のようにエミッタ層を形成した後に行う保護膜（酸化シリコン膜）の形成工程で行う熱酸化の時間が短い（４５分間）、従来製品の製造方法を採用する場合である。具体的には次の工程を実施した上で、後述の第２、第３共通工程を実施して裏面電極型太陽電池セルを製造する。 <Comparative Example 1>
Comparative Example 1 is a case in which the manufacturing method of the conventional product is employed because the thermal oxidation time performed in the protective film (silicon oxide film) forming process performed after forming the emitter layer as described above is short (45 minutes). . Specifically, after performing the following steps, the second and third common steps described later are performed to manufacture a back electrode type solar cell.

上記のようにエミッタ層が形成された基板を、酸素雰囲気中において、１０００℃の温度で４５分間の条件で熱酸化することにより、基板の両面に酸化シリコン膜を厚さ５０ｎｍで形成した。このときの熱処理により、エミッタ層に拡散されていたボロンが再拡散した。再拡散後のエミッタ層のボロンの拡散プロファイルをＳＩＭＳで測定した（使用装置ＣＡＭＥＣＡ社製ｉｍｓ−４ｆ、１次イオンＯ_２ ^＋、１次イオンエネルギー１０．５ｋｅＶ、走査領域２００×２００μｍ、検出領域１０４μｍφ、２次イオン極性Ｐｏｓｉｔｉｖｅ）。その結果、表面濃度は１．０×１０²⁰ａｔｍｓ／ｃｍ³、最大濃度は１．４×１０²⁰ａｔｍｓ／ｃｍ³、最大濃度となる深さは０．０７μｍ、拡散深さは０．５μｍとなった。また、エミッタ層のシート抵抗は約５０Ω／□となった。 A silicon oxide film having a thickness of 50 nm was formed on both surfaces of the substrate by thermally oxidizing the substrate on which the emitter layer was formed as described above in an oxygen atmosphere at a temperature of 1000 ° C. for 45 minutes. By the heat treatment at this time, boron diffused in the emitter layer was re-diffused. The boron diffusion profile of the emitter layer after re-diffusion was measured by SIMS (ims-4f manufactured by CAMCA, primary ion O ₂ ⁺ , primary ion energy 10.5 keV, scanning area 200 × 200 μm, detection area 104 μmφ) Secondary ion polarity (Positive). As a result, the surface concentration is 1.0 × 10 ²⁰ atms / cm ³ , the maximum concentration is 1.4 × 10 ²⁰ atms / cm ³ , the maximum concentration depth is 0.07 μm, and the diffusion depth is 0.5 μm. became. The sheet resistance of the emitter layer was about 50Ω / □.

＜実施例１＞
実施例１は、比較例１で熱酸化時間を９０分間に延長した場合である。 <Example 1>
In Example 1, the thermal oxidation time was extended to 90 minutes in Comparative Example 1.

上記のようにエミッタ層が形成された基板を、酸素雰囲気中において、１０００℃の温度で９０分間の条件で熱酸化することにより、基板の両面に酸化シリコン膜を厚さ８０ｎｍで形成した。このときの熱処理により、エミッタ層に拡散されていたボロンが再拡散した。再拡散後のエミッタ層のボロンの拡散プロファイルをＳＩＭＳで測定したところ、表面濃度は５．０×１０¹⁹ａｔｍｓ／ｃｍ³、最大濃度は７×１０¹⁹ａｔｍｓ／ｃｍ³、最大濃度となる深さは０．１μｍ、拡散深さは１．０μｍとなった。また、エミッタ層のシート抵抗は約６０Ω／□となった。 The substrate on which the emitter layer was formed as described above was thermally oxidized in an oxygen atmosphere at a temperature of 1000 ° C. for 90 minutes, thereby forming a silicon oxide film with a thickness of 80 nm on both surfaces of the substrate. By the heat treatment at this time, boron diffused in the emitter layer was re-diffused. When the boron diffusion profile of the emitter layer after re-diffusion is measured by SIMS, the surface concentration is 5.0 × 10 ¹⁹ atms / cm ³ , the maximum concentration is 7 × 10 ¹⁹ atms / cm ³ , and the depth is the maximum concentration. Was 0.1 μm and the diffusion depth was 1.0 μm. The sheet resistance of the emitter layer was about 60Ω / □.

＜実施例２＞
実施例２は、比較例１で熱酸化時間を１２０分間に延長した場合である。 <Example 2>
In Example 2, the thermal oxidation time was extended to 120 minutes in Comparative Example 1.

上記のようにエミッタ層が形成された基板を、酸素雰囲気中において、１０００℃の温度で１２０分間の条件で熱酸化することにより、基板の両面に酸化シリコン膜を厚さ１００ｎｍで形成した。このときの熱処理により、エミッタ層に拡散されていたボロンが再拡散した。再拡散後のエミッタ層のボロンの拡散プロファイルをＳＩＭＳで測定したところ、表面濃度は１．０×１０¹⁹ａｔｍｓ／ｃｍ³、最大濃度は１．２×１０¹⁹ａｔｍｓ／ｃｍ³、最大濃度となる深さは０．４μｍ、拡散深さは２．０μｍとなった。また、エミッタ層のシート抵抗は約７０Ω／□となった。 A silicon oxide film having a thickness of 100 nm was formed on both surfaces of the substrate by thermally oxidizing the substrate on which the emitter layer was formed as described above in an oxygen atmosphere at a temperature of 1000 ° C. for 120 minutes. By the heat treatment at this time, boron diffused in the emitter layer was re-diffused. When the diffusion profile of boron in the emitter layer after re-diffusion is measured by SIMS, the surface concentration is 1.0 × 10 ¹⁹ atms / cm ³ , the maximum concentration is 1.2 × 10 ¹⁹ atms / cm ³ , and the maximum concentration is obtained. The depth was 0.4 μm and the diffusion depth was 2.0 μm. Further, the sheet resistance of the emitter layer was about 70Ω / □.

＜実施例３＞
実施例３は、比較例１で熱酸化時間を１８０分間に延長した場合である。 <Example 3>
In Example 3, the thermal oxidation time was extended to 180 minutes in Comparative Example 1.

上記のようにエミッタ層が形成された基板を、酸素雰囲気中において、１０００℃の温度で１８０分間の条件で熱酸化することにより、基板の両面に酸化シリコン膜を厚さ１３０ｎｍで形成した。このときの熱処理により、エミッタ層に拡散されていたボロンが再拡散した。再拡散後のエミッタ層のボロンの拡散プロファイルをＳＩＭＳで測定したところ、表面濃度は５．０×１０¹⁸ａｔｍｓ／ｃｍ³、最大濃度は８．０×１０¹⁸ａｔｍｓ／ｃｍ³、最大濃度となる深さは０．７μｍ、拡散深さは２．３μｍとなった。また、エミッタ層のシート抵抗は約９０Ω／□となった。 The substrate on which the emitter layer was formed as described above was thermally oxidized in an oxygen atmosphere at a temperature of 1000 ° C. for 180 minutes, thereby forming a silicon oxide film with a thickness of 130 nm on both surfaces of the substrate. By the heat treatment at this time, boron diffused in the emitter layer was re-diffused. When the diffusion profile of boron in the emitter layer after re-diffusion is measured by SIMS, the surface concentration is 5.0 × 10 ¹⁸ atoms / cm ³ , the maximum concentration is 8.0 × 10 ¹⁸ atoms / cm ³ , and the maximum concentration is obtained. The depth was 0.7 μm and the diffusion depth was 2.3 μm. Further, the sheet resistance of the emitter layer was about 90Ω / □.

＜実施例４＞
実施例４は、比較例１で熱酸化時間を２４０分間に延長した場合である。 <Example 4>
In Example 4, the thermal oxidation time was extended to 240 minutes in Comparative Example 1.

上記のようにエミッタ層が形成された基板を、酸素雰囲気中において、１０００℃の温度で２４０分間の条件で熱酸化することにより、基板の両面に酸化シリコン膜を厚さ１５０ｎｍで形成した。このときの熱処理により、エミッタ層に拡散されていたボロンが再拡散した。再拡散後のエミッタ層のボロンの拡散プロファイルをＳＩＭＳで測定したところ、表面濃度は５．０×１０¹⁷ａｔｍｓ／ｃｍ³、最大濃度は７．０×１０¹⁷ａｔｍｓ／ｃｍ³、最大濃度となる深さは１．０μｍ、拡散深さは２．９μｍとなった。また、エミッタ層のシート抵抗は約２８０Ω／□となった。 The substrate on which the emitter layer was formed as described above was thermally oxidized in an oxygen atmosphere at a temperature of 1000 ° C. for 240 minutes, thereby forming a silicon oxide film with a thickness of 150 nm on both surfaces of the substrate. By the heat treatment at this time, boron diffused in the emitter layer was re-diffused. When the diffusion profile of boron in the emitter layer after re-diffusion is measured by SIMS, the surface concentration is 5.0 × 10 ¹⁷ atms / cm ³ , the maximum concentration is 7.0 × 10 ¹⁷ atms / cm ³ , and the maximum concentration is obtained. The depth was 1.0 μm and the diffusion depth was 2.9 μm. The sheet resistance of the emitter layer was about 280Ω / □.

＜比較例２＞
比較例２は、比較例１で熱酸化時間を３００分間に延長した場合である。 <Comparative example 2>
Comparative Example 2 is a case where the thermal oxidation time is extended to 300 minutes in Comparative Example 1.

上記のようにエミッタ層が形成された基板を、酸素雰囲気中において、１０００℃の温度で３００分間の条件で熱酸化することにより、基板の両面に酸化シリコン膜を厚さ１６０ｎｍで形成した。このときの熱処理により、エミッタ層に拡散されていたボロンが再拡散した。再拡散後のエミッタ層のボロンの拡散プロファイルをＳＩＭＳで測定したところ、表面濃度は３．０×１０¹⁷ａｔｍｓ／ｃｍ³、最大濃度は５．０×１０¹⁷ａｔｍｓ／ｃｍ³、最大濃度となる深さは１．１μｍ、拡散深さは３．３μｍとなった。また、エミッタ層のシート抵抗は約３２０Ω／□となった。 The substrate on which the emitter layer was formed as described above was thermally oxidized in an oxygen atmosphere at a temperature of 1000 ° C. for 300 minutes, thereby forming a silicon oxide film with a thickness of 160 nm on both surfaces of the substrate. By the heat treatment at this time, boron diffused in the emitter layer was re-diffused. When the diffusion profile of boron in the emitter layer after re-diffusion is measured by SIMS, the surface concentration is 3.0 × 10 ¹⁷ atms / cm ³ , the maximum concentration is 5.0 × 10 ¹⁷ atms / cm ³ , and the maximum concentration is obtained. The depth was 1.1 μm and the diffusion depth was 3.3 μm. Further, the sheet resistance of the emitter layer was about 320Ω / □.

＜第２共通工程＞
上記比較例１若しくは２、又は実施例１、２、３若しくは４に示す工程で形成された酸化シリコン膜の、エミッタ層を形成した箇所の上にレジストペーストをスクリーン印刷して、１００℃の温度で加熱して乾燥させた。ここで、レジストペーストとしては、ＬＥＫＴＲＡＣＨＥＭ社製１８５ペーストを用いた。レジストペーストを印刷した基板を２％のフッ酸水溶液に浸漬させ、エミッタ層を形成した箇所以外の部分（ＢＳＦ層を形成する箇所）の酸化シリコン膜を除去して、その後、レジストペーストをアセトンに浸漬させて除去した。 <Second common process>
A resist paste is screen-printed on the portion where the emitter layer is formed in the silicon oxide film formed in the process shown in the first comparative example or the second comparative example, or the first, second, third, or fourth example. And dried by heating. Here, as the resist paste, 185 paste manufactured by LEKTRACHEM was used. The substrate on which the resist paste is printed is immersed in a 2% aqueous hydrofluoric acid solution to remove the silicon oxide film at the portion other than the portion where the emitter layer is formed (the portion where the BSF layer is formed). It was removed by immersion.

続いて、部分的に酸化シリコン膜を除去した基板の裏面に対して、ＰＯＣｌ_３ガス雰囲気中において、９３０℃の温度で２０分間の条件で熱拡散処理を行い、酸化シリコン膜を除去した箇所にリンを拡散してＢＳＦ層であるｎ型拡散層とガラス層を形成した。形成されたｎ型拡散層のシート抵抗は約３０Ω／□、拡散深さは０．５μｍであった。その後、これらの基板を２５％のフッ酸水溶液に浸漬した後、純水で洗浄し、乾燥させることで、酸化シリコン膜とガラス層を除去した。 Subsequently, a thermal diffusion treatment was performed on the back surface of the substrate from which the silicon oxide film was partially removed in a POCl ₃ gas atmosphere at a temperature of 930 ° C. for 20 minutes, and the silicon oxide film was removed. Phosphorus was diffused to form an n-type diffusion layer as a BSF layer and a glass layer. The formed n-type diffusion layer had a sheet resistance of about 30Ω / □ and a diffusion depth of 0.5 μm. After that, these substrates were immersed in a 25% hydrofluoric acid aqueous solution, washed with pure water, and dried to remove the silicon oxide film and the glass layer.

続いて、基板の裏面全面にレジストペーストをスクリーン印刷して、１００℃の温度で加熱して乾燥させた。ここで、レジストペーストとしては、ＬＥＫＴＲＡＣＨＥＭ社製１８５ペーストを用いた。その基板を、２％の水酸化カリウムと２％のＩＰＡを含む７０℃の溶液で５分間化学エッチングした後に純水で洗浄し、乾燥させることで、基板の受光面にテクスチャ構造を形成した。その後、基板をアセトンに浸漬させて、レジストペーストを除去した。 Subsequently, a resist paste was screen-printed on the entire back surface of the substrate and dried by heating at a temperature of 100 ° C. Here, as the resist paste, 185 paste manufactured by LEKTRACHEM was used. The substrate was chemically etched with a 70 ° C. solution containing 2% potassium hydroxide and 2% IPA for 5 minutes, washed with pure water, and dried to form a textured structure on the light receiving surface of the substrate. Thereafter, the substrate was immersed in acetone to remove the resist paste.

続いて、ＳｉＨ₄、ＮＨ₃、及びＮ₂を用いたプラズマＣＶＤ法により、基板の両面に、反射防止膜兼パッシベーション膜である窒化シリコン膜を厚さ１００ｎｍで形成した。 Subsequently, a silicon nitride film, which is an antireflection film and a passivation film, was formed with a thickness of 100 nm on both surfaces of the substrate by plasma CVD using SiH ₄ , NH ₃ , and N ₂ .

＜第３共通工程＞
ここまでの処理を施した基板のエミッタ層上に、スクリーン印刷法により導電性銀ペーストを印刷し、１５０℃で乾燥させた。導電性銀ペーストは、Ｈｅｒａｅｕｓ社製ＳＯＬ９３８３Ｍを用いた。また、基板のＢＳＦ層上に、メッシュ３２５、乳剤厚２０μｍで、幅５０μｍの直線状の開口部を備える版を用いたスクリーン印刷法により導電性銀ペーストを印刷し、１５０℃で乾燥させた。そして、印刷された導電性銀ペーストを最高温度８００℃で５秒間焼成して電極を形成し、それぞれの比較例及び実施例に係る裏面電極型太陽電池セルを作製した。 <Third common process>
A conductive silver paste was printed by a screen printing method on the emitter layer of the substrate that had been treated so far, and dried at 150 ° C. As the conductive silver paste, SOL9383M manufactured by Heraeus was used. On the BSF layer of the substrate, a conductive silver paste was printed by a screen printing method using a plate having a mesh 325, an emulsion thickness of 20 μm, and a linear opening having a width of 50 μm and dried at 150 ° C. Then, the printed conductive silver paste was baked at a maximum temperature of 800 ° C. for 5 seconds to form electrodes, and back electrode type solar cells according to respective comparative examples and examples were produced.

＜実施結果１＞
上記の比較例１若しくは２、又は実施例１、２、３若しくは４の工程をそれぞれ経て１００枚ずつ作製した裏面電極型太陽電池セルの平均変換効率、平均短絡電流密度、平均開放電圧、及び平均曲線因子を表１に示す。 <Result 1>
The average conversion efficiency, average short-circuit current density, average open-circuit voltage, and average of back-electrode-type solar cells produced by 100 pieces each through the steps of Comparative Example 1 or 2, or Examples 1, 2, 3, or 4 The fill factor is shown in Table 1.

エミッタ層の不純物の表面濃度を、５×１０¹⁹ａｔｍｓ／ｃｍ³以下にすることで（実施例１〜４）、表面濃度が高い従来製品の場合（比較例１）と比べて、変換効率を高めることができた。これは、不純物の表面濃度の低下により、逆方向飽和電流密度が低下し、開放電圧が上昇するためであると考えられる。このとき、短絡電流も上昇しているが、これは、酸化時間の延長により金属不純物の拡散層へのゲッタリングが進み、基板のライフタイムが上昇したことが影響していると考えられる。ただし、比較例２のように表面濃度を低くし過ぎると、エミッタ層の横流れ抵抗が高くなってしまい、変換効率を十分高くすることができない。そのため、表面濃度の上限は比較例１に示す従来製品の表面濃度より薄い５×１０¹⁹ａｔｍｓ／ｃｍ³とするのが望ましく、下限は５×１０¹⁷ａｔｍｓ／ｃｍ³とするのが望ましい。また、実施例１〜４の結果から、拡散深さの下限は比較例１に示す従来製品の拡散深さより深い１μｍ以上とするのが望ましく、上限は２．９μｍ以下とするのが望ましい。また、実施例１〜４の結果から、シート抵抗の下限は６０Ω／□、上限は２８０Ω／□とするのが望ましいが、上限を１５０Ω／□より高くすると大量に生産した際にシート抵抗のバラつきが非常に大きくなり制御が困難になるため、上限は１５０Ω／□とするのがより望ましい。 By making the surface concentration of the impurity of the emitter layer 5 × 10 ¹⁹ atms / cm ³ or less (Examples 1 to 4), the conversion efficiency is improved compared to the case of the conventional product having a high surface concentration (Comparative Example 1). I was able to increase it. This is presumably because the reverse saturation current density decreases and the open circuit voltage increases due to the decrease in the impurity surface concentration. At this time, the short-circuit current also rises. This is considered to be due to the fact that the gettering of the metal impurity to the diffusion layer has progressed due to the extension of the oxidation time, and the lifetime of the substrate has risen. However, if the surface concentration is too low as in Comparative Example 2, the lateral flow resistance of the emitter layer is increased, and the conversion efficiency cannot be sufficiently increased. Therefore, the upper limit of the surface concentration is desirably 5 × 10 ¹⁹ atms / cm ^3, which is thinner than the surface concentration of the conventional product shown in Comparative Example 1, and the lower limit is desirably 5 × 10 ¹⁷ atms / cm ³ . From the results of Examples 1 to 4, the lower limit of the diffusion depth is desirably 1 μm or more, which is deeper than the diffusion depth of the conventional product shown in Comparative Example 1, and the upper limit is desirably 2.9 μm or less. From the results of Examples 1 to 4, it is desirable that the lower limit of the sheet resistance is 60Ω / □, and the upper limit is 280Ω / □. However, if the upper limit is higher than 150Ω / □, the sheet resistance varies when produced in large quantities. Is so large that it becomes difficult to control, so the upper limit is more preferably set to 150Ω / □.

次に、接触抵抗を小さくするための電極の形状の変更が変換効率に与える影響を検証する。 Next, the effect of changing the shape of the electrode for reducing the contact resistance on the conversion efficiency will be verified.

＜比較例３＞
実施例２及び第２共通工程の処理を施した基板のＢＳＦ層上に、スクリーン印刷法を用いて、導電性銀ペーストを印刷し、１５０℃で乾燥させた。導電性銀ペーストは、Ｈｅｒａｅｕｓ社製ＳＯＬ９４１２を用いた。ＳＯＬ９４１２の主な固形成分は銀とガラスフリットであり、アルミ粉末は添加されていない。 <Comparative Example 3>
A conductive silver paste was printed on the BSF layer of the substrate subjected to the processing in Example 2 and the second common process by using a screen printing method, and dried at 150 ° C. As the conductive silver paste, SOL9412 manufactured by Heraeus was used. The main solid components of SOL9412 are silver and glass frit, and no aluminum powder is added.

また、基板のエミッタ層上に、スクリーン印刷法を用いて、メッシュ３６０、乳剤厚１０μｍで、直線状に幅６０μｍで開口している版を用いて導電性銀ペーストを印刷し、１５０℃で乾燥させた。その後、導電性銀ペーストを印刷した基板を最高温度８００℃で５秒間焼成して電極を形成した。形成後の電極の幅は約７０μｍ、厚みは約８μｍ、断面積は約２５０μｍ^２であった。また、このように形成した半導体基板上の電極を、フッ酸と硝酸で除去し、ＳＥＭで拡散層への貫入深さを計測したところ、貫入している箇所は認められなかった。 Also, conductive silver paste is printed on the emitter layer of the substrate using a screen printing method using a mesh 360, an emulsion thickness of 10 μm, and a plate that is linearly opened with a width of 60 μm, and is dried at 150 ° C. I let you. Then, the board | substrate which printed the electroconductive silver paste was baked for 5 second at the maximum temperature of 800 degreeC, and the electrode was formed. The formed electrode had a width of about 70 μm, a thickness of about 8 μm, and a cross-sectional area of about 250 μm ² . Moreover, when the electrode on the semiconductor substrate formed in this way was removed with hydrofluoric acid and nitric acid and the penetration depth into the diffusion layer was measured by SEM, no penetration was found.

＜比較例４＞
比較例４は、比較例３において導電性銀ペーストとしてアルミ粉末が添加されているものを適用した場合である。 <Comparative example 4>
The comparative example 4 is a case where what added the aluminum powder as a conductive silver paste in the comparative example 3 is applied.

実施例２及び第２共通工程の処理を施した基板のＢＳＦ層上に、スクリーン印刷法を用いて、導電性銀ペーストを印刷し、１５０℃で乾燥させた。導電性銀ペーストは、Ｈｅｒａｅｕｓ社製ＳＯＬ９３８３Ｍを用いた。ＳＯＬ９３８３Ｍの主な固形成分は銀とガラスフリットとアルミ粉末である。 A conductive silver paste was printed on the BSF layer of the substrate subjected to the processing in Example 2 and the second common process by using a screen printing method, and dried at 150 ° C. As the conductive silver paste, SOL9383M manufactured by Heraeus was used. The main solid components of SOL9343M are silver, glass frit and aluminum powder.

また、基板のエミッタ層上に、スクリーン印刷法を用いて、メッシュ３６０、乳剤厚１０μｍで、直線状に幅６０μｍで開口している版を用いて導電性銀ペーストを印刷し、１５０℃で乾燥させた。その後、導電性銀ペーストを印刷した基板を最高温度８００℃で５秒間焼成して電極を形成した。形成後の電極の幅は約７０μｍ、厚みは約８μｍ、断面積は約２５０μｍ^２であった。また、このように形成した半導体基板上の電極を、フッ酸と硝酸で除去し、ＳＥＭでエミッタ層への貫入深さを計測したところ、貫入深さの最大値は０．０５μｍであった。 Also, conductive silver paste is printed on the emitter layer of the substrate using a screen printing method using a mesh 360, an emulsion thickness of 10 μm, and a plate that is linearly opened with a width of 60 μm, and is dried at 150 ° C. I let you. Then, the board | substrate which printed the electroconductive silver paste was baked for 5 second at the maximum temperature of 800 degreeC, and the electrode was formed. The formed electrode had a width of about 70 μm, a thickness of about 8 μm, and a cross-sectional area of about 250 μm ² . Moreover, when the electrode on the semiconductor substrate thus formed was removed with hydrofluoric acid and nitric acid, and the penetration depth into the emitter layer was measured by SEM, the maximum value of the penetration depth was 0.05 μm.

＜実施例５＞
実施例５は、比較例４においてスクリーン印刷に適用するメッシュを３２５とし、乳剤厚を２０μｍとした場合である。 <Example 5>
In Example 5, the mesh applied to screen printing in Comparative Example 4 is 325, and the emulsion thickness is 20 μm.

実施例２及び第２共通工程の処理を施した基板のＢＳＦ層上に、スクリーン印刷法を用いて、導電性銀ペーストを印刷し、１５０℃で乾燥させた。導電性銀ペーストは、Ｈｅｒａｅｕｓ社製ＳＯＬ９３８３Ｍを用いた。 A conductive silver paste was printed on the BSF layer of the substrate subjected to the processing in Example 2 and the second common process by using a screen printing method, and dried at 150 ° C. As the conductive silver paste, SOL9383M manufactured by Heraeus was used.

また、基板のエミッタ層上に、スクリーン印刷法を用いて、メッシュ３２５、乳剤厚２０μｍで、直線状に幅６０μｍで開口している版を用いて導電性銀ペーストを印刷し、１５０℃で乾燥させた。その後、導電性銀ペーストを印刷した基板を最高温度８００℃で５秒間焼成して電極を形成した。形成後の電極の幅は約７０μｍ、厚みは約１２μｍ、断面積は約３５０μｍ^２であった。また、このように形成した半導体基板上の電極を、フッ酸と硝酸で除去し、ＳＥＭで拡散層への貫入深さを計測したところ、貫入深さの最大値は０．１μｍであった。 Also, a conductive silver paste is printed on the emitter layer of the substrate using a screen printing method using a mesh 325, an emulsion thickness of 20 μm, and a plate that is linearly opened with a width of 60 μm and dried at 150 ° C. I let you. Then, the board | substrate which printed the electroconductive silver paste was baked for 5 second at the maximum temperature of 800 degreeC, and the electrode was formed. The formed electrode had a width of about 70 μm, a thickness of about 12 μm, and a cross-sectional area of about 350 μm ² . Moreover, when the electrode on the semiconductor substrate formed in this way was removed with hydrofluoric acid and nitric acid and the penetration depth into the diffusion layer was measured by SEM, the maximum value of the penetration depth was 0.1 μm.

＜実施例６＞
実施例６は、比較例４においてスクリーン印刷に適用するメッシュを２９０とし、乳剤厚を３０μｍとした場合である。 <Example 6>
In Example 6, the mesh applied to screen printing in Comparative Example 4 is 290, and the emulsion thickness is 30 μm.

また、基板のエミッタ層上に、スクリーン印刷法を用いて、メッシュ２９０、乳剤厚３０μｍで、直線状に幅６０μｍで開口している版を用いて導電性銀ペーストを印刷し、１５０℃で乾燥させた。その後、導電性銀ペーストを印刷した基板を最高温度８００℃で５秒間焼成して電極を形成した。形成後の電極の幅は約７０μｍ、厚みは約１５μｍ、断面積は約６００μｍ^２であった。また、このように形成した半導体基板上の電極を、フッ酸と硝酸で除去し、ＳＥＭで拡散層への貫入深さを計測したところ、貫入深さの最大値は０．９μｍであった。 Also, conductive silver paste is printed on the emitter layer of the substrate using a screen printing method using a mesh 290, an emulsion thickness of 30 μm, and a straight plate with a width of 60 μm and dried at 150 ° C. I let you. Then, the board | substrate which printed the electroconductive silver paste was baked for 5 second at the maximum temperature of 800 degreeC, and the electrode was formed. The formed electrode had a width of about 70 μm, a thickness of about 15 μm, and a cross-sectional area of about 600 μm ² . Moreover, when the electrode on the semiconductor substrate thus formed was removed with hydrofluoric acid and nitric acid, and the penetration depth into the diffusion layer was measured by SEM, the maximum value of the penetration depth was 0.9 μm.

＜実施例７＞
実施例７は、比較例４においてスクリーン印刷に適用するメッシュを２５０とし、乳剤厚を３０μｍとした場合である。 <Example 7>
In Example 7, the mesh applied to screen printing in Comparative Example 4 is 250, and the emulsion thickness is 30 μm.

また、基板のエミッタ層上に、スクリーン印刷法を用いて、メッシュ２５０、乳剤厚３０μｍで、直線状に幅６０μｍで開口している版を用いて導電性銀ペーストを印刷し、１５０℃で乾燥させた。その後、導電性銀ペーストを印刷した基板を最高温度８００℃で５秒間焼成して電極を形成した。形成後の電極の幅は約７０μｍ、厚みは約１５μｍ、断面積は約９５０μｍ^２であった。また、このように形成した半導体基板上の電極を、フッ酸と硝酸で除去し、ＳＥＭで拡散層への貫入深さを計測したところ、貫入深さの最大値は１．５μｍであった。 On the emitter layer of the substrate, a conductive silver paste is printed using a plate having a mesh 250, an emulsion thickness of 30 μm, and a straight line having a width of 60 μm using a screen printing method, and dried at 150 ° C. I let you. Then, the board | substrate which printed the electroconductive silver paste was baked for 5 second at the maximum temperature of 800 degreeC, and the electrode was formed. The formed electrode had a width of about 70 μm, a thickness of about 15 μm, and a cross-sectional area of about 950 μm ² . Moreover, when the electrode on the semiconductor substrate thus formed was removed with hydrofluoric acid and nitric acid, and the penetration depth into the diffusion layer was measured by SEM, the maximum value of the penetration depth was 1.5 μm.

＜実施例８＞
実施例８は、比較例４においてスクリーン印刷に適用するメッシュを２５０とし、乳剤厚を４０μｍとした場合である。 <Example 8>
In Example 8, the mesh applied to screen printing in Comparative Example 4 is 250, and the emulsion thickness is 40 μm.

また、基板のエミッタ層上に、スクリーン印刷法を用いて、メッシュ２５０、乳剤厚４０μｍで、直線状に幅６０μｍで開口している版を用いて導電性銀ペーストを印刷し、１５０℃で乾燥させた。その後、導電性銀ペーストを印刷した基板を最高温度８００℃で５秒間焼成して電極を形成した。形成後の電極の幅は約７０μｍ、厚みは約１５μｍ、断面積は約１０５０μｍ^２であった。また、このように形成した半導体基板上の電極を、フッ酸と硝酸で除去し、ＳＥＭで拡散層への貫入深さを計測したところ、貫入深さの最大値は１．９μｍであった。 Also, a conductive silver paste is printed on the emitter layer of the substrate using a screen printing method using a mesh 250, an emulsion thickness of 40 μm, and a plate that is linearly opened with a width of 60 μm and dried at 150 ° C. I let you. Then, the board | substrate which printed the electroconductive silver paste was baked for 5 second at the maximum temperature of 800 degreeC, and the electrode was formed. The formed electrode had a width of about 70 μm, a thickness of about 15 μm, and a cross-sectional area of about 1050 μm ² . Moreover, when the electrode on the semiconductor substrate formed in this way was removed with hydrofluoric acid and nitric acid and the penetration depth into the diffusion layer was measured by SEM, the maximum value of the penetration depth was 1.9 μm.

＜実施結果２＞
上記の比較例３若しくは４、又は実施例５、６、７若しくは８に示す処理を施した基板を用いて、それぞれの比較例及び実施例に係る裏面電極型太陽電池セルを１００枚ずつ作製し、平均変換効率、平均短絡電流密度、平均開放電圧、及び平均曲線因子を測定した。測定結果を表２に示す。 <Result 2>
Using the substrate subjected to the treatment shown in the above Comparative Example 3 or 4, or Example 5, 6, 7 or 8, 100 back electrode type solar cells according to each Comparative Example and Example were produced. , Average conversion efficiency, average short circuit current density, average open circuit voltage, and average fill factor were measured. The measurement results are shown in Table 2.

比較例３と比較例４との比較から、電極をエミッタ層に貫入させるためには、導電性ペーストに銀とガラスフリットに加えアルミ粉末を添加してこれらの焼結体を形成するのが望ましいことがわかる。また、電極が少しでもエミッタ層に貫入することで、変換効率が大きく改善することがわかる。 From the comparison between Comparative Example 3 and Comparative Example 4, in order to penetrate the electrode into the emitter layer, it is desirable to form these sintered bodies by adding aluminum powder in addition to silver and glass frit to the conductive paste. I understand that. It can also be seen that the conversion efficiency is greatly improved by penetrating the emitter layer even a little.

比較例４と実施例５〜８を比較すると、実施例の方が変換効率が良いことがわかる。特に実施例６〜８における変換効率が優れている。これは断面積が広い電極が、不純物の最大濃度深さを越えて深く貫入していることで、接触抵抗が安定して低くなり、曲線因子の大幅な低下が発生しにくくなったためである。 Comparing Comparative Example 4 with Examples 5 to 8, it can be seen that the conversion efficiency is better in the example. Especially the conversion efficiency in Examples 6-8 is excellent. This is because the electrode having a large cross-sectional area penetrates deeply beyond the maximum impurity concentration depth, so that the contact resistance is stably lowered and it is difficult to cause a significant decrease in the fill factor.

なお、実施例８のように電極の断面積を１０００μｍ^２以上にしても、それ以下の時と比較して変換効率の大幅な上昇にはつながっていない。むしろ、電極使用量の増大によるコストの上昇、貫入深さが深くなりすぎることにより電極がエミッタ層を突き抜けて並列抵抗が低下するリスク、更に、電極の断面積を大きくすることで銀粉末の焼結が過剰に進行するためか形成された銀電極が基板から剥離しやすくなることを考慮すると、電極断面積は１０００μｍ^２程度を上限とするのが望ましいといえる。 In addition, even if the cross-sectional area of the electrode is set to 1000 μm ² or more as in Example 8, it does not lead to a significant increase in conversion efficiency compared to the case of less than that. Rather, the cost increases due to an increase in the amount of electrode used, the risk that the electrode penetrates the emitter layer and the parallel resistance decreases due to the penetration depth becoming too deep, and the silver powder is sintered by increasing the cross-sectional area of the electrode. Considering that the formed silver electrode is likely to be peeled off from the substrate because of excessive sintering, it can be said that the upper limit of the electrode cross-sectional area is preferably about 1000 μm ² .

そのため、実施例５〜８の結果から、貫入深さは０．１μｍ以上１．９μｍ以下とするのが望ましく、断面積は３５０μｍ^２以上１０００μｍ^２以下とするのが望ましい。電極の断面積と貫入深さは、メッシュの粗さと乳剤厚を変化させることで適宜調節することができる。 Therefore, from the results of Examples 5 to 8, the penetration depth is desirably 0.1 μm or more and 1.9 μm or less, and the cross-sectional area is desirably 350 μm ² or more and 1000 μm ² or less. The cross-sectional area and penetration depth of the electrode can be adjusted as appropriate by changing the roughness of the mesh and the emulsion thickness.

なお、比較例３若しくは４、又は実施例５、６、７若しくは８の方法についての上記の実施結果は、実施例２の方法によりエミッタ層を形成した基板に電極を形成した場合に関してのものであるが、実施例１、３又は４の方法によりエミッタ層を形成した基板に対して電極を形成した場合においても、電極の望ましい貫入深さ及び断面積は同様である。そのため、実施例１〜４の結果を踏まえると、エミッタ層の不純物の濃度の最大値は７×１０¹⁷ａｔｍｓ／ｃｍ³以上７×１０¹⁹ａｔｍｓ／ｃｍ³以下とするのが望ましく、最大値となる深さは基板裏面の表面から０．１μｍ以上１μｍ以下とするのが望ましい。 The above-described results of the method of Comparative Example 3 or 4, or Example 5, 6, 7 or 8 relate to the case where the electrode is formed on the substrate on which the emitter layer is formed by the method of Example 2. However, even when the electrode is formed on the substrate on which the emitter layer is formed by the method of Example 1, 3 or 4, the desired penetration depth and cross-sectional area of the electrode are the same. Therefore, based on the results of Examples 1 to 4, it is desirable that the maximum value of the impurity concentration in the emitter layer be 7 × 10 ¹⁷ atoms / cm ³ or more and 7 × 10 ¹⁹ atoms / cm ³ or less. The depth to be formed is desirably 0.1 μm or more and 1 μm or less from the front surface of the substrate.

以上のような構成により、簡便な方法で安価に歩留まり高く製造可能な、変換効率がよい高効率裏面電極型太陽電池セルを提供することができる。 With the above configuration, it is possible to provide a high-efficiency back electrode type solar cell with good conversion efficiency that can be manufactured at a low yield and high cost by a simple method.

上記の実施形態に従い作製された高効率裏面電極型太陽電池セル２００は、太陽電池モジュールに使用することができる。図７は太陽電池モジュール３００の構成例を示す概略図である。太陽電池モジュール３００は、高効率裏面電極型太陽電池セル２００がタイル状に複数敷き詰められた構造を備える。複数の高効率裏面電極型太陽電池セル２００は、互いに隣接する数枚〜数十枚が電気的に直列に接続され、ストリングと呼ばれる直列回路を構成する。ストリングの概観を図８に示す。図８は、通常人目に触れることのない太陽電池モジュール３００の内部裏面側の模式図に相当する。なお、図８では記載の明瞭化のためフィンガーやバスバーの図示は省略している。直列回路を構成するために、互いに隣接する高効率裏面電極型太陽電池セル２００のＰバスバーとＮバスバーとがリード線３２０で接続される。図９に太陽電池モジュール３００の断面模式図を示す。上述のようにストリングは、複数の高効率裏面電極型太陽電池セル２００を、バスバー３１０にリード線３２０を接続することで構成される。ストリングは、通常ＥＶＡ（エチレンビニルアセテート）などの透光性の充填剤３３０で封止され、非受光面（裏面）側はＰＥＴ（ポリエチレンテレフタラート）などの耐候性樹脂フィルム３４０、受光面はソーダライムガラスなどの透光性で機械的強度が強い受光面保護材料３５０で覆われている。充填剤３３０としては、ＥＶＡの他、ポリオレフィン、シリコーンなどが使用できる。 The high-efficiency back electrode solar cell 200 manufactured according to the above embodiment can be used for a solar cell module. FIG. 7 is a schematic diagram illustrating a configuration example of the solar cell module 300. The solar cell module 300 has a structure in which a plurality of high-efficiency back electrode type solar cells 200 are tiled. The plurality of high efficiency back electrode type solar cells 200 are electrically connected in series with several to several tens adjacent to each other to form a series circuit called a string. An overview of the string is shown in FIG. FIG. 8 corresponds to a schematic diagram of the inner back surface side of the solar cell module 300 that is not normally touched by human eyes. In addition, in FIG. 8, illustration of a finger and a bus bar is abbreviate | omitted for clarity of description. In order to configure a series circuit, the P bus bar and the N bus bar of the high efficiency back electrode type solar cells 200 adjacent to each other are connected by the lead wire 320. FIG. 9 shows a schematic cross-sectional view of the solar cell module 300. As described above, the string is formed by connecting a plurality of high-efficiency back electrode type solar cells 200 to the bus bar 310 and the lead wires 320. The string is usually sealed with a light-transmitting filler 330 such as EVA (ethylene vinyl acetate), the non-light-receiving surface (back surface) side is a weather-resistant resin film 340 such as PET (polyethylene terephthalate), and the light-receiving surface is soda. It is covered with a light-receiving surface protective material 350 having high translucency and high mechanical strength such as lime glass. As the filler 330, polyolefin, silicone, or the like can be used in addition to EVA.

更に、複数の太陽電池モジュールを連結して太陽光発電システムを構成することもできる。図１０は、複数の本発明の高効率裏面電極型太陽電池セル２００により構成された太陽電池モジュール３００を複数連結した太陽光発電システム４００の構成例を示す概略図である。太陽光発電システム４００は、複数の太陽電池モジュール３００が配線４１０により直列に連結され、インバータ４２０を経由して外部負荷回路４３０に発電電力を供給する。図１０には示していないが、太陽光発電システム４００は発電した電力を蓄電する２次電池をさらに備えてもよい。 Furthermore, a solar power generation system can be configured by connecting a plurality of solar cell modules. FIG. 10 is a schematic diagram showing a configuration example of a solar power generation system 400 in which a plurality of solar battery modules 300 each including a plurality of high-efficiency back electrode type solar cells 200 of the present invention are connected. In the solar power generation system 400, a plurality of solar cell modules 300 are connected in series by a wiring 410 and supplies generated power to the external load circuit 430 via the inverter 420. Although not shown in FIG. 10, the solar power generation system 400 may further include a secondary battery that stores the generated power.

なお、本発明は上記の実施形態や実施例に限定されるものではなく、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなる変更がされたものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above-described embodiments and examples, and has substantially the same configuration as the technical idea described in the claims of the present invention, and has the same functions and effects. Any changes made are included in the technical scope of the present invention.

１００裏面電極型太陽電池セル
１０１半導体基板
１０２保護膜
１０３レジストペースト
１０４エミッタ層
１０５ガラス層
１０６ＢＳＦ層
１０７，１０８反射防止膜兼パッシベーション膜
１０９，１１０電極
２００高効率裏面電極型太陽電池セル
３００太陽電池モジュール
３１０バスバー
３２０リード線
３３０充填剤
３４０耐候性樹脂フィルム
３５０受光面保護材料
４００太陽光発電システム
４１０配線
４２０インバータ
４３０外部負荷回路 DESCRIPTION OF SYMBOLS 100 Back electrode type solar cell 101 Semiconductor substrate 102 Protective film 103 Resist paste 104 Emitter layer 105 Glass layer 106 BSF layer 107,108 Antireflection film and passivation film 109,110 Electrode 200 High-efficiency back electrode type solar cell 300 Solar cell Module 310 Bus bar 320 Lead wire 330 Filler 340 Weather resistant resin film 350 Light-receiving surface protective material 400 Photovoltaic power generation system 410 Wiring 420 Inverter 430 External load circuit

Claims

第１導電型の半導体基板の非受光面である裏面に、第２導電型の不純物が拡散された不純物拡散層が形成され、前記不純物拡散層に接続される電極を備える高効率裏面電極型太陽電池セルにおいて、
前記不純物拡散層の不純物の表面濃度が５×１０¹⁷ａｔｍｓ／ｃｍ³以上５×１０¹⁹ａｔｍｓ／ｃｍ³以下であり、
前記不純物拡散層の不純物の拡散深さが、前記裏面の表面から１μｍ以上であり、
前記不純物拡散層の不純物の濃度の最大値が７×１０ ¹⁷ ａｔｍｓ／ｃｍ ³ 以上７×１０ ¹⁹ ａｔｍｓ／ｃｍ ³ 以下であり、
前記不純物拡散層の不純物の濃度が前記最大値となる位置が、前記裏面の表面から０．１μｍ以上１μｍ以下の深さにあり、
前記電極は、
前記不純物拡散層に部分的に貫入しており、貫入の深さが前記裏面の表面から０．１μｍ以上１．９μｍ以下である
ことを特徴とする高効率裏面電極型太陽電池セル。 A high-efficiency back-electrode solar comprising an impurity diffusion layer formed by diffusing impurities of the second conductivity type on the back surface, which is a non-light-receiving surface of the first conductivity type semiconductor substrate, and an electrode connected to the impurity diffusion layer In battery cells,
The impurity surface concentration of the impurity diffusion layer is 5 × 10 ¹⁷ atoms / cm ³ or more and 5 × 10 ¹⁹ atoms / cm ³ or less,
Diffusion depth of the impurity of the impurity diffusion layer, Ri Oh on 1μm or more from the back surface,
The maximum value of the impurity concentration of the impurity diffusion layer is 7 × 10 ¹⁷ atoms / cm ³ or more and 7 × 10 ¹⁹ atoms / cm ³ or less,
The position where the impurity concentration of the impurity diffusion layer becomes the maximum value is at a depth of 0.1 μm or more and 1 μm or less from the surface of the back surface,
The electrode is
The impurity diffusion layer are partially penetrate the high efficiency back contact solar cell the depth of penetration is characterized 1.9μm or less der Rukoto least 0.1μm from the surface of the back side.

前記不純物拡散層のシート抵抗が、６０Ω／□以上１５０Ω／□以下であることを特徴とする請求項１に記載の高効率裏面電極型太陽電池セル。 2. The high-efficiency back electrode solar cell according to claim 1, wherein the impurity diffusion layer has a sheet resistance of 60Ω / □ or more and 150Ω / □ or less.

前記電極は、
少なくともガラスフリットと銀とアルミとを含む焼結体であり、
断面積が３５０μｍ²以上１０００μｍ²以下である
ことを特徴とする請求項１又は２に記載の高効率裏面電極型太陽電池セル。 The electrode is
A sintered body containing at least glass frit, silver and aluminum,
High efficiency back contact solar cell according to claim 1 or 2 cross-sectional area is equal to or is 350 .mu.m ² or more 1000 .mu.m ² or less.

前記第１導電型はｎ型であり前記第２導電型はｐ型であることを特徴とする請求項１から３のいずれか１項に記載の高効率裏面電極型太陽電池セル。 The high efficiency back electrode type solar cell according to any one of claims 1 to 3, wherein the first conductivity type is n-type and the second conductivity type is p-type.

請求項１から請求項４のいずれか１項に記載の高効率裏面電極型太陽電池セルを複数電気的に接続してなる太陽電池モジュール。 The solar cell module formed by electrically connecting a plurality of high-efficiency back electrode type solar cells according to any one of claims 1 to 4.

請求項５に記載の太陽電池モジュールを複数電気的に接続してなる太陽光発電システム。 A photovoltaic power generation system formed by electrically connecting a plurality of the solar cell modules according to claim 5.