JP6370688B2 - 電流バランス制御装置、整流装置、および電流バランス制御方法 - Google Patents
電流バランス制御装置、整流装置、および電流バランス制御方法 Download PDFInfo
- Publication number
- JP6370688B2 JP6370688B2 JP2014235611A JP2014235611A JP6370688B2 JP 6370688 B2 JP6370688 B2 JP 6370688B2 JP 2014235611 A JP2014235611 A JP 2014235611A JP 2014235611 A JP2014235611 A JP 2014235611A JP 6370688 B2 JP6370688 B2 JP 6370688B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- phase
- output
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
なお、以下では、図11に示した従来の構成と異なる部分を中心に説明する。図11と共通する要素には同一の符号を付し、重複する説明を省略する。
(第1の実施形態)
まず、図1乃至図3を参照して、第1の実施形態について説明する。
図1は、第1の実施形態に係る電流バランス制御装置を備えた整流装置の構成の一例を示す図である。
ここでは、制約条件を定める電流不平衡率が10%であるものとする。この場合、例えば所定の電流値(基準値)に対して10%大きい電流値を上限値、その基準値に対して10%小さい電流値を下限値として設定する。
電流バランス制御装置10は、出力電流I1、I2、・・・、INに基づき、電力半導体T1、T2、・・・、TNの電流バランスを診断する(ステップS301)。より詳細には、電流バランス制御装置10は、診断結果に基づき、所定の電流値の範囲を逸脱している出力電流があるか否かを判定する。電流バランス制御装置10は、所定の電流値の範囲を逸脱している出力電流が存在する場合(ステップS303のYES)、所定の電流値の範囲を逸脱している出力電流のうち最も逸脱している出力電流が所定の電流値の範囲に収まるように、より詳細には、最も逸脱している出力電流が所定の電流値の範囲の上限値を上回るものである場合にはその出力電流を減少させて所定の電流値の範囲に収まるように、一方、最も逸脱している出力電流が所定の電流値の範囲の下限値を下回るものである場合にはその出力電流を増加させて所定の電流値の範囲に収まるように、最も逸脱している出力電流に対応する電力半導体のゲートを駆動制御する(ステップS305)。一方、電流バランス制御装置10は、所定の電流値の範囲を逸脱している出力電流が存在しない場合(ステップS303のNO)、現在の制御の状態をそのまま維持する。
(第2の実施形態)
次に、図4乃至図10を参照して、第2の実施形態について説明する。
なお、以下では、並列接続された電力半導体の出力電流が、図2の周期1などに示すように不平衡状態になる場合を想定して説明する。また、以下、電力半導体としてサイリスタを用いた場合について説明するが、サイリスタの代わりに、IEGTまたはIGBTを用いてもよい。
電流バランス制御装置10の主回路部分は、U相、V相、W相、X相、Y相、およびZ相にそれぞれ1つのサイリスタTU1、TV1、TW1、TX1、TY1、およびTZ1、ヒューズFU1、FV1、FW1、FX1、FY1、およびFZ1、並びに、ゲート回路GU1、GV1、GW1、GX1、GY1、およびGZ1、から構成されるブリッジを備える。電流バランス制御装置10は、このブリッジが並列にN個のブリッジ103−1、103−2、・・・、103−Nが接続されており、これらN個のブリッジに電力を供給する3相交流電源100を備える。
U相サイリスタTU1は、電力半導体T1に対応する。U相サイリスタTU2は、電力半導体T2に対応する。U相サイリスタTUNは、電力半導体TNに対応する。U相サイリスタTU1に対するゲート回路GU1は、電力半導体ゲート回路G1に対応する。U相サイリスタゲート回路GU2は、電力半導体ゲート回路G2に対応する。U相サイリスタゲート回路GUNは、電力半導体ゲート回路GNに対応する。位相制御角指令部501は、位相制御角指令部300に対応する。電流バランス診断部502は、電流バランス診断部301に対応する。U相サイリスタゲート信号発生部504U−1は、ゲート信号発生部302−1に対応する。U相サイリスタゲート信号発生部504U−2は、ゲート信号発生部302−2に対応する。U相サイリスタゲート信号発生部504U−Nは、ゲート信号発生部302−Nに対応する。U相位相制御角指令信号602Uは、位相制御角指令信号400に対応する。
電流バランス診断部502は、電流出力識別部505、U相サイリスタ差分演算部509U1、U1相遅れ制御角設定部512U1+、U1相進み制御角設定部512U1−、U相サイリスタ制御角指令値合成部513U1、U相故障検出部514U、比較部515、U1相前回値保持部516U1、及び基準値演算部517、等を備える。
電流出力識別部505は、U1相同期区間識別部510U1、V1相同期区間識別部510V1、W1相同期区間識別部510W1、U1相検出信号平均値演算部511U1、V1相検出信号平均値演算部511V1、及びW1相検出信号平均値演算部511W1を備える。
図8に示すように、同期区間信号603U−1がオンの場合、同期区間信号603V−1及び同期区間信号603W−1はオフである。同様に、同期区間信号603V−1がオンの場合、同期区間信号603U−1及び同期区間信号603W−1はオフである。同期区間信号603W−1がオンの場合、同期区間信号603U−1及び同期区間信号603V−1はオフである。図8に示すIP1は、同期区間信号603U−1、603V−1、及び603W−1の何れか1つがオンの場合における、入力信号であるP側サイリスタ電流検出信号IP1の平均値を示している。
U相サイリスタ出力電流IU1、IU2、・・・、IUNは、基準値演算部517に設けられた平均値演算部506に入力される。平均値演算部506は、U相の各サイリスタの出力電流IU1、IU2、・・・、IUNを用いて演算したU相出力電流平均値604を上下限値演算部508に出力する。また、平均値演算部506は、U相サイリスタ故障信号611U1、611U2、・・・、611UNの何れかを受信すると、受信したU相サイリスタ故障信号611U1、611U2、・・・、611UNの数に対応する故障したサイリスタの個数に応じて、U相出力電流平均値604を算出するための内部パラメタを変更する。例えば、平均値演算部506は、3つのサイリスタが故障している場合、U相出力電流平均値604を求めるために対象となるサイリスタの数を、対象となるサイリスタの数から3を引いた値に変更する。
1周期目(周期1)において、出力電流IU1、IU2、・・・、IUN及び制約条件設定値605を用いてU相サイリスタ出力電流上下限値606が計算される。そして、比較部515において、U相サイリスタ出力電流上下限値606と出力電流IU1、IU2、・・・、IUNの各々との差分に関する比較が行われる。そして、出力電流IU1がU相サイリスタ出力電流上下限値606を逸脱している最大電流値であることが分かる。
Claims (8)
- 通電、休止を交互に繰り返す複数の並列接続された電力半導体の電流バランスを制御する電流バランス制御装置であって、
一定の周期で、前記複数の電力半導体から出力される複数の出力電流のうち所定の電流値の範囲から逸脱するものがあるか否かを確認し、逸脱するものがある場合に、最も逸脱している出力電流が前記所定の電流値の範囲内に収まるように該当する電力半導体のゲートを駆動制御する制御手段を備え、
前記制御手段は、
前記複数の電力半導体に対して位相制御角指令信号を周期的に出力する位相制御角指令手段と、
前記複数の電力半導体から出力される複数の出力電流のバランスを周期毎に診断し、前記最も逸脱している出力電流を抑制または促進させて前記最も逸脱している出力電流が前記範囲内に収まるようにするための電流バランス制御信号を出力する電流バランス診断手段と、
前記位相制御角指令信号に従って、周期的に、前記電流バランス制御信号に対応するゲート信号を該当する電力半導体に供給するゲート信号発生手段と、を備えた電流バランス制御装置。 - 6個のU相、V相、W相、X相、Y相、およびZ相を1ブリッジとして前記複数の電力半導体を含む複数のブリッジが並列に接続されており、
同相に並列接続されている電力半導体の出力電流を検出する電流検出手段をさらに備え、
前記電流バランス診断手段は、前記電流検出手段により検出された出力電流に応じて前記同相の各電力半導体の出力電流不平衡を抑制する制御を含むゲート信号を発生させる、ように構成されている請求項1記載の電流バランス制御装置。 - 前記位相制御角指令手段は、前記同相の各電力半導体に対して一括して前記位相制御角指令信号を出力し、
前記電流バランス診断手段は、電流分担率が最も高い電力半導体に対しては出力電流を減少させ、電流分担率が最も低い電力半導体に対しては出力電流を増加させる電流バランス制御信号を出力し、
前記ゲート信号発生手段は、前記位相制御角指令信号に従って、前記電流バランス制御信号に対応するゲート信号を発生させる、ように構成されている請求項2記載の電流バランス制御装置。 - 前記電流バランス診断手段は、
前記電流検出手段によって検出された出力電流の出力相を識別する電流出力識別手段と、
前記電流出力識別手段によって識別された同相の出力電流に基づき、故障している電力半導体を検出し、故障検出信号を出力する故障検出手段と、
前記電流出力識別手段によって識別された同相の各電力半導体の出力電流及び前記故障検出手段によって生成される故障検出信号に基づき、前記同相の出力電流の基準値を演算する基準値演算手段と、
前記同相の各電力半導体の出力電流と前記基準値との差分を演算する差分演算手段と、
各差分を前記同相の各電力半導体間で比較し、差分の絶対値が一番大きいものを検出し、制御対象となる電力半導体を決定する比較手段と、
前記制御対象となる電力半導体に対する位相制御角の設定を行い、進み制御角指令信号または遅れ制御角指令信号を出力する電流バランス位相制御角設定手段と、
前記電流バランス位相制御角設定手段から出力された進み制御角指令信号または遅れ制御角指令信号を周期毎に合成し、制御角指令値として出力する制御角指令値合成手段と、
前記制御角指令値合成手段から前記進み制御角指令信号または前記遅れ制御角指令信号が出力されない場合、前回の値を保持し、前記進み制御角指令信号または前記遅れ制御角指令信号が出力された場合、前回の値に前記進み制御角指令信号または前記遅れ制御角指令信号を加算したものを電流バランス制御信号として出力する前回値保持手段と、
をさらに備える請求項2記載の電流バランス制御装置。 - 前記電流出力識別手段は、
前記ゲート信号発生手段によって発生された前記ゲート信号に基づいて、各相の同期区間を識別する同期区間識別手段と、
前記電流検出手段によって検出された前記出力電流の電流検出信号及び前記同期区間識別手段によって識別された同期区間の識別信号に基づいて、前記電流検出信号の平均値を演算して出力する検出信号平均値演算手段と、
をさらに備える請求項4記載の電流バランス制御装置。 - 前記基準値演算手段は、
前記同相の各電力半導体の出力電流及び前記故障検出信号に基づいて、前記同相の各電力半導体の出力電流平均値を演算する平均値演算手段と、
前記同相の各電力半導体の出力電流の制約条件を定める電流不平衡率を設定する制約条件設定手段と、
前記出力電流平均値及び前記電流不平衡率に基づいて、前記基準値を中心とする上下限値を演算する上下限値演算手段と、
をさらに備える請求項4記載の電流バランス制御装置。 - 請求項1乃至6のいずれか1項に記載の電流バランス制御装置を備えた整流装置。
- 通電、休止を交互に繰り返す複数の並列接続された電力半導体の電流バランスを制御する電流バランス制御装置電流バランス制御方法であって、
制御手段により、一定の周期で、前記複数の電力半導体から出力される複数の出力電流のうち所定の電流値の範囲から逸脱するものがあるか否かを確認し、逸脱するものがある場合に、最も逸脱している出力電流が前記所定の電流値の範囲内に収まるように該当する電力半導体のゲートを駆動制御し、
前記制御手段の位相制御角指令手段により、前記複数の電力半導体に対して位相制御角指令信号を周期的に出力し、
前記制御手段の電流バランス診断手段により、前記複数の電力半導体から出力される複数の出力電流のバランスを周期毎に診断し、前記最も逸脱している出力電流を抑制または促進させて前記最も逸脱している出力電流が前記範囲内に収まるようにするための電流バランス制御信号を出力し、
前記制御手段のゲート信号発生手段により、前記位相制御角指令信号に従って、周期的に、前記電流バランス制御信号に対応するゲート信号を該当する電力半導体に供給する電流バランス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014235611A JP6370688B2 (ja) | 2014-11-20 | 2014-11-20 | 電流バランス制御装置、整流装置、および電流バランス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014235611A JP6370688B2 (ja) | 2014-11-20 | 2014-11-20 | 電流バランス制御装置、整流装置、および電流バランス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016100966A JP2016100966A (ja) | 2016-05-30 |
JP6370688B2 true JP6370688B2 (ja) | 2018-08-08 |
Family
ID=56076480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014235611A Active JP6370688B2 (ja) | 2014-11-20 | 2014-11-20 | 電流バランス制御装置、整流装置、および電流バランス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6370688B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101898815B1 (ko) * | 2017-09-14 | 2018-09-13 | 한국전력공사 | 3상 전압 비율을 이용한 싸이리스터 점호 제어 장치 및 그 제어 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6082062A (ja) * | 1983-10-07 | 1985-05-10 | Toshiba Corp | 多相整流装置の制御方式 |
JPS61247268A (ja) * | 1985-04-23 | 1986-11-04 | Fuji Electric Co Ltd | 並列半導体素子の故障検出方法 |
JPS62160077A (ja) * | 1986-01-06 | 1987-07-16 | Fuji Electric Co Ltd | 並列運転する整流器の電流平衡回路 |
JP2850274B2 (ja) * | 1991-06-24 | 1999-01-27 | 富士通電装株式会社 | スイッチング電源装置 |
JP2000322134A (ja) * | 1999-05-14 | 2000-11-24 | Japan Storage Battery Co Ltd | 電源システム |
JP2007325328A (ja) * | 2006-05-30 | 2007-12-13 | Toshiba Corp | 整流装置および整流方法 |
-
2014
- 2014-11-20 JP JP2014235611A patent/JP6370688B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016100966A (ja) | 2016-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8570775B2 (en) | CMV reduction under bus transient condition | |
US7477037B2 (en) | Method for parallel control of series-cell based drives | |
JP6461874B2 (ja) | 接続順序の判断方法、欠相判断方法 | |
JP6594450B2 (ja) | 交直変換装置及びその制御方法 | |
US9537410B2 (en) | System and method for series connecting electronic power devices | |
US20150076911A1 (en) | Determining a string configuration in a multistring-inverter | |
JP4532547B2 (ja) | 3相電力調整装置の運転方法 | |
CN107852106B (zh) | 对并联连接的功率器件的控制 | |
JP6370688B2 (ja) | 電流バランス制御装置、整流装置、および電流バランス制御方法 | |
US10284094B2 (en) | Current balance adjustment circuit and power conversion system | |
JPWO2018131086A1 (ja) | 電力変換装置 | |
KR101096146B1 (ko) | Hvdc 제어기 및 이를 포함하는 hvdc 시스템 | |
JP5494618B2 (ja) | 電力変換装置 | |
JP2010051118A (ja) | マトリックスコンバータ制御装置 | |
JP2007325328A (ja) | 整流装置および整流方法 | |
JP6564601B2 (ja) | インバータ装置 | |
US20160054751A1 (en) | Matrix converter, matrix converter control device and matrix converter control method | |
JP6541155B2 (ja) | 電力変換装置及びその制御方法 | |
JP2007060857A (ja) | 三相交流発電機バッテリ充電装置 | |
KR20160029914A (ko) | H-브릿지 멀티레벨 인버터 제어장치 및 이의 동작 방법 | |
JP4363963B2 (ja) | 並列使用電力半導体の電流平衡制御装置 | |
JP2007097394A (ja) | 電力変換器 | |
US10819260B2 (en) | Frequency and load balance compensated, gate firing phase shift delay line | |
JP7216251B2 (ja) | 電力変換装置及び故障解析方法 | |
JP4869217B2 (ja) | 励磁制御装置及び励磁制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170710 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6370688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |