JP6370688B2 - 電流バランス制御装置、整流装置、および電流バランス制御方法 - Google Patents

Description

本発明の実施形態は、電流バランス制御装置、整流装置、および電流バランス制御方法に関する。

従来の並列接続された電力半導体を用いた整流装置の構成の一例として、図１１に示すような並列接続されたサイリスタを用いたサイリスタ整流器の構成を例に説明する。サイリスタ整流器は、Ｕ相、Ｖ相、Ｗ相、およびＸ相、Ｙ相、Ｚ相を１ブリッジとして、Ｎ個のブリッジ１０３−１、１０３−２、・・・、１０３−Ｎが並列に接続されている。

例えば、ブリッジ１０３−１について説明する。一般的にサイリスタＴＵ１、ＴＶ１、ＴＷ１、ＴＸ１、ＴＹ１、およびＴＺ１の各々には保護のためにヒューズＦＵ１、ＦＶ１、ＦＷ１、ＦＸ１、ＦＹ１、およびＦＺ１の各々が直列に接続されている。３相交流電源１００の３相出力は、各ブリッジのＵ相アームのアノードおよびＸ相アームのカソード、Ｖ相アームのアノードおよびＹ相アームのカソード、並びに、Ｗ相アームのアノードおよびＺ相アームのカソード、に接続されており、位相制御される６個のアームで構成された交直変換装置によって直流電圧に変換される。サイリスタＴＵ１、ＴＶ１、ＴＷ１、ＴＸ１、ＴＹ１、およびＴＺ１の各々のゲートには、ゲート回路ＧＵ１、ＧＶ１、ＧＷ１、ＧＸ１、ＧＹ１、およびＧＺ１の各々が接続されている。

ゲート信号発生部１０１は、３相交流電源１００から印加される同期信号２００Ｒ、２００Ｓ、および２００Ｔに基づき６個のゲート信号２０１Ｕ、２０１Ｖ、２０１Ｗ、２０１Ｘ、２０１Ｙ、および２０１Ｚの出力タイミングを制御する。これにより、各ブリッジにおける同相のＮ個のゲート回路Ｇｘ１、Ｇｘ２、・・・、ＧｘＮ（ｘ＝Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚ）に対して、一括して同時にゲート信号が供給され、同相のＮ個のサイリスタに同時に電流が流れる。

ここで、各ブリッジにおいてＵ相が導通している場合について説明する。ＩＵ１、ＩＵ２、・・・、ＩＵＮは、各ブリッジのＵ相サイリスタＴＵ１、ＴＵ２、・・・、ＴＵＮの各々を流れる電流であり、ＩＵはこれらの電流を合計した合計電流である。このように、Ｎ個のサイリスタＴＵ１、ＴＵ２、・・・、ＴＵＮは、３相交流電源１００の周期毎に合計電流ＩＵを分担する。

しかしながら、出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮの各値は、各サイリスタの電圧−電流特性の違いや構造的に配置が異なることによる導体インピダンスの違い、または、導体に分流して流れる電流による電圧降下に差があることなどの理由により同じ値にはならないことがある。そのため、例えば、発電プラン卜の励磁システムにおいて、電流容量の関係により上述したように整流器に用いられる半導体素子を並列接続で使用する場合、素子の特性のばらつき等により並列接続された各素子に電流が均等に流れず、特定の素子の電流が大きくなり寿命を消耗するなどの問題がある。

そのため、従来は、サイリスタＴＵ１、ＴＵ２、・・・、ＴＵＮの電圧−電流特性ができるだけ近いものを選別して使用することや、導体構造を対称配置になるように工夫することや、もしくは、サイリスタＴＵ１、ＴＵ２、・・・、ＴＵＮの通電電流が大きなものを検出して該当するサイリスタのゲート信号を複数回に１度停止させる制御を行うこと（例えば、特許文献１）や、あるいは、サイリスタＴＵ１、ＴＵ２、・・・、ＵＮのうちの通電電流が大きなものを検出して該当するサイリスタのゲート信号の出力タイミングを遅らせる制御を行うこと（例えば、特許文献２）で、電流の分担をできるだけ均等にしている。

特開２００７−３２５３２８号公報 特開２０１１−１７２４０５号公報

従来技術においては、電力半導体の並列使用時の電流バランスを実現するために、一般的に特性が近い電力半導体を選別して使用したり、導体構造を工夫したりしても、電流分担のばらつきの度合いを表す指標の１つである電流不平衡率が３０％以上になることがあり、電流分担率の高い電力半導体の劣化を早めてしまう。ここでいう電流不平衡率とは、各電力半導体を流れる出力電流の電流値が所定の基準値から乖離する度合いを意味する。より詳細には、電流不平衡率は、電力半導体の通電電流の平均値に対する最大の通電電流の割合または最小の通電電流の割合で表わされる。例えば、Ｎ個の電力半導体の通電電流をＩＵ１、ＩＵ２、・・・、ＩＵＮとすると、通電電流の平均値は（ＩＵ１＋ＩＵ２＋・・・＋ＩＵＮ）／Ｎで表される。そして、電流不平衡率が３０％であるということは、最大の通電電流値が通電電流の平均値に対して＋３０％の範囲に入り、最小の通電電流値が通電電流の平均値に対して−３０％の範囲に入ることを意味する。

また、従来技術においては、電流不平衡率を３０％程度に抑えることが限界であり、電流不平衡率を１０％以下にするという近年の要求を満足することが困難である。また、電力半導体を選別して購入することや、導体の構造に制約があることなどから、整流器のコスト低減の妨げにもなっている。

また、特許文献１および特許文献２に示されるようなゲート信号出力制御技術を用いた場合、あらかじめ計測した各電力半導体の特徴やブリッジ構成などを考慮した設定値をあらかじめ指定する必要がある。また、電力半導体の故障等により使用する電力半導体の特性やブリッジ構成が変化した場合、設定を変更しないと制御が継続できないことがある。また、設定が誤っていた場合、出力電流のハンチングや出力電流の低下が起こり、制御不能に陥る可能性がある。

本発明が解決しようとする課題は、並列接続された電力半導体を電気的特性によって選別することなく、並列接続された電力半導体間の高精度な電流バランス制御を実現することができる電流バランス制御装置、整流装置、および電流バランス制御方法を提供することにある。

通電、休止を交互に繰り返す複数の電力半導体が並列に接続された電流バランス制御装置であって、電流バランス制御装置は、制御手段を備える。制御手段は、一定の周期で、複数の電力半導体から出力される複数の出力電流のうち所定の電流値の範囲から逸脱するものがあるか否かを確認し、逸脱するものがある場合に、最も逸脱している出力電流が所定の電流値の範囲内に収まるように該当する電力半導体のゲートを駆動制御する。制御手段は、複数の電力半導体に対して位相制御角指令信号を周期的に出力する位相制御角指令手段と、複数の電力半導体から出力される複数の出力電流のバランスを周期毎に診断し、最も逸脱している出力電流を抑制または促進させて最も逸脱している出力電流が範囲内に収まるようにするための電流バランス制御信号を出力する電流バランス診断手段と、位相制御角指令信号に従って、周期的に、電流バランス制御信号に対応するゲート信号を該当する電力半導体に供給するゲート信号発生手段と、を備える。

本発明によれば、並列接続された電力半導体を電気的特性によって選別することなく、並列接続された電力半導体間の高精度な電流バランス制御を実現することができる。

第１の実施形態に係る電流バランス制御装置を備えた整流装置の構成例を示す図。 同実施形態の電流バランス制御装置において実行される電流バランス制御処理によって得られる各電力半導体の出力電流波形と合計出力電流波形の一例を示す図。 同実施形態の電流バランス制御装置において実行される電流バランス制御処理の手順を示すフローチャート。 第２の実施形態に係る電流バランス制御装置を備えたサイリスタ整流器の構成例を示す図。 同実施形態の電流バランス制御装置のより詳細な構成例を示す図。 同実施形態の電流バランス制御装置に設けられた電流バランス診断部の構成例を示す図。 同実施形態の電流バランス制御装置に設けられた電流出力識別部の構成例を示す図。 同実施形態の電流バランス制御装置に設けられた電流出力識別部における入力波形の一例を示す図。 同実施形態の電流バランス制御装置に設けられた基準値演算部の構成例を示す図。 同実施形態の電流バランス制御装置において実行される電流バランス制御処理によって得られる各Ｕ相サイリスタの出力電流波形とＵ相の合計出力電流波形の一例を示す図。 従来技術によるサイリスタ整流器の構成例を示す図。

以下、図面を参照して、実施形態について説明する。
なお、以下では、図１１に示した従来の構成と異なる部分を中心に説明する。図１１と共通する要素には同一の符号を付し、重複する説明を省略する。
（第１の実施形態）
まず、図１乃至図３を参照して、第１の実施形態について説明する。
図１は、第１の実施形態に係る電流バランス制御装置を備えた整流装置の構成の一例を示す図である。

電流バランス制御装置１０は、例えば発電プラン卜の励磁システムに使用される整流装置に含まれる通電、休止を交互に繰り返すＮ個の並列接続された電力半導体Ｔ１、Ｔ２、・・・、ＴＮの電流バランスを制御する装置である。ここでいう電力半導体とは、例えばサイリスタ、ＩＥＧＴ、またはＩＧＢＴなどの半導体素子である。

電流バランス制御装置１０は、一定の周期で、電力半導体Ｔ１、Ｔ２、・・・、ＴＮから出力される複数の出力電流のうち所定の電流値の範囲から逸脱するものがあるか否かを確認し、逸脱するものがある場合に、最も逸脱している出力電流が前記所定の電流値の範囲内に収まるように該当する電力半導体のゲートを駆動制御する制御機能を有する。

電流バランス制御装置１０は、位相制御角指令部３００と、電流バランス診断部３０１と、ゲート信号発生部３０２−１、３０２−２、・・・、３０２−Ｎとを備えている。 電力半導体Ｔ１、Ｔ２、・・・、ＴＮは、並列に接続されている。また、電力半導体ゲート回路Ｇ１、Ｇ２、・・・、ＧＮの各々が、電力半導体Ｔ１、Ｔ２、・・・、ＴＮの各々のゲートに取付けられている。

位相制御角指令部３００は、電力半導体Ｔ１、Ｔ２、・・・、ＴＮに対する位相制御角を指示する位相制御角指令信号４００を周期的に発生させ一括して供給するための制御を行う。位相制御角指令部３００は、位相制御角指令信号４００をゲート信号発生部３０２−１、３０２−２、・・・、３０２−Ｎに出力する。

電流バランス診断部３０１は、電力半導体Ｔ１、Ｔ２、・・・、ＴＮの出力電流のバランスを診断する。より詳細には、電流バランス診断部３０１は、一定の周期で、電力半導体Ｔ１、Ｔ２、・・・、ＴＮから出力される複数の出力電流Ｉ１、Ｉ２、・・・、ＩＮのうち所定の電流値の範囲から逸脱するものがあるか否かを確認することによって、電流バランスを診断する。

電流バランス診断部３０１は、診断結果に基づき、逸脱するものがある場合に、最も逸脱している出力電流が所定の電流値の範囲内に収まるように該当する電力半導体のゲートを駆動制御するために、電力半導体Ｔ１、Ｔ２、・・・、ＴＮの各々に対して出力電流の電流量の抑制や促進を指示する電流バランス制御信号４０１−１、４０１−２、・・・、４０１−Ｎを出力する。より詳細には、電流バランス診断部３０１は、電力半導体の制約条件（例えば、電流不平衡率などで表される。）に基づいて、Ｎ個の電力半導体Ｔ１、Ｔ２、・・・、ＴＮの各々から出力される出力電流のバランスを診断し、診断結果に基づき、例えば、制約条件から最も逸脱しており電流分担率が最も高い電力半導体に対して、電流量を減少させるために電流バランス制御信号４０１−１、４０１−２、・・・、４０１−Ｎのいずれかの出力値を下げてゲート信号発生部３０２−１、３０２−２、・・・、３０２−Ｎに出力したり、あるいは制約条件から最も逸脱しており電流分担率が最も低い電力半導体に対して、電流量を増加させるために電流バランス制御信号４０１−１、４０１−２、・・・、４０１−Ｎのいずれかの出力値を上げてゲート信号発生部３０２−１、３０２−２、・・・、３０２−Ｎのいずれかに出力したりする。

ゲート信号発生部３０２−１、３０２−２、・・・、３０２−Ｎの各々は、位相制御角指令信号４００に示される位相制御角に従って、周期的に、電流バランス制御信号４０１−１、４０１−２、・・・、４０１−Ｎに対応するＮ個のゲート信号４０２−１、４０２−２、・・・、４０２−Ｎを発生させ、発生させたゲート信号４０２−１、４０２−２、・・・、４０２−Ｎを電力半導体ゲート回路Ｇ１、Ｇ２、・・・、ＧＮに出力する。

電力半導体ゲート回路Ｇ１、Ｇ２、・・・、ＧＮは、Ｎ個のゲート信号発生部３０２−１、３０２−２、・・・、３０２−Ｎから出力されたゲート信号４０２−１、４０２−２、・・・、４０２−Ｎを受け、電力半導体Ｔ１、Ｔ２、・・・、ＴＮのゲートを駆動し、電力半導体Ｔ１、Ｔ２、・・・、ＴＮを導通させる。これにより、電力半導体Ｔ１、Ｔ２、・・・、ＴＮを含む各アームに電力半導体出力電流Ｉ１、Ｉ２、・・・、ＩＮが流れ、これらの合計電流である電力半導体出力合計電流Ｉが得られる。

次に、図２を参照して、第１の実施形態における電流バランス制御装置１０の電流バランス制御の動作の概要について説明する。
ここでは、制約条件を定める電流不平衡率が１０％であるものとする。この場合、例えば所定の電流値（基準値）に対して１０％大きい電流値を上限値、その基準値に対して１０％小さい電流値を下限値として設定する。

電力半導体Ｔ１、Ｔ２、・・・、ＴＮは、電気的特性にばらつきがあり、電力半導体出力電流Ｉ１、Ｉ２、・・・、ＩＮ間のバランスが不平衡な状態になる。

いま、各電力半導体Ｔ１、Ｔ２、・・・、ＴＮの電流分担率は、電力半導体Ｔ１が一番大きく、次に電力半導体Ｔ２が大きく、電力半導体ＴＮが一番少ないとする。

このとき、電流バランス診断部３０１は、１周期目である周期１において制約条件に基づいて電力半導体Ｔ１、Ｔ２、・・・、ＴＮの電流バランスを診断する。電流バランス診断部３０１は、電力半導体Ｔ１の出力電流Ｉ１が制約条件の上下限値から最も逸脱している最大電流値であると判定し、電流分担率が最も高い状態にある電力半導体Ｔ１に対して２周期目である周期２において出力電流Ｉ１を減少させる電流バランス制御信号４０１−１を出力する。これにより、周期２では電力半導体Ｔ１の出力電流Ｉ１が減少し、この出力電流Ｉ１の減少分を電力半導体Ｔ２乃至ＴＮで分担して、電力半導体出力合計電流Ｉが得られる。また、電力半導体Ｔ１の電流バランス制御信号４０１−１は、周期２以降もその出力値が保持され、電力半導体Ｔ１の出力電流値が再び制約条件から逸脱しない限り同じ値で出力され、電力半導体Ｔ１の出力電流Ｉ１を抑制し続ける。

同様に、電流バランス診断部３０１は、周期２において制約条件に基づいて電力半導体Ｔ１、Ｔ２、・・・、ＴＮの電流バランスを診断する。電流バランス診断部３０１は、電力半導体ＴＮの出力電流ＩＮが制約条件の上下限値から最も逸脱している最小電流値であると判定し、電流分担率が最も低い状態にある電力半導体ＴＮに対して３周期目である周期３において出力電流ＩＮを増加させる電流バランス制御信号４０１−Ｎを出力する。その結果、電力半導体ＴＮの出力電流ＩＮが増加し、出力電流ＩＮの増加分に相当する電力半導体Ｔ１及びＴ２の電流分担率が減少する。また、電力半導体ＴＮの電流バランス制御信号４０１−Ｎは、周期３以降もその出力値が保持され、電力半導体ＴＮの出力電流ＩＮが再び制約条件から逸脱しない限り同じ値で出力され、電力半導体ＴＮの出力電流ＩＮを促進し続ける。そして、Ｎ周期目である周期Ｎにおいて、電力半導体Ｔ１の出力電流Ｉ１乃至電力半導体ＴＮの出力電流ＩＮが、制約条件の範囲に入ることが分かる。

次に、図３を参照して、第１の実施形態における電流平衡制御処理の手順の一例について説明する。
電流バランス制御装置１０は、出力電流Ｉ１、Ｉ２、・・・、ＩＮに基づき、電力半導体Ｔ１、Ｔ２、・・・、ＴＮの電流バランスを診断する（ステップＳ３０１）。より詳細には、電流バランス制御装置１０は、診断結果に基づき、所定の電流値の範囲を逸脱している出力電流があるか否かを判定する。電流バランス制御装置１０は、所定の電流値の範囲を逸脱している出力電流が存在する場合（ステップＳ３０３のＹＥＳ）、所定の電流値の範囲を逸脱している出力電流のうち最も逸脱している出力電流が所定の電流値の範囲に収まるように、より詳細には、最も逸脱している出力電流が所定の電流値の範囲の上限値を上回るものである場合にはその出力電流を減少させて所定の電流値の範囲に収まるように、一方、最も逸脱している出力電流が所定の電流値の範囲の下限値を下回るものである場合にはその出力電流を増加させて所定の電流値の範囲に収まるように、最も逸脱している出力電流に対応する電力半導体のゲートを駆動制御する（ステップＳ３０５）。一方、電流バランス制御装置１０は、所定の電流値の範囲を逸脱している出力電流が存在しない場合（ステップＳ３０３のＮＯ）、現在の制御の状態をそのまま維持する。

この後、ステップＳ３０１に戻り、次の周期においても同様な処理を繰り返す。

以上のように、第１の実施形態によれば、各周期において、出力電流が制約条件から最も逸脱している電力半導体に対して電流バランス制御を行い、その電力半導体の出力電流を調整することにより、各電力半導体のそれぞれの平均出力電流のばらつきを抑えることができる。これにより、並列接続された電力半導体の電気的特性や導体構造を考慮することなく、並列電力半導体間の高精度な電流バランスを実現することができる。

また、電流量が設定した範囲内に入るように各素子へ出力するゲートパルスを制御することにより、素子間の電流不平衡を抑制することができる。また、複数の電力半導体が並列接続された整流器において、各電力半導体の電流分担に応じた出力電流の制御を行い、電力半導体間の電流平衡を実現することができる。

また、周期毎に、制約条件の上下限値を逸脱する出力電流がある場合には１つの電力半導体に対して制御を行えばよいため、電力半導体間の協調制御を必要としない。

また、近年要求される制約条件を満足しつつ、低コストな整流器を提供することができる。
（第２の実施形態）
次に、図４乃至図１０を参照して、第２の実施形態について説明する。
なお、以下では、並列接続された電力半導体の出力電流が、図２の周期１などに示すように不平衡状態になる場合を想定して説明する。また、以下、電力半導体としてサイリスタを用いた場合について説明するが、サイリスタの代わりに、ＩＥＧＴまたはＩＧＢＴを用いてもよい。

第２の実施形態における電流バランス制御装置１０は、第１の実施形態と異なり、複数の相を１ブリッジとする大容量のサイリスタ整流器を想定している。また、第２の実施形態における電流バランス制御装置１０は、図１１に示すような従来技術と異なり、ゲート信号発生部１０１の代わりに、各サイリスタの出力電流を抑制または促進させる制御を含むゲート信号を出力するゲート信号発生部５００を備える。

図４及び図５は、第２の実施形態における電流バランス制御装置を備えたサイリスタ整流器の構成例を示す図である。
電流バランス制御装置１０の主回路部分は、Ｕ相、Ｖ相、Ｗ相、Ｘ相、Ｙ相、およびＺ相にそれぞれ１つのサイリスタＴＵ１、ＴＶ１、ＴＷ１、ＴＸ１、ＴＹ１、およびＴＺ１、ヒューズＦＵ１、ＦＶ１、ＦＷ１、ＦＸ１、ＦＹ１、およびＦＺ１、並びに、ゲート回路ＧＵ１、ＧＶ１、ＧＷ１、ＧＸ１、ＧＹ１、およびＧＺ１、から構成されるブリッジを備える。電流バランス制御装置１０は、このブリッジが並列にＮ個のブリッジ１０３−１、１０３−２、・・・、１０３−Ｎが接続されており、これらＮ個のブリッジに電力を供給する３相交流電源１００を備える。

また、電流バランス制御装置１０は、位相制御角指令部５０１、電流バランス診断部５０２、Ｕ相ゲート信号発生部５０４Ｕ、各ブリッジに設けられておりＰ側の各サイリスタの出力電流を検出する電流検出部５０３−１Ｐ、５０３−２Ｐ、・・・、５０３−ＮＰ、及び各ブリッジに設けられておりＮ側の各サイリスタの出力電流を検出する電流検出部５０３−１Ｎ、５０３−２Ｎ、・・・、５０３−ＮＮを備える。

以下、Ｕ相サイリスタについて説明するが、Ｖ相、Ｗ相、Ｘ相、Ｙ相、及びＺ相のサイリスタについても同様である。また、電流バランス制御装置１０の各ブリッジにおいて、Ｕ相が導通している場合における動作について説明する。

位相制御角指令部５０１は、Ｕ相の並列接続されたサイリスタＴＵ１、ＴＵ２、・・・、ＴＵＮに対する位相制御角を指示する位相制御角指令信号６０２Ｕ、６０２Ｖ、６０２Ｗ、６０２Ｘ、６０２Ｙ、及び６０２Ｚを周期的に一括して出力する。

電流バランス診断部５０２は、Ｐ側サイリスタ電流検出信号ＩＰ１、ＩＰ２、・・・、ＩＰＮまたはＮ側サイリスタ電流検出信号ＩＮ１、ＩＮ２、・・・、ＩＮＮに基づいて、各サイリスタの電流バランスを診断する。なお、電流バランス診断部５０２の詳細については、後述する。

Ｕ相ゲート信号発生部５０４Ｕは、３相交流電源１００から印加されるＲ相同期信号２００Ｒと、位相制御角指令部５０１から出力されるＵ相位相制御角指令信号６０２Ｕとに従って、周期的に、電流バランス診断部５０２から出力されるＵ相電流バランス制御信号６００Ｕ−１、６００Ｕ−２、・・・、６００Ｕ−Ｎに対応するＵ相サイリスタゲート信号６０１Ｕ−１、６０１Ｕ−２、・・・、６０１Ｕ−Ｎを出力する。

ここで、第２の実施形態に係る電流バランス制御装置１０と第１の実施形態に係る電流バランス制御装置１０との対応関係について説明する。
Ｕ相サイリスタＴＵ１は、電力半導体Ｔ１に対応する。Ｕ相サイリスタＴＵ２は、電力半導体Ｔ２に対応する。Ｕ相サイリスタＴＵＮは、電力半導体ＴＮに対応する。Ｕ相サイリスタＴＵ１に対するゲート回路ＧＵ１は、電力半導体ゲート回路Ｇ１に対応する。Ｕ相サイリスタゲート回路ＧＵ２は、電力半導体ゲート回路Ｇ２に対応する。Ｕ相サイリスタゲート回路ＧＵＮは、電力半導体ゲート回路ＧＮに対応する。位相制御角指令部５０１は、位相制御角指令部３００に対応する。電流バランス診断部５０２は、電流バランス診断部３０１に対応する。Ｕ相サイリスタゲート信号発生部５０４Ｕ−１は、ゲート信号発生部３０２−１に対応する。Ｕ相サイリスタゲート信号発生部５０４Ｕ−２は、ゲート信号発生部３０２−２に対応する。Ｕ相サイリスタゲート信号発生部５０４Ｕ−Ｎは、ゲート信号発生部３０２−Ｎに対応する。Ｕ相位相制御角指令信号６０２Ｕは、位相制御角指令信号４００に対応する。

Ｕ相サイリスタＴＵ１の電流バランス制御信号６００Ｕ−１は、電力半導体Ｔ１の電流バランス制御信号４０１−１に対応する。Ｕ相サイリスタＴＵ２の電流バランス制御信号６００Ｕ−２は、電力半導体Ｔ２の電流バランス制御信号４０１−２に対応する。Ｕ相サイリスタＴＵＮの電流バランス制御信号６００Ｕ−Ｎは、電力半導体ＴＮの電流バランス制御信号４０１−Ｎに対応する。

Ｕ相サイリスタＴＵ１のゲート信号６０１Ｕ−１は、電力半導体Ｔ１のゲート信号４０２−１に対応する。Ｕ相サイリスタＴＵ２のゲート信号６０１Ｕ−２は、電力半導体Ｔ２のゲート信号４０２−２に対応する。Ｕ相サイリスタＴＵＮのゲート信号６０１Ｕ−Ｎは、電力半導体ＴＮのゲート信号４０２−Ｎに対応する。Ｕ相サイリスタＴＵ１の出力電流ＩＵ１は、電力半導体Ｔ１の出力電流Ｉ１に対応する。Ｕ相サイリスタＴＵ２の出力電流ＩＵ２は、電力半導体Ｔ２の出力電流Ｉ２に対応する。Ｕ相サイリスタＴＵＮの出力電流ＩＵＮは、電力半導体ＴＮの出力電流ＩＮに対応する。Ｕ相サイリスタ出力合計電流ＩＵは、電力半導体出力合計電流Ｉに対応する。

次に、図６を参照して、電流バランス診断部５０２の構成例について説明する。
電流バランス診断部５０２は、電流出力識別部５０５、Ｕ相サイリスタ差分演算部５０９Ｕ１、Ｕ１相遅れ制御角設定部５１２Ｕ１＋、Ｕ１相進み制御角設定部５１２Ｕ１−、Ｕ相サイリスタ制御角指令値合成部５１３Ｕ１、Ｕ相故障検出部５１４Ｕ、比較部５１５、Ｕ１相前回値保持部５１６Ｕ１、及び基準値演算部５１７、等を備える。

電流出力識別部５０５は、Ｕ相ゲート信号発生部５０４Ｕから出力されるＵ相サイリスタゲート信号６０１Ｕ−１、６０１Ｕ−２、・・・、６０１Ｕ−Ｎと、Ｖ相ゲート信号発生部５０４Ｖから出力されるＶ相サイリスタゲート信号６０１Ｖ−１、６０１Ｖ−２、・・・、６０１Ｖ−Ｎと、Ｗ相ゲート信号発生部５０４Ｗから出力されるＷ相サイリスタゲート信号６０１Ｗ−１、６０１Ｗ−２、・・・、６０１Ｗ−Ｎと、電流検出部５０３−１Ｐ、５０３−２Ｐ、・・・、５０３−ＮＰにより検出されるサイリスタ電流検出信号ＩＰ１、ＩＰ２、・・・、ＩＰＮと、を用いて、サイリスタ電流検出信号ＩＰ１、ＩＰ２、・・・、ＩＰＮが、Ｕ相のサイリスタから出力されたＵ相出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮであるか否かを識別する。

電流出力識別部５０５は、Ｕ相出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮを、Ｕ相故障検出部５１４Ｕ及び基準値演算部５１７に出力する。

Ｕ相故障検出部５１４Ｕは、Ｕ相出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮを用いて故障して電流出力が停止しているサイリスタを検出し、Ｕ相サイリスタ故障信号６１１Ｕ１、６１１Ｕ２、・・・、６１１ＵＮを、基準値演算部５１７及び比較部５１５に出力する。

基準値演算部５１７は、Ｕ相出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮ及びＵ相サイリスタ故障信号６１１Ｕ１、６１１Ｕ２、・・・、６１１ＵＮを用いて、電流バランス制御の対象となるサイリスタを選定するために必要なＵ相サイリスタ出力電流の基準値を中心とするとなるＵ相サイリスタ出力電流上下限値６０６を出力する。基準値演算部５１７によるＵ相サイリスタ出力電流上下限値６０６の具体的な算出手法については、後述する。

Ｕ相サイリスタ差分演算部５０９Ｕ１は、Ｕ相サイリスタ出力電流ＩＵ１及びＵ相サイリスタ出力電流上下限値６０６に基づき、Ｕ相サイリスタ出力電流差分値６０７Ｕ１を演算し、演算したＵ相サイリスタ出力電流差分値６０７Ｕ１を比較部５１５に出力する。同様に、Ｕ相サイリスタ差分演算部５０９Ｕ２乃至５０９ＵＮは、それぞれ、Ｕ相サイリスタ出力電流差分値６０７Ｕ２乃至６０７ＵＮを比較部５１５に出力する。

比較部５１５は、Ｕ相サイリスタ出力電流差分値６０７Ｕ１、６０７Ｕ２、・・・、６０７ＵＮを比較し、絶対値が一番大きいものを検出し、制御対象となるＵ相サイリスタをＵ相サイリスタＴＵ１、ＴＵ２、・・・、ＴＵＮから決定する。

ここで、Ｕ相サイリスタ出力電流差分値６０７Ｕ１の絶対値が他のサイリスタ出力電流差分値６０７Ｕ２乃至６０７ＵＮの絶対値よりも大きい場合について説明する。比較部５１５は、Ｕ相サイリスタＴＵ１を制御対象として検出する。そして、比較部５１５は、Ｕ相サイリスタ出力電流差分値６０７Ｕ１が正の値である場合、プラス側Ｕ相サイリスタ制御実行信号６０８Ｕ１＋を、Ｕ１相遅れ制御角設定部５１２Ｕ１＋及びＵ１相前回値保持部５１６Ｕ１に出力する。一方、比較部５１５は、Ｕ相サイリスタ出力電流差分値６０７Ｕ１が負の値である場合、マイナス側Ｕ相サイリスタ制御実行信号６０８Ｕ１−を、Ｕ１相進み制御角設定部５１２Ｕ１−及びＵ１相前回値保持部５１６Ｕ１に出力する。

また、比較部５１５は、Ｕ相サイリスタ故障信号６１１Ｕ１、６１１Ｕ２、・・・、６１１ＵＮの何れかを受信した場合、受信したＵ相サイリスタ故障信号６１１に対応するサイリスタの制御実行信号６０８を停止する。例えば、比較部５１５は、Ｕ相サイリスタ故障信号６１１Ｕ１を受信した場合、受信したＵ相サイリスタ故障信号６１１Ｕ１に対応するサイリスタＴＵ１のプラス側Ｕ相サイリスタ制御実行信号６０８Ｕ１＋及びマイナス側Ｕ相サイリスタ制御実行信号６０８Ｕ１−を停止する。

Ｕ１相遅れ制御角設定部５１２Ｕ１＋は、プラス側Ｕ相サイリスタ制御実行信号６０８Ｕ１＋が入力されると、Ｕ１相遅れ制御角指令値６０９Ｕ１＋をＵ相サイリスタ制御角指令値合成部５１３Ｕ１に出力する。一方、Ｕ１相進み制御角設定部５１２Ｕ１−は、マイナス側Ｕ相サイリスタ制御実行信号６０８Ｕ１−が入力されると、Ｕ１相進み制御角指令値６０９Ｕ１−をＵ相サイリスタ制御角指令値合成部５１３Ｕ１に出力する。

なお、Ｕ１相遅れ制御角設定部５１２Ｕ１＋およびＵ１相進み制御角設定部５１２Ｕ１−によって設定される制御角の値は、それぞれ、固定値（＋αおよび−α）である。また、固定値（＋αおよび−α）は、例えば、制御対象となるサイリスタの電流量を上記所定の範囲に収めるための値であればよい。また、Ｕ１相遅れ制御角設定部５１２Ｕ１＋によって設定される制御角の値の絶対値と、Ｕ１相進み制御角設定部５１２Ｕ１−によって設定される制御角の値の絶対値とは異なっていてもよい。

Ｕ相サイリスタ制御角指令値合成部５１３Ｕ１は、Ｕ１相遅れ制御角指令値６０９Ｕ１＋及びＵ１相進み制御角指令値６０９Ｕ１−を合成し、合成結果に基づき、Ｕ１相制御角指令値６１０Ｕ１をＵ１相前回値保持部５１６Ｕ１に出力する。

Ｕ１相前回値保持部５１６Ｕ１は、プラス側Ｕ相サイリスタ制御実行信号６０８Ｕ１＋またはマイナス側Ｕ相サイリスタ制御実行信号６０８Ｕ１−が入力されると、Ｕ相サイリスタ電流バランス制御信号６００Ｕ−１の前回値にＵ１相制御角指令値６１０Ｕ１を加算した値をＵ相サイリスタ電流バランス制御信号６００Ｕ−１として出力する。また、Ｕ１相前回値保持部５１６Ｕ１は、プラス側Ｕ相サイリスタ制御実行信号６０８Ｕ１＋またはマイナス側Ｕ相サイリスタ制御実行信号６０８Ｕ１−のいずれも入力されない場合、Ｕ相サイリスタ電流バランス制御信号６００Ｕ−１の前回値を出力する。

次に、図７を参照して、電流出力識別部５０５のより詳細な構成例について説明する。
電流出力識別部５０５は、Ｕ１相同期区間識別部５１０Ｕ１、Ｖ１相同期区間識別部５１０Ｖ１、Ｗ１相同期区間識別部５１０Ｗ１、Ｕ１相検出信号平均値演算部５１１Ｕ１、Ｖ１相検出信号平均値演算部５１１Ｖ１、及びＷ１相検出信号平均値演算部５１１Ｗ１を備える。

電流バランス診断部５０２に入力されたＵ相サイリスタゲート信号６０１Ｕ−１及びＶ相サイリスタゲート信号６０１Ｖ−１は、Ｕ１相同期区間識別部５１０Ｕ１に入力される。

Ｕ１相同期区間識別部５１０Ｕ１は、セット側（Ｓ側）に値が入力されると、リセット側（Ｒ側）に値が入力されるまで前回の値を保持する。したがって、Ｕ１相同期区間識別部５１０Ｕ１は、Ｕ相サイリスタゲート信号発生部５０４Ｕ−１からＵ相サイリスタゲート信号６０１Ｕ−１が出力されると、次にＶ相サイリスタゲート信号６０１Ｖ−１が出力されるまでの間、Ｕ１相同期区間信号６０３Ｕ−１を出力し続ける。

同様に、Ｖ１相同期区間識別部５１０Ｖ１は、Ｖ相サイリスタゲート信号６０１Ｖ−１及びＷ相サイリスタゲート駆動信号６０１Ｗ−１が入力されると、Ｖ１相同期区間信号６０３Ｖ−１を出力する。Ｗ１相同期区間識別部５１０Ｗ１は、Ｗ１相同期区間識別部５１０Ｗ１にＷ相サイリスタゲート信号６０１Ｗ−１及びＵ相サイリスタゲート信号６０１Ｕ−１が入力されると、Ｗ１相同期区間信号６０３Ｗ−１を出力する。

電流出力識別部５０５は、同期区間信号６０３Ｕ−１、同期区間信号６０３Ｖ−１、及び同期区間信号６０３Ｗ−１を用いて、Ｕ１相同期区間信号６０３Ｕ−１が出力されている区間におけるＰ側サイリスタ電流検出信号ＩＰ１を抽出する。

Ｕ１相検出信号平均値演算部５１１Ｕ１は、Ｕ１相の同期区間におけるＰ側サイリスタ電流検出信号ＩＰ１の平均値を計算する。Ｕ１相検出信号平均値演算部５１１Ｕ１は、計算した平均値をＵ相サイリスタ出力電流ＩＵ１として周期毎に出力する。同様に、図示していないが、Ｕ相検出信号平均値演算部５１１Ｕ２乃至５１１ＵＮは、それぞれ、Ｐ側サイリスタ電流検出信号ＩＰ２の平均値乃至ＩＰＮの平均値を計算し、Ｕ相サイリスタ出力電流ＩＵ２乃至ＩＵＮとして周期毎に出力する。

次に、図８を参照して、電流出力識別部５０５によって識別される入力信号波形の一例を説明する。
図８に示すように、同期区間信号６０３Ｕ−１がオンの場合、同期区間信号６０３Ｖ−１及び同期区間信号６０３Ｗ−１はオフである。同様に、同期区間信号６０３Ｖ−１がオンの場合、同期区間信号６０３Ｕ−１及び同期区間信号６０３Ｗ−１はオフである。同期区間信号６０３Ｗ−１がオンの場合、同期区間信号６０３Ｕ−１及び同期区間信号６０３Ｖ−１はオフである。図８に示すＩＰ１は、同期区間信号６０３Ｕ−１、６０３Ｖ−１、及び６０３Ｗ−１の何れか１つがオンの場合における、入力信号であるＰ側サイリスタ電流検出信号ＩＰ１の平均値を示している。

次に、図９を参照して、基準値演算部５１７の詳細な構成例について説明する。
Ｕ相サイリスタ出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮは、基準値演算部５１７に設けられた平均値演算部５０６に入力される。平均値演算部５０６は、Ｕ相の各サイリスタの出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮを用いて演算したＵ相出力電流平均値６０４を上下限値演算部５０８に出力する。また、平均値演算部５０６は、Ｕ相サイリスタ故障信号６１１Ｕ１、６１１Ｕ２、・・・、６１１ＵＮの何れかを受信すると、受信したＵ相サイリスタ故障信号６１１Ｕ１、６１１Ｕ２、・・・、６１１ＵＮの数に対応する故障したサイリスタの個数に応じて、Ｕ相出力電流平均値６０４を算出するための内部パラメタを変更する。例えば、平均値演算部５０６は、３つのサイリスタが故障している場合、Ｕ相出力電流平均値６０４を求めるために対象となるサイリスタの数を、対象となるサイリスタの数から３を引いた値に変更する。

上下限値演算部５０８は、制約条件設定部５０７から出力される制約条件設定値６０５及びＵ相出力電流平均値６０４を用いて、ある制約条件式にしたがってＵ相サイリスタ出力電流の上下限値を計算する。制約条件設定値６０５は、例えば電流不平衡率に基づき設定される値である。上下限値演算部５０８は、例えば、電流不平衡率が１０％である場合、Ｕ相出力電流平均値６０４を基準値として、その基準値に対して１０％大きい電流値を上限値、その基準値に対して１０％小さい電流値を下限値とし計算する。また、上下限値演算部５０８は、例えば、計算した上限値及び下限値を電流平衡率の範囲として算出する。上下限値演算部５０８は、計算したＵ相サイリスタ出力電流上下限値６０６を出力する。

図１０は、Ｕ相の各出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮの電流バランス制御結果を示したものである。
１周期目（周期１）において、出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮ及び制約条件設定値６０５を用いてＵ相サイリスタ出力電流上下限値６０６が計算される。そして、比較部５１５において、Ｕ相サイリスタ出力電流上下限値６０６と出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮの各々との差分に関する比較が行われる。そして、出力電流ＩＵ１がＵ相サイリスタ出力電流上下限値６０６を逸脱している最大電流値であることが分かる。

次に、２周期目（周期２）において、出力電流ＩＵ１に対して位相を遅らせる方向に設定されたＵ１相制御角指令値６１０Ｕ１が出力されることによって、出力電流ＩＵ１が減少する。同時に、比較部５１５において、出力電流ＩＵ１、ＩＵ２、・・・、ＩＵＮの各々に対するＵ相サイリスタ出力電流上下限値６０６との差分に関する比較が行われ、出力電流ＩＵＮがＵ相サイリスタ出力電流上下限値６０６を逸脱している最小電流値であることが分かる。

３周期目（周期３）において、出力電流ＩＵＮに対して位相を進ませる方向に設定されたＵＮ相制御角指令値６１０ＵＮが出力され、出力電流ＩＵＮが増加すると共に、出力電流ＩＵ１に対してＵ１相制御角指令値６１０Ｕ１の前回の値が保持された状態で出力される。そのため、出力電流ＩＵ１に対する制御が継続されるため、出力電流ＩＵ１が減少する。

以上のように、第２の実施形態によれば、Ｕ相、Ｖ相、Ｗ相、Ｘ相、Ｙ相、及びＺ相の各相において、第１の実施形態と同様の効果が得られる。また、制約条件に基づく範囲から最も逸脱しているサイリスタの出力電流を制御し、各相のサイリスタのそれぞれの平均出力電流のばらつきを抑えることができる。また、電流分担に応じたサイリスタの出力電流を制御し、各相のサイリスタのそれぞれの平均出力電流のばらつきを抑えることができる。これにより、並列接続されたサイリスタを電気的特性によって選別することなく、並列サイリスタ間の高精度な電流バランスを実現することができる。

また、上限値よりも大きな電流を負担しているサイリスタのゲートパルスは遅らせ、下限値よりも小さな電流を負担しているサイリスタのゲートパルスは進ませる制御を行うことができる。

また、電流バランス制御に必要な設定値を自動で演算することができる。具体的には、各素子間の電流不平衡率を例えば１０％とする制約条件を指定することで上下限値を自動で計算することができる。

また、サイリスタの故障等が生じるような条件下においても、自動的にパラメタ等の設定値を変更することによって、安定したサイリスタ間の電流バランス制御を高精度に行うことができる。

また、電力半導体をサイリスタの代わりに、ＩＥＧＴまたはＩＧＢＴを使用しても同様の効果が得られる。

なお、第１の実施形態及び第２の実施形態において、各構成要素は、ハードウェアまたはソフトウェアで実現することができる。例えば、図１に示される、電流バランス制御装置１０をハードウェアで実現し、位相制御角指令部３００をソフトウェアで実現してもよい。

また、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素乃至幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１００…３相交流電源、１０１…ゲート信号発生部、１０３−１…ブリッジ、２００Ｒ…Ｒ相同期信号、３００…位相制御角指令部、３０１…電流バランス診断部、３０２−１…ゲート信号発生部、５００…ゲート信号発生部、５０１…位相制御角指令部、５０２…電流バランス診断部、５０３−１Ｐ…Ｐ側電流検出部、５０４Ｕ…Ｕ相ゲート信号発生部、５０４Ｕ−１…Ｕ相サイリスタゲート信号発生部、５０５…電流出力識別部、５０６…平均値演算部、５０７…制約条件設定部、５０８…上下限値演算部、５０９Ｕ１…Ｕ相サイリスタ差分演算部、５１０Ｕ１…Ｕ１相同期区間識別部、５１１Ｕ１…Ｕ１相検出信号平均値演算部、５１２Ｕ１＋…Ｕ１相遅れ制御角設定部、５１２Ｕ１…Ｕ１相進み制御角設定部、５１３Ｕ１…Ｕ相サイリスタ制御角指令値合成部、５１４Ｕ…Ｕ相故障検出部、５１５…比較部、５１６Ｕ１…Ｕ１相前回値保持部、５１７…基準値演算部、ＦＵ１…Ｕ相ヒューズ、Ｇ１…電力半導体ゲート回路、ＧＵ１…Ｕ相サイリスタゲート回路、Ｉ…電力半導体出力合計電流、ＩＵ…Ｕ相サイリスタ出力合計電流、Ｔ１…電力半導体、ＴＵ１…Ｕ相サイリスタ。

Claims (8)

1. 通電、休止を交互に繰り返す複数の並列接続された電力半導体の電流バランスを制御する電流バランス制御装置であって、
   一定の周期で、前記複数の電力半導体から出力される複数の出力電流のうち所定の電流値の範囲から逸脱するものがあるか否かを確認し、逸脱するものがある場合に、最も逸脱している出力電流が前記所定の電流値の範囲内に収まるように該当する電力半導体のゲートを駆動制御する制御手段を備え、
   前記制御手段は、
   前記複数の電力半導体に対して位相制御角指令信号を周期的に出力する位相制御角指令手段と、
   前記複数の電力半導体から出力される複数の出力電流のバランスを周期毎に診断し、前記最も逸脱している出力電流を抑制または促進させて前記最も逸脱している出力電流が前記範囲内に収まるようにするための電流バランス制御信号を出力する電流バランス診断手段と、
   前記位相制御角指令信号に従って、周期的に、前記電流バランス制御信号に対応するゲート信号を該当する電力半導体に供給するゲート信号発生手段と、を備えた電流バランス制御装置。
2. ６個のＵ相、Ｖ相、Ｗ相、Ｘ相、Ｙ相、およびＺ相を１ブリッジとして前記複数の電力半導体を含む複数のブリッジが並列に接続されており、
   同相に並列接続されている電力半導体の出力電流を検出する電流検出手段をさらに備え、
   前記電流バランス診断手段は、前記電流検出手段により検出された出力電流に応じて前記同相の各電力半導体の出力電流不平衡を抑制する制御を含むゲート信号を発生させる、ように構成されている請求項１記載の電流バランス制御装置。
3. 前記位相制御角指令手段は、前記同相の各電力半導体に対して一括して前記位相制御角指令信号を出力し、
   前記電流バランス診断手段は、電流分担率が最も高い電力半導体に対しては出力電流を減少させ、電流分担率が最も低い電力半導体に対しては出力電流を増加させる電流バランス制御信号を出力し、
   前記ゲート信号発生手段は、前記位相制御角指令信号に従って、前記電流バランス制御信号に対応するゲート信号を発生させる、ように構成されている請求項２記載の電流バランス制御装置。
4. 前記電流バランス診断手段は、
   前記電流検出手段によって検出された出力電流の出力相を識別する電流出力識別手段と、
   前記電流出力識別手段によって識別された同相の出力電流に基づき、故障している電力半導体を検出し、故障検出信号を出力する故障検出手段と、
   前記電流出力識別手段によって識別された同相の各電力半導体の出力電流及び前記故障検出手段によって生成される故障検出信号に基づき、前記同相の出力電流の基準値を演算する基準値演算手段と、
   前記同相の各電力半導体の出力電流と前記基準値との差分を演算する差分演算手段と、
   各差分を前記同相の各電力半導体間で比較し、差分の絶対値が一番大きいものを検出し、制御対象となる電力半導体を決定する比較手段と、
   前記制御対象となる電力半導体に対する位相制御角の設定を行い、進み制御角指令信号または遅れ制御角指令信号を出力する電流バランス位相制御角設定手段と、
   前記電流バランス位相制御角設定手段から出力された進み制御角指令信号または遅れ制御角指令信号を周期毎に合成し、制御角指令値として出力する制御角指令値合成手段と、
   前記制御角指令値合成手段から前記進み制御角指令信号または前記遅れ制御角指令信号が出力されない場合、前回の値を保持し、前記進み制御角指令信号または前記遅れ制御角指令信号が出力された場合、前回の値に前記進み制御角指令信号または前記遅れ制御角指令信号を加算したものを電流バランス制御信号として出力する前回値保持手段と、
   をさらに備える請求項２記載の電流バランス制御装置。
5. 前記電流出力識別手段は、
   前記ゲート信号発生手段によって発生された前記ゲート信号に基づいて、各相の同期区間を識別する同期区間識別手段と、
   前記電流検出手段によって検出された前記出力電流の電流検出信号及び前記同期区間識別手段によって識別された同期区間の識別信号に基づいて、前記電流検出信号の平均値を演算して出力する検出信号平均値演算手段と、
   をさらに備える請求項４記載の電流バランス制御装置。
6. 前記基準値演算手段は、
   前記同相の各電力半導体の出力電流及び前記故障検出信号に基づいて、前記同相の各電力半導体の出力電流平均値を演算する平均値演算手段と、
   前記同相の各電力半導体の出力電流の制約条件を定める電流不平衡率を設定する制約条件設定手段と、
   前記出力電流平均値及び前記電流不平衡率に基づいて、前記基準値を中心とする上下限値を演算する上下限値演算手段と、
   をさらに備える請求項４記載の電流バランス制御装置。
7. 請求項１乃至６のいずれか１項に記載の電流バランス制御装置を備えた整流装置。
8. 通電、休止を交互に繰り返す複数の並列接続された電力半導体の電流バランスを制御する電流バランス制御装置電流バランス制御方法であって、
   制御手段により、一定の周期で、前記複数の電力半導体から出力される複数の出力電流のうち所定の電流値の範囲から逸脱するものがあるか否かを確認し、逸脱するものがある場合に、最も逸脱している出力電流が前記所定の電流値の範囲内に収まるように該当する電力半導体のゲートを駆動制御し、
   前記制御手段の位相制御角指令手段により、前記複数の電力半導体に対して位相制御角指令信号を周期的に出力し、
   前記制御手段の電流バランス診断手段により、前記複数の電力半導体から出力される複数の出力電流のバランスを周期毎に診断し、前記最も逸脱している出力電流を抑制または促進させて前記最も逸脱している出力電流が前記範囲内に収まるようにするための電流バランス制御信号を出力し、
   前記制御手段のゲート信号発生手段により、前記位相制御角指令信号に従って、周期的に、前記電流バランス制御信号に対応するゲート信号を該当する電力半導体に供給する電流バランス制御方法。

Images