JP6369925B2 - 配列基板及び液晶パネル及び液晶ディスプレイ - Google Patents

Description

本発明は、液晶表示技術に関し、特に配列基板と、液晶パネルと、液晶ディスプレイに関する。

液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）は、平面かつ超薄型の表示装置であり、液晶パネルは液晶ディスプレイの重要な構成部品である。液晶パネルは少なくとも、向かい合わせて設けられた配列基板（ａｒｒａｙ ｓｕｂｓｔｒａｔｅ）と、カラーフィルタ基板（ｃｏｌｏｒ ｆｉｌｔｅｒ ｓｕｂｓｔｒａｔｅ）と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、配列基板内に設けられた画素配列と、相互に交差するデータ線及び走査線と、画素配列にデータ信号を送信するデータ線と、画素単位に走査信号を送信する走査線と、からなる。従来の配列基板においては、同一列の画素を同一本のデータ線内に接続させ、前記データ線によって、前記各列のすべての画素にデータ信号を送信し、同一行の画素を同一の走査線に接続させ、前記走査線によって、前記各行のすべての画素に走査信号を送信させる。配列基板において、データ線及び走査線の配列の方法は他にもたくさんあり、その内の一つである共有データ線（ Ｄａｔａ Ｌｉｎｅ Ｓｈａｒｅ、ＤＬＳ ）方式は、データ線の数量を本来の半分の数に減らして配列することができる。

図１に示すのは、従来のＤＬＳ配列基板の一部の構造概略図である。前記配列基板内に、画素配列Ｐ１１、Ｐ１２、Ｐ１３、Ｐ２２、Ｐ２３と、相互に交差したデータ線Ｄ１〜Ｄ５と、走査線Ｇ１〜Ｇ６と、画素配列の左右に隣接するサブ画素は一本のデータ線を共有することにより（図においてＰ１２及びＰ１３はデータ線Ｄ２を共有し、Ｐ２２及びＰ２３はデータ線Ｄ２を共有する）、データ線の数を、従来の液晶駆動画素配列のデータ線の数の半分に減らすことができる。同一行の隣接するサブ画素を異なる走査線に接続させ（図において、Ｐ１２及びＰ１３をそれぞれ走査線Ｇ１及びＧ２に接続させる）、同一行の一つのサブ画素を隔てたサブ画素に同じ走査線を接続させ（図においてＰ１１及びＰ１３をいずれも走査線Ｇ２にさせる）、上下に隣接するサブ画素を異なる走査線にさせる（図において、Ｐ１２及びＰ２２をそれぞれ走査線Ｇ２及びＧ３に接続させる）。このようにして、走査線の数を、従来の画素配列を駆動させる走査線の数の二倍にする。

走査線数が二倍になると、走査線の走査にかかる時間が短くでき、それによりサブ画素の充電時間も短くすることができる。現在液晶パネルは、通常ドット反転（Ｄｏｔ ｉｎｖｅｒｓｉｏｎ）駆動方式を採用している。つまり、隣接する二本のデータ線の信号極性が異なり、同一データ線が行に隣接する時の信号極性も異なる。データ線には一定の抵抗が生じるので、データ信号を送信する過程において、波形の遅延歪みが生じ、しいてはデータ線に隣接する列のサブ画素の充電率に影響を与える。図２は駆動信号の波形図である。Ｄ（ｏｄｄ）は奇数データ線の信号波形であり、Ｄ（ｅｖｅｎ）は偶数データ線の信号波形であり、Ｄ（ｏｄｄ）及びＤ（ｅｖｅｎ）の信号極性は反対であり、前記信号波形図の内、点線は理論上の信号波形図であり、実線部分は、遅延歪みが形成する実際の波形図である。Ｄ（ｅｖｅｎ）がＤ２である時を例とすると、図１に基づき、Ｇ１〜Ｇ４を順次オンにした時、Ｄ２は順次サブ画素Ｐ１２、Ｐ１３、Ｐ２２、Ｐ２３を充電し、Ｄ２が一つの信号極性の周期内で、それぞれ二つのサブ画素Ｐ１２、Ｐ１３及びＰ２２、Ｐ２３を充電する。一つの信号極性の周期内で、信号が歪むため、先に充電したサブ画素Ｐ１２及びＰ２２は充電不足になり、輝度が低下し、後から充電したサブ画素Ｐ１３及びＰ２３は充電が十分で、輝度が高くなる。列全体としてみると、明らかな明暗線が生じ、同じように、液晶パネル内全体に相互に間隔を開けて多数本の垂直方向の明暗線が生じ、表示品質に影響を与える。

上記の現状に基づき、液晶パネルの明暗線の表示欠陥を改善できる方法が必要とされる。

現在の技術不足に鑑みて、本発明は、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、前記配列基板の液晶パネル内の垂直方向に見られる明暗線を改善できる配列基板を提供することを目的とする

上記の目的を達成するため、本発明は以下の技術考案を採用する。

配列基板は、サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなる。

前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させる。その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させる。

前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設ける。それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分ける。その内、ｎ行目及びｎ＋６行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、ｎ行目及びｎ＋６行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させる。ｎ＋１行目及びｎ＋５行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、ｎ＋１行目及びｎ＋５行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。ｎ＋２行目及びｎ＋４行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、ｎ＋２行目及びｎ＋４行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させる。ｎ＋３行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、ｎ＋３行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。

その内、ｎ＝１、５、９、…、ｎ−４、ｎであり、ｉ＝２、６、１０、…、ｉ−４、ｉであり、ｊ＝１、５、９、…、ｊ−４、ｊである。

その内、各サブ画素は、一つのスイッチ装置によって、対応するデータ線及び対応する走査線に接続される。

その内、前記スイッチ装置は薄膜トランジスタであり、前記薄膜トランジスタのゲート電極と対応する前記走査線とは電気的に接続され、ソース電極と対応するデータ線とは電気的に接続され、ドレイン電極と対応する前記サブ画素とは、電気的に接続される。

本発明は、さらに、表示ユニットからなる液晶パネルを提供する。前記表示ユニットは、向かい合わせて設けられる配列基板と、カラーフィルタ基板と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなる。

その内、前記配列基板は、サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなる。

前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させる。その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させる。

前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設ける。それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分ける。その内、ｎ行目及びｎ＋６行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、ｎ行目及びｎ＋６行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させる。ｎ＋１行目及びｎ＋５行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、ｎ＋１行目及びｎ＋５行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。ｎ＋２行目及びｎ＋４行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、ｎ＋２行目及びｎ＋４行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させる。ｎ＋３行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、ｎ＋３行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。

その内、ｎ＝１、５、９、…、ｎ−４、ｎでありｉ＝２、６、１０、…、ｉ−４、ｉであり、ｊ＝１、５、９、…、ｊ−４、ｊである。

その内、各サブ画素は、一つのスイッチ装置によって、対応するデータ線及び対応する走査線に接続される。

その内、前記スイッチ装置は薄膜トランジスタであり、前記薄膜トランジスタのゲート電極と対応する前記走査線とは電気的に接続され、ソース電極と対応する前記データ線とは電気的に接続され、ドレイン電極と対応する前記サブ画素は電気的に接続される。

その内、前記液晶パネルは、さらに、ゲート駆動装置及びソース駆動装置を備え、前記ゲート駆動装置は、走査線によって前記サブ画素配に列走査信号を提供し、前記ソース駆動装置は、データ線によって前記サブ画素配列にデータ信号を提供する。

その内、前記サブ画素は、赤色サブ画素と、緑色サブ画素と、青色サブ画素と、からなる。

その内、前記液晶パネルは、ドット反転方式によって駆動させる。

本発明は、さらに、液晶パネルと、バックライトモジュールと、からなる液晶ディスプレイを提供する。前記液晶パネル及び前記バックライトモジュールは、向かい合わせて設けられ、前記バックライトモジュールは、前記液晶パネルに表示ライトを提供し、前記液晶パネルに映像を表示させる。その内、前記液晶パネルは、前述した液晶パネルである。

既存の技術に比べて、本発明実施例中で提供する配列基板は、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、ドット反転方式で駆動させる時、各列のサブ画素中に充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を空けて存在するようにして（ここでの、充電十分な及び充電が不十分というのは相対的にである）、前記配列基板の液晶パネル内において、全体として各部分の輝度が均一になるようにして、垂直方向に存在する明暗線の欠陥が改善できる。

従来の共有データ線配列基板の一部の構造概略図である。 ドット反転駆動方式の信号波形図である。 本発明実施例１が提供する共有データ線配列基板の一部の構造概略図である。 本発明実施例内のサブ画素及びデータ線及び走査線を薄膜トランジスタによって接続した構造概略図である。 本発明実施例１が提供する配列基板の充電後の概略図である。 本発明実施例２が提供ずる共有データ線配列基板の一部の構造概略図である。 本発明実施例２が提供する配列基板の充電後の概略図である。 本発明実施例３が提供する液晶ディスプレイの構造概略図である。 本発明実施例３が提供する液晶パネルの構造概略図である。 本発明実施例３が提供する表示ユニットの構造概略図である。

上記のように、本発明は、共有データ線（ Ｄａｔａ Ｌｉｎｅ Ｓｈａｒｅ、ＤＬＳ ）方式の液晶パネルにおいて垂直方向に存在する明暗線の欠陥を改善するための配列基板を提供する。前記配列基板は、サブ画素配列と、相互に交差する多数本のデータ線と、多数本の走査線と、からなり、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、ドット反転方式で駆動させる時、各列のサブ画素中に充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を空けて存在するようにする。

サブ画素及びデータ線の接続方式については、多数本のデータ線の内、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させる。

その内、奇数列グループのサブ画素については、各サブ画素を、前記列グループ両側にあるデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる。偶数列グループ且つ奇数行に属するサブ画素については、各サブ画素を、前記列グループ両側にあるデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる。偶数列グループ且つ偶数行に属するサブ画素については、各サブ画素を前記列グループ両側にあるデータ線のうち、前記サブ画素から遠い方のデータ線に接続する。ここでの、近いまたは遠いというのは相対的な距離である。

サブ画素及び走査線の接続方式については、まず、多数本の走査線の内、各行サブ画素の上下に、前記行サブ画素を駆動させるためだけに用いる走査線をそれぞれ設ける。それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分ける。

具体地に、ｎ行目及びｎ＋６行目のグループの内、各行且つ偶数列グループに属するサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、ｎ行目及びｎ＋６行目のグループの内、各行且つ奇数列グループに属するサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

ｎ＋１行目及びｎ＋５行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、ｎ＋１行目及びｎ＋５行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

ｎ＋２行目及びｎ＋４行目のグループの内、各行奇数列グループのサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、ｎ＋２行目及びｎ＋４行目のグループの内、各行偶数列グループのサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

ｎ＋３行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、ｎ＋３行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

その内、ｎ＝１、５、９、…、ｎ−４、ｎであり、ｉ＝２、６、１０、…、ｉ−４、ｉでありｊ＝１、５、９、…、ｊ−４、ｊである。

以上は、サブ画素及び走査線の接続方式に関するもので、各行グループが二行のサブ画素からなる時、一つの行グループ内の一行のサブ画素とデータ線及び走査線の接続方式と、もう一行のサブ画素とデータ線及び走査線の接続方式は同様である。すなわち、二行のサブ画素は、一つの重複する単位である。

本発明の目的、技術考案及び長所について更に明らかにさせるために、以下では、図を用いて実施例本発明についてさらに説明する。

（実施例１）
図３は、本実施例が提供する配列基板の一部の構造の概略図である。以下に示すＰｘｙは、具体的なサブ画素を表す。その内、ｘ＝１〜７であり、ｙ＝１〜８であり、図３に示すように、Ｐ１１は左上の一つ目のサブ画素であり、Ｐ７８は右下の最後のサブ画素である。

図３が示すように、データ線Ｄ１〜Ｄ５の内、各二本のデータ線の間に一つの列グループ１１、１２、１３、１４を形成させる。各列グループは、二列のサブ画素からなる（図において、列グループ１１は１列目のサブ画素及び２列目のサブ画素からなる）。

その内、奇数列グループ１１及び１３のサブ画素については、各サブ画素を、前記列グループ両側にあるデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる（図中の列グループ１１のサブ画素の場合、サブ画素Ｐ１ｙはデータ線Ｄ１に接続させ、サブ画素Ｐ２ｙはデータ線Ｄ２に接続させる）。偶数列グループ１２及び１４、且つ奇数行に属するサブ画素については、各サブ画素を前記列グループ両側のデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる（図中の列グループ１２内の１行目のサブ画素Ｐ１３及びＰ１４の場合、サブ画素Ｐ１３はデータ線Ｄ２に接続させ、サブ画素Ｐ１４はデータ線Ｄ３に接続させる）。偶数列グループ１２及び１４、且つ偶数行に属するサブ画素については、各サブ画素を前記列グループの両側のデータ線のうち、それぞれの前記サブ画素から遠い方のデータ線に接続させる。（図中の列グループ１２内の２行目のサブ画素Ｐ２３及びＰ２４の場合、サブ画素Ｐ２３はデータ線Ｄ３に接続させ、サブ画素Ｐ２４はデータ線Ｄ２に接続させる）。ここで、近いまたは遠いというのは相対的な距離である。

走査線Ｇ１１〜Ｇ１７及びＧ２１〜Ｇ２７の内、各行のサブ画素の上下にそれぞれ前記行内のサブ画素を駆動させるためだけに用いる走査線を設ける。（図中において、１行目のサブ画素の上下の走査線はそれぞれＧ１１及びＧ２１であり、走査線Ｇ１１及びＧ２１は１行目のサブ画素を駆動させるためだけに用いる）。それから、サブ画素配列を、行グループ２１、２２、２３、２４、２５、２６、２７に分ける。本実施例において、各行グループは、一行のサブ画素からなる。すなわち、行グループ２１は、１行目のサブ画素からなり、行グループ２２は、２行目のサブ画素からなり、……以下同様である。

サブ画素及び走査線の接続方式は以下の通りである。

行グループ２１及び２７且つ偶数列グループ１２及び１４に属するサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させる（図において、行グループ２１且つ偶数列グループ１２に属するサブ画素Ｐ１３及びＰ１４については、サブ画素Ｐ１３及びＰ１４を、いずれも走査線Ｇ１１に接続させ、行グループ２７且つ偶数列グループ１２に属するサブ画素Ｐ７３及びＰ７４については、サブ画素Ｐ７３及びＰ７４を、いずれも走査線Ｇ１７に接続させる）。行グループ２１及び２７且つ奇数列グループ１１及び１３に属するサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる。（図において行グループ２１且つ奇数列グループ１１に属するサブ画素Ｐ１１及びＰ１２については、サブ画素Ｐ１１及びＰ１２を、いずれも走査線Ｇ２１に接続させ、行グループ２７且つ奇数列グループ１１に属するサブ画素Ｐ７１及びＰ７２については、サブ画素Ｐ７１及びＰ７２を、いずれも走査線Ｇ２７に接続する）。

行グループ２２及び２６の内、各行のｉ個目及びｉ＋１個目のサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させる（図において、行グループ２２内の２個目及び３個目のサブ画素Ｐ２２及びＰ２３については、サブ画素Ｐ２２及びＰ２３を走査線Ｇ１２に接続させ、行グループ２６内の２個目及び３個目のサブ画素Ｐ６２及びＰ６３については、サブ画素Ｐ６２及びＰ６３を走査線Ｇ１６に接続させる）。行グループ２２及び２６の内、各行のｊ個目及びｊ＋３個目のサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる（図において、行グループ２２内の１個目及び４個目のサブ画素Ｐ２１及びＰ２４については、サブ画素Ｐ２１及びＰ２４を走査線Ｇ２２に接続させ、行グループ２６の１個目及び４個目のサブ画素Ｐ６１及びＰ６４については、サブ画素Ｐ６１及びＰ６４を走査線Ｇ２６に接続させる）。その内、ｉ＝２及び６であり、ｊ＝１及び５である。

行グループ２３及び２５の各行、且つ奇数列グループ１１及び１３に属するサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させる（図において行グループ２３且つ奇数列グループ１１に属するサブ画素Ｐ３１及びＰ３２については、サブ画素Ｐ３１及びＰ３２を、いずれも走査線Ｇ１３に接続させ、行グループ２５且つ奇数列グループ１１に属するサブ画素Ｐ５１及びＰ５２については、サブ画素Ｐ５１及びＰ５２を、いずれも走査線Ｇ１５に接続させる）。行グループ２３及び２５の各行、且つ偶数列グループ１２及び１４に属するサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる（図において、行グループ２３且つ偶数列グループ１２に属するサブ画素Ｐ３３及びＰ３４については、サブ画素Ｐ３３及びＰ３４を、いずれも走査線Ｇ２３に接続させ、行グループ２５且つ偶数列グループ１２に属するサブ画素Ｐ５３及びＰ５４については、サブ画素Ｐ５３及びＰ５４を、いずれも走査線Ｇ２５に接続させる）。

行グループ２４の各行のｊ個目及びｊ＋３個目のサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させ（図において、行グループ２４の１個目及び４個目のサブ画素Ｐ４１及びＰ４４については、サブ画素Ｐ４１及びＰ４４を走査線Ｇ１４に接続させる）、行グループ２４の各行のｉ個目及びｉ＋１個目のサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる（図において、行グループ２４の２個目及び３個目のサブ画素Ｐ４２及びＰ４３については、サブ画素Ｐ４２及びＰ４３を走査線Ｇ２４に接続させる）。その内、ｉ＝２及び６であり、ｊ＝１及び５である。

その内、各サブ画素Ｐｘｙは、一つのスイッチ装置１０によって、対応するデータ線及び対応する走査線に接続される。具体的に、サブ画素Ｐ１３を例とすると、図４が示す通り、本実施例内のスイッチ装置１０は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）であり、薄膜トランジスタのゲート電極１０ａを対応する走査線Ｇ１１に電気的に接続させ、ソース電極１０ｂを対応するデータ線Ｄ２を電気的に接続させ、ドレイン電極１０ｃをサブ画素Ｐ１３に電気的に接続させる。

ドット反転（Ｄｏｔ ｉｎｖｅｒｓｉｏｎ）駆動方式を採用した時、データ線Ｄ２の両側に対応するサブ画素Ｐ１２、Ｐ１３、Ｐ２２、Ｐ２３、Ｐ３２、Ｐ３３、Ｐ４２、Ｐ４３、Ｐ５２、Ｐ５３、Ｐ６２、Ｐ６３、Ｐ７２、Ｐ７３の充電を例とすると、図３に照らして、Ｇ１１、Ｇ２１、…、Ｇ１７、Ｇ２７と順次オンにした時、サブ画素Ｐ１２、Ｐ１３、Ｐ２２、Ｐ３２、Ｐ３３、Ｐ４２、Ｐ５２、Ｐ５３、Ｐ６２、Ｐ７２、Ｐ７３は、データ線Ｄ２によって充電され、サブ画素Ｐ２３、Ｐ４３及びＰ６３は、データ線Ｄ３によって充電される。その内、Ｐｘ２列のサブ画素の内、Ｐ１２、Ｐ４２及びＰ７２は充電が十分なサブ画素であり、Ｐ２２、Ｐ３２、Ｐ５２及びＰ６２は、充電が不十分なサブ画素である。Ｐｘ３列のサブ画素の内、Ｐ３３、Ｐ４３及びＰ５３は、充電が十分なサブ画素であり、Ｐ１３、Ｐ２３、Ｐ６３及びＰ７３は充電が不十分なサブ画素である。

図５は、以上の構造からなる配列基板の一枚の画面内において、充電が十分なサブ画素と、充電が不十分なサブ画素の分布図である。その内、白い部分は、充電が十分なサブ画素を表し、灰色の部分は、充電が不十分なサブ画素を表す。それから分かるように、同一列のサブ画素内において、充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を開けて存在しており、同一行のサブ画素内においても、充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を開けて存在している。それゆえ、前記配列基板の液晶パネルにおいて、全体として各部分の輝度を均一にさせることで、垂直方向に存在する明暗線の欠陥を改善することができる。

本実施例が提供する配列基板は、図３が示す一部の構造を、横方向及び縦方向に沿って何度も繰り返し形成させて得られたものとみなすことができる。

（実施例２）
図６は、本実施例が提供する配列基板の一部構造概略図である。実施例１と異なるのは、本実施例において、走査線に沿って配列された方向に、サブ画素の配列を、それぞれが二行のサブ画素からなる行グループ２１ａ、２２ａ、２３ａ、２４ａ、２５ａ、２６ａ、２７ａに分ける点である。図６において、行グループ２１ａは、１行目及び２行目のサブ画素からなり、行グループ２２ａは、３行目及び４行目のサブ画素からなり、行グループ２３ａは、５行目及び６行目のサブ画素からなり、行グループ２４ａは、７行目及び８行目のサブ画素からなり、行グループ２５ａは、９行目及び１０行目のサブ画素からなり、行グループ２６ａは、１１行目及び１２行目のサブ画素からなり、行グループ２７ａは、１３行目及び１４行目のサブ画素からなる。

一つの行グループ内の一行のサブ画素とデータ線及び走査線の接続方式と、もう一行のサブ画素及びデータ線及び走査線の接続方式は同様であり、二行のサブ画素を一つの重複する単位とする。例えば、行グループ２１ａの内、１行目及び２行目のすべてのサブ画素の内、上下に隣接する二つのサブ画素（例えばＰ１１及びＰ２１）の接続方式は同様であり、その内１行目及び２行目のすべてのサブ画素及びデータ線及び走査線の接続方式と、実施例１内の行グループ２１の接続方式は同様であり、以下ここでは記載を省略する。同様に、行グループ２２ａは実施例１内の行グループ２１に対応し、行グループ２３ａは実施例１内の行グループ２３に対応し、行グループ２４ａは実施例１内の行グループ２４に対応し、行グループ２５ａは実施例１内の行グループ２５に対応し、行グループ２６ａは実施例１内の行グループ２６に対応し、行グループ２７ａは実施例１内の行グループ２７に対応する。

図７は、以上の構造からなる配列基板の一枚の画面において、充電が十分なサブ画素と、充電が不十分なサブ画素の分布図である。その内、白い部分は、充電が十分なサブ画素を表し、灰色の部分は、充電が不十分なサブ画素を表す。

本実施例が提供する配列基板は、図６に示す一部の構造を、横方向及び縦方向に沿って何度も繰り返し形成させて得られたものとみなすことができる。

（実施例３）
図８及び図９を参照する。本実施例は、液晶パネルと、前記液晶パネルを含む液晶ディスプレイとを提供する。図８に示す通り、前記液晶ディスプレイは、液晶パネル１００と、バックライトモジュール２００と、からなり、液晶パネル１００及びバックライトモジュール２００は向かい合わせて設けられ、バックライトモジュール２００表示ライトを液晶パネル１００に提供し、それにより、液晶パネル１００に映像を表示させる。

その内、図９が示すように、液晶パネル１００は、サブ画素の配列に設けられた表示ユニット１と、ゲート駆動装置２と、ソース駆動装置３と、からなる。ゲート駆動装置２は、走査線によってサブ画素配列に走査信号Ｇａｔｅを提供し、ソース駆動装置３は、データ線によってサブ画素配列にデータ信号Ｄａｔａを提供する。

その内、図１０は表示ユニット１の構造概略図である。前記表示ユニット１は、向かい合わせて設けられた配列基板（ａｒｒａｙ ｓｕｂｓｔｒａｔｅ）１ａと、カラーフィルタ基板（ｃｏｌｏｒ ｆｉｌｔｅｒ ｓｕｂｓｔｒａｔｅ）１ｂと、配列基板１ａ及びカラーフィルタ基板１ｂの間に設けられた液晶層１ｃと、からなる。その内、配列基板１ａは、実施例１または実施例２で提供した配列基板を採用し、その内、サブ画素Ｐｘｙは、赤色サブ画素と、緑色サブ画素と、青色サブ画素からなる。

上記をまとめると、本発明の実施例で提供する配列基板は、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、ドット反転方式を用いて駆動させる時、各列のサブ画素内で相互に間隔を開けて、充電が十分なサブ画素と充電が不十分なサブ画素が存在し（ここで、充電が十分また充電が不十分というのは相対的な距離である）、前記配列基板の液晶パネル内で、全体として各部分の輝度を均一にさせることで、在垂直方向に存在する明暗線の欠陥が改善できる。

上記は、本請求の具体的な実施方式に過ぎず、本技術領域の一般的な技術者にとって、本請求の原理の前提を逸脱しない範囲において、若干の改良及び修正をすることができ、これらの改良及び修正も本申請の保護範囲内に含まれるものとみなす。

Ｐ サブ画素
Ｐ１１ サブ画素
Ｐ１２ サブ画素
Ｐ１３ サブ画素
Ｐ２１ サブ画素
Ｐ２２ サブ画素
Ｐ２３ サブ画素
Ｄ１ データ線
Ｄ２ データ線
Ｄ３ データ線
Ｄ４ データ線
Ｄ５ データ線
Ｇ１１ 走査線
Ｇ１２ 走査線
Ｇ１３ 走査線
Ｇ１４ 走査線
Ｇ１５ 走査線
Ｇ１６ 走査線
Ｇ１７ 走査線
Ｇ２１ 走査線
Ｇ２２ 走査線
Ｇ２３ 走査線
Ｇ２４ 走査線
Ｇ２５ 走査線
Ｇ２６ 走査線
Ｇ２７ 走査線
Ｄ（ｏｄｄ） 奇数データ線の信号波形
Ｄ（ｅｖｅｎ） 偶数データ線の信号波形
Ｇ 走査線
１１ 列グループ
１２ 列グループ
１３ 列グループ
１４ 列グループ
２１ 行グループ
２２ 行グループ
２３ 行グループ
２４ 行グループ
２５ 行グループ
２６ 行グループ
２７ 行グループ
２１ａ 行グループ
２２ａ 行グループ
２３ａ 行グループ
２４ａ 行グループ
２５ａ 行グループ
２６ａ 行グループ
２７ａ 行グループ
１００ 液晶パネル
２００ バックライトモジュール
１ 表示ユニット
２ ゲート駆動装置
３ ソース駆動装置
１ａ 配列基板
１ｂ カラーフィルタ基板
１ｃ 液晶層

Claims (15)

1. サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなる配列基板であって、
   前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させ、
   その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、
   また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、
   さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させ、
   前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設け、
   それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分け、
   その内、ｎ行目及びｎ＋６行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、
   ｎ行目及びｎ＋６行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させ、
   また、ｎ＋１行目及びｎ＋５行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、
   ｎ＋１行目及びｎ＋５行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、
   また、ｎ＋２行目及びｎ＋４行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、
   ｎ＋２行目及びｎ＋４行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させ、
   ｎ＋３行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、さらに、前記行サブ画素上方の走査線に接続させ、
   ｎ＋３行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、
   その内、ｎ＝１、５、９、…、ｎ−４、ｎであり、ｉ＝２、６、１０、…、ｉ−４、ｉであり、ｊ＝１、５、９、…、ｊ−４、ｊである
   ことを特徴とする配列基板。
2. 請求項１に記載の配列基板において、
   前記各サブ画素は、一つのスイッチ装置によって対応するデータ線及び対応する走査線に接続される
   ことを特徴とする配列基板。
3. 請求項２に記載の配列基板において、
   前記スイッチ装置は、薄膜トランジスタであり、
   前記薄膜トランジスタのゲート電極と対応する前記走査線とは電気的に接続され、ソース電極と対応する前記データ線とは電気的に接続され、ドレイン電極と対応する前記サブ画素とは電気的に接続される
   ことを特徴とする配列基板。
4. 表示ユニットからなる液晶パネルであって、
   前記表示ユニットは、向かい合わせて設けられる配列基板と、カラーフィルタ基板と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなり、
   その内、前記配列基板は、サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなり、
   前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させ、
   その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、
   また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、
   さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させ、
   前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設け、
   それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分け、
   その内、ｎ行目及びｎ＋６行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、
   ｎ行目及びｎ＋６行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させ、
   また、ｎ＋１行目及びｎ＋５行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、
   ｎ＋１行目及びｎ＋５行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、
   また、ｎ＋２行目及びｎ＋４行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、
   ｎ＋２行目及びｎ＋４行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させ、
   さらに、ｎ＋３行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、
   ｎ＋３行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、
   その内、ｎ＝１、５、９、…、ｎ−４、ｎであり、ｉ＝２、６、１０、…、ｉ−４、ｉであり、ｊ＝１、５、９、…、ｊ−４、ｊである
   ことを特徴とする液晶パネル。
5. 請求項４に記載の液晶パネルにおいて、
   前記各サブ画素は、一つのスイッチ装置によって対応するデータ線及び対応する走査線に接続される
   ことを特徴とする液晶パネル。
6. 請求項５に記載の液晶パネルにおいて、
   前記スイッチ装置は、薄膜トランジスタであり、
   前記薄膜トランジスタのゲート電極と対応する前記走査線とは電気的に接続され、ソース電極と対応する前記データ線とは電気的に接続され、ドレイン電極と対応する前記サブ画素とは電気的に接続される
   ことを特徴とする液晶パネル。
7. 請求項４に記載の液晶パネルにおいて、
   さらに、ゲート駆動装置及びソース駆動装置を備え、
   前記ゲート駆動装置は、走査線によって前記サブ画素配列に走査信号を提供し、
   前記ソース駆動装置は、データ線によって前記サブ画素配列にデータ信号を提供する
   ことを特徴とする液晶パネル。
8. 請求項４に記載の液晶パネルにおいて、
   前記サブ画素は、赤色サブ画素と、緑色サブ画素と、青色サブ画素と、からなる
   ことを特徴とする液晶パネル。
9. 請求項４に記載の液晶パネルにおいて、
   当該液晶パネルは、ドット反転方式によって駆動される
   ことを特徴とする液晶パネル。
10. 液晶パネルと、バックライトモジュールと、からなる液晶ディスプレイであって、
    前記液晶パネル及び前記バックライトモジュールは、向かい合わせて設けられ、前記バックライトモジュールは、前記液晶パネルに表示ライトを提供し、前記液晶パネルに映像を表示させ、
    その内、前記液晶パネルは、表示ユニットからなり、前記表示ユニットは、向かい合わせて設けられる配列基板と、カラーフィルタ基板と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなり、
    その内、前記配列基板は、ブ画素配列と、多数本のデータ線と、多数本の走査線と、からなり、
    前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させ、
    その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、
    また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、
    さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させ、
    前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設け、
    それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分け、
    その内、ｎ行目及びｎ＋６行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、
    ｎ行目及びｎ＋６行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させ、
    また、ｎ＋１行目及びｎ＋５行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、
    ｎ＋１行目及びｎ＋５行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、
    また、ｎ＋２行目及びｎ＋４行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、
    ｎ＋２行目及びｎ＋４行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させ、
    さらに、ｎ＋３行目のグループの内、各行のｊ個目及びｊ＋３個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、
    ｎ＋３行目のグループの内、各行のｉ個目及びｉ＋１個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、
    その内、ｎ＝１、５、９、…、ｎ−４、ｎであり、ｉ＝２、６、１０、…、ｉ−４、ｉであり、ｊ＝１、５、９、…、ｊ−４、ｊである
    ことを特徴とする液晶ディスプレイ。
11. 請求項１０に記載の液晶ディスプレイにおいて、
    前記各サブ画素は、一つのスイッチ装置によって対応するデータ線及び対応する走査線に接続される
    ことを特徴とする液晶ディスプレイ。
12. 請求項１１に記載の液晶ディスプレイにおいて、
    前記スイッチ装置は薄膜トランジスタであり、
    前記薄膜トランジスタのゲート電極と対応する前記走査線とは電気的に接続され、ソース電極と対応する前記データ線とは電気的に接続され、ドレイン電極と対応する前記サブ画素とは電気的に接続される
    ことを特徴とする液晶ディスプレイ。
13. 請求項１０に記載の液晶ディスプレイにおいて、
    さらに、ゲート駆動装置及びソース駆動装置を備え、
    前記ゲート駆動装置は、走査線によって前記サブ画素配列に走査信号を提供し、
    前記ソース駆動装置は、データ線によって前記サブ画素配列にデータ信号を提供する
    ことを特徴とする液晶ディスプレイ。
14. 請求項１０に記載の液晶ディスプレイにおいて、
    前記サブ画素は、赤色サブ画素と、緑色サブ画素と、青色サブ画素と、からなる
    ことを特徴とする液晶ディスプレイ。
15. 請求項１０に記載の液晶ディスプレイにおいて、
    前記液晶パネルは、ドット反転方式によって駆動される
    ことを特徴とする液晶ディスプレイ。