JP6365772B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6365772B2
JP6365772B2 JP2017515410A JP2017515410A JP6365772B2 JP 6365772 B2 JP6365772 B2 JP 6365772B2 JP 2017515410 A JP2017515410 A JP 2017515410A JP 2017515410 A JP2017515410 A JP 2017515410A JP 6365772 B2 JP6365772 B2 JP 6365772B2
Authority
JP
Japan
Prior art keywords
electrode
main
lead terminal
insulating substrate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017515410A
Other languages
English (en)
Other versions
JPWO2016174908A1 (ja
Inventor
雅明 山田
雅明 山田
史聖 川原
史聖 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016174908A1 publication Critical patent/JPWO2016174908A1/ja
Application granted granted Critical
Publication of JP6365772B2 publication Critical patent/JP6365772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

この発明は、パワーモジュールに関し、特に絶縁性基板に電極を形成しかつ半導体素子を実装してなる、パワーモジュールに関する。
特許文献1の開示によれば、直流電源の正極側と接続される第1の幅広導体16と、直流電源の負極側に接続される第2の幅広導体17は、絶縁物15を介し、かつ電流の流れの向きが対抗するように積層される。これにより、インダクタンスが相殺され、パッケージ内部の配線インダクタンスが小さくされる。
特開2001−77260号公報(段落0026,0030参照)
第1の幅広導体16および第2の幅広導体17の間の絶縁性を十分に保つためには、絶縁物15の厚みを第1の幅広導体16および第2の幅広導体17の各々の厚みよりも厚くする必要がある。しかし、これを実現するための具体的な構造については開示されていない。特に、パワーモジュールの分野においては、当該パワーモジュールの作製のためにリードフレームが採用されることから、正極配線をなす幅広導体と負極配線をなす幅広導体とを厚み方向に積層して配置するのは容易ではない。
それゆえに、この発明の主たる目的は、寄生インダクタンスを低減でき、かつ配線間の絶縁性を確保できる、パワーモジュールを提供することである。
この発明に係るパワーモジュールは、絶縁性基板と、絶縁性基板に形成された第1電極、第2電極および第3電極と、第1電極および第2電極の間に接続された第1半導体素子と、第2電極および第3電極の間に接続された第2半導体素子と、第1電極、第2電極および第3電極とそれぞれ接続された第1リード端子、第2リード端子および第3リード端子と、を備え、第1半導体素子および第2半導体素子の少なくとも一方が半導体スイッチ素子からなる樹脂モールド型のパワーモジュールであって、絶縁性基板はメイン側絶縁性基板およびサブ側絶縁性基板を含み、第3電極はメイン側第3電極およびサブ側第3電極を含み、第2電極およびメイン側第3電極はメイン側絶縁性基板の主面に形成され、第1電極およびサブ側第3電極はサブ側絶縁性基板の対向する両主面にそれぞれに形成され、メイン側第3電極の少なくとも一部が露出するようにメイン側絶縁性基板の主面に形成されたレジスト膜をさらに備え、サブ側絶縁性基板はサブ側第3電極がメイン側第3電極と面接触するようにメイン側絶縁性基板に積層されていることを特徴とする。
第1半導体素子および第2半導体素子は第1電極および第3電極によって挟まれるため、第1電極および第3電極は、対向する電流経路の一部として使用できる。これを踏まえて、第3電極はメイン側第3電極およびサブ側第3電極を含み、かつ第1電極およびサブ側第3電極はサブ側絶縁性基板の両主面にそれぞれ形成される。これによって、対向する電流経路を有する回路の寄生インダクタンスを低減することができ、かつ対向する電流経路をなす配線間の絶縁性を確保することができる。
また、メイン側第3電極の少なくとも一部が露出するようにメイン側絶縁性基板の主面にレジスト膜が形成されることを踏まえて、サブ側絶縁性基板は、サブ側第3電極がメイン側第3電極と面接触するようにメイン側絶縁性基板に積層される。これによって、メイン側絶縁性基板またはサブ側絶縁性基板の反りに起因してメイン側第3電極とサブ側第3電極との電気的接続が不良となる懸念を軽減することができる。
好ましくは、サブ側絶縁性基板はメイン側絶縁性基板の材質と同じ材質からなる。これによって、樹脂モールド時に生じる反り応力がサブ側絶縁性基板およびメイン側絶縁性基板の間でずれる懸念を軽減することができる。
好ましくは、第1半導体素子および第2半導体素子はいずれもスイッチ素子であり、第1リード端子と第3リード端子との間に第1キャパシタが接続され、インダクタと第2キャパシタとからなるLCフィルタが第2リード端子に接続され、第1リード端子と第2リード端子との間で電力変換を行う。これによって昇降圧コンバータが実現される。
好ましくは、第1半導体素子および第2半導体素子はそれぞれ整流素子およびスイッチ素子であり、第2リード端子にインダクタが接続され、インダクタを介して第2リード端子と第3リード端子との間に入力電圧が印加され、第1リード端子を出力端子とする。これによって昇圧コンバータが実現される。
好ましくは、第1半導体素子および第2半導体素子はそれぞれスイッチ素子および整流素子であり、第1リード端子と第3リード端子との間に入力電圧が印加され、インダクタとキャパシタとからなるLCフィルタが第2リード端子に接続されてなる。これによって降圧コンバータが実現される。
この発明によれば、対向する電流経路を有する回路の寄生インダクタンスを低減することができ、かつ対向する電流経路をなす配線間の絶縁性を確保することができる。また、メイン側絶縁性基板またはサブ側絶縁性基板の反りに起因してメイン側第3電極とサブ側第3電極との電気的接続が不良となる懸念を軽減することができる。
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
この実施例のパワーモジュールを上側から透視した状態を示す図解図である。 (A)は図1に示すパワーモジュールのA−A´断面を示す断面図であり、(B)は当該パワーモジュールをB−B´断面からY軸方向の正側に向かって透視した状態を示す透視図である。 (A)は図1に示すパワーモジュールを構成するメイン基板の上面を示す上面図であり、(B)は当該メイン基板の下面を示す下面図である。 (A)は図1にパワーモジュールを構成するサブ基板の上面を示す上面図であり、(B)は当該サブ基板の下面を示す下面図である。 メイン基板にサブ基板を積層してなる積層基板の構造の一例を示す図解図である。 (A)はメイン基板をなす絶縁性基板を用意する工程の一例を示す図解図であり、(B)は絶縁性基板の上面に電極を形成する工程の一例を示す図解図であり、(C)はメイン側絶縁性基板の下面に電極を形成する工程の一例を示す図解図であり、(D)は電極が形成されたメイン側絶縁性基板の上面にレジスト膜を形成する工程の一例を示す図解図である。 (A)はサブ基板をなす絶縁性基板を用意する工程の一例を示す図解図であり、(B)は絶縁性基板の上面に電極を形成する工程の一例を示す図解図であり、(C)はメイン側絶縁性基板の下面に電極を形成する工程の一例を示す図解図であり、(D)はサブ基板をメイン基板に積層する工程の一例を示す図解図であり、(E)は積層基板に半導体素子を搭載する工程の一例を示す図解図であり、(F)は半導体素子をボンディングワイヤによって電極に接続する工程の一例を示す図解図である。 (A)は積層基板にリード端子を接続する工程の一例を示す図解図であり、(B)は積層基板とリード端子の一部とを樹脂でモールドする工程の一例を示す図解図である。 この実施例のパワーモジュールの等価回路を示す回路図である。 この実施例のパワーモジュールが適用された昇降圧コンバータの一例を示す回路図である。 他の実施例のパワーモジュールが適用された昇圧コンバータの一例を示す回路図である。 その他の実施例のパワーモジュールが適用された降圧コンバータの一例を示す回路図である。 この実施例に係る複数のパワーモジュールを連結してなる回路の一例を示す回路図である。
図1および図2(A)〜図2(B)を参照して、この実施例のパワーモジュール10は、ハイサイドのパワー半導体素子18aとローサイドのパワー半導体素子18bとを積層基板12に搭載し、パワー信号用の幅広のリード端子22a〜22fと制御信号用の幅狭のリード端子22g〜22hとを積層基板12に接続し、そして積層基板12とリード端子22a〜22hの各々の一部とを樹脂26によってモールドすることで作製される。
なお、図1はパワーモジュール10を上側から透視した状態を示し、図2(A)はパワーモジュール10のA−A´断面を示し、図2(B)はパワーモジュール10をB−B´断面からリード端子22a〜22d側に向かって透視した状態を示す。
積層基板12は、図3(A)〜図3(B)に示すメイン基板14の上面に図4(A)〜図4(B)に示すサブ基板16を積層してなる。メイン基板14の上面または下面は正方形に近い長方形をなし、サブ基板16の上面または下面は細長い長方形をなす。また、サブ基板16の上面または下面がなす長方形の長辺の長さは、メイン基板14の上面または下面がなす長方形の長辺の長さと一致する。さらに、サブ基板16の上面または下面がなす長方形の短辺の長さは、メイン基板14の上面または下面がなす長方形の短辺の長さよりも格段に短い。
なお、以下では、メイン基板14の上面または下面がなす長方形の長辺に沿ってX軸を割り当て、メイン基板14の上面または下面がなす長方形の短辺に沿ってY軸を割り当て、メイン基板14の上面または下面に直交する方向にZ軸を割り当てる。また、Z軸方向における正側を向く面が“上面”であり、Z軸方向における負側を向く面が“下面”である。
図3(A)〜図3(B)を参照して、メイン基板14は、セラミック製の絶縁性基板14aを基材とする。電極141b〜143bは絶縁性基板14aの上面の所定位置に形成される。電極144bは絶縁性基板14aの下面のほぼ全域に形成される。レジスト膜14cは、電極141b〜143bを部分的に覆うように、絶縁性基板14aの上面に形成される。なお、電極141b〜144bはいずれも、銅を材料とする。
絶縁性基板14aの上面の中央を原点としたとき、電極141bは、X軸方向における正側端部近傍でかつY軸方向における正側端部近傍の位置に配された領域R1で露出し、X軸方向における負側端部近傍でかつY軸方向における正側端部近傍の位置に配された領域R2で露出する。電極141bはまた、Y軸方向における中央位置をX軸方向に延在するように配された領域R3で露出し、X軸方向におけるやや負側でかつY軸方向における負側端部近傍の位置に配された領域R4で露出する。
また、電極142bは、レジスト膜14cによって覆われることなく、X軸方向における負側端部近傍でかつY軸方向における負側端部近傍の位置に配された領域R5で露出する。また、電極143bは、X軸方向における正側端部近傍でかつY軸方向における負側端部近傍の位置に配された領域R6で露出し、X軸方向におけるやや正側でかつY軸方向における負側端部近傍の位置に配された領域R7で露出する。
なお、この実施例では、電極142bはダミー電極である。また、図2(A)から分かるように、絶縁性基板14aの下面に形成された電極144bは、樹脂26でモールドされることなくパワーモジュール10の下側に露出し、積層基板12に蓄積された熱を放出する放熱板として機能する。
図4(A)〜図4(B)を参照して、サブ基板16は、セラミック製の絶縁性基板16aを基材とする。厳密には、絶縁性基板16aの材質は、メイン基板14をなす絶縁性基板14aの材質と同じである。電極161bは絶縁性基板16aの上面のほぼ全域に形成され、電極162bは絶縁性基板16aの下面のほぼ全域に形成される。つまり、電極161bおよび162bは絶縁性基板16aの対向する両主面にそれぞれに形成される。なお、電極161b〜162bもまた、銅を材料とする。
図5を参照して、サブ基板16は、その下面がメイン基板14の上面と対向する姿勢でメイン基板14に積層される。このとき、サブ基板16の下面の中心は、メイン基板14の上面の中心に合わせられる。また、サブ基板16の下面がなす長方形の長辺は、メイン基板14の上面がなす長方形の長辺に対して平行とされる。サブ基板16に形成された電極162bは、メイン基板14の領域R3に露出した電極141bと対向し、はんだによって電極141bと接合される。なお、サブ基板16をなす4つの側面のうち上述した長辺に直交する2つの側面は、メイン基板14をなす4つの側面のうち上述した長辺に直交する2つの側面と面一となる。
上述のように、電極141bは、メイン基板14の上面のY軸方向における中央位置をX軸方向に延在する。電極162bのサイズは、こうして形成された電極141bのサイズと一致する。したがって、サブ基板16をメイン基板14に積層すると、電極162bは電極141bと全面的に面接触し、この状態で電極162bが電極141bにはんだ接合される。
図1に戻って、リード端子22a〜22fはX軸に沿って延在し、リード端子22g〜22hはY軸に沿って延在する。ここで、リード端子22a〜22hはいずれも、銅を主な材料とする。
リード端子22aおよび22bの各々の先端はメイン基板14に設けられた電極141bにはんだ接合され、リード端子22cおよび22dの各々の先端はサブ基板16に設けられた電極161bにはんだ接合される。また、リード端子22eの先端はメイン基板14に設けられた電極142bにはんだ接合され、リード端子22fの先端はメイン基板14に設けられた電極143bにはんだ接合される。上述のように電極142bはダミー電極であるため、リード端子22eもまたダミー端子となる。
パワー半導体素子18aは、領域R7に露出した電極143bにはんだ接合され、ボンディングワイヤ20aによって電極161bと接続される。また、パワー半導体素子18bは、領域R4に露出した電極141bにはんだ接合され、ボンディングワイヤ20bによって電極143bと接続される。さらに、リード端子22gはボンディングワイヤ24aによってパワー半導体素子18aと接続され、リード端子22hはボンディングワイヤ24bによってパワー半導体素子18bと接続される。なお、ボンディングワイヤ20a〜20b,24a〜24bはいずれも、金、銅またはアルミニウムを主な材料とする。
図2(A)または図2(B)から分かるように、サブ基板16に形成された電極161bは、サブ基板16の厚みの分だけ、メイン基板14に形成された電極141b〜143bよりもZ軸方向の正側に配される。したがって、リード端子22cおよび22dの先端は、サブ基板16の厚みに対応するオフセットを確保するべく曲げ加工を施された状態で、電極161bと接続される。
パワーモジュール10は、図6(A)〜図6(D),図7(A)〜図7(F)および図8(A)〜図8(B)に示す工程を経て作製される。
まず、メイン基板14をなす絶縁性基板14aが用意される(図6(A)参照)。次に、電極141b〜143bが絶縁性基板14aの上面の所定位置に形成され(図6(B)参照)、電極144bが絶縁性基板14aの下面のほぼ全域に形成される(図6(C)参照)。電極141b〜144bの形成が完了すると、絶縁性基板14aの一方主面の所定位置にレジスト膜14cが形成される(図6(D)参照)。この結果、電極141bが領域R1〜R4に露出し、電極142bが領域R5に露出し、電極143bが領域R6〜R7に露出する。メイン基板14は、レジスト膜14cの形成によって完成する。
続いて、サブ基板16をなす絶縁性基板16aが用意される(図7(A)参照)。電極161bは絶縁性基板16aの上面のほぼ全域に形成され(図7(B)参照)、電極162bは絶縁性基板16aの下面のほぼ全域に形成される(図7(C)参照)。これによって、サブ基板16が完成する。
サブ基板16は、電極162bが領域R3に露出した電極141bと対向する姿勢で、メイン基板14に実装される(図7(D)参照)。電極162bは、電極141bとはんだ接合される。この結果、サブ基板16の主面の中心はメイン基板14の主面の中心に合わせられ、サブ基板16の主面をなす長方形の長辺はX軸に沿って延びる。
こうして積層基板12が作製されると、パワー半導体素子18aが領域R7の電極143bにはんだ接合され、パワー半導体素子18bが領域R4の電極141bにはんだ接合される(図7(E)参照)。パワー半導体素子18aはボンディングワイヤ20aによって電極161bに接続され、パワー半導体素子18bはボンディングワイヤ20bによって電極143bに接続される(図7(F)参照)。
続いて、リード端子22aおよび22bの各々が電極141bとはんだ接合され、リード端子22cおよび22dの各々が電極161bとはんだ接合され、リード端子22eおよび22fがそれぞれ電極142bおよび143bとはんだ接合される(図8(A)参照)。また、リード端子22gはボンディングワイヤ24aによってパワー半導体素子18aと接続され、リード端子22hはボンディングワイヤ24bによってパワー半導体素子18bと接続される(図8(A)参照)。
こうしてリード端子22a〜22hの接続が完了すると、積層基板12とリード端子22a〜22hの各々の一部とが樹脂26によってモールドされる(図8(B)参照)。樹脂26が冷却されると、パワーモジュール10が完成する。
こうして作製されたパワーモジュール10の等価回路を図9に示す。リード端子22cは寄生インダクタンスL1を介してリード端子22dと接続され、リード端子22aは寄生インダクタンスL2を介してリード端子22bと接続される。リード端子22dおよび22bの間には、寄生容量C1が形成される。
パワー半導体素子18aおよび18bはいずれも、電界効果型のトランジスタのような半導体スイッチ素子である。パワー半導体素子18aのドレインはリード端子22dに接続され、パワー半導体素子18aのソースはパワー半導体素子18bのドレインに接続され、パワー半導体素子18bのソースはリード端子22bに接続される。
また、リード端子22fは、パワー半導体素子18aのソースとパワー半導体素子18bのドレインとに接続される。さらに、リード端子22gはパワー半導体素子18aのゲートに接続され、リード端子22hはパワー半導体素子18bのゲートに接続される。
以上の説明から分かるように、電極141bおよび143bはメイン基板14をなす絶縁性基板14aの上面に形成され、電極161bおよび162bはサブ基板16をなす絶縁性基板16aの上面および下面にそれぞれ形成される。メイン基板14をなす絶縁性基板14aの上面にはまた、電極141bの少なくとも一部が露出するように、レジスト膜14cが形成される。サブ基板16は、電極162bが電極141bと面接触するように、メイン基板14に積層される。パワー半導体素子18aおよび18bは、メイン基板14に実装される。このとき、パワー半導体素子18aは電極161bと電極143bとの間に接続され、パワー半導体素子18bは電極141b(162b)と電極143bの間に接続される。
パワー半導体素子18aおよび18bは電極161bと電極141b(162b)とによって挟まれるため、電極161bおよび電極141b(162b)は、対向する電流経路の一部として使用できる。これを踏まえて、電極161bはサブ基板16の上面側に配され、電極141b(162b)はサブ基板16の下面側に配される。これによって、対向する電流経路を有する回路の寄生インダクタンスを低減することができ、かつ対向する電流経路をなす配線間の絶縁性を確保することができる。
また、電極141bの少なくとも一部が露出するようにメイン基板14をなす絶縁性基板14aの上面にレジスト膜14cが形成されることを踏まえて、サブ基板16は、電極162bが電極141bと面接触するようにメイン基板14に積層される。これによって、メイン基板14またはサブ基板16の反りに起因して電極141bおよび162bの電気的接続が不良となる懸念を軽減することができる。
こうして構成されたパワーモジュール10を用いた昇降圧コンバータを図10に示す。図10によれば、リード端子22cは入出力端子T1と直接的に接続され、リード端子22aは入出力端子T2と直接的に接続される。また、リード端子22fはインダクタL3を介して入出力端子T3と接続され、リード端子22bは入出力端子T4と直接的に接続される。さらに、リード端子22gは制御端子T5と直接的に接続され、リード端子22hは制御端子T6と直接的に接続される。制御端子T5にはSW1信号が印加され、制御端子T6にはSW2信号が印加される。また、入出力端子T3およびT4の間には、キャパシタC2が、入出力端子T1およびT2の間(リード端子22cおよびリード端子22aとの間)には、キャパシタC3が設けられる。なお、インダクタL3およびキャパシタC2は、LCフィルタを構成する。
こうして構成された昇降圧コンバータで昇圧を行うときは、入出力端子T3にプラス電圧が印加され、入出力端子T4にマイナス電圧が印加される。また、制御端子T5に印加されるSW1信号は継続的にHレベルに設定され、制御端子T6に印加されるSW2信号はHレベルとLレベルとの間で繰り返し変更される。この結果、入出力端子T3に印加された電圧よりも高い電圧が入出力端子T1から出力される。つまり、電圧を上昇させる方向への電力変換が行われる。
逆に、昇降圧コンバータで降圧を行うときは、入出力端子T1にプラス電圧が印加され、入出力端子T2にマイナス電圧が印加される。また、制御端子T5に印加されるSW1信号はHレベルとLレベルとの間で繰り返し変更され、制御端子T6に印加されるSW2信号は継続的にHレベルに設定される。この結果、入出力端子T1に印加された電圧よりも低い電圧が入出力端子T3から出力される。つまり、電圧を降下させる方向への電力変換が行われる。
なお、パワーモジュール10を昇圧コンバータとして用いる場合、図11に示すようにパワー半導体素子18aをダイオードD1に置き換えることができる。また、パワーモジュール10を降圧コンバータとして用いる場合、図12に示すようにパワー半導体素子18bをダイオードD2に置き換えることができる。図11によれば、入力電圧は端子T3およびT4に印加され、昇圧された電圧は端子T1およびT2から出力される。また、図12によれば、入力電圧は端子T1およびT2に印加され、降圧された電圧は端子T3およびT4から出力される。
さらに、図13に示すように、複数のパワーモジュール10,10,…を互いに連結するようにしてもよい。この場合、いずれのパワーモジュール10においても、対向する電流がサブ基板16上の電極161bおよび162bを流れる。これによって、連結された複数のパワーモジュール10,10,…の全てにおいて、寄生インダクタンスを低減することができ、かつ対向する電流経路をなす配線間の絶縁性を確保することができる。
なお、この実施例では、サブ基板16をメイン基板14に積層したときにサブ基板16上の電極162bをメイン基板14上の電極141bと全面的に面接触させるべく、電極162bのサイズをメイン基板14に設けられた電極141bの、領域R3から露出しているサイズと一致させるようにしている。
しかし、電極141bのサイズを電極162bのサイズよりも大きくした場合でも、電極162bは電極141bと全面的に面接触する。したがって、電極141bおよび162bのサイズは、Z軸方向から眺めたときに電極162bが電極141bの外縁に収まるという条件を満足すればよい。
10 …パワーモジュール
12 …積層基板
14 …メイン基板
16 …サブ基板
14a …絶縁性基板(メイン側絶縁性基板)
14c …レジスト膜
141b …電極(第3電極をなすメイン側第3電極)
143b …電極(第2電極)
16a …絶縁性基板(サブ側絶縁性基板)
161b …電極(第1電極)
162b …電極(第3電極をなすサブ側第3電極)
18a …パワー半導体素子(第1半導体素子)
18b …パワー半導体素子(第2半導体素子)
22a,22b …リード端子(第3リード端子)
22c,22d …リード端子(第1リード端子)
22f …リード端子(第2リード端子)
C1 …寄生容量
C2 …キャパシタ(第2キャパシタ)
C3 …キャパシタ(第1キャパシタ)
L3 …インダクタ
D1,D2 …ダイオード(整流素子)

Claims (5)

  1. 絶縁性基板と、
    前記絶縁性基板に形成された第1電極、第2電極および第3電極と、
    前記第1電極および前記第2電極の間に接続された第1半導体素子と、
    前記第2電極および前記第3電極の間に接続された第2半導体素子と、
    前記第1電極、前記第2電極および前記第3電極とそれぞれ接続された第1リード端子、第2リード端子および第3リード端子と、
    を備え、
    前記第1半導体素子および前記第2半導体素子の少なくとも一方が半導体スイッチ素子からなる樹脂モールド型のパワーモジュールであって、
    前記絶縁性基板はメイン側絶縁性基板およびサブ側絶縁性基板を含み、
    前記第3電極はメイン側第3電極およびサブ側第3電極を含み、
    前記第2電極および前記メイン側第3電極は前記メイン側絶縁性基板の主面に形成され、
    前記第1電極および前記サブ側第3電極は前記サブ側絶縁性基板の対向する両主面にそれぞれに形成され、
    前記メイン側第3電極の少なくとも一部が露出するように前記メイン側絶縁性基板の主面に形成されたレジスト膜をさらに備え、
    前記サブ側絶縁性基板は前記サブ側第3電極が前記メイン側第3電極と面接触するように前記メイン側絶縁性基板に積層されていることを特徴とするパワーモジュール。
  2. 前記サブ側絶縁性基板は前記メイン側絶縁性基板の材質と同じ材質からなることを特徴とする請求項1に記載のパワーモジュール。
  3. 前記第1半導体素子および前記第2半導体素子はいずれもスイッチ素子であり、
    前記第1リード端子と前記第3リード端子との間に第1キャパシタが接続され、
    インダクタと第2キャパシタとからなるLCフィルタが前記第2リード端子に接続され、
    前記第1リード端子と前記第2リード端子との間で電力変換を行う、請求項1または2に記載のパワーモジュールを用いた昇降圧コンバータ。
  4. 前記第1半導体素子および前記第2半導体素子はそれぞれ整流素子およびスイッチ素子であり、
    前記第2リード端子にインダクタが接続され、
    前記インダクタを介して前記第2リード端子と前記第3リード端子との間に入力電圧が印加され、
    前記第1リード端子を出力端子とする、請求項1または2に記載のパワーモジュールを用いた昇圧コンバータ。
  5. 前記第1半導体素子および前記第2半導体素子はそれぞれスイッチ素子および整流素子であり、
    前記第1リード端子と前記第3リード端子との間に入力電圧が印加され、
    インダクタとキャパシタとからなるLCフィルタが前記第2リード端子に接続されてなる、請求項1または2に記載のパワーモジュールを用いた降圧コンバータ。
JP2017515410A 2015-04-28 2016-02-24 パワーモジュール Active JP6365772B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015091961 2015-04-28
JP2015091961 2015-04-28
PCT/JP2016/055320 WO2016174908A1 (ja) 2015-04-28 2016-02-24 パワーモジュール

Publications (2)

Publication Number Publication Date
JPWO2016174908A1 JPWO2016174908A1 (ja) 2017-11-30
JP6365772B2 true JP6365772B2 (ja) 2018-08-01

Family

ID=57198294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017515410A Active JP6365772B2 (ja) 2015-04-28 2016-02-24 パワーモジュール

Country Status (2)

Country Link
JP (1) JP6365772B2 (ja)
WO (1) WO2016174908A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111602241B (zh) * 2018-01-17 2023-09-15 新电元工业株式会社 电子模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725954B2 (ja) * 1992-07-21 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法
JP5643752B2 (ja) * 2009-05-14 2014-12-17 ローム株式会社 半導体装置
US9209176B2 (en) * 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same

Also Published As

Publication number Publication date
JPWO2016174908A1 (ja) 2017-11-30
WO2016174908A1 (ja) 2016-11-03

Similar Documents

Publication Publication Date Title
JP5169353B2 (ja) パワーモジュール
US8906741B2 (en) Electronic package structure having side-wing parts outside of a package layer for dissipating heat and method for making the same
JP6485257B2 (ja) 半導体装置及び半導体装置の製造方法
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
US10028400B2 (en) Semiconductor device
US20090129028A1 (en) Power module and method of fabricating the same
TWI579982B (zh) 功率模組封裝結構
US10212817B2 (en) Electronic module with a magnetic device
JP2011253862A (ja) パワー半導体装置
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
US20140145565A1 (en) Electronic Assembly Group and Method for Producing the Same
JP6226068B2 (ja) 半導体装置
TW202110289A (zh) 功率模組
JP2005340639A (ja) 半導体装置及び三相インバータ装置
JP2006245618A (ja) 受動素子内蔵半導体装置
JP4875977B2 (ja) パワーモジュール
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
JP6365772B2 (ja) パワーモジュール
JP2015053410A (ja) 半導体モジュール
JP2008251901A (ja) 複合半導体装置
WO2019171804A1 (ja) 半導体装置
JP2013004912A (ja) 半導体モジュール
US20190258302A1 (en) Power supply module
JP2016001644A (ja) 半導体モジュール
JP5255592B2 (ja) 基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170818

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6365772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150