JP6362412B2 - I / O device - Google Patents
I / O device Download PDFInfo
- Publication number
- JP6362412B2 JP6362412B2 JP2014105262A JP2014105262A JP6362412B2 JP 6362412 B2 JP6362412 B2 JP 6362412B2 JP 2014105262 A JP2014105262 A JP 2014105262A JP 2014105262 A JP2014105262 A JP 2014105262A JP 6362412 B2 JP6362412 B2 JP 6362412B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- transistor
- detection
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 343
- 239000003990 capacitor Substances 0.000 claims description 43
- 230000008859 change Effects 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 15
- 239000010408 film Substances 0.000 description 398
- 239000010410 layer Substances 0.000 description 398
- 239000000463 material Substances 0.000 description 125
- 239000004065 semiconductor Substances 0.000 description 123
- 239000000758 substrate Substances 0.000 description 109
- 239000002585 base Substances 0.000 description 80
- 239000011701 zinc Substances 0.000 description 71
- 238000000034 method Methods 0.000 description 68
- 238000004519 manufacturing process Methods 0.000 description 52
- 229920005989 resin Polymers 0.000 description 47
- 239000011347 resin Substances 0.000 description 47
- 230000010365 information processing Effects 0.000 description 41
- 229910052751 metal Inorganic materials 0.000 description 41
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 33
- 239000002184 metal Substances 0.000 description 33
- 229910052719 titanium Inorganic materials 0.000 description 33
- 239000010936 titanium Substances 0.000 description 33
- 239000011521 glass Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- 238000010586 diagram Methods 0.000 description 29
- 229910010272 inorganic material Inorganic materials 0.000 description 29
- 239000011147 inorganic material Substances 0.000 description 29
- 229910052721 tungsten Inorganic materials 0.000 description 29
- 239000010937 tungsten Substances 0.000 description 29
- 239000012535 impurity Substances 0.000 description 27
- 229910052782 aluminium Inorganic materials 0.000 description 26
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 26
- 239000012790 adhesive layer Substances 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- 239000007788 liquid Substances 0.000 description 22
- 239000011368 organic material Substances 0.000 description 22
- 229910052738 indium Inorganic materials 0.000 description 20
- 239000002131 composite material Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910052733 gallium Inorganic materials 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 14
- 229910052750 molybdenum Inorganic materials 0.000 description 14
- 239000011733 molybdenum Substances 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- 239000002356 single layer Substances 0.000 description 13
- 229910052725 zinc Inorganic materials 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 239000002346 layers by function Substances 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 10
- 150000004706 metal oxides Chemical class 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 229910001868 water Inorganic materials 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000005611 electricity Effects 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000003068 static effect Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- 229910018137 Al-Zn Inorganic materials 0.000 description 6
- 229910018573 Al—Zn Inorganic materials 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910021389 graphene Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000002648 laminated material Substances 0.000 description 6
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- -1 tungsten nitride Chemical class 0.000 description 6
- 229910001930 tungsten oxide Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 239000004952 Polyamide Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910003437 indium oxide Inorganic materials 0.000 description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052684 Cerium Inorganic materials 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 102220471968 Single-stranded DNA cytosine deaminase_K10A_mutation Human genes 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910021480 group 4 element Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 239000005355 lead glass Substances 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 150000002894 organic compounds Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229920006122 polyamide resin Polymers 0.000 description 4
- 229920005668 polycarbonate resin Polymers 0.000 description 4
- 239000004431 polycarbonate resin Substances 0.000 description 4
- 229920001225 polyester resin Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229920005672 polyolefin resin Polymers 0.000 description 4
- 229940072033 potash Drugs 0.000 description 4
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Substances [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 4
- 235000015320 potassium carbonate Nutrition 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000005361 soda-lime glass Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 3
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 3
- 229910020994 Sn-Zn Inorganic materials 0.000 description 3
- 229910009069 Sn—Zn Inorganic materials 0.000 description 3
- OMOVVBIIQSXZSZ-UHFFFAOYSA-N [6-(4-acetyloxy-5,9a-dimethyl-2,7-dioxo-4,5a,6,9-tetrahydro-3h-pyrano[3,4-b]oxepin-5-yl)-5-formyloxy-3-(furan-3-yl)-3a-methyl-7-methylidene-1a,2,3,4,5,6-hexahydroindeno[1,7a-b]oxiren-4-yl] 2-hydroxy-3-methylpentanoate Chemical compound CC12C(OC(=O)C(O)C(C)CC)C(OC=O)C(C3(C)C(CC(=O)OC4(C)COC(=O)CC43)OC(C)=O)C(=C)C32OC3CC1C=1C=COC=1 OMOVVBIIQSXZSZ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 239000002798 polar solvent Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052706 scandium Inorganic materials 0.000 description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 229910000914 Mn alloy Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229920003026 Acene Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical class C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
Description
本発明の一態様は、検知装置、入力装置、半導体装置、入出力装置または検知装置の駆動方法に関する。 One embodiment of the present invention relates to a detection device, an input device, a semiconductor device, an input / output device, or a driving method of the detection device.
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。 Note that one embodiment of the present invention is not limited to the above technical field. The technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, as a technical field of one embodiment of the present invention disclosed more specifically in this specification, a semiconductor device, a display device, a light-emitting device, a power storage device, a memory device, a driving method thereof, or a manufacturing method thereof, Can be cited as an example.
情報伝達手段に係る社会基盤が充実されている。これにより、多様で潤沢な情報を職場や自宅だけでなく外出先でも情報処理装置を用いて取得、加工または発信できるようになっている。 The social infrastructure for information transmission means is substantial. As a result, diverse and abundant information can be acquired, processed, or transmitted not only at work and at home but also on the go using the information processing apparatus.
このような背景において、携帯可能な情報処理装置が盛んに開発されている。 In such a background, portable information processing apparatuses have been actively developed.
例えば、携帯可能な情報処理装置は持ち歩いて使用されることが多く、落下により思わぬ力が情報処理装置およびそれに用いられる表示装置に加わることがある。破壊されにくい表示装置の一例として、発光層を分離する構造体と第２の電極層との密着性が高められた構成が知られている（特許文献１）。 For example, portable information processing apparatuses are often used while being carried, and unexpected force may be applied to the information processing apparatus and the display device used for the information processing due to falling. As an example of a display device that is not easily destroyed, a configuration in which adhesion between a structure that separates a light emitting layer and a second electrode layer is improved is known (Patent Document 1).
本発明の一態様は、利便性または信頼性に優れた新規な検知装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な入力装置を提供することを課題の一とする。または、新規な検知装置、新規な入力装置または、新規な半導体装置を提供することを課題の一とする。 An object of one embodiment of the present invention is to provide a novel detection device that is highly convenient or reliable. Another object is to provide a novel input device that is highly convenient or reliable. Another object is to provide a novel detection device, a novel input device, or a novel semiconductor device.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and other issues can be extracted from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様は、出力ユニットと検知ユニットと配線と基材と、を有する検知装置である。 One embodiment of the present invention is a detection device including an output unit, a detection unit, a wiring, and a base material.
出力ユニットは、検知信号を供給され検知情報を供給することができる。 The output unit can be supplied with detection signals and supply detection information.
検知ユニットは、検知信号を供給することができる。 The detection unit can supply a detection signal.
配線は、検知ユニットと電気的に接続される。 The wiring is electrically connected to the detection unit.
基材は、検知ユニットおよび配線を支持する。 The base material supports the detection unit and the wiring.
配線は、第１の制御信号を供給することができる第１の制御線、第２の制御信号を供給することができる第２の制御線、第１の電源電位を供給することができる第１の電源線、第２の電源電位を供給することができる第２の電源線および検知信号を供給することができる信号線を含む。 The wiring includes a first control line that can supply a first control signal, a second control line that can supply a second control signal, and a first power source that can supply a first power supply potential. Power supply lines, a second power supply line capable of supplying a second power supply potential, and a signal line capable of supplying a detection signal.
検知ユニットは、スイッチと第１のトランジスタと容量素子とを備える。 The detection unit includes a switch, a first transistor, and a capacitor.
スイッチは、制御端子が第１の制御線と電気的に接続され、第１の端子が第１の電源線と電気的に接続される。 The switch has a control terminal electrically connected to the first control line, and a first terminal electrically connected to the first power supply line.
第１のトランジスタは、ゲートがスイッチの第２の端子と電気的に接続され、第１の電極が信号線と電気的に接続され、第２の電極が第２の電源線と電気的に接続される。 The first transistor has a gate electrically connected to the second terminal of the switch, a first electrode electrically connected to the signal line, and a second electrode electrically connected to the second power supply line. Is done.
容量素子は、第１の電極が第１のトランジスタのゲートと電気的に接続され、第２の電極が第２の制御線と電気的に接続される。 In the capacitor, the first electrode is electrically connected to the gate of the first transistor, and the second electrode is electrically connected to the second control line.
出力ユニットは、２のトランジスタを備える。 The output unit includes two transistors.
第２のトランジスタは、ゲートが第３の電源電位を供給することができる第３の電源線と電気的に接続され、第１の電極が第４の電源電位を供給することができる第４の電源線と電気的に接続され、第２の電極が信号線および検知情報を供給することができる端子と電気的に接続される。 The second transistor has a gate electrically connected to a third power supply line that can supply a third power supply potential, and a first electrode that can supply a fourth power supply potential. The second electrode is electrically connected to a power supply line, and the second electrode is electrically connected to a signal line and a terminal capable of supplying detection information.
第１の制御線は透光性を備える第１の導電膜を含み、第２の制御線は透光性を備える第２の導電膜を含む。 The first control line includes a first conductive film having translucency, and the second control line includes a second conductive film having translucency.
上記本発明の一態様の検知装置は、第１の制御信号および第２の制御信号を供給され、検知信号を供給する検知ユニットと、第１の制御信号を供給する第１の制御線と、第２の制御信号を供給する第２の制御線と、検知信号を供給される信号線と、を有する。そして、検知ユニットは、第１の電極が信号線に電気的に接続され、第２の電極が第２の電源線と電気的に接続されるトランジスタと、第１の電極がトランジスタのゲートと電気的に接続され、第２の電極が第２の制御線と電気的に接続される容量素子を含んで構成される。なお、トランジスタのゲートは、第１の電源電位に基づく電位を第１の制御信号に基づいて供給され、次いで容量素子の容量および静電容量ならびに第２の制御信号に基づいて変化する電位を供給される。また、第１の制御線および第２の制御線は透光性を備える導電膜を含む。 The detection device according to one embodiment of the present invention is supplied with the first control signal and the second control signal, and supplies a detection unit that supplies the detection signal, a first control line that supplies the first control signal, A second control line for supplying a second control signal; and a signal line for supplying a detection signal. The detection unit includes a transistor in which the first electrode is electrically connected to the signal line, the second electrode is electrically connected to the second power supply line, and the first electrode is electrically connected to the gate of the transistor. Connected, and the second electrode includes a capacitive element electrically connected to the second control line. Note that a potential based on the first power supply potential is supplied to the gate of the transistor based on the first control signal, and then a potential that changes based on the capacitance and capacitance of the capacitor and the second control signal is supplied. Is done. In addition, the first control line and the second control line include a conductive film having a light-transmitting property.
これにより、検知ユニットに近接するものがもたらす静電容量の変化に基づいて、検知情報を供給することができる。また、第１の制御線および第２制御線が反射する光の強度を低減することができる。その結果、利便性または信頼性に優れた新規な検知装置を提供することができる。または、新規な検知装置を提供することができる。 Thereby, detection information can be supplied based on the change in capacitance caused by the proximity of the detection unit. In addition, the intensity of light reflected by the first control line and the second control line can be reduced. As a result, a novel detection device that is highly convenient or reliable can be provided. Alternatively, a novel detection device can be provided.
また、本発明の一態様は、第１の制御線または第２の制御線が透光性を備える領域を具備し、第１の制御線の透光性を備える領域または第２の制御線の透光性を備える領域と重なる位置に、基材が透光性を備える領域を具備する上記の検知装置である。 Further, according to one embodiment of the present invention, the first control line or the second control line includes a region having a light-transmitting property, and the region having the light-transmitting property of the first control line or the second control line is provided. It is said detection apparatus which comprises the area | region in which a base material has translucency in the position which overlaps with the area | region provided with translucency.
また、本発明の一態様は、第１の制御線が透光性を備える領域を具備し、第１の制御線の透光性を備える領域と重なる位置に、基材が透光性を備える領域を具備し、第１の制御線および基材が透光性を備える領域と重なる領域に、容量素子が透光性を備える第１の電極を具備する上記の検知装置である。 In one embodiment of the present invention, the first control line includes a region having a light-transmitting property, and the base material has a light-transmitting property at a position overlapping with the region having the light-transmitting property of the first control line. It is said detection apparatus which comprises a 1st electrode which comprises an area | region and a 1st control line and a base material overlap with the area | region which has translucency, and a capacitive element has translucency.
上記本発明の一態様の検知装置は、透光性を備える領域を含んで構成される。これにより、一方の側から他方の側に光を透過することができる。その結果、利便性または信頼性に優れた新規な検知装置を提供することができる。または、新規な検知装置を提供することができる。 The detection device of one embodiment of the present invention includes a region having a light-transmitting property. Thereby, light can be transmitted from one side to the other side. As a result, a novel detection device that is highly convenient or reliable can be provided. Alternatively, a novel detection device can be provided.
また、本発明の一態様は、検知パネルと出力部を有する入力装置である。 One embodiment of the present invention is an input device including a detection panel and an output portion.
検知パネルは、検知信号を供給することができる。 The detection panel can supply a detection signal.
出力部は、検知信号を供給され検知情報を供給することができる。 The output unit can be supplied with detection signals and supply detection information.
検知パネルは、複数の検知ユニットと配線と基材と、を備える。 The detection panel includes a plurality of detection units, wiring, and a base material.
複数の検知ユニットは、２行１列以上のマトリクス状に配設される。 The plurality of detection units are arranged in a matrix of 2 rows and 1 column.
配線は、検知ユニットと電気的に接続される。 The wiring is electrically connected to the detection unit.
基材は、検知ユニットおよび配線を支持する。 The base material supports the detection unit and the wiring.
配線は、いずれも行方向に延在する第１の制御線乃至第３の制御線と、列方向に延在し且つ検知信号を供給されることができる信号線と、第１の電源電位を供給することができる第１の電源線と、第２の電源電位を供給することができる第２の電源線と、を含む。 Each of the wirings includes a first control line to a third control line that extend in the row direction, a signal line that extends in the column direction and can be supplied with a detection signal, and a first power supply potential. A first power supply line that can be supplied and a second power supply line that can supply a second power supply potential are included.
第１の行に配設される検知ユニットは、第１の制御線および第２の制御線と電気的に接続される。 The detection units arranged in the first row are electrically connected to the first control line and the second control line.
第２の行に配設される検知ユニットは、第２の制御線および第３の制御線と電気的に接続される。 The detection units arranged in the second row are electrically connected to the second control line and the third control line.
一の列に配設される検知ユニットは、一の信号線と電気的に接続される。 The detection units arranged in one row are electrically connected to one signal line.
検知ユニットは、第１の電源線および第２の電源線と電気的に接続される。 The detection unit is electrically connected to the first power supply line and the second power supply line.
出力部は、信号線と電気的に接続される出力ユニットを備える。 The output unit includes an output unit electrically connected to the signal line.
上記本発明の一態様の入力装置は、検知パネルと出力部を含んで構成される。検知パネルは、第１の制御線、第２の制御線および第３の制御線ならびに第１の行に配設され第１の制御線および第２の制御線と電気的に接続される検知ユニットと、第２の行に配設され第２の制御線および第３の制御線と電気的に接続される検知ユニットと、一の列に配設される検知ユニットと電気的に接続される信号線と、を備える。また、検知パネルは検知信号を供給し、出力部は検知信号を供給され検知情報を供給する。 The input device according to one embodiment of the present invention includes a detection panel and an output unit. The detection panel includes a first control line, a second control line, a third control line, and a detection unit disposed in the first row and electrically connected to the first control line and the second control line. A detection unit disposed in the second row and electrically connected to the second control line and the third control line, and a signal electrically connected to the detection unit disposed in one column A line. The detection panel supplies a detection signal, and the output unit receives the detection signal and supplies detection information.
これにより、第２の制御線は制御信号を第１の行に配設される検知ユニットおよび第２の行に配設される検知ユニットに供給することができ、配線の数を削減できる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。 Thus, the second control line can supply a control signal to the detection unit arranged in the first row and the detection unit arranged in the second row, and the number of wirings can be reduced. As a result, a novel input device that is highly convenient or reliable can be provided. Alternatively, a novel input device can be provided.
また、本発明の一態様は、第１の制御線乃至第３の制御線が透光性を備える領域を具備し、基材が制御線の透光性を備える領域と重なる位置に透光性を備える領域を具備する上記の入力装置である。 Further, according to one embodiment of the present invention, the first control line to the third control line each include a region having a light-transmitting property, and the base material has a light-transmitting property at a position overlapping with the region having a light-transmitting property of the control line. It is said input device which comprises the area | region provided with.
また、本発明の一態様は、容量素子が制御線および基材が透光性を備える領域と重なる位置に透光性を備える第１の電極を具備する上記の入力装置である。 Another embodiment of the present invention is the above input device including the first electrode having a light-transmitting property at a position where the capacitor element overlaps with the region having the light-transmitting property of the control line and the base material.
上記本発明の一態様の入力装置は、透光性を備える領域を含んで構成される。これにより、一方の側から他方の側に光を透過することができる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。 The input device of one embodiment of the present invention includes a region having a light-transmitting property. Thereby, light can be transmitted from one side to the other side. As a result, a novel input device that is highly convenient or reliable can be provided. Alternatively, a novel input device can be provided.
また、本発明の一態様は、第１の電源線が第２の制御線と第３の制御線の間に配設され且つ第１の行に配設される検知ユニットおよび第２の行に配設される検知ユニットと電気的に接続される上記の入力装置である。 In one embodiment of the present invention, the first power supply line is provided between the second control line and the third control line, and the detection unit is provided in the first row. It is said input apparatus electrically connected with the detection unit arrange | positioned.
また、本発明の一態様は、第２の電源線が第２の制御線と第３の制御線の間に配設され且つ第１の行に配設される検知ユニットおよび第２の行に配設される検知ユニットと電気的に接続される上記の入力装置である。 In one embodiment of the present invention, the second power supply line is provided between the second control line and the third control line, and the detection unit is provided in the first row. It is said input apparatus electrically connected with the detection unit arrange | positioned.
上記本発明の一態様の入力装置は、電源電位を供給する配線を共有する、第１の検知ユニットおよび第２の検知ユニットを含んで構成される。これにより、配線の数を削減できる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。 The input device of one embodiment of the present invention includes a first detection unit and a second detection unit that share wiring for supplying a power supply potential. Thereby, the number of wirings can be reduced. As a result, a novel input device that is highly convenient or reliable can be provided. Alternatively, a novel input device can be provided.
また、本発明の一態様は、第１の電源線または／および第２の電源線が、透明導電膜を含む上記の入力装置である。 Another embodiment of the present invention is the above input device in which the first power supply line and / or the second power supply line includes a transparent conductive film.
上記本発明の一態様の入力装置は、第１の電源線または／および第２の電源線が透光性を備える領域を含んで構成される。これにより、第１の電源線および第２の電源線が反射する光の強度を低減することができる。一方の側から他方の側に光を透過することができる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。 The input device of one embodiment of the present invention includes a region where the first power supply line and / or the second power supply line have translucency. Thereby, the intensity | strength of the light which a 1st power supply line and a 2nd power supply line reflect can be reduced. Light can be transmitted from one side to the other. As a result, a novel input device that is highly convenient or reliable can be provided. Alternatively, a novel input device can be provided.
なお、本明細書において、出力ユニットを第１のユニット、検知ユニットを第２のユニット、第１の制御線を第１の配線、第２の制御線を第２の配線、第１の電源線を第３の配線、第２の電源線を第４の配線、信号線を第５の配線、第３の電源線を第６の配線、第４の電源線を第７の配線、第３の制御線を第８の配線、検知パネルをパネルと読み替えることができる。 In this specification, the output unit is the first unit, the detection unit is the second unit, the first control line is the first wiring, the second control line is the second wiring, and the first power supply line The third wiring, the second power supply line as the fourth wiring, the signal line as the fifth wiring, the third power supply line as the sixth wiring, the fourth power supply line as the seventh wiring, The control line can be read as the eighth wiring, and the detection panel can be read as the panel.
なお、本明細書において、エレクトロルミネッセンス素子の一対の電極間に設けられた層をＥＬ層という。また、有機エレクトロルミネッセンス素子は、発光性の有機化合物を含む発光層を備える。従って、一対の電極間に設けられた発光層はＥＬ層の一態様である。 Note that in this specification, a layer provided between a pair of electrodes of an electroluminescent element is referred to as an EL layer. The organic electroluminescence device includes a light emitting layer containing a light emitting organic compound. Therefore, the light-emitting layer provided between the pair of electrodes is one embodiment of the EL layer.
また、本明細書において、物質Ａを他の物質Ｂからなるマトリクス中に分散する場合、マトリクスを構成する物質Ｂをホスト材料と呼び、マトリクス中に分散される物質Ａをゲスト材料と呼ぶものとする。なお、物質Ａ並びに物質Ｂは、それぞれ単一の物質であっても良いし、２種類以上の物質の混合物であっても良いものとする。 Further, in this specification, when the substance A is dispersed in a matrix made of another substance B, the substance B constituting the matrix is called a host material, and the substance A dispersed in the matrix is called a guest material. To do. Note that the substance A and the substance B may be a single substance or a mixture of two or more kinds of substances.
なお、本明細書中において、画像表示装置または光源（照明装置含む）は、発光装置に含まれる。 Note that in this specification, an image display device or a light source (including a lighting device) is included in a light-emitting device.
また、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）またはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のコネクターが取り付けられたモジュール、当該モジュールのＴＣＰの先にプリント配線板が取り付けられたものもしくはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が実装され且つ発光素子が形成された基板も、発光装置に含まれる。 In addition, a module to which a connector such as a flexible printed circuit (FPC) or a TCP (Tape Carrier Package) is attached, a printed wiring board attached to the end of the TCP of the module, or an IC (Chip On Glass) IC ( A substrate on which an integrated circuit) is mounted and a light emitting element is formed is also included in the light emitting device.
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。 In the drawings attached to the present specification, the components are classified by function, and the block diagram is shown as an independent block. However, it is difficult to completely separate the actual components for each function. May involve multiple functions.
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。 In this specification, the terms “source” and “drain” of a transistor interchange with each other depending on the polarity of the transistor or the level of potential applied to each terminal. In general, in an n-channel transistor, a terminal to which a low potential is applied is called a source, and a terminal to which a high potential is applied is called a drain. In a p-channel transistor, a terminal to which a low potential is applied is called a drain, and a terminal to which a high potential is applied is called a source. In this specification, for the sake of convenience, the connection relationship between transistors may be described on the assumption that the source and the drain are fixed. However, the names of the source and the drain are actually switched according to the above-described potential relationship. .
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。 In this specification, the source of a transistor means a source region that is part of a semiconductor film functioning as an active layer or a source electrode connected to the semiconductor film. Similarly, a drain of a transistor means a drain region that is part of the semiconductor film or a drain electrode connected to the semiconductor film. The gate means a gate electrode.
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。 In this specification, the state where the transistors are connected in series means, for example, a state where only one of the source and the drain of the first transistor is connected to only one of the source and the drain of the second transistor. To do. In addition, the state where the transistors are connected in parallel means that one of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, and the other of the source and the drain of the first transistor is connected. It means a state of being connected to the other of the source and the drain of the second transistor.
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。 For example, in this specification and the like, when X and Y are explicitly described as being connected, when X and Y are electrically connected, X and Y are functionally connected. The case where they are connected and the case where X and Y are directly connected are included. Therefore, it is not limited to a predetermined connection relationship, for example, the connection relationship shown in the figure or text, and includes things other than the connection relation shown in the figure or text.
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。 Here, X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。 As an example of the case where X and Y are electrically connected, an element (for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display, etc.) that enables electrical connection between X and Y is shown. More than one element, light emitting element, load, etc.) can be connected between X and Y. Note that the switch has a function of controlling on / off. That is, the switch is in a conductive state (on state) or a non-conductive state (off state), and has a function of controlling whether or not to pass a current. Alternatively, the switch has a function of selecting and switching a path through which a current flows.
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。 As an example of the case where X and Y are functionally connected, a circuit (for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc. Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes signal potential level, etc.), voltage source, current source, switching Circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) One or more can be connected between them. As an example, even if another circuit is interposed between X and Y, if the signal output from A is transmitted to B, X and Y are functionally connected. To do.
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。 Note that when X and Y are explicitly described as being electrically connected, when X and Y are electrically connected (that is, another element between X and Y). Or when X and Y are functionally connected (that is, they are functionally connected with another circuit between X and Y). And a case where X and Y are directly connected (that is, a case where another element or another circuit is not connected between X and Y). That is, when it is explicitly described that it is electrically connected, it is the same as when it is explicitly only described that it is connected.
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。 Note that for example, the source (or the first terminal) of the transistor is electrically connected to X through (or not through) Z1, and the drain (or the second terminal or the like) of the transistor is connected to Z2. Through (or without), Y is electrically connected, or the source (or the first terminal, etc.) of the transistor is directly connected to a part of Z1, and another part of Z1 Is directly connected to X, and the drain (or second terminal, etc.) of the transistor is directly connected to a part of Z2, and another part of Z2 is directly connected to Y. Then, it can be expressed as follows.
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。 For example, “X and Y, and the source (or the first terminal or the like) and the drain (or the second terminal or the like) of the transistor are electrically connected to each other. The drain of the transistor (or the second terminal, etc.) and the Y are electrically connected in this order. ” Or “the source (or the first terminal or the like) of the transistor is electrically connected to X, the drain (or the second terminal or the like) of the transistor is electrically connected to Y, and X or the source ( Or the first terminal or the like, the drain of the transistor (or the second terminal, or the like) and Y are electrically connected in this order. Or “X is electrically connected to Y through the source (or the first terminal) and the drain (or the second terminal) of the transistor, and X is the source of the transistor (or the first terminal). Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order. By using the same expression method as in these examples and defining the order of connection in the circuit configuration, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are separated. Apart from that, the technical scope can be determined. In addition, these expression methods are examples, and are not limited to these expression methods. Here, it is assumed that X, Y, Z1, and Z2 are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, and the like).
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In this specification, even when independent components on the circuit diagram are connected to each other, in practice, for example, when a part of the wiring functions as an electrode, In some cases, it also has the functions of the components. In this specification, the term “connection” includes a case where one conductive film has functions of a plurality of components.
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。 In this specification, one of a first electrode and a second electrode of a transistor refers to a source electrode, and the other refers to a drain electrode.
本発明の一態様によれば、利便性または信頼性に優れた新規な検知装置を提供できる。または、利便性または信頼性に優れた新規な入力装置を提供できる。または、新規な検知装置、新規な入力装置または、新規な半導体装置を提供できる。 According to one embodiment of the present invention, a novel detection device that is highly convenient or reliable can be provided. Alternatively, a novel input device that is highly convenient or reliable can be provided. Alternatively, a novel detection device, a novel input device, or a novel semiconductor device can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様の検知装置は、第１の制御信号および第２の制御信号を供給され、検知信号を供給する検知ユニットと、第１の制御信号を供給する第１の制御線と、第２の制御信号を供給する第２の制御線と、検知信号を供給される信号線と、を有する。そして、検知ユニットは、第１の電極が信号線に電気的に接続され、第２の電極が第２の電源線と電気的に接続されるトランジスタと、第１の電極がトランジスタのゲートと電気的に接続され、第２の電極が第２の制御線と電気的に接続される容量素子を含んで構成される。なお、トランジスタのゲートは、第１の電源電位に基づく電位を第１の制御信号に基づいて供給され、次いで容量素子の容量および静電容量ならびに第２の制御信号に基づいて変化する電位を供給される。また、第１の制御線および第２の制御線は透光性を備える導電膜を含む。 A detection device of one embodiment of the present invention is supplied with a first control signal and a second control signal, and supplies a detection unit that supplies a detection signal, a first control line that supplies a first control signal, A second control line for supplying the second control signal, and a signal line for supplying the detection signal. The detection unit includes a transistor in which the first electrode is electrically connected to the signal line, the second electrode is electrically connected to the second power supply line, and the first electrode is electrically connected to the gate of the transistor. Connected, and the second electrode includes a capacitive element electrically connected to the second control line. Note that a potential based on the first power supply potential is supplied to the gate of the transistor based on the first control signal, and then a potential that changes based on the capacitance and capacitance of the capacitor and the second control signal is supplied. Is done. In addition, the first control line and the second control line include a conductive film having a light-transmitting property.
これにより、検知ユニットに近接するものがもたらす静電容量の変化に基づいて、検知情報を供給することができる。また、第１の制御線および第２制御線が反射する光の強度を低減することができる。その結果、利便性または信頼性に優れた新規な検知装置を提供することができる。または、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な検知装置、新規な入力装置または、新規な半導体装置を提供できる。 Thereby, detection information can be supplied based on the change in capacitance caused by the proximity of the detection unit. In addition, the intensity of light reflected by the first control line and the second control line can be reduced. As a result, a novel detection device that is highly convenient or reliable can be provided. Alternatively, a novel input device that is highly convenient or reliable can be provided. Alternatively, a novel detection device, a novel input device, or a novel semiconductor device can be provided.
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.
（実施の形態１）
本実施の形態では、本発明の一態様の検知装置の構成について、図１および図２を参照しながら説明する。
(Embodiment 1)
In this embodiment, the structure of the detection device of one embodiment of the present invention will be described with reference to FIGS.
図１は本発明の一態様の検知装置の構成を説明する図である。図１（Ａ）は本発明の一態様の検知装置１０のブロック図であり、図１（Ｂ）は図１（Ａ）に示す検知ユニット１０Ｕに用いることができる回路の一例を説明する回路図であり、図１（Ｃ）は図１（Ａ）に示す出力ユニット１５に用いることができる回路の一例を説明する回路図である。また、図１（Ｄ）は検知装置１０の駆動方法を説明するタイミングチャートである。
FIG. 1 illustrates a structure of a detection device of one embodiment of the present invention. FIG. 1A is a block diagram of a
図２は本発明の一態様の検知ユニット１０ＵＡの構成を説明する図である。図２（Ａ）は本発明の一態様の検知ユニット１０ＵＡの上面図であり、図２（Ｂ）は図２（Ａ）に示す検知ユニット１０ＵＡの切断線Ｘ１−Ｘ２および切断線Ｘ３−Ｘ４における断面を説明する図である。 FIG. 2 is a diagram illustrating a configuration of the detection unit 10UA according to one embodiment of the present invention. 2A is a top view of the detection unit 10UA of one embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along the cutting lines X1-X2 and X3-X4 of the detection unit 10UA illustrated in FIG. It is a figure explaining a cross section.
＜検知装置の構成例１．＞
本実施の形態で説明する検知装置１０は、検知信号を供給され且つ検知情報を供給することができる出力ユニット１５と、検知信号を供給することができる検知ユニット１０Ｕと、検知ユニット１０Ｕと電気的に接続される配線と、検知ユニット１０Ｕおよび配線を支持する基材１６と、を有する（図１（Ａ）および図１（Ｂ）参照）。
<Configuration Example 1 of Detection Device>>
The
配線は、第１の制御信号を供給することができる第１の制御線Ｇ（１）、第２の制御信号を供給することができる第２の制御線Ｇ（２）、第１の電源電位を供給することができる第１の電源線ＶＲＥＳ、第２の電源電位を供給することができる第２の電源線ＶＰおよび検知信号を供給することができる信号線ＤＬを含む（図１（Ｂ）参照）。 The wiring includes a first control line G (1) that can supply a first control signal, a second control line G (2) that can supply a second control signal, and a first power supply potential. Including a first power supply line VRES that can supply a second power supply potential VP and a signal line DL that can supply a detection signal (FIG. 1B). reference).
検知ユニット１０Ｕは、制御端子が第１の制御線Ｇ（１）と電気的に接続され、第１の端子が第１の電源線ＶＲＥＳと電気的に接続される、スイッチＳＷを備える（図１（Ｂ）参照）。例えば、トランジスタをスイッチＳＷに用いることができる。
The
また、ゲートがスイッチＳＷの第２の端子と電気的に接続され、第１の電極が信号線ＤＬと電気的に接続され、第２の電極が第２の電源線ＶＰと電気的に接続される第１のトランジスタＭ１を備える。 Further, the gate is electrically connected to the second terminal of the switch SW, the first electrode is electrically connected to the signal line DL, and the second electrode is electrically connected to the second power supply line VP. The first transistor M1 is provided.
また、第１の電極が第１のトランジスタＭ１のゲートと電気的に接続され、第２の電極が第２の制御線Ｇ（２）と電気的に接続される容量素子Ｃを備える。 In addition, the capacitor C is provided in which the first electrode is electrically connected to the gate of the first transistor M1 and the second electrode is electrically connected to the second control line G (2).
なお、スイッチＳＷの第２の端子、トランジスタＭ１のゲートおよび容量素子Ｃの第１の電極が電気的に接続される結節部を、ノードＡという。 Note that a node where the second terminal of the switch SW, the gate of the transistor M1, and the first electrode of the capacitor C are electrically connected is referred to as a node A.
出力ユニット１５は、ゲートが第３の電源電位を供給することができる第３の電源線ＢＲと電気的に接続され、第１の電極が第４の電源電位を供給することができる第４の電源線ＶＰＯと電気的に接続され、第２の電極が信号線ＤＬおよび検知情報を供給することができる端子ＯＵＴと電気的に接続される第２のトランジスタを備える（図１（Ｃ）参照）。例えば、接地電位を第１の電源電位および第２の電源電位に用いることができる。また、スイッチＳＷ、トランジスタＭ１およびトランジスタＭ２等が適切に動作する程度に高い電位を第３の電源電位および第４の電源電位に用いることができる。具体的には、およそ５Ｖを用いることができる。
The
また、第１の制御線Ｇ（１）は透光性を備える第１の導電膜を含み、第２の制御線Ｇ（２）は透光性を備える第２の導電膜を含む。 The first control line G (1) includes a first conductive film having translucency, and the second control line G (2) includes a second conductive film having translucency.
上記本発明の一態様の検知装置１０は、第１の制御信号および第２の制御信号を供給され、検知信号を供給する検知ユニット１０Ｕと、第１の制御信号を供給する第１の制御線Ｇ（１）と、第２の制御信号を供給する第２の制御線Ｇ（２）と、検知信号を供給される信号線ＤＬと、を有する。そして、検知ユニット１０Ｕは、第１の電極が信号線ＤＬに電気的に接続され、第２の電極が第２の電源線ＶＰと電気的に接続されるトランジスタＭ１と、第１の電極がトランジスタＭ１のゲートと電気的に接続され、第２の電極が第２の制御線Ｇ（２）と電気的に接続される容量素子Ｃを含んで構成される。なお、トランジスタＭ１のゲートは、第１の電源電位に基づく電位を第１の制御信号に基づいて供給され、次いで容量素子Ｃの容量および静電容量ならびに第２の制御信号に基づいて変化する電位を供給される。また、第１の制御線Ｇ（１）および第２の制御線Ｇ（２）は透光性を備える導電膜を含む。
The
これにより、検知ユニットに近接するものがもたらす静電容量の変化に基づいて、検知情報を供給することができる。また、第１の制御線および第２制御線が反射する光の強度を低減することができる。その結果、利便性または信頼性に優れた新規な検知装置を提供することができる。または、新規な検知装置を提供することができる。 Thereby, detection information can be supplied based on the change in capacitance caused by the proximity of the detection unit. In addition, the intensity of light reflected by the first control line and the second control line can be reduced. As a result, a novel detection device that is highly convenient or reliable can be provided. Alternatively, a novel detection device can be provided.
以下に、検知装置を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。 Below, each element which comprises a detection apparatus is demonstrated. Note that these configurations cannot be clearly separated, and one configuration may serve as another configuration or may include a part of another configuration.
《全体の構成》
本実施の形態の検知装置１０は、出力ユニット１５、検知ユニット１０Ｕ、配線または基材１６を有する。
<Overall configuration>
The
なお、検知装置１０の作製に適用することができる積層体の作製方法の一例を実施の形態５乃至実施の形態７において詳細に説明する。
Note that an example of a method for manufacturing a stacked body that can be used for manufacturing the
《検知ユニット》
検知ユニット１０Ｕは、検知信号を供給することができる。例えば、近接するものを検知して検知信号を供給することができる。例えば静電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情報を供給する。具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に用いることができる。
<Detection unit>
The
例えば、検知ユニット１０Ｕは、スイッチＳＷ、第１のトランジスタＭ１または容量素子Ｃを備える（図１（Ｂ）参照）。
For example, the
大気中において、指などの大気より大きな誘電率を備えるものが導電膜に近接すると、指と導電膜の間の静電容量が変化する。検知ユニット１０Ｕは、例えばこの静電容量の変化を検知して検知信号を供給することができる。
In the atmosphere, when an object having a dielectric constant greater than that of the atmosphere, such as a finger, approaches the conductive film, the capacitance between the finger and the conductive film changes. For example, the
具体的には、容量素子Ｃの第１の電極または第２の電極もしくは第２の電極と電気的に接続する第２の制御線Ｇ（２）などを検知ユニット１０Ｕに用いることができる。
Specifically, the second control line G (2) electrically connected to the first electrode, the second electrode, or the second electrode of the capacitor C can be used for the
第１の制御信号が制御端子に供給されるスイッチＳＷが、ノードＡの電位を第１の電源電位に基づく電位に制御する。次いで、容量素子Ｃの第２の電極に供給される第２の制御信号が、ノードＡの電位を容量素子Ｃの容量および静電容量に基づいて変化する。 The switch SW to which the first control signal is supplied to the control terminal controls the potential of the node A to a potential based on the first power supply potential. Next, the second control signal supplied to the second electrode of the capacitor C changes the potential of the node A based on the capacitance and capacitance of the capacitor C.
具体的には、指などがノードＡと電気的に接続する導電膜に近接し、指などとノードＡの間に大きな静電容量が生じている状態においては、ノードＡの電位の変化（振幅ともいう）が小さくなる。この電位の変化を検知信号に用いることができる。または、この電圧の変化を増幅して、検知信号に用いることができる。 Specifically, in a state where a finger or the like is close to a conductive film electrically connected to the node A and a large capacitance is generated between the finger or the like and the node A, the potential change (amplitude) of the node A (Also called) becomes smaller. This change in potential can be used as a detection signal. Alternatively, the change in voltage can be amplified and used as a detection signal.
《スイッチ、トランジスタ》
検知ユニット１０Ｕは、第１の制御信号に基づいて導通状態または非導通状態にすることができるスイッチＳＷを備える。例えば、トランジスタをスイッチＳＷに用いることができる。
《Switch, transistor》
The
また、検知信号を増幅して供給することができるトランジスタＭ１を備える。 In addition, a transistor M1 that can amplify and supply the detection signal is provided.
同一の工程で作製することができるトランジスタを、スイッチＳＷおよびトランジスタＭ１に用いることができる。これにより、作製工程を簡略化することができる。 Transistors that can be manufactured in the same process can be used for the switch SW and the transistor M1. Thereby, a manufacturing process can be simplified.
トランジスタは半導体層を備える。例えば、４族の元素、化合物半導体、酸化物半導体または有機半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。また、有機半導体などを半導体層に用いることができる。 The transistor includes a semiconductor layer. For example, a Group 4 element, a compound semiconductor, an oxide semiconductor, or an organic semiconductor can be used for the semiconductor layer. Specifically, a semiconductor containing silicon, a semiconductor containing gallium arsenide, an oxide semiconductor containing indium, or the like can be used for the semiconductor layer. An organic semiconductor or the like can be used for the semiconductor layer.
様々な結晶性を備える半導体層をトランジスタに用いることができる。例えば、非結晶を含む半導体層、微結晶を含む半導体層、多結晶を含む半導体層または単結晶を含む半導体層等を用いることができる。具体的には、アモルファスシリコン、レーザーアニールなどの処理により結晶化したポリシリコンまたはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて形成された半導体層等を用いることができる。 Semiconductor layers having various crystallinities can be used for the transistor. For example, a semiconductor layer containing non-crystal, a semiconductor layer containing microcrystal, a semiconductor layer containing polycrystal, a semiconductor layer containing single crystal, or the like can be used. Specifically, amorphous silicon, polysilicon crystallized by a process such as laser annealing, or a semiconductor layer formed using SOI (Silicon On Insulator) technology can be used.
半導体層に用いる酸化物半導体は、例えば、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される材料を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。 An oxide semiconductor used for the semiconductor layer includes, for example, at least indium (In), zinc (Zn), and M (metal such as Al, Ga, Ge, Y, Zr, Sn, La, Ce, or Hf). It is preferable to include a material represented by -Zn oxide. Or it is preferable that both In and Zn are included.
酸化物半導体膜を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｇａ系酸化物を用いることができる。 Examples of the oxide semiconductor that forms the oxide semiconductor film include an In—Ga—Zn-based oxide, an In—Al—Zn-based oxide, an In—Sn—Zn-based oxide, an In—Hf—Zn-based oxide, In-La-Zn-based oxide, In-Ce-Zn-based oxide, In-Pr-Zn-based oxide, In-Nd-Zn-based oxide, In-Sm-Zn-based oxide, In-Eu-Zn Oxide, In-Gd-Zn oxide, In-Tb-Zn oxide, In-Dy-Zn oxide, In-Ho-Zn oxide, In-Er-Zn oxide, In -Tm-Zn-based oxide, In-Yb-Zn-based oxide, In-Lu-Zn-based oxide, In-Sn-Ga-Zn-based oxide, In-Hf-Ga-Zn-based oxide, In- Al-Ga-Zn-based oxide, In-Sn-Al-Zn-based oxide, In-Sn-Hf- n based oxide, In-Hf-Al-Zn-based oxide can be used an In-Ga-based oxide.
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。 Note that here, an In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as its main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.
なお、酸化物半導体を半導体層に適用したトランジスタの構成を、実施の形態４において詳細に説明する。 Note that the structure of a transistor in which an oxide semiconductor is used for a semiconductor layer is described in detail in Embodiment 4.
《配線》
配線は、第１の制御線Ｇ（１）、第２の制御線Ｇ（２）、第１の電源線ＶＲＥＳ、第２の電源線ＶＰおよび信号線ＤＬを含む。
"wiring"
The wiring includes a first control line G (1), a second control line G (2), a first power supply line VRES, a second power supply line VP, and a signal line DL.
第１の制御線Ｇ（１）は、第１の制御信号を供給することができる。第２の制御線Ｇ（２）は、第２の制御信号を供給することができる。 The first control line G (1) can supply a first control signal. The second control line G (2) can supply a second control signal.
第１の電源線ＶＲＥＳは、第１の電源電位を供給することができる。 The first power supply line VRES can supply a first power supply potential.
第２の電源線ＶＰは、第２の電源電位を供給することができる。 The second power supply line VP can supply a second power supply potential.
信号線ＤＬは、信号線を供給することができる。 The signal line DL can supply a signal line.
第１の制御線Ｇ（１）は透光性を備える第１の導電膜を含む。第２の制御線Ｇ（２）は透光性を備える第２の導電膜を含む。 The first control line G (1) includes a first conductive film having translucency. The second control line G (2) includes a second conductive film having translucency.
例えば、透光性を備える導電膜に金属酸化物等の導電性材料を用いることができる。または、光が透過できる程度の厚さの金属薄膜を用いることができる。 For example, a conductive material such as a metal oxide can be used for the conductive film having a light-transmitting property. Alternatively, a thin metal film that can transmit light can be used.
さまざまな導電性を有する材料を配線に用いることができる。 Various conductive materials can be used for the wiring.
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを、導電膜に用いることができる。 For example, an inorganic conductive material, an organic conductive material, a metal, conductive ceramics, or the like can be used for the conductive film.
具体的には、アルミニウム、金、白金、銀、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、イットリウム、ジルコニウム、パラジウムまたはマンガンから選ばれた金属元素、上述した金属元素を含む合金または上述した金属元素を組み合わせた合金などを配線等に用いることができる。特に、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。 Specifically, a metal element selected from aluminum, gold, platinum, silver, chromium, tantalum, titanium, molybdenum, tungsten, nickel, iron, cobalt, yttrium, zirconium, palladium, or manganese, and an alloy containing the above metal elements Alternatively, an alloy or the like in which the above metal elements are combined can be used for the wiring or the like. In particular, it is preferable that one or more elements selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, and tungsten are included. In particular, an alloy of copper and manganese is suitable for fine processing using a wet etching method.
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いることができる。 Specifically, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a titanium nitride film, a two-layer structure in which a tungsten film is laminated on a titanium nitride film, a tantalum nitride film or A two-layer structure in which a tungsten film is stacked over a tungsten nitride film, a titanium film, and a three-layer structure in which an aluminum film is stacked over the titanium film and a titanium film is further formed thereon can be used.
具体的には、アルミニウム膜上にチタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を積層する積層構造を用いることができる。 Specifically, a stacked structure in which a film of an element selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium, or a combination of alloy films or nitride films can be used on an aluminum film can be used. .
または、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を導電膜に用いることができる。 Alternatively, a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added can be used for the conductive film.
または、グラフェンまたはグラファイトを導電膜に用いることができる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。 Alternatively, graphene or graphite can be used for the conductive film. The film containing graphene can be formed, for example, by reducing a film containing graphene oxide formed in a film shape. Examples of the reduction method include a method of applying heat and a method of using a reducing agent.
または、導電性高分子を導電膜に用いることができる。 Alternatively, a conductive polymer can be used for the conductive film.
また、導電性が付与された半導体膜を、導電性の膜に用いることができる。例えば、半導体膜に不純物を添加して導電性を付与することができる。例えば、トランジスタの半導体層に用いるために形成される半導体膜のトランジスタに用いない部分に導電性を付与して、配線に用いることができる。 Further, a semiconductor film imparted with conductivity can be used for the conductive film. For example, impurities can be added to the semiconductor film to impart conductivity. For example, a portion of a semiconductor film formed for use in a semiconductor layer of a transistor that is not used for a transistor can be provided with conductivity and used for wiring.
例えば、不純物を添加された４族の元素、化合物半導体、酸化物半導体または有機半導体を用いることができる。具体的には、ｎ型またはｐ型にする不純物を添加されたシリコンを含む半導体を導電性の膜に用いることができる。または、水素等が添加された酸化物半導体を導電性の膜に用いることができる。不純物として水素等が添加された酸化物半導体は透光性を備え、透光性を備える導電性の膜に用いることができる。 For example, a Group 4 element to which an impurity is added, a compound semiconductor, an oxide semiconductor, or an organic semiconductor can be used. Specifically, a semiconductor containing silicon to which an impurity that is n-type or p-type is added can be used for the conductive film. Alternatively, an oxide semiconductor to which hydrogen or the like is added can be used for the conductive film. An oxide semiconductor to which hydrogen or the like is added as an impurity has a light-transmitting property and can be used for a conductive film having a light-transmitting property.
《容量素子》
容量素子Ｃは、絶縁性の膜と、絶縁性の膜を挟持する２つの導電性の膜を備える。例えば、絶縁層Ｃ２、第１の電極Ｃ１および第２の制御線Ｇ（２）を容量素子Ｃに用いることができる（図２（Ｂ）参照）。
<Capacitance element>
The capacitive element C includes an insulating film and two conductive films that sandwich the insulating film. For example, the insulating layer C2, the first electrode C1, and the second control line G (2) can be used for the capacitor C (see FIG. 2B).
なお、絶縁性の膜および導電性の膜に透光性を備える材料を選択して用いることにより、容量素子Ｃに透光性を付与することができる。 Note that a light-transmitting property can be imparted to the capacitor C by selecting and using a light-transmitting material for the insulating film and the conductive film.
有機材料、無機材料または有機材料と無機材料の複合材料等を絶縁性の膜に用いることができる。 An organic material, an inorganic material, a composite material of an organic material and an inorganic material, or the like can be used for the insulating film.
例えば、ガラス、セラミックス、金属等の無機材料を絶縁性の材料に用いることができる。 For example, an inorganic material such as glass, ceramics, or metal can be used for the insulating material.
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス等を、絶縁膜に用いることができる。 Specifically, alkali-free glass, soda-lime glass, potash glass, crystal glass, or the like can be used for the insulating film.
具体的には、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を、絶縁膜に用いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、絶縁膜に用いることができる。 Specifically, a metal oxide film, a metal nitride film, a metal oxynitride film, or the like can be used for the insulating film. For example, silicon oxide, silicon nitride, silicon oxynitride, an alumina film, or the like can be used for the insulating film.
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を絶縁膜に用いることができる。 For example, an organic material such as resin, resin film, or plastic can be used for the insulating film.
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルムまたは樹脂板を、絶縁膜に用いることができる。 Specifically, a resin film or a resin plate such as polyester, polyolefin, polyamide, polyimide, polycarbonate, or acrylic resin can be used for the insulating film.
例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、絶縁膜に用いることができる。 For example, a composite material in which a fibrous or particulate metal, glass, inorganic material, or the like is dispersed in a resin film can be used for the insulating film.
例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、絶縁膜に用いることができる。 For example, a composite material in which a fibrous or particulate resin or an organic material is dispersed in an inorganic material can be used for the insulating film.
配線に用いることができる材料と同様の材料を、導電性の膜に用いることができる。 A material similar to a material that can be used for the wiring can be used for the conductive film.
例えば、トランジスタに用いるために形成された半導体層のトランジスタに用いない部分に導電性を付与して、容量素子Ｃの電極に用いることができる。 For example, a portion of a semiconductor layer formed for use in a transistor that is not used for a transistor can be provided with conductivity and used for an electrode of the capacitor C.
《基材》
基材１６は、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備えるものであれば、特に限定されない。特に、可撓性を有する材料を基材１６に用いると、検知装置１０を折り畳んだ状態または展開された状態にすることができる。
"Base material"
The
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材１６に用いることができる。
An organic material, an inorganic material, or a composite material such as an organic material and an inorganic material can be used for the
例えば、ガラス、セラミックスまたは金属等の無機材料を基材１６に用いることができる。
For example, an inorganic material such as glass, ceramics, or metal can be used for the
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス等を、基材１６に用いることができる。
Specifically, alkali-free glass, soda-lime glass, potash glass, crystal glass, or the like can be used for the
具体的には、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を、基材１６に用いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、基材１６に用いることができる。
Specifically, a metal oxide film, a metal nitride film, a metal oxynitride film, or the like can be used for the
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材１６に用いることができる。
For example, an organic material such as resin, resin film, or plastic can be used for the
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材１６に用いることができる。
Specifically, a resin film or a resin plate such as polyester, polyolefin, polyamide, polyimide, polycarbonate, or acrylic resin can be used for the
例えば、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基材１６に用いることができる。
For example, a composite material in which a film such as a thin glass plate or an inorganic material is bonded to a resin film or the like can be used for the
例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材１６に用いることができる。
For example, a composite material in which a fibrous or particulate metal, glass, inorganic material, or the like is dispersed in a resin film can be used for the
例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を基材１６に用いることができる。
For example, a composite material in which a fibrous or particulate resin or an organic material is dispersed in an inorganic material can be used for the
また、単層の材料または複数の層が積層された積層材料を、基材１６に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁層等が積層された積層材料を、基材１６に用いることができる。
A single-layer material or a laminated material in which a plurality of layers are laminated can be used for the
具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等から選ばれた一または複数の膜が積層された積層材料を、基材１６に適用できる。
Specifically, a laminated material in which one or a plurality of films selected from glass, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like that prevents diffusion of impurities contained in the glass is laminated on the
または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された積層材料を、基材１６に適用できる。
Alternatively, a stacked material in which a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like that prevents diffusion of resin and impurities that pass through the resin can be applied to the
具体的には、可撓性を有する基材１６ｂ、意図しない不純物の拡散を防ぐバリア膜１６ａおよび基材１６ｂとバリア膜１６ａを貼り合わせる樹脂層１６ｃの積層体を用いることができる（図２（Ｂ）参照）。
Specifically, a laminate of a
《出力ユニット》
出力ユニット１５は、検知信号に基づく検知情報を端子ＯＵＴに供給することができる。
<Output unit>
The
さまざまな回路を出力ユニット１５に用いることができる。例えば、検知ユニット１０Ｕに配設された回路と電気的に接続することにより、ソースフォロワ回路やカレントミラー回路が構成される回路を出力ユニット１５に用いることができる。
Various circuits can be used for the
例えば、ゲートが第３の電源電位を供給することができる電源線ＢＲと電気的に接続され、第１の電極が第４の電源電位を供給することができる電源線ＶＰＯと電気的に接続され、第２の電極が信号線ＤＬと電気的に接続されるトランジスタＭ２などを出力ユニット１５に用いることができる。
For example, the gate is electrically connected to a power supply line BR that can supply a third power supply potential, and the first electrode is electrically connected to a power supply line VPO that can supply a fourth power supply potential. A transistor M2 or the like in which the second electrode is electrically connected to the signal line DL can be used for the
また、出力ユニット１５を検知ユニット１０Ｕと同一の基材１６に配設することができる。なお、検知ユニット１０Ｕが備えるトランジスタＭ１と同一の工程で形成することができるトランジスタをトランジスタＭ２に用いることができる。
Further, the
＜検知ユニットの配置例１＞
本発明の一態様の検知ユニット１０ＵＡについて、図２を用いて説明する。
<Detection unit arrangement example 1>
A detection unit 10UA of one embodiment of the present invention will be described with reference to FIG.
検知ユニット１０ＵＡは、第１の制御線Ｇ（１）および第２の制御線Ｇ（２）を備え、第１の制御線Ｇ（１）および第２の制御線Ｇ（２）は透光性を備える導電膜を含む。また、第１の制御線Ｇ（１）および第２の制御線Ｇ（２）に比べて基材１６の側に、第１の電源線ＶＲＥＳおよび第２の電源線ＶＰを備える。そして、第１の電源線ＶＲＥＳは第１の制御線Ｇ（１）および第２の制御線Ｇ（２）の間に配設される（図２（Ａ）および図２（Ｂ）参照）。 The detection unit 10UA includes a first control line G (1) and a second control line G (2), and the first control line G (1) and the second control line G (2) are translucent. Including a conductive film. In addition, the first power supply line VRES and the second power supply line VP are provided on the base 16 side as compared with the first control line G (1) and the second control line G (2). The first power supply line VRES is disposed between the first control line G (1) and the second control line G (2) (see FIGS. 2A and 2B).
また、第２の制御線Ｇ（２）と基材１６の間に、トランジスタＭ１およびスイッチＳＷを備える。なお、トランジスタＭ１と同一の工程で形成することができるトランジスタをスイッチＳＷに用いることができる。
Further, the transistor M1 and the switch SW are provided between the second control line G (2) and the
トランジスタＭ１のゲートは、スイッチの第２の端子と電気的に接続される。例えば、第１の電極Ｃ１を用いて接続することができる。 The gate of the transistor M1 is electrically connected to the second terminal of the switch. For example, connection can be made using the first electrode C1.
検知ユニット１０ＵＡは、第２の制御線Ｇ（２）と第１の電極Ｃ１の間に絶縁層Ｃ２を備える。そして、第２の制御線Ｇ（２）、第１の電極Ｃ１および絶縁層Ｃ２は容量素子Ｃを構成する。 The detection unit 10UA includes an insulating layer C2 between the second control line G (2) and the first electrode C1. The second control line G (2), the first electrode C1, and the insulating layer C2 constitute a capacitive element C.
なお、透光性を備える導電膜を第１の制御線Ｇ（１）または第２の制御線Ｇ（２）に用いると、第１の制御線Ｇ（１）または第２の制御線Ｇ（２）に透光性を備える領域を設けることができる。さらに、透光性を備える材料を基材１６に用いると、第１の制御線Ｇ（１）の透光性を備える領域または第２の制御線Ｇ（２）の透光性を備える領域を基材１６の透光性を備える領域と重ねることができる。これにより、一方の側から他方の側に光を透過することができる。
Note that when a light-transmitting conductive film is used for the first control line G (1) or the second control line G (2), the first control line G (1) or the second control line G ( A region having translucency can be provided in 2). Further, when a material having translucency is used for the
また、透光性を備える導電膜を第２の制御線Ｇ（２）に用い、透光性を備える材料を基材１６に用い、透光性を備える導電膜を容量素子Ｃの第１の電極Ｃ１に用いると、第２の制御線Ｇ（２）の透光性を備える領域と、基材１６の透光性を備える領域と、容量素子Ｃの透光性を備える第１の電極Ｃ１と、を重ねることができる。これにより、一方の側から他方の側に光を透過することができる。
In addition, a conductive film having a light-transmitting property is used for the second control line G (2), a material having a light-transmitting property is used for the
＜検知ユニットの配置例２＞
配置が検知ユニット１０ＵＡとは異なる本発明の一態様の検知ユニット１０ＵＢについて、図３を用いて説明する。図３は本発明の一態様の検知ユニット１０ＵＢの上面図である。
<Detection unit arrangement example 2>
A detection unit 10UB of one embodiment of the present invention that is different from the detection unit 10UA in arrangement is described with reference to FIG. FIG. 3 is a top view of the detection unit 10UB of one embodiment of the present invention.
検知ユニット１０ＵＢは、第２の電源線ＶＰが第１の制御線Ｇ（１）および第２の制御線Ｇ（２）の間に配設される点が、図２を参照しながら説明する検知ユニット１０ＵＡとは異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。 The detection unit 10UB has a detection point that the second power supply line VP is disposed between the first control line G (1) and the second control line G (2) with reference to FIG. Different from the unit 10UA. Here, different configurations will be described in detail, and the above description is used for the portions where the same configurations can be used.
＜検知ユニットの配置例３＞
配置が検知ユニット１０ＵＡおよび検知ユニット１０ＵＢとは異なる本発明の一態様の検知ユニット１０ＵＣについて、図４を用いて説明する。図４（Ａ）は本発明の一態様の検知ユニット１０ＵＣの上面図であり、図４（Ｂ）は図４（Ａ）に示す検知ユニット１０ＵＣの切断線Ｘ１−Ｘ２および切断線Ｘ３−Ｘ４における断面を説明する図である。
<Detection unit arrangement example 3>
A detection unit 10UC according to one embodiment of the present invention, which is different from the detection unit 10UA and the detection unit 10UB, will be described with reference to FIG. 4A is a top view of the detection unit 10UC of one embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along the cutting lines X1-X2 and X3-X4 of the detection unit 10UC illustrated in FIG. It is a figure explaining a cross section.
検知ユニット１０ＵＣは、透光性を備える導電膜を第１の電源線ＶＲＥＳおよび第２の電源線ＶＰに用いている点が、図４を参照しながら説明する検知ユニット１０ＵＢとは異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。 The detection unit 10UC is different from the detection unit 10UB described with reference to FIG. 4 in that a light-transmitting conductive film is used for the first power supply line VRES and the second power supply line VP. Here, different configurations will be described in detail, and the above description is used for the portions where the same configurations can be used.
＜検知装置の駆動方法＞
検知装置１０の駆動方法を、図１（Ｄ）を参照しながら説明する。
<Driving method of detection device>
A driving method of the
《第１のステップ》
期間Ｔ１において、第１の制御信号を第１の制御線Ｇ（１）に供給する。第１の制御信号を制御端子に供給されたスイッチＳＷは、第１の端子と第２の端子を導通状態にする。その結果、ノードＡの電位を第１の電源電位に基づく電位にすることができる。
<< First Step >>
In the period T1, the first control signal is supplied to the first control line G (1). The switch SW to which the first control signal is supplied to the control terminal makes the first terminal and the second terminal conductive. As a result, the potential of the node A can be set to a potential based on the first power supply potential.
《第２のステップ》
期間Ｔ２において、第２の制御信号を第２の制御線Ｇ（２）に供給する。第２の制御信号は、ノードＡの電位を容量素子Ｃの容量および静電容量に基づいて変化する。
<< Second Step >>
In the period T2, the second control signal is supplied to the second control line G (2). The second control signal changes the potential of the node A based on the capacitance of the capacitor C and the capacitance.
具体的には、指などがノードＡと電気的に接続する導電膜に近接し、指などとノードＡの間に大きな静電容量が生じている状態（図１（Ｄ）のＡ’を参照）においては、指などが近接していない状態（図１（Ｄ）のＡを参照）に比べてノードＡの電位の変化（振幅ともいう）が小さくなる。この電位の変化を指などの近接状態を検知する検知信号に用いることができる。または、この電圧の変化を増幅して、検知信号に用いることができる。 Specifically, a state where a finger or the like is close to a conductive film electrically connected to the node A and a large capacitance is generated between the finger or the like and the node A (see A ′ in FIG. 1D). ), The change in the potential of the node A (also referred to as amplitude) is smaller than in a state where the finger or the like is not in proximity (see A in FIG. 1D). This potential change can be used as a detection signal for detecting the proximity state of a finger or the like. Alternatively, the change in voltage can be amplified and used as a detection signal.
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態２）
本実施の形態では、本発明の一態様の入力装置の構成について、図５乃至図９を参照しながら説明する。
(Embodiment 2)
In this embodiment, the structure of the input device of one embodiment of the present invention is described with reference to FIGS.
図５は本発明の一態様の入力装置の構成を説明する図である。図５（Ａ）は本発明の一態様の入力装置１００のブロック図であり、図５（Ｂ）は図５（Ａ）に示す検知ユニット１０２（ｉ，ｊ）に用いることができる回路の一例を説明する回路図であり、図５（Ｃ）は図５（Ａ）に示す出力部１０３Ｄに用いることができる回路の一例を説明する回路図である。また、図５（Ｄ）は入力装置１００の駆動方法を説明するタイミングチャートである。
FIG. 5 illustrates a structure of the input device of one embodiment of the present invention. FIG. 5A is a block diagram of the
図６は本発明の一態様の入力装置を説明するブロック図である。図６（Ａ）は本発明の一態様の入力装置１００が備える検知ユニットの配置を説明するブロック図であり、図６（Ｂ）は図６（Ａ）とは異なる他の配置を説明するブロック図であり、図６（Ｃ）は図６（Ａ）および図６（Ｂ）とは異なる他の配置を説明するブロック図である。
FIG. 6 is a block diagram illustrating an input device of one embodiment of the present invention. 6A is a block diagram illustrating an arrangement of detection units included in the
図７乃至図９は本発明の一態様の入力装置に用いることができる検知パネルの一例を説明する図である。具体的には、検知ユニットおよび配線の配置を説明する図である。 7 to 9 are diagrams illustrating an example of a detection panel that can be used for the input device of one embodiment of the present invention. Specifically, it is a diagram for explaining the arrangement of detection units and wiring.
図７（Ａ）は本発明の一態様の入力装置１００に用いることができる検知パネルを説明する底面図であり、図７（Ｂ）は図７（Ａ）に示す検知パネルの切断線Ｙ１−Ｙ２および切断線Ｙ３−Ｙ４における断面を説明する図である。
7A is a bottom view illustrating a detection panel that can be used for the
図８（Ａ）は本発明の一態様の入力装置１００に用いることができる検知パネルを説明する底面図であり、図８（Ｂ）は図８（Ａ）に示す検知パネルの切断線Ｙ１−Ｙ２および切断線Ｙ３−Ｙ４における断面を説明する図である。
8A is a bottom view illustrating a detection panel that can be used for the
図９（Ａ）は本発明の一態様の入力装置１００に用いることができる検知パネルを説明する底面図であり、図９（Ｂ）は図９（Ａ）に示す検知パネルの切断線Ｙ１−Ｙ２および切断線Ｙ３−Ｙ４における断面を説明する図である。
9A is a bottom view illustrating a detection panel that can be used for the
＜入力装置の構成例１．＞
本実施の形態で説明する入力装置１００は、検知信号を供給することができる検知パネルと、検知信号を供給され検知情報を供給することができる出力部１０３Ｄと、を有する（図５（Ａ）参照）。
<Configuration Example of Input Device 1. >
The
検知パネルは、ｍ行ｎ列のマトリクス状に配設される複数の検知ユニットと、検知ユニットと電気的に接続される配線と、検知ユニットおよび配線を支持する基材と、を備える。なお、ｍは２以上の自然数、ｎは１以上の自然数、ｉはｍ−１以下の自然数またｊはｎ以下の自然数であるとする。 The detection panel includes a plurality of detection units arranged in a matrix of m rows and n columns, wirings electrically connected to the detection units, and a base material that supports the detection units and the wirings. Note that m is a natural number of 2 or more, n is a natural number of 1 or more, i is a natural number of m−1 or less, and j is a natural number of n or less.
配線は、行方向に延在し、第１の制御線Ｇ（ｉ−１）、第２の制御線Ｇ（ｉ）および第３の制御線Ｇ（ｉ＋１）を含む。また、列方向に延在し且つ検知信号を供給されることができる信号線ＤＬ（ｊ）を含む。また、第１の電源電位を供給することができる第１の電源線ＶＲＥＳと、第２の電源電位を供給することができる第２の電源線ＶＰと、を含む（図６参照）。 The wiring extends in the row direction and includes a first control line G (i−1), a second control line G (i), and a third control line G (i + 1). Also included is a signal line DL (j) that extends in the column direction and can be supplied with a detection signal. In addition, a first power supply line VRES that can supply a first power supply potential and a second power supply line VP that can supply a second power supply potential are included (see FIG. 6).
第１の行に配設される検知ユニット１０２（ｉ，１）乃至検知ユニット１０２（ｉ，ｎ）は、第１の制御線Ｇ（ｉ−１）および第２の制御線Ｇ（ｉ）と電気的に接続される。例えば、１行目に配設される検知ユニット１０２（１，１）乃至検知ユニット１０２（１，ｎ）は、制御線Ｇ（０）および制御線Ｇ（１）と電気的に接続される（図５（Ａ）および図６参照）。 The detection units 102 (i, 1) to 102 (i, n) arranged in the first row are connected to the first control line G (i-1) and the second control line G (i). Electrically connected. For example, the detection units 102 (1, 1) to 102 (1, n) arranged in the first row are electrically connected to the control line G (0) and the control line G (1) ( FIG. 5 (A) and FIG. 6).
第２の行に配設される検知ユニット１０２（ｉ＋１，１）乃至検知ユニット１０２（ｉ＋１，ｎ）は、第２の制御線Ｇ（ｉ）および第３の制御線Ｇ（ｉ＋１）と電気的に接続される。例えば、２行目に配設される検知ユニット１０２（２，１）乃至検知ユニット１０２（２，ｎ）は、制御線Ｇ（１）および制御線Ｇ（２）と電気的に接続される。 The detection units 102 (i + 1, 1) to 102 (i + 1, n) arranged in the second row are electrically connected to the second control line G (i) and the third control line G (i + 1). Connected to. For example, the detection units 102 (2, 1) to 102 (2, n) arranged in the second row are electrically connected to the control line G (1) and the control line G (2).
一の列に配設される検知ユニット１０２（１，ｊ）乃至検知ユニット１０２（ｍ，ｊ）は、一の信号線ＤＬ（ｊ）と電気的に接続される。例えば、１列目に配設される検知ユニット１０２（１，１）乃至検知ユニット１０２（ｍ，１）は、信号線ＤＬ（１）と電気的に接続される。 The detection units 102 (1, j) to 102 (m, j) arranged in one row are electrically connected to one signal line DL (j). For example, the detection units 102 (1, 1) to 102 (m, 1) arranged in the first row are electrically connected to the signal line DL (1).
検知ユニット１０２（ｉ，ｊ）は、第１の電源線ＶＲＥＳおよび第２の電源線ＶＰと電気的に接続される。 The detection unit 102 (i, j) is electrically connected to the first power supply line VRES and the second power supply line VP.
出力部１０３Ｄは、信号線ＤＬ（ｊ）と電気的に接続される出力ユニット１５（ｊ）を備える。
The
本実施の形態で説明する入力装置１００は、検知パネルと出力部１０３Ｄを含んで構成される。検知パネルは、第１の制御線Ｇ（ｉ−１）、第２の制御線Ｇ（ｉ）および第３の制御線Ｇ（ｉ＋１）ならびに第１の行に配設され第１の制御線Ｇ（ｉ−１）および第２の制御線Ｇ（ｉ）と電気的に接続される検知ユニット１０２（ｉ，１）乃至検知ユニット１０２（ｉ，ｎ）と、第２の行に配設され第２の制御線Ｇ（ｉ）および第３の制御線Ｇ（ｉ＋１）と電気的に接続される検知ユニット１０２（ｉ＋１，１）乃至検知ユニット１０２（ｉ＋１，ｎ）と、一の列に配設される検知ユニット１０２（１，ｊ）乃至検知ユニット１０２（ｍ，ｊ）と電気的に接続される信号線ＤＬ（ｊ）と、を備える。また、検知パネルは検知信号を供給し、出力部１０３Ｄは検知信号を供給され検知情報を供給する。
The
これにより、第２の制御線Ｇ（ｉ）は制御信号を第１の行に配設される検知ユニット１０２（ｉ，１）乃至検知ユニット１０２（ｉ，ｎ）および第２の行に配設される検知ユニット１０２（ｉ＋１，１）乃至検知ユニット１０２（ｉ＋１，ｎ）に供給することができ、配線の数を削減できる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。 As a result, the second control line G (i) arranges control signals in the detection units 102 (i, 1) to 102 (i, n) and the second row arranged in the first row. Can be supplied to the detection units 102 (i + 1, 1) to 102 (i + 1, n), and the number of wirings can be reduced. As a result, a novel input device that is highly convenient or reliable can be provided. Alternatively, a novel input device can be provided.
また、各検知ユニットが検知する検知情報を検知ユニットの位置情報と共に供給することができる。また、検知情報を供給させない検知ユニットと信号線を非導通状態にすることで、検知信号を供給させる検知ユニットへの電気的な干渉を低減することができる。 Moreover, the detection information which each detection unit detects can be supplied with the positional information on a detection unit. In addition, by making the detection unit that does not supply detection information and the signal line non-conductive, electrical interference to the detection unit that supplies the detection signal can be reduced.
以下に、入力装置１００を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
Below, each element which comprises the
《全体の構成》
本実施の形態で説明する入力装置１００は、検知パネルまたは出力部１０３Ｄを有する。
<Overall configuration>
The
また、制御線に制御信号を供給する駆動回路１０３Ｇを有していてもよい。
In addition, a
また、可視光を透過する窓部と、窓部を囲む遮光性の層ＢＭを有していてもよい。 Moreover, you may have the window part which permeate | transmits visible light, and the light shielding layer BM surrounding a window part.
なお、入力装置１００の作製に適用することができる積層体の作製方法の一例を実施の形態５乃至実施の形態７において詳細に説明する。
Note that an example of a method for manufacturing a stacked body that can be used for manufacturing the
《検知パネル》
検知パネルは検知信号を供給する。また、検知ユニット１０２（ｉ，ｊ）、配線または基材１１０を備える。
《Detection panel》
The detection panel supplies a detection signal. Moreover, the detection unit 102 (i, j), the wiring or the
《検知ユニット》
検知ユニット１０２（ｉ，ｊ）は、検知信号を供給することができる。例えば、近接するものを検知して検知信号を供給することができる。例えば静電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情報を供給する。具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に用いることができる。
<Detection unit>
The detection unit 102 (i, j) can supply a detection signal. For example, a proximity signal can be detected and a detection signal can be supplied. For example, capacitance, illuminance, magnetic force, radio wave, pressure, or the like is detected, and information based on the detected physical quantity is supplied. Specifically, a capacitive element, a photoelectric conversion element, a magnetic sensing element, a piezoelectric element, a resonator, or the like can be used as the sensing element.
例えば、検知ユニット１０２（ｉ，ｊ）は、スイッチＳＷ（ｉ，ｊ）、第１のトランジスタＭ１（ｉ，ｊ）または容量素子１５０（ｉ，ｊ）を備える（図５（Ｂ）参照）。 For example, the detection unit 102 (i, j) includes a switch SW (i, j), a first transistor M1 (i, j), or a capacitor 150 (i, j) (see FIG. 5B).
大気中において、指などの大気より大きな誘電率を備えるものが導電膜に近接すると、指と導電膜の間の静電容量が変化する。例えば、検知ユニット１０２（ｉ，ｊ）は、この静電容量の変化を検知して検知信号を供給することができる。 In the atmosphere, when an object having a dielectric constant greater than that of the atmosphere, such as a finger, approaches the conductive film, the capacitance between the finger and the conductive film changes. For example, the detection unit 102 (i, j) can detect the change in capacitance and supply a detection signal.
具体的には、容量素子１５０（ｉ，ｊ）の第１の電極または第２の電極もしくは第２の電極と電気的に接続する第２の制御線Ｇ（ｉ）などを検知ユニット１０２（ｉ，ｊ）に用いることができる。 Specifically, the second control line G (i) electrically connected to the first electrode, the second electrode, or the second electrode of the capacitor 150 (i, j) is connected to the detection unit 102 (i , J).
制御端子に第１の制御信号を供給されるスイッチＳＷ（ｉ，ｊ）が、ノードＡの電位を第１の電源電位に基づく電位に制御する。次いで、容量素子１５０（ｉ，ｊ）の第２の電極に供給される第２の制御信号が、ノードＡの電位を容量素子１５０（ｉ，ｊ）の容量および静電容量に基づいて変化する。 A switch SW (i, j) to which the first control signal is supplied to the control terminal controls the potential of the node A to a potential based on the first power supply potential. Next, the second control signal supplied to the second electrode of the capacitor 150 (i, j) changes the potential of the node A based on the capacitance and the capacitance of the capacitor 150 (i, j). .
具体的には、指などがノードＡと電気的に接続する導電膜に近接し、指などとノードＡの間に大きな静電容量が生じている状態においては、ノードＡの電位の変化（振幅ともいう）が小さくなる。この電位の変化を検知信号に用いることができる。または、この電圧の変化を増幅して、検知信号に用いることができる。 Specifically, in a state where a finger or the like is close to a conductive film electrically connected to the node A and a large capacitance is generated between the finger or the like and the node A, the potential change (amplitude) of the node A (Also called) becomes smaller. This change in potential can be used as a detection signal. Alternatively, the change in voltage can be amplified and used as a detection signal.
なお、実施の形態１と同様の構成を備える検知ユニットを用いることができる。同様の構成を用いることができる構成は、上記の説明を援用する。
In addition, the detection unit provided with the structure similar to
《スイッチ、トランジスタ》
検知ユニット１０２（ｉ，ｊ）は、第１の制御信号に基づいて導通状態または非導通状態にすることができるスイッチＳＷを備える。例えば、トランジスタをスイッチＳＷに用いることができる。
《Switch, transistor》
The detection unit 102 (i, j) includes a switch SW that can be turned on or off based on the first control signal. For example, a transistor can be used for the switch SW.
また、検知信号を増幅して供給することができるトランジスタＭ１を備える。 In addition, a transistor M1 that can amplify and supply the detection signal is provided.
同一の工程で作製することができるトランジスタを、スイッチＳＷおよびトランジスタＭ１に用いることができる。これにより、作製工程を簡略化することができる。 Transistors that can be manufactured in the same process can be used for the switch SW and the transistor M1. Thereby, a manufacturing process can be simplified.
トランジスタは半導体層を備える。例えば、４族の元素、化合物半導体、酸化物半導体または有機半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。また、有機半導体などを半導体層に用いることができる。 The transistor includes a semiconductor layer. For example, a Group 4 element, a compound semiconductor, an oxide semiconductor, or an organic semiconductor can be used for the semiconductor layer. Specifically, a semiconductor containing silicon, a semiconductor containing gallium arsenide, an oxide semiconductor containing indium, or the like can be used for the semiconductor layer. An organic semiconductor or the like can be used for the semiconductor layer.
様々な結晶性を備える半導体層をトランジスタに用いることができる。例えば、非結晶を含む半導体層、微結晶を含む半導体層、多結晶を含む半導体層または単結晶を含む半導体層等を用いることができる。具体的には、アモルファスシリコン、レーザーアニールなどの処理により結晶化したポリシリコンまたはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて形成された半導体層等を用いることができる。 Semiconductor layers having various crystallinities can be used for the transistor. For example, a semiconductor layer containing non-crystal, a semiconductor layer containing microcrystal, a semiconductor layer containing polycrystal, a semiconductor layer containing single crystal, or the like can be used. Specifically, amorphous silicon, polysilicon crystallized by a process such as laser annealing, or a semiconductor layer formed using SOI (Silicon On Insulator) technology can be used.
なお、酸化物半導体を半導体層に適用したトランジスタの構成を、実施の形態４において詳細に説明する。 Note that the structure of a transistor in which an oxide semiconductor is used for a semiconductor layer is described in detail in Embodiment 4.
なお、実施の形態１と同様の構成を備えるスイッチまたはトランジスタを用いることができる。同様の構成を用いることができる構成は、上記の説明を援用する。
Note that a switch or a transistor having a structure similar to that in
《配線》
配線は、第１の制御線Ｇ（ｉ−１）、第２の制御線Ｇ（ｉ）および第３の制御線Ｇ（ｉ＋１）を含む。また、配線は信号線ＤＬ（ｊ）を含む。また、配線は第１の電源線ＶＲＥＳまたは第２の電源線ＶＰを含む（図６参照）。
"wiring"
The wiring includes a first control line G (i−1), a second control line G (i), and a third control line G (i + 1). Further, the wiring includes a signal line DL (j). The wiring includes the first power supply line VRES or the second power supply line VP (see FIG. 6).
第１の制御線Ｇ（ｉ−１）、第２の制御線Ｇ（ｉ）および第３の制御線Ｇ（ｉ＋１）は制御信号を供給することができる。 The first control line G (i−1), the second control line G (i), and the third control line G (i + 1) can supply control signals.
第１の電源線ＶＲＥＳは、第１の電源電位を供給することができる。 The first power supply line VRES can supply a first power supply potential.
第２の電源線ＶＰは、第２の電源電位を供給することができる。 The second power supply line VP can supply a second power supply potential.
信号線ＤＬは、検知信号を供給され供給することができる。 The signal line DL can be supplied with a detection signal.
第１の制御線Ｇ（ｉ−１）は透光性を備える第１の導電膜を含む。または、第２の制御線Ｇ（ｉ）は透光性を備える第２の導電膜を含む（図７（Ａ）参照）。 The first control line G (i-1) includes a first conductive film having translucency. Alternatively, the second control line G (i) includes a second conductive film having a light-transmitting property (see FIG. 7A).
さまざまな導電性を有する材料を配線に用いることができる。 Various conductive materials can be used for the wiring.
《基材》
基材１１０は、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備えるものであれば、特に限定されない。特に、可撓性を有する材料を基材１１０に用いると、検知パネルを折り畳んだ状態または展開された状態にすることができる。
"Base material"
The
なお、実施の形態１で説明する基材１６と同様の基材を基材１１０に用いることができる。同様の構成を用いることができる構成は、上記の説明を援用する。
Note that a substrate similar to the
また、第１の制御線Ｇ（ｉ−１）が透光性を備える領域を具備し且つ第１の制御線Ｇ（ｉ−１）が透光性を備える領域と重なる位置に、透光性を備える領域を具備する基材１１０を用いることができる。
In addition, the first control line G (i-1) includes a region having a light transmitting property, and the first control line G (i-1) has a light transmitting property at a position overlapping with the region having a light transmitting property. A
また、第２の制御線Ｇ（ｉ）が透光性を備える領域を具備し且つ第２の制御線Ｇ（ｉ）が透光性を備える領域と重なる位置に、透光性を備える領域を具備する基材１１０を用いることができる。
The second control line G (i) includes a region having translucency, and the second control line G (i) includes a region having translucency at a position overlapping the region having translucency. The
これにより、入力装置１００は、一方の側から他方の側に光を透過することができる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。
Thereby, the
《容量素子》
容量素子１５０（ｉ，ｊ）は、絶縁層Ｃ２と、絶縁層Ｃ２を挟持する２つの導電性の膜を備える。
<Capacitance element>
The capacitor 150 (i, j) includes an insulating layer C2 and two conductive films that sandwich the insulating layer C2.
なお、実施の形態１で説明する容量素子１５０（ｉ，ｊ）と同様の構成を用いることができる。同様の構成を用いることができる構成は、上記の説明を援用する。
Note that a structure similar to that of the capacitor 150 (i, j) described in
また、第２の制御線Ｇ（ｉ）および基材１１０が透光性を備える領域と重なる位置に、第１の電極Ｃ１（ｉ，ｊ）が透光性を備える容量素子１５０（ｉ，ｊ）を用いることができる（図７参照）。
In addition, the first electrode C1 (i, j) has a light-transmitting capacitive element 150 (i, j) at a position where the second control line G (i) and the
これにより、入力装置１００は、一方の側から他方の側に光を透過することができる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。
Thereby, the
《出力部》
出力部１０３Ｄは、出力ユニット１５（ｊ）を備える。例えば、複数の出力ユニット１５（ｊ）を備える。
<Output section>
The
出力ユニット１５（ｊ）は、信号線ＤＬ（ｊ）と電気的に接続され、検知ユニット１０２（１，ｊ）乃至検知ユニット１０２（ｍ，ｊ）が供給する検知信号に基づく検知情報を端子ＯＵＴに供給することができる。 The output unit 15 (j) is electrically connected to the signal line DL (j), and outputs detection information based on detection signals supplied from the detection units 102 (1, j) to 102 (m, j) to the terminal OUT. Can be supplied to.
さまざまな回路を出力ユニット１５に用いることができる。例えば、検知ユニット１０Ｕに配設された回路と電気的に接続することにより、ソースフォロワ回路やカレントミラー回路が構成される回路を出力ユニット１５に用いることができる。
Various circuits can be used for the
例えば、トランジスタＭ２などを出力ユニット１５に用いることができる。
For example, the transistor M2 or the like can be used for the
また、出力ユニット１５を検知ユニット１０Ｕと同一の基材１１０に配設することができる。なお、検知ユニット１０Ｕが備えるトランジスタＭ１と同一の工程で形成することができるトランジスタを用いることができる。
Further, the
なお、実施の形態１で説明する出力ユニット１５（ｊ）と同様の構成を出力部１０３Ｄに用いることができる。同様の構成を用いることができる構成は、上記の説明を援用する。
Note that the same configuration as that of the output unit 15 (j) described in
《駆動回路》
駆動回路１０３Ｇは、制御信号を供給する。例えば、シフトレジスタ、フリップフロップ回路などの組み合わせ回路などを用いることができる。
<Drive circuit>
The
《窓部、着色層および遮光性の層》
窓部は可視光を透過する。
<< Window, colored layer and light-shielding layer >>
The window portion transmits visible light.
窓部に重なる位置に所定の色の光を透過する着色層を備える。例えば、青色の光を透過する着色層、緑磯の光を透過する着色層または赤色の光を透過する着色層を備える。 A colored layer that transmits light of a predetermined color is provided at a position overlapping the window. For example, a colored layer that transmits blue light, a colored layer that transmits green light, or a colored layer that transmits red light is provided.
なお、青色、緑色または／および赤色に加えて、白色の光を透過する着色層または黄色の光を透過する着色層などさまざまな色の光を透過する着色層を備えることができる。 In addition to blue, green, and / or red, a colored layer that transmits light of various colors such as a colored layer that transmits white light or a colored layer that transmits yellow light can be provided.
金属材料、顔料または染料等を着色層に用いることができる。 Metal materials, pigments or dyes can be used for the colored layer.
なお、着色層および遮光性の層ＢＭを覆う透光性のオーバーコート層を備えることができる。 Note that a light-transmitting overcoat layer covering the colored layer and the light-shielding layer BM can be provided.
窓部を囲む遮光性の層ＢＭは窓部より光を透過しにくい。 The light-shielding layer BM surrounding the window part is less likely to transmit light than the window part.
カーボンブラック、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等を遮光性の層ＢＭに用いることができる。 Carbon black, a metal oxide, a composite oxide containing a solid solution of a plurality of metal oxides, or the like can be used for the light-shielding layer BM.
＜検知ユニットの配置例１＞
本発明の一態様の入力装置１００に用いることができる検知パネルについて、図６（Ａ）および図７を参照しながら説明する。
<Detection unit arrangement example 1>
A detection panel that can be used for the
具体的には、検知パネルが備える検知ユニット１０２（ｉ−１，ｊ）および検知ユニット１０２（ｉ，ｊ）の配置について、説明する。 Specifically, the arrangement of the detection unit 102 (i−1, j) and the detection unit 102 (i, j) included in the detection panel will be described.
図６（Ａ）に図示する検知パネルは、検知ユニット１０２（ｉ−１，ｊ）および検知ユニット１０２（ｉ，ｊ）を備える。また、第１の電源線ＶＲＥＳおよび第２の電源線ＶＰならびに第１の制御線Ｇ（ｉ−１）、第２の制御線Ｇ（ｉ）および第３の制御線Ｇ（ｉ＋１）を備える。 The detection panel illustrated in FIG. 6A includes a detection unit 102 (i−1, j) and a detection unit 102 (i, j). In addition, the first power supply line VRES, the second power supply line VP, the first control line G (i−1), the second control line G (i), and the third control line G (i + 1) are provided.
第１の電源線ＶＲＥＳおよび第２の電源線ＶＰが、第２の制御線Ｇ（ｉ）と第３の制御線Ｇ（ｉ＋１）の間に配設される。 The first power supply line VRES and the second power supply line VP are disposed between the second control line G (i) and the third control line G (i + 1).
また、第１の電源線ＶＲＥＳが第２の行に配設される検知ユニット１０２（ｉ，ｊ）と電気的に接続される。 In addition, the first power supply line VRES is electrically connected to the detection unit 102 (i, j) disposed in the second row.
また、第２の電源線ＶＰが第１の行に配設される検知ユニット１０２（ｉ−１，ｊ）と電気的に接続される。 In addition, the second power supply line VP is electrically connected to the detection unit 102 (i−1, j) disposed in the first row.
図７は図６（Ａ）に図示する検知パネルの具体的な配置を説明する図である。第１の電源線ＶＲＥＳおよび第２の電源線ＶＰならびに第１の制御線Ｇ（ｉ−１）および第２の制御線Ｇ（ｉ）を備える。 FIG. 7 is a diagram illustrating a specific arrangement of the detection panel illustrated in FIG. The first power supply line VRES, the second power supply line VP, the first control line G (i−1), and the second control line G (i) are provided.
第１の電源線ＶＲＥＳおよび第２の電源線ＶＰが、第１の制御線Ｇ（ｉ−１）と第２の制御線Ｇ（ｉ）の間に配設される。 The first power supply line VRES and the second power supply line VP are disposed between the first control line G (i−1) and the second control line G (i).
また、第１の電源線ＶＲＥＳは第２の行に配設される検知ユニット１０２（ｉ，ｊ）が備えるスイッチＳＷの第１の端子と電気的に接続される。 The first power supply line VRES is electrically connected to the first terminal of the switch SW included in the detection unit 102 (i, j) disposed in the second row.
また、第２の電源線ＶＰは第１の行に配設される検知ユニット１０２（ｉ−１，ｊ）が備えるトランジスタＭ１の第２の電極と電気的に接続される。 In addition, the second power supply line VP is electrically connected to the second electrode of the transistor M1 included in the detection unit 102 (i−1, j) disposed in the first row.
また、容量素子１５０（ｉ，ｊ）は、第２の制御線Ｇ（ｉ）および第２の制御線Ｇ（ｉ）と重なる第１の電極Ｃ１（ｉ，ｊ）を含む。 The capacitive element 150 (i, j) includes a second control line G (i) and a first electrode C1 (i, j) that overlaps with the second control line G (i).
＜検知ユニットの配置例２＞
上記の検知パネルと配置が異なる検知パネルを図６（Ｂ）および図８に図示する。また、図９に図示する。
<Detection unit arrangement example 2>
FIG. 6B and FIG. 8 illustrate a detection panel having a different arrangement from the above detection panel. Moreover, it illustrates in FIG.
具体的には、第１の電源線ＶＲＥＳが第２の制御線Ｇ（ｉ）と第３の制御線Ｇ（ｉ＋１）の間に配設される。また、第１の電源線ＶＲＥＳが第１の行に配設される検知ユニット１０２（ｉ−１，ｊ）および第２の行に配設される検知ユニット１０２（ｉ，ｊ）と電気的に接続される。 Specifically, the first power supply line VRES is disposed between the second control line G (i) and the third control line G (i + 1). In addition, the first power supply line VRES is electrically connected to the detection unit 102 (i−1, j) disposed in the first row and the detection unit 102 (i, j) disposed in the second row. Connected.
本実施の形態で説明する入力装置１００は、電源電位を供給する配線を共有する、第１の検知ユニット１０２（ｉ−１，ｊ）および第２の検知ユニット１０２（ｉ，ｊ）を含んで構成される。これにより、配線の数を削減できる。その結果、利便性または信頼性に優れた新規な入力装置を提供することができる。または、新規な入力装置を提供することができる。
The
図８に図示する検知パネルは、第１の電源線ＶＲＥＳおよび第２の電源線ＶＰならびに第１の制御線Ｇ（ｉ−１）および第２の制御線Ｇ（ｉ）を備える（図８（Ａ）参照）。 The detection panel illustrated in FIG. 8 includes a first power supply line VRES, a second power supply line VP, a first control line G (i−1), and a second control line G (i) (FIG. 8 ( A)).
第２の電源線ＶＰが、第１の制御線Ｇ（ｉ−１）と第２の制御線Ｇ（ｉ）の間に配設される。 The second power supply line VP is disposed between the first control line G (i−1) and the second control line G (i).
また、第１の電源線ＶＲＥＳは第２の行に配設される検知ユニット１０２（ｉ，ｊ）が備えるスイッチＳＷの第１の端子と電気的に接続される。 The first power supply line VRES is electrically connected to the first terminal of the switch SW included in the detection unit 102 (i, j) disposed in the second row.
また、第２の電源線ＶＰは第１の行に配設される検知ユニット１０２（ｉ−１，ｊ）が備えるトランジスタＭ１の第２の電極と電気的に接続される。 In addition, the second power supply line VP is electrically connected to the second electrode of the transistor M1 included in the detection unit 102 (i−1, j) disposed in the first row.
また、容量素子１５０（ｉ，ｊ）は、第２の制御線Ｇ（ｉ）および第２の制御線Ｇ（ｉ）と重なる第１の電極Ｃ１（ｉ，ｊ）を含む（図８（Ｂ）参照）。 In addition, the capacitor 150 (i, j) includes the second control line G (i) and the first electrode C1 (i, j) overlapping the second control line G (i) (FIG. 8B )reference).
なお、図８に図示する検知パネルと、第１の電源線ＶＲＥＳおよび第２の電源線ＶＰが透光性を備える導電膜を含む点が異なる検知パネルを図９に図示する。 FIG. 9 illustrates a detection panel that is different from the detection panel illustrated in FIG. 8 in that the first power supply line VRES and the second power supply line VP include a light-transmitting conductive film.
＜検知ユニットの配置例３＞
上記の検知パネルと配置が異なる検知パネルを図６（Ｃ）に図示する。
<Detection unit arrangement example 3>
FIG. 6C illustrates a detection panel having a different arrangement from the above detection panel.
具体的には、第２の電源線ＶＰが第２の制御線Ｇ（ｉ）と第３の制御線Ｇ（ｉ＋１）の間に配設される。また、第２の電源線ＶＰが第１の行に配設される検知ユニット１０２（ｉ−１，ｊ）および第２の行に配設される検知ユニット１０２（ｉ，ｊ）と電気的に接続される。 Specifically, the second power supply line VP is disposed between the second control line G (i) and the third control line G (i + 1). In addition, the second power supply line VP is electrically connected to the detection unit 102 (i−1, j) disposed in the first row and the detection unit 102 (i, j) disposed in the second row. Connected.
＜入力装置の駆動方法＞
入力装置１００の駆動方法を説明する（図５（Ｄ）参照）。
<Driving method of input device>
A driving method of the
《第１のステップ》
期間Ｔ１において、第１の制御信号を第１の制御線Ｇ（ｉ−１）に供給する。第１の制御信号を制御端子に供給されたスイッチＳＷ（ｉ，ｊ）は、第１の端子と第２の端子を導通状態にする。その結果、ノードＡ（ｉ，ｊ）の電位を第１の電源電位に基づく電位にすることができる。
<< First Step >>
In the period T1, the first control signal is supplied to the first control line G (i-1). The switch SW (i, j) to which the first control signal is supplied to the control terminal makes the first terminal and the second terminal conductive. As a result, the potential of the node A (i, j) can be set to a potential based on the first power supply potential.
《第２のステップ》
期間Ｔ２において、第２の制御信号を第２の制御線Ｇ（ｉ）に供給する。第２の制御信号は、ノードＡ（ｉ，ｊ）の電位を容量素子１５０（ｉ，ｊ）の容量および静電容量に基づいて変化する。
<< Second Step >>
In the period T2, the second control signal is supplied to the second control line G (i). The second control signal changes the potential of the node A (i, j) based on the capacitance and capacitance of the capacitor 150 (i, j).
具体的には、指などがノードＡ（ｉ，ｊ）と電気的に接続する導電膜に近接し、指などとノードＡ（ｉ，ｊ）の間に大きな静電容量が生じている状態においては、ノードＡの電位の変化（振幅ともいう）が小さくなる。この電位の変化を検知信号に用いることができる。または、この電圧の変化を増幅して、検知信号に用いることができる。 Specifically, in a state where a finger or the like is close to a conductive film electrically connected to the node A (i, j) and a large capacitance is generated between the finger or the node and the node A (i, j). Changes in potential of the node A (also referred to as amplitude) becomes small. This change in potential can be used as a detection signal. Alternatively, the change in voltage can be amplified and used as a detection signal.
なお、第２のステップにおいて供給される第２の制御信号は、検知ユニット１０２（ｉ＋１，ｊ）のスイッチＳＷ（ｉ＋１、ｊ）に、第１の制御信号として供給される。 Note that the second control signal supplied in the second step is supplied as the first control signal to the switch SW (i + 1, j) of the detection unit 102 (i + 1, j).
《第３のステップ》
期間Ｔ３において、第３の制御信号を第３の制御線Ｇ（ｉ＋１）に供給する。第３の制御信号は、ノードＡ（ｉ＋１，ｊ）の電位を容量素子１５０（ｉ＋１，ｊ）の容量および静電容量に基づいて変化する。
《Third step》
In the period T3, the third control signal is supplied to the third control line G (i + 1). The third control signal changes the potential of the node A (i + 1, j) based on the capacitance and capacitance of the capacitor 150 (i + 1, j).
このように、直前のステップで一の行に配置される検知ユニットの容量素子１５０（ｉ，ｊ）の第２の電極に供給される制御信号が次の行に配置される検知ユニットのスイッチの制御端子に供給される。これにより、列方向に配置された検知ユニットを順番に駆動することができる。 As described above, the control signal supplied to the second electrode of the capacitive element 150 (i, j) of the detection unit arranged in one row in the immediately preceding step is the switch of the detection unit arranged in the next row. Supplied to the control terminal. Thereby, the detection units arranged in the column direction can be sequentially driven.
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態３）
本実施の形態では、本発明の一態様の入出力装置の構成について、図１０および図１１を参照しながら説明する。
(Embodiment 3)
In this embodiment, the structure of the input / output device of one embodiment of the present invention is described with reference to FIGS.
図１０は本発明の一態様の入出力装置５００ＴＰの構成を説明する投影図である。なお、説明の便宜のために検知ユニット６０２の一部および画素５０２の一部を拡大して図示している。
FIG. 10 is a projection view illustrating a structure of the input / output device 500TP of one embodiment of the present invention. For convenience of explanation, a part of the
図１１（Ａ）は図１０に示す本発明の一態様の入出力装置５００ＴＰの一部のＺ１−Ｚ２における断面図であり、図１０（Ｂ）および図１０（Ｃ）は図１０（Ａ）に示す構造の一部を置換することができる構造の変形例を示す断面図である。 11A is a cross-sectional view taken along line Z1-Z2 of the input / output device 500TP of one embodiment of the present invention illustrated in FIG. 10, and FIGS. 10B and 10C are FIGS. It is sectional drawing which shows the modification of the structure which can substitute a part of structure shown in FIG.
＜入出力装置の構成例＞
本実施の形態で説明する入出力装置５００ＴＰは、表示部５００および表示部５００に重なる入力部６００を有する（図１０参照）。
<Configuration example of input / output device>
The input / output device 500TP described in this embodiment includes a
入力部６００は、マトリクス状に配設される複数の検知ユニット６０２を有する。
The
また、行方向（図中に矢印Ｒで示す）に配置される複数の検知ユニット６０２が電気的に接続される制御線Ｇなどを有する。
In addition, a plurality of
また、列方向（図中に矢印Ｃで示す）に配置される複数の検知ユニット６０２が電気的に接続される信号線ＤＬなどを有する。
In addition, a plurality of
検知ユニット６０２は検知回路を備える。検知回路は制御線Ｇ（ｉ−１）、制御線Ｇ（ｉ）または信号線ＤＬ（ｊ）などと電気的に接続される。
The
トランジスタまたは／および検知素子等を検知回路に用いることができる。例えば、導電膜と当該導電膜に電気的に接続される容量素子を検知素子に用いることができる。また、容量素子と当該容量素子に電気的に接続されるトランジスタを用いることができる。 A transistor or / and a sensing element or the like can be used for the sensing circuit. For example, a conductive film and a capacitor electrically connected to the conductive film can be used for the detection element. Further, a capacitor and a transistor electrically connected to the capacitor can be used.
絶縁層６５３、絶縁層６５３を挟持する第１の電極６５１（ｉ，ｊ）および第２の電極６５２を備える容量素子６５０（ｉ，ｊ）を用いることができる（図１１（Ａ）参照）。なお、第２の電極６５２は制御線Ｇ（ｉ）と電気的に接続される。
A capacitor 650 (i, j) including the insulating
また、検知ユニットはマトリクス状に配置された複数の窓部６６７を有する。窓部６６７は可視光を透過し、遮光性の層ＢＭを複数の窓部６６７の間に配設してもよい。
The detection unit includes a plurality of
窓部６６７に重なる位置に着色層を備える。着色層は、所定の色の光を透過する。なお、着色層はカラーフィルタということができる。例えば、青色の光を透過する着色層ＣＦＢ、緑色の光を透過する着色層ＣＦＧまたは赤色の光を透過する着色層ＣＦＲを用いることができる。また、黄色の光を透過する着色層や白色の光を透過する層を用いてもよい。
A colored layer is provided at a position overlapping the
表示部５００は、マトリクス状に配置された複数の画素５０２を有する。画素５０２は入力部６００の窓部６６７と重なるように配置されている。
The
画素５０２は、検知ユニット６０２に比べて高い精細度で配設されてもよい。
The
本実施の形態で説明する入出力装置５００ＴＰは、可視光を透過する窓部６６７を具備し、マトリクス状に配設される複数の検知ユニット６０２を備える入力部６００と、窓部６６７に重なる画素５０２を複数備える表示部５００と、を有し、窓部６６７と画素５０２の間に着色層を含んで構成される。また、それぞれの検知ユニットは他の検知ユニットへの電気的な干渉を低減することができるスイッチを備える。なお、トランジスタ等をスイッチに用いることができる。
An input / output device 500TP described in this embodiment includes a
これにより、各検知ユニットが検知する検知情報を検知ユニットの位置情報と共に供給することができる。また、画像を表示する画素の位置情報に関連付けて検知情報を供給することができる。また、検知情報を供給させない検知ユニットと信号線を非導通状態にすることで、検知信号を供給させる検知ユニットへの電気的な干渉を低減することができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。 Thereby, the detection information which each detection unit detects can be supplied with the positional information on a detection unit. In addition, detection information can be supplied in association with position information of a pixel displaying an image. In addition, by making the detection unit that does not supply detection information and the signal line non-conductive, electrical interference to the detection unit that supplies the detection signal can be reduced. As a result, a novel input / output device that is highly convenient or reliable can be provided.
例えば、入出力装置５００ＴＰの入力部６００は検知情報を検知して位置情報と共に供給することができる。具体的には、入出力装置５００ＴＰの使用者は、入力部６００に近接させた指等をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
For example, the
入力部６００は、入力部６００に近接または接触する指等を検知して、検知した位置または軌跡等を含む検知情報を供給することができる。
The
演算装置は供給された情報が所定の条件を満たすか否かをプログラム等に基づいて判断し、所定のジェスチャーに関連付けられた命令を実行する。 The arithmetic device determines whether the supplied information satisfies a predetermined condition based on a program or the like, and executes a command associated with a predetermined gesture.
これにより、入力部６００の使用者は、所定のジェスチャーを供給し、所定のジェスチャーに関連付けられた命令を演算装置に実行させることができる。
Thereby, the user of the
例えば、入出力装置５００ＴＰの入力部６００は、一の信号線に検知情報を供給することができる複数の検知ユニットから一の検知ユニットを選択し、選択された検知ユニットを除いた他の検知ユニットと当該一の信号線を非導通状態にすることができる。これにより、選択されていない他の検知ユニットがもたらす選択された検知ユニットへの干渉を低減することができる。
For example, the
具体的には、選択されていない検知ユニットの検知素子がもたらす選択された検知ユニットの検知素子への干渉を低減できる。 Specifically, the interference of the selected detection unit to the detection element caused by the detection element of the unselected detection unit can be reduced.
例えば、容量素子および当該容量素子の一の電極が電気的に接続された導電膜を検知素子に用いる場合において、選択されていない検知ユニットの導電膜の電位がもたらす、選択された検知ユニットの導電膜の電位への干渉を低減することができる。具体的には、雑音の低減に寄与することができる。 For example, when a conductive film in which a capacitor element and one electrode of the capacitor element are electrically connected is used as a detection element, the conductivity of the selected detection unit is caused by the potential of the conductive film of an unselected detection unit. Interference with the membrane potential can be reduced. Specifically, it can contribute to noise reduction.
これにより、入出力装置５００ＴＰはその大きさに依存することなく、検知ユニットを駆動して、検知情報を供給させることができる。例えば、ハンドヘルド型に用いることができる大きさから、電子黒板に用いることができる大きさまで、さまざまな大きさの入出力装置５００ＴＰを提供することができる。 Accordingly, the input / output device 500TP can drive the detection unit and supply detection information without depending on the size of the input / output device 500TP. For example, the input / output device 500TP of various sizes can be provided from a size that can be used for a handheld type to a size that can be used for an electronic blackboard.
また、入出力装置５００ＴＰが折り畳まれた状態および展開された状態にすることができ且つ折り畳まれた状態と展開された状態とで選択されていない検知ユニットがもたらす選択された検知ユニットへの電気的な干渉が異なる場合においても、入出力装置５００ＴＰの状態に依存することなく検知ユニットを駆動して、検知情報を供給させることができる。 In addition, the input / output device 500TP can be in a folded state and an unfolded state, and the detection unit that is not selected in the folded state and the unfolded state provides an electrical connection to the selected detection unit. Even when the interference is different, the detection unit can be driven to supply detection information without depending on the state of the input / output device 500TP.
また、例えば演算装置等は表示情報Ｖを供給し、入出力装置５００ＴＰの表示部５００は表示情報Ｖを供給される。
Further, for example, the arithmetic device or the like supplies the display information V, and the
以上の構成に加えて、入出力装置５００ＴＰは以下の構成を備えることもできる。 In addition to the above configuration, the input / output device 500TP may have the following configuration.
入出力装置５００ＴＰの入力部６００は、駆動回路６０３ｇまたは駆動回路６０３ｄを備えてもよい。また、フレキシブルプリント基板ＦＰＣ１と電気的に接続されてもよい。
The
入出力装置５００ＴＰの表示部５００は、駆動回路５０３ｇまたは駆動回路５０３ｓもしくは配線５１１または端子５１９を備えてもよい。また、フレキシブルプリント基板ＦＰＣ２と電気的に接続されてもよい。
The
また、傷の発生を防いで入出力装置５００ＴＰを保護する保護層６７０を備えてもよい。例えば、セラミックコート層またはハードコート層を保護層６７０に用いることができる。具体的には、酸化アルミニウムを含む層またはＵＶ硬化樹脂を用いることができる。また、入出力装置５００ＴＰが反射する外光の強度を弱める反射防止層６７０ｐを用いることができる。具体的には、円偏光板等を用いることができる。
In addition, a
以下に、入出力装置５００ＴＰを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。 Hereinafter, individual elements constituting the input / output device 500TP will be described. Note that these configurations cannot be clearly separated, and one configuration may serve as another configuration or may include a part of another configuration.
例えば、複数の窓部６６７に重なる位置に着色層を備える入力部６００は、入力部６００であるとともにカラーフィルタでもある。
For example, the
また、例えば入力部６００が表示部５００に重ねられた入出力装置５００ＴＰは、入力部６００であるとともに表示部５００でもある。なお、表示部５００に入力部６００が重ねられた入出力装置５００ＴＰをタッチパネルともいう。
For example, the input / output device 500TP in which the
《全体の構成》
本実施の形態で説明する入出力装置５００ＴＰは、入力部６００または表示部５００を有する。
<Overall configuration>
The input / output device 500TP described in this embodiment includes an
なお、入出力装置５００ＴＰの作製に適用することができる積層体の作製方法の一例を実施の形態５乃至実施の形態７において詳細に説明する。
Note that an example of a method for manufacturing a stack which can be applied to the manufacturing of the input / output device 500TP is described in detail in
《入力部》
入力部６００は、検知ユニット６０２、制御線Ｇ（ｉ−１）、制御線Ｇ（ｉ）、信号線ＤＬ（ｊ）または基材６１０を備える。
<Input section>
The
なお、基材６１０に入力部６００を形成するための膜を成膜し、当該膜を加工する方法を用いて、入力部６００を形成してもよい。
Note that the
または、入力部６００の一部を他の基材に形成し、当該一部を基材６１０に転置する方法を用いて、入力部６００を形成してもよい。
Alternatively, the
《検知ユニット》
検知ユニット６０２は近接または接触するものを検知して検知信号を供給する。例えば静電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情報を供給する。具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に用いることができる。
<Detection unit>
The
検知ユニット６０２は、例えば、近接または接触するものとの間の静電容量の変化を検知する。具体的には、導電膜および導電膜と電気的に接続された検知回路を用いてもよい。
The
なお、大気中において、指などの大気より大きな誘電率を備えるものが導電膜に近接すると、指と導電膜の間の静電容量が変化する。この静電容量の変化を検知して検知情報を供給することができる。具体的には、導電膜および当該導電膜に一方の電極が接続された容量素子を含む検知回路を検知ユニット６０２に用いることができる。
In the atmosphere, when an object having a dielectric constant greater than that of the atmosphere, such as a finger, approaches the conductive film, the capacitance between the finger and the conductive film changes. Detection information can be supplied by detecting the change in capacitance. Specifically, a detection circuit including a conductive film and a capacitor in which one electrode is connected to the conductive film can be used for the
例えば、静電容量の変化に伴い容量素子との間で電荷の分配が引き起こされ、容量素子の一対の電極間の電圧が変化する。この電圧の変化を検知信号に用いることができる。具体的には、容量素子６５０（ｉ，ｊ）の第１の電極６５１に対する第２の電極６５２の電圧は一方の電極に電気的に接続された導電膜にものが近接することにより変化する（図１１（Ａ）参照）。
For example, with the change in capacitance, charge is distributed between the capacitor and the voltage between the pair of electrodes of the capacitor changes. This change in voltage can be used as a detection signal. Specifically, the voltage of the
《スイッチ、トランジスタ》
検知ユニット６０２は、第１の制御信号に基づいて導通状態または非導通状態にすることができるスイッチを備える。例えば、トランジスタＭ１２をスイッチに用いることができる。
《Switch, transistor》
The
また、検知信号を増幅するトランジスタを検知ユニット６０２に用いることができる。
A transistor that amplifies the detection signal can be used for the
同一の工程で作製することができるトランジスタを、検知信号を増幅するトランジスタおよびスイッチに用いることができる。これにより、作製工程が簡略化された入力部６００を提供できる。
Transistors that can be manufactured in the same process can be used for transistors and switches that amplify a detection signal. Thereby, the
トランジスタは半導体層を備える。例えば、４族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。また、有機半導体などを半導体層に用いることができる。テトラセンやペンタセンなどのアセン類などを有機半導体に用いることができる。 The transistor includes a semiconductor layer. For example, a Group 4 element, a compound semiconductor, or an oxide semiconductor can be used for the semiconductor layer. Specifically, a semiconductor containing silicon, a semiconductor containing gallium arsenide, an oxide semiconductor containing indium, or the like can be used for the semiconductor layer. An organic semiconductor or the like can be used for the semiconductor layer. Acenes such as tetracene and pentacene can be used for the organic semiconductor.
様々な結晶性を備える半導体層をトランジスタに用いることができる。例えば、非結晶を含む半導体層、微結晶を含む半導体層、多結晶を含む半導体層または単結晶を含む半導体層等を用いることができる。具体的には、アモルファスシリコン、レーザーアニールなどの処理により結晶化したポリシリコンまたはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて形成された半導体層等を用いることができる。 Semiconductor layers having various crystallinities can be used for the transistor. For example, a semiconductor layer containing non-crystal, a semiconductor layer containing microcrystal, a semiconductor layer containing polycrystal, a semiconductor layer containing single crystal, or the like can be used. Specifically, amorphous silicon, polysilicon crystallized by a process such as laser annealing, or a semiconductor layer formed using SOI (Silicon On Insulator) technology can be used.
半導体層に用いる酸化物半導体は、例えば、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される材料を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。 An oxide semiconductor used for the semiconductor layer includes, for example, at least indium (In), zinc (Zn), and M (metal such as Al, Ga, Ge, Y, Zr, Sn, La, Ce, or Hf). It is preferable to include a material represented by -Zn oxide. Or it is preferable that both In and Zn are included.
酸化物半導体膜を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｇａ系酸化物を用いることができる。 Examples of the oxide semiconductor that forms the oxide semiconductor film include an In—Ga—Zn-based oxide, an In—Al—Zn-based oxide, an In—Sn—Zn-based oxide, an In—Hf—Zn-based oxide, In-La-Zn-based oxide, In-Ce-Zn-based oxide, In-Pr-Zn-based oxide, In-Nd-Zn-based oxide, In-Sm-Zn-based oxide, In-Eu-Zn Oxide, In-Gd-Zn oxide, In-Tb-Zn oxide, In-Dy-Zn oxide, In-Ho-Zn oxide, In-Er-Zn oxide, In -Tm-Zn-based oxide, In-Yb-Zn-based oxide, In-Lu-Zn-based oxide, In-Sn-Ga-Zn-based oxide, In-Hf-Ga-Zn-based oxide, In- Al-Ga-Zn-based oxide, In-Sn-Al-Zn-based oxide, In-Sn-Hf- n based oxide, In-Hf-Al-Zn-based oxide can be used an In-Ga-based oxide.
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。 Note that here, an In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as its main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.
《配線》
入力部６００は配線を備える。配線は制御線Ｇ（ｉ−１）、制御線Ｇ（ｉ）または信号線ＤＬ（ｊ）などを含む。
"wiring"
The
導電性を有する材料を、配線などに用いることができる。 A conductive material can be used for the wiring and the like.
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを、配線に用いることができる。 For example, an inorganic conductive material, an organic conductive material, a metal, a conductive ceramic, or the like can be used for the wiring.
具体的には、アルミニウム、金、白金、銀、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、イットリウム、ジルコニウム、パラジウムまたはマンガンから選ばれた金属元素、上述した金属元素を含む合金または上述した金属元素を組み合わせた合金などを配線等に用いることができる。特に、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。 Specifically, a metal element selected from aluminum, gold, platinum, silver, chromium, tantalum, titanium, molybdenum, tungsten, nickel, iron, cobalt, yttrium, zirconium, palladium, or manganese, and an alloy containing the above metal elements Alternatively, an alloy or the like in which the above metal elements are combined can be used for the wiring or the like. In particular, it is preferable that one or more elements selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, and tungsten are included. In particular, an alloy of copper and manganese is suitable for fine processing using a wet etching method.
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いることができる。 Specifically, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a titanium nitride film, a two-layer structure in which a tungsten film is laminated on a titanium nitride film, a tantalum nitride film or A two-layer structure in which a tungsten film is stacked over a tungsten nitride film, a titanium film, and a three-layer structure in which an aluminum film is stacked over the titanium film and a titanium film is further formed thereon can be used.
具体的には、アルミニウム膜上にチタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を積層する積層構造を用いることができる。 Specifically, a stacked structure in which a film of an element selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium, or a combination of alloy films or nitride films can be used on an aluminum film can be used. .
または、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。 Alternatively, a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added can be used.
または、グラフェンまたはグラファイトを用いることができる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。 Alternatively, graphene or graphite can be used. The film containing graphene can be formed, for example, by reducing a film containing graphene oxide formed in a film shape. Examples of the reduction method include a method of applying heat and a method of using a reducing agent.
または、導電性高分子を用いることができる。 Alternatively, a conductive polymer can be used.
《駆動回路》
駆動回路６０３ｇは例えば所定のタイミングで選択信号を供給することができる。具体的には、選択信号を制御線ごとに所定の順番で供給する。
<Drive circuit>
The
さまざまな回路を駆動回路６０３ｇに用いることができる。例えば、シフトレジスタ、フリップフロップ回路などの組み合わせ回路などを用いることができる。例えば、入力部６００が表示部５００の所定の動作に基づいて動作するように、駆動回路６０３ｇが選択信号を供給してもよい。具体的には、表示部５００の帰線期間中に入力部６００が動作するように選択信号を供給してもよい。これにより、表示部５００の動作に伴う雑音を入力部６００が検知してしまう不具合を軽減できる。
Various circuits can be used for the
駆動回路６０３ｄは、検知ユニット６０２が供給する検知信号に基づいて検知情報を供給する。
The
さまざまな回路を駆動回路６０３ｄに用いることができる。例えば、検知ユニットに配設された検知回路と電気的に接続されることによりソースフォロワ回路やカレントミラー回路を構成することができる回路を、駆動回路６０３ｄに用いることができる。また、検知信号をデジタル信号に変換するアナログデジタル変換回路を備えていてもよい。
Various circuits can be used for the
《基材》
基材６１０は、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備えるものであれば、特に限定されない。特に、可撓性を有する材料を基材６１０に用いると、入力部６００を折り畳んだ状態または展開された状態にすることができる。なお、表示部５００が表示をする側に入力部６００を配置する場合は、透光性を備える材料を基材６１０に用いる。
"Base material"
The
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材６１０に用いることができる。
An organic material, an inorganic material, or a composite material such as an organic material and an inorganic material can be used for the
例えば、ガラス、セラミックスまたは金属等の無機材料を基材６１０に用いることができる。
For example, an inorganic material such as glass, ceramics, or metal can be used for the
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス等を、基材６１０に用いることができる。
Specifically, alkali-free glass, soda-lime glass, potash glass, crystal glass, or the like can be used for the
具体的には、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を、基材６１０に用いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、基材６１０に用いることができる。
Specifically, a metal oxide film, a metal nitride film, a metal oxynitride film, or the like can be used for the
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材６１０に用いることができる。
For example, an organic material such as a resin, a resin film, or plastic can be used for the
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材６１０に用いることができる。
Specifically, a resin film or a resin plate such as polyester, polyolefin, polyamide, polyimide, polycarbonate, or an acrylic resin can be used for the
例えば、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基材６１０に用いることができる。
For example, a composite material in which a thin glass plate or a film of an inorganic material or the like is bonded to a resin film or the like can be used for the
例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材６１０に用いることができる。
For example, a composite material in which a fibrous or particulate metal, glass, inorganic material, or the like is dispersed in a resin film can be used for the
例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を基材６１０に用いることができる。
For example, a composite material in which a fibrous or particulate resin, an organic material, or the like is dispersed in an inorganic material can be used for the
また、単層の材料または複数の層が積層された積層材料を、基材６１０に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁層等が積層された積層材料を、基材６１０に用いることができる。
Further, a single layer material or a stacked material in which a plurality of layers are stacked can be used for the
具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等から選ばれた一または複数の膜が積層された積層材料を、基材６１０に適用できる。
Specifically, a laminated material in which one or a plurality of films selected from glass, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like that prevents diffusion of impurities contained in the glass is laminated on the
または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された積層材料を、基材６１０に適用できる。
Alternatively, a stacked material in which a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like that prevents diffusion of resin and impurities that pass through the resin can be applied to the
具体的には、可撓性を有する基材６１０ｂ、意図しない不純物の拡散を防ぐバリア膜６１０ａおよび基材６１０ｂとバリア膜６１０ａを貼り合わせる樹脂層６１０ｃの積層体を用いることができる（図１１（Ａ）参照）。
Specifically, a flexible base material 610b, a
《フレキシブルプリント基板》
フレキシブルプリント基板ＦＰＣ１は、タイミング信号、電源電位等を供給し、検知信号を供給される。
《Flexible printed circuit board》
The flexible printed circuit board FPC1 supplies a timing signal, a power supply potential, and the like, and is supplied with a detection signal.
《表示部》
表示部５００は、画素５０２、走査線、信号線または基材５１０を備える（図１０参照）。
<Display section>
The
なお、基材５１０に表示部５００を形成するための膜を成膜し、当該膜を加工して表示部５００を形成してもよい。
Note that a film for forming the
または、表示部５００の一部を他の基材に形成し、当該一部を基材５１０に転置して、表示部５００を形成してもよい。
Alternatively, a part of the
《画素》
画素５０２は副画素５０２Ｂ、副画素５０２Ｇおよび副画素５０２Ｒを含み、それぞれの副画素は表示素子と表示素子を駆動する画素回路を備える。
<Pixel>
The
《画素回路》
画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を表示部に用いることが出来る。
<Pixel circuit>
An active matrix method in which an active element is included in a pixel or a passive matrix method in which an active element is not included in a pixel can be used for the display portion.
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）、又はＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。または、これらの素子は、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。 In the active matrix system, not only transistors but also various active elements (active elements and nonlinear elements) can be used as active elements (active elements and nonlinear elements). For example, MIM (Metal Insulator Metal) or TFD (Thin Film Diode) can be used. Since these elements have few manufacturing steps, manufacturing cost can be reduced or yield can be improved. Alternatively, since these elements have small element sizes, the aperture ratio can be improved, and power consumption and luminance can be increased.
アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。または、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化、又は高輝度化などを図ることが出来る。 As a method other than the active matrix method, a passive matrix type that does not use an active element (an active element or a non-linear element) can be used. Since no active element (active element or non-linear element) is used, the number of manufacturing steps is small, so that manufacturing costs can be reduced or yield can be improved. Alternatively, since an active element (an active element or a non-linear element) is not used, an aperture ratio can be improved, power consumption can be reduced, or luminance can be increased.
画素回路は、例えば、トランジスタ５０２ｔを含む。
The pixel circuit includes, for example, a
表示部５００はトランジスタ５０２ｔを覆う絶縁膜５２１を備える。絶縁膜５２１は画素回路に起因する凹凸を平坦化するための層として用いることができる。また、絶縁膜５２１に不純物の拡散を抑制できる層を含む積層膜を適用することができる。これにより、予期せぬ不純物の拡散によるトランジスタ５０２ｔ等の信頼性の低下を抑制できる。
The
《表示素子》
さまざまな表示素子を表示部５００に用いることができる。例えば、電気泳動方式や電子粉流体方式やエレクトロウェッティング方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、液晶素子などを用いることができる。
<Display element>
Various display elements can be used for the
また、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイなどに用いることができる表示素子を用いることができる。 In addition, a display element that can be used for a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct-view liquid crystal display, or the like can be used.
例えば、射出する光の色が異なる有機エレクトロルミネッセンス素子を副画素毎に適用してもよい。 For example, you may apply the organic electroluminescent element from which the color of the emitted light differs for every subpixel.
例えば、白色の光を射出する有機エレクトロルミネッセンス素子を適用できる。 For example, an organic electroluminescence element that emits white light can be applied.
例えば、発光素子５５０Ｒは、下部電極、上部電極、下部電極と上部電極の間に発光性の有機化合物を含む層を有する。
For example, the light-emitting
副画素５０２Ｒは発光モジュール５８０Ｒを備える。副画素５０２Ｒは、発光素子５５０Ｒおよび発光素子５５０Ｒに電力を供給することができるトランジスタ５０２ｔを含む画素回路を備える。また、発光モジュール５８０Ｒは発光素子５５０Ｒおよび光学素子（例えば着色層ＣＦＲ）を備える。
The
なお、特定の波長の光を効率よく取り出せるように、発光モジュール５８０Ｒに微小共振器構造を配設することができる。具体的には、特定の光を効率よく取り出せるように配置された可視光を反射する膜および半反射・半透過する膜の間に発光性の有機化合物を含む層を配置してもよい。
Note that a microresonator structure can be provided in the
発光モジュール５８０Ｒは、光を取り出す方向に着色層ＣＦＲを有する。着色層は特定の波長を有する光を透過するものであればよく、例えば赤色、緑色または青色等の光を選択的に透過するものを用いることができる。なお、他の副画素を着色層が設けられていない窓部に重なるように配置して、着色層を透過しないで発光素子の発する光を射出させてもよい。
The
着色層ＣＦＲは発光素子５５０Ｒと重なる位置にある。これにより、発光素子５５０Ｒが発する光の一部は着色層ＣＦＲを透過して、図中に示す矢印の方向の発光モジュール５８０Ｒの外部に射出される。
The colored layer CFR is in a position overlapping the
着色層（例えば着色層ＣＦＲ）を囲むように遮光性の層ＢＭがある。 There is a light-shielding layer BM so as to surround the colored layer (for example, the colored layer CFR).
なお、光を取り出す側に封止材５６０が設けられている場合、封止材５６０は発光素子５５０Ｒと着色層ＣＦＲに接してもよい。
Note that in the case where the sealing
下部電極は絶縁膜５２１の上に配設される。下部電極に重なる開口部が設けられた隔壁５２８を備える。なお、隔壁５２８の一部は下部電極の端部に重なる。
The lower electrode is disposed on the insulating
下部電極は、上部電極との間に発光性の有機化合物を含む層を挟持して発光素子（例えば発光素子５５０Ｒ）を構成する。画素回路は発光素子に電力を供給する。
A light emitting element (for example, light emitting
また、隔壁５２８上に、基材６１０と基材５１０の間隔を制御するスペーサを有する。
In addition, a spacer for controlling the distance between the
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。 Note that in the case of realizing a transflective liquid crystal display or a reflective liquid crystal display, part or all of the pixel electrode may have a function as a reflective electrode. For example, part or all of the pixel electrode may have aluminum, silver, or the like.
また、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。また、適用する表示素子に好適な構成を様々な画素回路から選択して用いることができる。 Further, a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced. In addition, a structure suitable for a display element to be applied can be selected from various pixel circuits and used.
《基材》
可撓性を有する材料を基材５１０に用いることができる。例えば、基材６１０に用いることができる材料と同様の材料を基材５１０に適用することができる。
"Base material"
A flexible material can be used for the
なお、基材５１０が透光性を必要としない場合は、例えば透光性を有しない材料、具体的にはＳＵＳまたはアルミニウム等を用いることができる。
Note that in the case where the
例えば、可撓性を有する基材５１０ｂと、意図しない不純物の拡散を防ぐバリア膜５１０ａと、基材５１０ｂおよびバリア膜５１０ａを貼り合わせる樹脂層５１０ｃと、が積層された積層体を基材５１０に好適に用いることができる（図１１（Ａ）参照）。
For example, the
《封止材》
封止材５６０は基材６１０と基材５１０を貼り合わせる。封止材５６０は空気より大きい屈折率を備える。また、封止材５６０側に光を取り出す場合は、封止材５６０は光学接合層を兼ねるとよい。
<Encapsulant>
The sealing
なお、画素回路または発光素子（例えば発光素子５５０Ｒ）は基材５１０と基材６１０の間にある。
Note that the pixel circuit or the light-emitting element (e.g., the light-emitting element 550 </ b> R) is between the
《駆動回路の構成》
駆動回路５０３ｇは選択信号を供給する。例えば、走査線に選択信号を供給する。
<Drive circuit configuration>
The
また、画像信号を供給する駆動回路５０３ｓを備えていてもよい。例えば、トランジスタ５０３ｔまたは容量５０３ｃを駆動回路５０３ｓに用いることができる。
Further, a
例えば、シフトレジスタ、フリップフロップ回路などの組み合わせ回路などを駆動回路５０３ｇまたは駆動回路５０３ｓに用いることができる。
For example, a combination circuit such as a shift register or a flip-flop circuit can be used for the
なお、画素回路と同一の工程で同一基板上に形成することができるトランジスタを駆動回路に用いることができる。 Note that a transistor which can be formed over the same substrate in the same process as the pixel circuit can be used for the driver circuit.
《配線》
表示部５００は、走査線、信号線および電源線等の配線を有する。さまざまな導電膜を用いることができる。例えば、入力部６００に用いることができる導電膜と同様の材料を用いることができる。
"wiring"
The
表示部５００は、信号を供給することができる配線５１１を備え、端子５１９が配線５１１に設けられている。なお、画像信号および同期信号等の信号を供給することができるフレキシブルプリント基板ＦＰＣ２が端子５１９に電気的に接続されている。
The
なお、フレキシブルプリント基板ＦＰＣ２にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。 Note that a printed wiring board (PWB) may be attached to the flexible printed circuit board FPC2.
《他の構成》
入出力装置５００ＴＰは、反射防止層６７０ｐを画素に重なる位置に備える。反射防止層６７０ｐとして、例えば円偏光板を用いることができる。
<Other configuration>
The input / output device 500TP includes an
＜入出力装置の変形例＞
様々なトランジスタを入力部６００または／および表示部５００に適用できる。
<Modified example of input / output device>
Various transistors can be applied to the
ボトムゲート型のトランジスタを入力部６００に適用する場合の構成を図１１（Ａ）に示す。
A structure in the case where a bottom-gate transistor is applied to the
ボトムゲート型のトランジスタを表示部５００に適用する場合の構成を図１１（Ａ）および図１１（Ｂ）に図示する。
A structure in the case of applying a bottom-gate transistor to the
例えば、酸化物半導体、アモルファスシリコン等を含む半導体層を図１１（Ａ）に図示するトランジスタ５０２ｔおよびトランジスタ５０３ｔに適用することができる。
For example, a semiconductor layer containing an oxide semiconductor, amorphous silicon, or the like can be applied to the
例えば、レーザーアニールなどの処理により結晶化させた多結晶シリコンを含む半導体層を、図１１（Ｂ）に図示するトランジスタ５０２ｔおよびトランジスタ５０３ｔに適用することができる。
For example, a semiconductor layer containing polycrystalline silicon crystallized by a process such as laser annealing can be applied to the
トップゲート型のトランジスタを表示部５００に適用する場合の構成を、図１１（Ｃ）に図示する。
A structure in the case where a top-gate transistor is applied to the
例えば、多結晶シリコンまたは単結晶シリコン基板等から転置された単結晶シリコン膜等を含む半導体層を、図１１（Ｃ）に図示するトランジスタ５０２ｔおよびトランジスタ５０３ｔに適用することができる。
For example, a semiconductor layer including a single crystal silicon film or the like transferred from a polycrystalline silicon, a single crystal silicon substrate, or the like can be applied to the
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態４）
本実施の形態では、本発明の一態様の検知装置等に用いることのできるトランジスタの構成について、図１２を用いて説明する。
(Embodiment 4)
In this embodiment, a structure of a transistor that can be used for the detection device or the like of one embodiment of the present invention will be described with reference to FIGS.
図１２（Ａ）乃至図１２（Ｃ）に、トランジスタＱ５１の上面図及び断面図を示す。図１２（Ａ）はトランジスタＱ５１の上面図であり、図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ａ−Ｂ間の切断面の断面図に相当し、図１２（Ｃ）は、図１２（Ａ）の一点鎖線Ｃ−Ｄ間の切断面の断面図に相当する。なお、図１２（Ａ）では、明瞭化のため、構成要素の一部を省略して図示している。 12A to 12C are a top view and a cross-sectional view of the transistor Q51. 12A is a top view of the transistor Q51, FIG. 12B corresponds to a cross-sectional view taken along the dashed-dotted line A-B in FIG. 12A, and FIG. This corresponds to a cross-sectional view taken along a dashed-dotted line CD in FIG. Note that in FIG. 12A, some components are not illustrated for clarity.
なお、本実施の形態において、第１の電極はトランジスタのソース電極またはドレイン電極の一方を、第２の電極は他方を指すものとする。 Note that in this embodiment, the first electrode indicates one of a source electrode and a drain electrode of a transistor, and the second electrode indicates the other.
トランジスタＱ５１は、基板Ｑ０２上に設けられるゲート電極Ｑ０４ａと、基板Ｑ０２及びゲート電極Ｑ０４ａ上に形成される絶縁膜Ｑ０６及び絶縁膜Ｑ０７を含む第１の絶縁膜Ｑ０８と、第１の絶縁膜Ｑ０８を介して、ゲート電極Ｑ０４ａと重なる酸化物半導体膜Ｑ１０と、酸化物半導体膜Ｑ１０に接する第１の電極Ｑ１２ａ及び第２の電極Ｑ１２ｂとを有する。 The transistor Q51 includes a gate electrode Q04a provided over the substrate Q02, a first insulating film Q08 including an insulating film Q06 and an insulating film Q07 formed over the substrate Q02 and the gate electrode Q04a, and a first insulating film Q08. The oxide semiconductor film Q10 overlaps with the gate electrode Q04a, and the first electrode Q12a and the second electrode Q12b are in contact with the oxide semiconductor film Q10.
また、第１の絶縁膜Ｑ０８、酸化物半導体膜Ｑ１０、第１の電極Ｑ１２ａ及び第２の電極Ｑ１２ｂ上に、絶縁膜Ｑ１４、Ｑ１６、Ｑ１８を含む第２の絶縁膜Ｑ２０と、第２の絶縁膜Ｑ２０上に形成されるゲート電極Ｑ２２ｃとを有する。 Further, the second insulating film Q20 including the insulating films Q14, Q16, and Q18 on the first insulating film Q08, the oxide semiconductor film Q10, the first electrode Q12a, and the second electrode Q12b, and the second insulating film And a gate electrode Q22c formed on the film Q20.
ゲート電極Ｑ２２ｃは、第１の絶縁膜Ｑ０８及び第２の絶縁膜Ｑ２０に設けられる開口Ｑ４２ｅにおいて、ゲート電極Ｑ０４ａと接続する。また、絶縁膜Ｑ１８上に画素電極として機能する導電膜Ｑ２２ａが形成され、導電膜Ｑ２２ａは、第２の絶縁膜Ｑ２０に設けられる開口Ｑ４２ａにおいて、第２の電極Ｑ１２ｂと接続する。 Gate electrode Q22c is connected to gate electrode Q04a in opening Q42e provided in first insulating film Q08 and second insulating film Q20. In addition, a conductive film Q22a functioning as a pixel electrode is formed on the insulating film Q18, and the conductive film Q22a is connected to the second electrode Q12b in an opening Q42a provided in the second insulating film Q20.
なお、第１の絶縁膜Ｑ０８は、トランジスタＱ５１の第１のゲート絶縁膜として機能し、第２の絶縁膜Ｑ２０は、トランジスタＱ５１の第２のゲート絶縁膜として機能する。また、導電膜Ｑ２２ａは、画素電極として機能する。 Note that the first insulating film Q08 functions as a first gate insulating film of the transistor Q51, and the second insulating film Q20 functions as a second gate insulating film of the transistor Q51. The conductive film Q22a functions as a pixel electrode.
本実施の形態に示すトランジスタＱ５１は、チャネル幅方向において、ゲート電極Ｑ０４ａ及びゲート電極Ｑ２２ｃの間に、第１の絶縁膜Ｑ０８及び第２の絶縁膜Ｑ２０を介して酸化物半導体膜Ｑ１０が設けられている。また、ゲート電極Ｑ０４ａは図１２（Ａ）に示すように、上面形状において、第１の絶縁膜Ｑ０８を介して酸化物半導体膜Ｑ１０の側面と重なる。 In the transistor Q51 described in this embodiment, the oxide semiconductor film Q10 is provided between the gate electrode Q04a and the gate electrode Q22c with the first insulating film Q08 and the second insulating film Q20 interposed therebetween in the channel width direction. ing. Further, as illustrated in FIG. 12A, the gate electrode Q04a overlaps with the side surface of the oxide semiconductor film Q10 with the first insulating film Q08 interposed therebetween in the top surface shape.
第１の絶縁膜Ｑ０８及び第２の絶縁膜Ｑ２０には複数の開口を有する。代表的には、図１２（Ｂ）に示すように、第２の電極Ｑ１２ｂの一部が露出する開口Ｑ４２ａを有する。また、図１２（Ｃ）に示すように、開口Ｑ４２ｅを有する。 The first insulating film Q08 and the second insulating film Q20 have a plurality of openings. Typically, as shown in FIG. 12B, an opening Q42a from which a part of the second electrode Q12b is exposed is provided. Further, as shown in FIG. 12C, an opening Q42e is provided.
開口Ｑ４２ａにおいて、第２の電極Ｑ１２ｂと導電膜Ｑ２２ａが接続する。 In the opening Q42a, the second electrode Q12b and the conductive film Q22a are connected.
また、開口Ｑ４２ｅにおいて、ゲート電極Ｑ０４ａ及びゲート電極Ｑ２２ｃが接続する。 Further, the gate electrode Q04a and the gate electrode Q22c are connected in the opening Q42e.
ゲート電極Ｑ０４ａ及びゲート電極Ｑ２２ｃを有し、且つゲート電極Ｑ０４ａ及びゲート電極Ｑ２２ｃを同電位とすることで、キャリアが酸化物半導体膜Ｑ１０の広い範囲を流れる。これにより、トランジスタＱ５１を移動するキャリアの量が増加する。 By having the gate electrode Q04a and the gate electrode Q22c and making the gate electrode Q04a and the gate electrode Q22c have the same potential, carriers flow in a wide range of the oxide semiconductor film Q10. Thereby, the amount of carriers moving through the transistor Q51 increases.
この結果、トランジスタＱ５１のオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。 As a result, the on-state current of the transistor Q51 is increased and the field effect mobility is increased. Typically, the field effect mobility is 10 cm 2 / V · s or more, and further 20 cm 2 / V · s or more. Note that the field-effect mobility here is not an approximate value of mobility as a physical property value of the oxide semiconductor film but an index of current driving force in the saturation region of the transistor and is an apparent field-effect mobility. .
なお、トランジスタのチャネル長（Ｌ長ともいう。）を０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が０．５μｍ以上６．５μｍ以下のように小さいことで、チャネル幅も小さくすることが可能である。 Note that the channel length (also referred to as L length) of the transistor is greater than or equal to 0.5 μm and less than or equal to 6.5 μm, preferably greater than 1 μm and less than 6 μm, more preferably greater than 1 μm and less than 4 μm, more preferably greater than 1 μm and less than 3.5 μm. More preferably, the field effect mobility is remarkably increased by setting it to be larger than 1 μm and 2.5 μm or less. In addition, when the channel length is as small as 0.5 μm or more and 6.5 μm or less, the channel width can be reduced.
また、ゲート電極Ｑ０４ａ及びゲート電極Ｑ２２ｃを有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板Ｑ０２及びゲート電極Ｑ０４ａの間、ゲート電極Ｑ２２ｃ上に設けられる荷電粒子等の電荷が、酸化物半導体膜Ｑ１０に影響しない。この結果、ストレス試験（例えば、ゲート電極にマイナスの電位を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。 In addition, since each of the gate electrode Q04a and the gate electrode Q22c has a function of shielding an electric field from the outside, charges such as charged particles provided on the gate electrode Q22c between the substrate Q02 and the gate electrode Q04a This does not affect the oxide semiconductor film Q10. As a result, deterioration of the stress test (for example, a negative bias potential applied to the gate electrode -GBT (Gate Bias-Temperature) stress test) is suppressed, and fluctuations in the rising current of the on-current at different drain voltages are suppressed. be able to.
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。 Note that the BT stress test is a kind of accelerated test, and a change in characteristics (that is, a secular change) of a transistor caused by long-term use can be evaluated in a short time. In particular, the amount of change in the threshold voltage of the transistor before and after the BT stress test is an important index for examining reliability. Before and after the BT stress test, the smaller the variation amount of the threshold voltage, the higher the reliability of the transistor.
以下に、基板Ｑ０２およびトランジスタＱ５１を構成する個々の要素について説明する。 Hereinafter, individual elements constituting the substrate Q02 and the transistor Q51 will be described.
《基板Ｑ０２》
基板Ｑ０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板Ｑ０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
<< Substrate Q02 >>
As the substrate Q02, a glass material such as aluminosilicate glass, aluminoborosilicate glass or barium borosilicate glass is used. For mass production, it is preferable to use mother glass of the eighth generation (2160 mm × 2460 mm), the ninth generation (2400 mm × 2800 mm, or 2450 mm × 3050 mm), the tenth generation (2950 mm × 3400 mm), and the like. Since the mother glass has a high processing temperature and contracts significantly when the processing time is long, when mass production is performed using the mother glass, the heat treatment in the manufacturing process is preferably 600 ° C. or less, more preferably 450 ° C. or less. Further, it is desirable that the temperature is 350 ° C. or lower.
《ゲート電極Ｑ０４ａ》
ゲート電極Ｑ０４ａに用いる材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極Ｑ０４ａに用いる材料は、単層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、ゲート電極Ｑ０４ａに用いる材料としては、例えば、スパッタリング法を用いて形成することができる。
<< Gate electrode Q04a >>
As a material used for the gate electrode Q04a, a metal element selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, tungsten, an alloy including the above-described metal element, an alloy combining the above-described metal elements, or the like Can be used. The material used for the gate electrode Q04a may be a single layer structure or a stacked structure of two or more layers. For example, a two-layer structure in which a titanium film is stacked on an aluminum film, a two-layer structure in which a titanium film is stacked on a titanium nitride film, a two-layer structure in which a tungsten film is stacked on a titanium nitride film, a tantalum nitride film, or a tungsten nitride film There are a two-layer structure in which a tungsten film is stacked thereon, a titanium film, and a three-layer structure in which an aluminum film is stacked on the titanium film and a titanium film is further formed thereon. Alternatively, aluminum may be a film of an element selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium, or an alloy film or a nitride film in combination of a plurality of elements. Moreover, as a material used for the gate electrode Q04a, for example, a sputtering method can be used.
《第１の絶縁膜Ｑ０８》
第１の絶縁膜Ｑ０８は、絶縁膜Ｑ０６と絶縁膜Ｑ０７の２層の積層構造を例示している。なお、第１の絶縁膜Ｑ０８の構造はこれに限定されず、例えば、単層構造または３層以上の積層構造としてもよい。
<< First Insulating Film Q08 >>
The first insulating film Q08 exemplifies a two-layer structure of an insulating film Q06 and an insulating film Q07. Note that the structure of the first insulating film Q08 is not limited to this, and may be, for example, a single-layer structure or a stacked structure of three or more layers.
絶縁膜Ｑ０６としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。また、絶縁膜Ｑ０６を積層構造とした場合、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁膜Ｑ０６に含まれる水素及び窒素が、後に形成される酸化物半導体膜Ｑ１０へ移動または拡散することを抑制できる。 As the insulating film Q06, for example, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, or the like may be used, and the insulating film Q06 is provided as a stacked layer or a single layer using a PE-CVD apparatus. In the case where the insulating film Q06 has a stacked structure, the first silicon nitride film is a silicon nitride film with few defects, and the second silicon nitride film is formed over the first silicon nitride film with a hydrogen release amount and ammonia. It is preferable to provide a silicon nitride film with a small emission amount. As a result, hydrogen and nitrogen contained in the insulating film Q06 can be prevented from moving or diffusing into the oxide semiconductor film Q10 formed later.
絶縁膜Ｑ０７としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。 As the insulating film Q07, a silicon oxide film, a silicon oxynitride film, or the like may be used, and the insulating film Q07 is provided as a stacked layer or a single layer using a PE-CVD apparatus.
また、第１の絶縁膜Ｑ０８としては、絶縁膜Ｑ０６として、例えば、厚さ４００ｎｍの窒化シリコン膜を形成し、その後、絶縁膜Ｑ０７として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する積層構造を用いることができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制され好ましい。なお、ゲート電極Ｑ０４ａと重畳する位置の第１の絶縁膜Ｑ０８は、トランジスタＱ５１のゲート絶縁膜として機能する。また、窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のことをいう。 Further, as the first insulating film Q08, for example, a laminated structure in which a silicon nitride film having a thickness of 400 nm is formed as the insulating film Q06, and then a silicon oxynitride film having a thickness of 50 nm is formed as the insulating film Q07. Can be used. The silicon nitride film and the silicon oxynitride film are preferably formed continuously in a vacuum because contamination of impurities is suppressed. Note that the first insulating film Q08 in a position overlapping with the gate electrode Q04a functions as a gate insulating film of the transistor Q51. In addition, silicon nitride oxide is an insulating material in which the nitrogen content is higher than the oxygen content, and silicon oxynitride is an insulating material in which the oxygen content is higher than the nitrogen content.
《酸化物半導体膜Ｑ１０》
酸化物半導体膜Ｑ１０は、酸化物半導体を用いると好ましい。酸化物半導体としては、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される材料を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
<< Oxide Semiconductor Film Q10 >>
As the oxide semiconductor film Q10, an oxide semiconductor is preferably used. An oxide semiconductor is an In-M-Zn oxide containing at least indium (In), zinc (Zn), and M (metal such as Al, Ga, Ge, Y, Zr, Sn, La, Ce, or Hf). It is preferred to include the indicated materials. Or it is preferable that both In and Zn are included. In addition, in order to reduce variation in electrical characteristics of the transistor including the oxide semiconductor, a stabilizer is preferably included together with the transistor.
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。 Examples of the stabilizer include gallium (Ga), tin (Sn), hafnium (Hf), aluminum (Al), and zirconium (Zr). Other stabilizers include lanthanoids such as lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb). ), Dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), lutetium (Lu), and the like.
酸化物半導体膜Ｑ１０を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。 Examples of the oxide semiconductor that forms the oxide semiconductor film Q10 include an In—Ga—Zn-based oxide, an In—Al—Zn-based oxide, an In—Sn—Zn-based oxide, and an In—Hf—Zn-based oxide. In-La-Zn-based oxide, In-Ce-Zn-based oxide, In-Pr-Zn-based oxide, In-Nd-Zn-based oxide, In-Sm-Zn-based oxide, In-Eu- Zn-based oxide, In-Gd-Zn-based oxide, In-Tb-Zn-based oxide, In-Dy-Zn-based oxide, In-Ho-Zn-based oxide, In-Er-Zn-based oxide, In-Tm-Zn-based oxide, In-Yb-Zn-based oxide, In-Lu-Zn-based oxide, In-Sn-Ga-Zn-based oxide, In-Hf-Ga-Zn-based oxide, In -Al-Ga-Zn-based oxide, In-Sn-Al-Zn-based oxide, In-Sn- f-Zn-based oxide can be used In-Hf-Al-Zn-based oxide.
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。 Note that here, an In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as its main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.
酸化物半導体膜Ｑ１０の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。とくに、酸化物半導体膜Ｑ１０を成膜する際、スパッタリング法を用いると緻密な膜が形成されるため、好適である。 As a method for forming the oxide semiconductor film Q10, a sputtering method, an MBE (Molecular Beam Epitaxy) method, a CVD method, a pulse laser deposition method, an ALD (Atomic Layer Deposition) method, or the like can be used as appropriate. In particular, when the oxide semiconductor film Q10 is formed, it is preferable to use a sputtering method because a dense film is formed.
酸化物半導体膜Ｑ１０として、酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。 When forming the oxide semiconductor film as the oxide semiconductor film Q10, it is preferable to reduce the concentration of hydrogen contained in the film as much as possible. In order to reduce the hydrogen concentration, for example, when film formation is performed using a sputtering method, it is necessary not only to evacuate the film formation chamber to a high vacuum but also to increase the purity of the sputtering gas. As the oxygen gas or argon gas used as the sputtering gas, a gas having a dew point of −40 ° C. or lower, preferably −80 ° C. or lower, more preferably −100 ° C. or lower, more preferably −120 ° C. or lower is used. Thus, moisture and the like can be prevented from being taken into the oxide semiconductor film as much as possible.
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、当該成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。 In order to remove moisture remaining in the deposition chamber, an adsorption-type vacuum pump such as a cryopump, an ion pump, or a titanium sublimation pump is preferably used. Further, a turbo molecular pump provided with a cold trap may be used. The film formation chamber evacuated using a cryopump has a high exhaust capability such as a compound containing hydrogen atoms (more preferably a compound containing carbon atoms) such as hydrogen molecules and water (H 2 O). The concentration of impurities contained in the film formed in the film chamber can be reduced.
また、酸化物半導体膜Ｑ１０として、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。 In the case where the oxide semiconductor film is formed by a sputtering method as the oxide semiconductor film Q10, the relative density (filling rate) of the metal oxide target used for film formation is 90% to 100%, preferably 95% or more. 100% or less. By using a metal oxide target having a high relative density, a film to be formed can be a dense film.
なお、基板Ｑ０２を高温に保持した状態で酸化物半導体膜Ｑ１０として、酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板Ｑ０２を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。 Note that forming an oxide semiconductor film as the oxide semiconductor film Q10 with the substrate Q02 held at a high temperature is also effective in reducing the concentration of impurities that can be contained in the oxide semiconductor film. The temperature for heating the substrate Q02 may be 150 ° C. or higher and 450 ° C. or lower, and preferably the substrate temperature is 200 ° C. or higher and 350 ° C. or lower.
次に、第１の加熱処理を行うこがと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体膜Ｑ１０に用いる酸化物半導体の結晶性を高め、さらに第１の絶縁膜Ｑ０８及び酸化物半導体膜Ｑ１０から水素や水などの不純物を除去することができる。なお、酸化物半導体膜Ｑ１０を島状に加工する前に第１の加熱工程を行ってもよい。 Next, it is preferable to perform the first heat treatment. The first heat treatment may be performed at a temperature of 250 ° C. to 650 ° C., preferably 300 ° C. to 500 ° C., in an inert gas atmosphere, an atmosphere containing an oxidizing gas of 10 ppm or more, or a reduced pressure state. The atmosphere of the first heat treatment may be performed in an atmosphere containing 10 ppm or more of an oxidizing gas in order to supplement desorbed oxygen after heat treatment in an inert gas atmosphere. By the first heat treatment, the crystallinity of the oxide semiconductor used for the oxide semiconductor film Q10 can be increased, and impurities such as hydrogen and water can be removed from the first insulating film Q08 and the oxide semiconductor film Q10. Note that the first heating step may be performed before the oxide semiconductor film Q10 is processed into an island shape.
《第１の電極、第２の電極》
第１の電極Ｑ１２ａおよび第２の電極Ｑ１２ｂに用いることのできる導電膜Ｑ１２の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。とくに、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。
<< First electrode, second electrode >>
The material of the conductive film Q12 that can be used for the first electrode Q12a and the second electrode Q12b is a single metal made of aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten. Alternatively, an alloy containing this as a main component can be used as a single layer structure or a stacked structure. In particular, it preferably contains one or more elements selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, and tungsten. For example, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a tungsten film, a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a titanium film, or nitriding A titanium film, a three-layer structure in which an aluminum film or a copper film is laminated on the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is further formed thereon; a molybdenum film or a molybdenum nitride film; and There is a three-layer structure in which an aluminum film or a copper film is stacked over a molybdenum film or a molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is further formed thereon. Note that a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used. Further, the conductive film can be formed using, for example, a sputtering method.
《絶縁膜Ｑ１４、Ｑ１６》
第２の絶縁膜Ｑ２０は、絶縁膜Ｑ１４、Ｑ１６、Ｑ１８の３層の積層構造を例示している。なお、第２の絶縁膜Ｑ２０の構造はこれに限定されず、例えば、単層構造、２層の積層構造、または４層以上の積層構造としてもよい。
<< Insulating films Q14, Q16 >>
The second insulating film Q20 exemplifies a three-layer stacked structure of insulating films Q14, Q16, and Q18. Note that the structure of the second insulating film Q20 is not limited to this, and may be, for example, a single-layer structure, a two-layer structure, or a four-layer structure.
絶縁膜Ｑ１４、Ｑ１６としては、酸化物半導体膜Ｑ１０として用いる酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。酸素を含む無機絶縁材料としては、例えば酸化シリコン膜、または酸化窒化シリコン膜等が挙げられる。また、絶縁膜Ｑ１４、Ｑ１６としては、例えば、ＰＥ−ＣＶＤ法を用いて形成することができる。 As the insulating films Q14 and Q16, an inorganic insulating material containing oxygen can be used in order to improve interface characteristics with the oxide semiconductor used as the oxide semiconductor film Q10. As the inorganic insulating material containing oxygen, for example, a silicon oxide film, a silicon oxynitride film, or the like can be given. The insulating films Q14 and Q16 can be formed using, for example, a PE-CVD method.
絶縁膜Ｑ１４の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜Ｑ１６の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。 The thickness of the insulating film Q14 can be set to 5 nm to 150 nm, preferably 5 nm to 50 nm, preferably 10 nm to 30 nm. The thickness of the insulating film Q16 can be set to 30 nm to 500 nm, preferably 150 nm to 400 nm.
また、絶縁膜Ｑ１４、Ｑ１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜Ｑ１４と絶縁膜Ｑ１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜Ｑ１４と絶縁膜Ｑ１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜Ｑ１４と絶縁膜Ｑ１６の２層構造について、説明したが、これに限定されず、例えば、絶縁膜Ｑ１４の単層構造、絶縁膜Ｑ１６の単層構造、または３層以上の積層構造としてもよい。 In addition, since the insulating films Q14 and Q16 can be made of the same kind of material, the interface between the insulating film Q14 and the insulating film Q16 may not be clearly confirmed. Therefore, in the present embodiment, the interface between the insulating film Q14 and the insulating film Q16 is indicated by a broken line. In this embodiment, the two-layer structure of the insulating film Q14 and the insulating film Q16 has been described. However, the present invention is not limited to this. For example, the single-layer structure of the insulating film Q14, the single-layer structure of the insulating film Q16, Or it is good also as a laminated structure of three or more layers.
絶縁膜Ｑ１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜Ｑ１０へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。 The insulating film Q18 is a film formed of a material that prevents external impurities such as water, alkali metal, alkaline earth metal, and the like from diffusing into the oxide semiconductor film Q10, and further contains hydrogen.
絶縁膜Ｑ１８の一例としては、厚さ１５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜Ｑ１８として、厚さ１５０ｎｍの窒化シリコン膜を用いる。 As an example of the insulating film Q18, a silicon nitride film, a silicon nitride oxide film, or the like with a thickness of 150 nm to 400 nm can be used. In the present embodiment, a silicon nitride film having a thickness of 150 nm is used as the insulating film Q18.
また、上記窒化シリコン膜は、不純物等からのブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜Ｑ１０として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。 In addition, the silicon nitride film is preferably formed at a high temperature in order to improve blocking properties from impurities and the like, for example, a substrate temperature of 100 ° C. or higher and a substrate strain point or lower, more preferably 300 ° C. or higher and 400 ° C. or lower. It is preferable to form a film by heating at a temperature of. Further, in the case where the film is formed at a high temperature, oxygen may be desorbed from the oxide semiconductor used as the oxide semiconductor film Q10 and a carrier concentration may increase, so that the temperature does not cause such a phenomenon.
《導電膜Ｑ２２ａ、ゲート電極Ｑ２２ｃ》
導電膜Ｑ２２ａ、ゲート電極Ｑ２２ｃに用いることのできる導電膜としては、インジウムを含む酸化物を用いればよい。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜Ｑ２２ａ、Ｑ２２ｂに用いることのできる導電膜としては、例えば、スパッタリング法を用いて形成することができる。
<< conductive film Q22a, gate electrode Q22c >>
As the conductive film that can be used for the conductive film Q22a and the gate electrode Q22c, an oxide containing indium may be used. For example, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium tin oxide (hereinafter referred to as ITO), indium A light-transmitting conductive material such as zinc oxide or indium tin oxide to which silicon oxide is added can be used. The conductive film that can be used for the conductive films Q22a and Q22b can be formed by, for example, a sputtering method.
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。 Note that the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
（実施の形態５）
本実施の形態では、本発明の一態様の検知装置、入力装置または入出力装置を作製する際に用いることができる積層体の作製方法について、図１３を参照しながら説明する。
(Embodiment 5)
In this embodiment, a method for manufacturing a stack that can be used for manufacturing the detection device, the input device, or the input / output device of one embodiment of the present invention will be described with reference to FIGS.
図１３は積層体を作製する工程を説明する模式図である。図１３の左側に、加工部材および積層体の構成を説明する断面図を示し、対応する上面図を、図１３（Ｃ）を除いて右側に示す。 FIG. 13 is a schematic view for explaining a process for producing a laminate. A cross-sectional view illustrating the configuration of the processed member and the laminated body is shown on the left side of FIG. 13, and a corresponding top view is shown on the right side except for FIG.
＜積層体の作製方法＞
加工部材８０から積層体８１を作製する方法について、図１３を参照しながら説明する。
<Method for producing laminate>
A method for producing the laminate 81 from the processed
加工部材８０は、第１の基板Ｆ１と、第１の基板Ｆ１上の第１の剥離層Ｆ２と、第１の剥離層Ｆ２に一方の面が接する第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３の他方の面に一方の面が接する接合層３０と、接合層３０の他方の面が接する基材Ｓ５と、を備える（図１３（Ａ−１）および図１３（Ａ−２））。
The processing
なお、加工部材８０の構成の詳細は、実施の形態７で説明する。
Details of the configuration of the processed
《剥離の起点の形成》
剥離の起点Ｆ３ｓが接合層３０の端部近傍に形成された加工部材８０を準備する。
《Formation of peeling start point》
A processed
剥離の起点Ｆ３ｓは、第１の被剥離層Ｆ３の一部が第１の基板Ｆ１から分離された構造を有する。 The peeling start point F3s has a structure in which a part of the first layer to be peeled F3 is separated from the first substrate F1.
第１の基板Ｆ１側から鋭利な先端で第１の被剥離層Ｆ３を刺突する方法またはレーザ等を用いる方法（例えばレーザアブレーション法）等を用いて、第１の被剥離層Ｆ３の一部を剥離層Ｆ２から部分的に剥離することができる。これにより、剥離の起点Ｆ３ｓを形成することができる。 A part of the first layer to be peeled F3 using a method of piercing the first layer to be peeled F3 with a sharp tip from the first substrate F1 side or a method using a laser or the like (for example, laser ablation method). Can be partially peeled from the release layer F2. Thereby, the peeling start point F3s can be formed.
《第１のステップ》
剥離の起点Ｆ３ｓがあらかじめ接合層３０の端部近傍に形成された加工部材８０を準備する（図１３（Ｂ−１）および図１３（Ｂ−２）参照）。
<< First Step >>
A processed
《第２のステップ》
加工部材８０の一方の表層８０ｂを剥離する。これにより、加工部材８０から第１の残部８０ａを得る。
<< Second Step >>
One
具体的には、接合層３０の端部近傍に形成された剥離の起点Ｆ３ｓから、第１の基板Ｆ１を第１の剥離層Ｆ２と共に第１の被剥離層Ｆ３から分離する（図１３（Ｃ）参照）。これにより、第１の被剥離層Ｆ３、第１の被剥離層Ｆ３に一方の面が接する接合層３０および接合層３０の他方の面が接する基材Ｓ５を備える第１の残部８０ａを得る。
Specifically, the first substrate F1 is separated from the first peelable layer F3 together with the first peelable layer F2 from the peeling start point F3s formed in the vicinity of the end of the bonding layer 30 (FIG. 13C )reference). Thereby, the
また、剥離層Ｆ２と被剥離層Ｆ３の界面近傍にイオンを照射して、静電気を取り除きながら剥離してもよい。具体的には、イオナイザーを用いて生成されたイオンを照射してもよい。 Alternatively, the vicinity of the interface between the peeling layer F2 and the layer to be peeled F3 may be irradiated with ions to peel off while removing static electricity. Specifically, you may irradiate the ion produced | generated using the ionizer.
また、剥離層Ｆ２から被剥離層を剥離する際に、剥離層Ｆ２と被剥離層Ｆ３の界面に液体を浸透させる。または液体をノズル９９から噴出させて吹き付けてもよい。例えば、浸透させる液体または吹き付ける液体に水、極性溶媒等を用いることができる。
Further, when the layer to be peeled is peeled from the peeling layer F2, the liquid is permeated into the interface between the peeling layer F2 and the layer to be peeled F3. Alternatively, the liquid may be ejected from the
液体を浸透させることにより、剥離に伴い発生する静電気等の影響を抑制することができる。また、剥離層を溶かす液体を浸透しながら剥離してもよい。 By infiltrating the liquid, it is possible to suppress the influence of static electricity or the like generated with the peeling. Moreover, you may peel, infiltrating the liquid which melt | dissolves a peeling layer.
特に、剥離層Ｆ２に酸化タングステンを含む膜を用いる場合、水を含む液体を浸透させながらまたは吹き付けながら第１の被剥離層Ｆ３を剥離すると、第１の被剥離層Ｆ３に加わる剥離に伴う応力を低減することができ好ましい。 In particular, when a film containing tungsten oxide is used for the peeling layer F2, if the first peeled layer F3 is peeled while infiltrating or spraying a liquid containing water, the stress accompanying the peeling applied to the first peeled layer F3 Can be reduced.
《第３のステップ》
第１の接着層３１を第１の残部８０ａに形成し、第１の接着層３１を用いて第１の残部８０ａと第１の支持体４１を貼り合わせる（図１３（Ｄ−１）および図１３（Ｄ−２）参照）。これにより、第１の残部８０ａから、積層体８１を得る。
《Third step》
The first
具体的には、第１の支持体４１と、第１の接着層３１と、第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３に一方の面が接する接合層３０と、接合層３０の他方の面が接する基材Ｓ５と、を備える積層体８１を得る（図１３（Ｅ−１）および図１３（Ｅ−２）参照）。
Specifically, the
なお、様々な方法を、接合層３０を形成する方法に用いることができる。例えば、ディスペンサやスクリーン印刷法等を用いて接合層３０を形成する。接合層３０を接合層３０に用いる材料に応じた方法を用いて硬化する。例えば接合層３０に光硬化型の接着剤を用いる場合は、所定の波長の光を含む光を照射する。
Various methods can be used for forming the
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態６）
本実施の形態では、本発明の一態様の検知装置、入力装置または入出力装置を作製する際に用いることができる積層体の作製方法について、図１４および図１５を参照しながら説明する。
(Embodiment 6)
In this embodiment, a method for manufacturing a stack that can be used for manufacturing the detection device, the input device, or the input / output device of one embodiment of the present invention will be described with reference to FIGS.
図１４および図１５は積層体を作製する工程を説明する模式図である。図１４および図１５の左側に、加工部材および積層体の構成を説明する断面図を示し、対応する上面図を、図１４（Ｃ）、図１５（Ｂ）および図１５（Ｃ）を除いて右側に示す。 FIG. 14 and FIG. 15 are schematic views for explaining a process for producing a laminated body. 14 and 15 are cross-sectional views illustrating the structure of the processed member and the laminate, and the corresponding top views are shown excluding FIGS. 14C, 15B, and 15C. Shown on the right.
＜積層体の作製方法＞
加工部材９０から積層体９２を作製する方法について、図１４乃至図１５を参照しながら説明する。
<Method for producing laminate>
A method for producing the laminate 92 from the processed
加工部材９０は、接合層３０の他方の面が、基材Ｓ５に換えて第２の被剥離層Ｓ３の一方の面に接する点が加工部材８０と異なる。
The processed
具体的には、基材Ｓ５に換えて、第２の基板Ｓ１、第２の基板Ｓ１上の第２の剥離層Ｓ２、第２の剥離層Ｓ２と他方の面が接する第２の被剥離層Ｓ３を有し、第２の被剥離層Ｓ３の一方の面が、接合層３０の他方の面に接する点が、異なる。
Specifically, instead of the base material S5, the second substrate S1, the second peeling layer S2 on the second substrate S1, and the second peeling layer where the second peeling layer S2 is in contact with the other surface. It has S3, and is different in that one surface of the second peelable layer S3 is in contact with the other surface of the
加工部材９０は、第１の基板Ｆ１と、第１の剥離層Ｆ２と、第１の剥離層Ｆ２に一方の面が接する第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３の他方の面に一方の面が接する接合層３０と、接合層３０の他方の面に一方の面が接する第２の被剥離層Ｓ３と、第２の被剥離層Ｓ３の他方の面に一方の面が接する第２の剥離層Ｓ２と、第２の基板Ｓ１と、がこの順に配置される（図１４（Ａ−１）および図１４（Ａ−２）参照）。
The processed
なお、加工部材９０の構成の詳細は、実施の形態７で説明する。
Details of the configuration of the processed
《第１のステップ》
剥離の起点Ｆ３ｓが接合層３０の端部近傍に形成された加工部材９０を準備する（図１４（Ｂ−１）および図１４（Ｂ−２）参照）。
<< First Step >>
A processed
剥離の起点Ｆ３ｓは、第１の被剥離層Ｆ３の一部が第１の基板Ｆ１から分離された構造を有する。 The peeling start point F3s has a structure in which a part of the first layer to be peeled F3 is separated from the first substrate F1.
例えば、第１の基板Ｆ１側から鋭利な先端で第１の被剥離層Ｆ３を刺突する方法またはレーザ等を用いる方法（例えばレーザアブレーション法）等を用いて、第１の被剥離層Ｆ３の一部を剥離層Ｆ２から部分的に剥離することができる。これにより、剥離の起点Ｆ３ｓを形成することができる。 For example, by using a method of piercing the first layer to be peeled F3 with a sharp tip from the first substrate F1 side, a method using a laser or the like (for example, a laser ablation method), etc., the first layer to be peeled F3 A part can be partially peeled from the peeling layer F2. Thereby, the peeling start point F3s can be formed.
《第２のステップ》
加工部材９０の一方の表層９０ｂを剥離する。これにより、加工部材９０から第１の残部９０ａを得る。
<< Second Step >>
One
具体的には、接合層３０の端部近傍に形成された剥離の起点Ｆ３ｓから、第１の基板Ｆ１を第１の剥離層Ｆ２と共に第１の被剥離層Ｆ３から分離する（図１４（Ｃ）参照）。これにより、第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３に一方の面が接する接合層３０と、接合層３０の他方の面に一方の面が接する第２の被剥離層Ｓ３と、第２の被剥離層Ｓ３の他方の面に一方の面が接する第２の剥離層Ｓ２と、第２の基板Ｓ１と、がこの順に配置される第１の残部９０ａを得る。
Specifically, the first substrate F1 is separated from the first peelable layer F3 together with the first peelable layer F2 from the peeling start point F3s formed in the vicinity of the end of the bonding layer 30 (FIG. 14C )reference). Accordingly, the first layer to be peeled F3, the
また、剥離層Ｓ２と被剥離層Ｓ３の界面近傍にイオンを照射して、静電気を取り除きながら剥離してもよい。具体的には、イオナイザーを用いて生成されたイオンを照射してもよい。 Alternatively, the interface between the release layer S2 and the layer to be peeled S3 may be irradiated with ions to release the static electricity while removing the static electricity. Specifically, you may irradiate the ion produced | generated using the ionizer.
また、剥離層Ｓ２から被剥離層を剥離する際に、剥離層Ｓ２と被剥離層Ｓ３の界面に液体を浸透させる。または液体をノズル９９から噴出させて吹き付けてもよい。例えば、浸透させる液体または吹き付ける液体に水、極性溶媒等を用いることができる。
Further, when the layer to be peeled is peeled from the peeling layer S2, the liquid is permeated into the interface between the peeling layer S2 and the layer to be peeled S3. Alternatively, the liquid may be ejected from the
液体を浸透させることにより、剥離に伴い発生する静電気等の影響を抑制することができる。また、剥離層を溶かす液体を浸透しながら剥離してもよい。 By infiltrating the liquid, it is possible to suppress the influence of static electricity or the like generated with the peeling. Moreover, you may peel, infiltrating the liquid which melt | dissolves a peeling layer.
特に、剥離層Ｓ２に酸化タングステンを含む膜を用いる場合、水を含む液体を浸透させながらまたは吹き付けながら第１の被剥離層Ｓ３を剥離すると、第１の被剥離層Ｓ３に加わる剥離に伴う応力を低減することができ好ましい。 In particular, when a film containing tungsten oxide is used for the peeling layer S2, if the first peeled layer S3 is peeled while infiltrating or spraying a liquid containing water, the stress accompanying the peeling applied to the first peeled layer S3 Can be reduced.
《第３のステップ》
第１の残部９０ａに第１の接着層３１を形成し（図１４（Ｄ−１）および図１４（Ｄ−２）参照）、第１の接着層３１を用いて第１の残部９０ａと第１の支持体４１を貼り合わせる。これにより、第１の残部９０ａから、積層体９１を得る。
《Third step》
The first
具体的には、第１の支持体４１と、第１の接着層３１と、第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３に一方の面が接する接合層３０と、接合層３０の他方の面に一方の面が接する第２の被剥離層Ｓ３と、第２の被剥離層Ｓ３の他方の面に一方の面が接する第２の剥離層Ｓ２と、第２の基板Ｓ１と、がこの順に配置された積層体９１を得る（図１４（Ｅ−１）および図１４（Ｅ−２）参照）。
Specifically, the
《第６のステップ》
積層体９１の第１の接着層３１の端部近傍にある第２の被剥離層Ｓ３の一部を、第２の基板Ｓ１から分離して、第２の剥離の起点９１ｓを形成する。
<< Sixth Step >>
A part of the second layer to be peeled S3 in the vicinity of the end of the first
例えば、第１の支持体４１および第１の接着層３１を、第１の支持体４１側から切削し、且つ新たに形成された第１の接着層３１の端部に沿って第２の被剥離層Ｓ３の一部を第２の基板Ｓ１から分離する。
For example, the
具体的には、剥離層Ｓ２上の第２の被剥離層Ｓ３が設けられた領域にある、第１の接着層３１および第１の支持体４１を、鋭利な先端を備える刃物等を用いて切削し、且つ新たに形成された第１の接着層３１の端部に沿って、第２の被剥離層Ｓ３の一部を第２の基板Ｓ１から分離する（図１５（Ａ−１）および図１５（Ａ−２）参照）。
Specifically, the first
このステップにより、新たに形成された第１の支持体４１ｂおよび第１の接着層３１の端部近傍に剥離の起点９１ｓが形成される。
By this step, a
《第７のステップ》
積層体９１から第２の残部９１ａを分離する。これにより、積層体９１から第２の残部９１ａを得る。（図１５（Ｃ）参照）。
<< Seventh Step >>
The second remaining
具体的には、第１の接着層３１の端部近傍に形成された剥離の起点９１ｓから、第２の基板Ｓ１を第２の剥離層Ｓ２と共に第２の被剥離層Ｓ３から分離する。これにより、第１の支持体４１ｂと、第１の接着層３１と、第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３に一方の面が接する接合層３０と、接合層３０の他方の面に一方の面が接する第２の被剥離層Ｓ３と、がこの順に配置される第２の残部９１ａを得る。
Specifically, the second substrate S1 is separated from the second peelable layer S3 together with the second peelable layer S2 from the peeling
また、剥離層Ｓ２と被剥離層Ｓ３の界面近傍にイオンを照射して、静電気を取り除きながら剥離してもよい。具体的には、イオナイザーを用いて生成されたイオンを照射してもよい。 Alternatively, the interface between the release layer S2 and the layer to be peeled S3 may be irradiated with ions to release the static electricity while removing the static electricity. Specifically, you may irradiate the ion produced | generated using the ionizer.
また、剥離層Ｓ２から被剥離層を剥離する際に、剥離層Ｓ２と被剥離層Ｓ３の界面に液体を浸透させる。または液体をノズル９９から噴出させて吹き付けてもよい。例えば、浸透させる液体または吹き付ける液体に水、極性溶媒等を用いることができる。
Further, when the layer to be peeled is peeled from the peeling layer S2, the liquid is permeated into the interface between the peeling layer S2 and the layer to be peeled S3. Alternatively, the liquid may be ejected from the
液体を浸透させることにより、剥離に伴い発生する静電気等の影響を抑制することができる。また、剥離層を溶かす液体を浸透しながら剥離してもよい。 By infiltrating the liquid, it is possible to suppress the influence of static electricity or the like generated with the peeling. Moreover, you may peel, infiltrating the liquid which melt | dissolves a peeling layer.
特に、剥離層Ｓ２に酸化タングステンを含む膜を用いる場合、水を含む液体を浸透させながらまたは吹き付けながら第１の被剥離層Ｓ３を剥離すると、第１の被剥離層Ｓ３に加わる剥離に伴う応力を低減することができ好ましい。 In particular, when a film containing tungsten oxide is used for the peeling layer S2, if the first peeled layer S3 is peeled while infiltrating or spraying a liquid containing water, the stress accompanying the peeling applied to the first peeled layer S3 Can be reduced.
《第９のステップ》
第２の残部９１ａに第２の接着層３２を形成する（図１５（Ｄ−１）および図１５（Ｄ−２）参照）。
<< Ninth Step >>
The second
第２の接着層３２を用いて第２の残部９１ａと第２の支持体４２を貼り合わせる。このステップにより、第２の残部９１ａから、積層体９２を得る（図１５（Ｅ−１）および図１５（Ｅ−２）参照）。
The second remaining
具体的には、第１の支持体４１ｂと、第１の接着層３１と、第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３に一方の面が接する接合層３０と、接合層３０の他方の面に一方の面が接する第２の被剥離層Ｓ３と、第２の接着層３２と、第２の支持体４２と、をこの順に配置される積層体９２は備える。
Specifically, the
＜支持体に開口部を有する積層体の作製方法＞
開口部を支持体に有する積層体の作製方法について、図１６を参照しながら説明する。
<Method for Producing Laminate Having Opening in Support>
A method for manufacturing a stacked body having an opening in a support will be described with reference to FIGS.
図１６は、被剥離層の一部が露出する開口部を支持体に有する積層体の作製方法を説明する図である。図１６の左側に、積層体の構成を説明する断面図を示し、対応する上面図を右側に示す。 FIG. 16 is a diagram illustrating a method for manufacturing a stacked body having an opening through which a part of a layer to be peeled is exposed in a support. A cross-sectional view illustrating the structure of the stacked body is shown on the left side of FIG. 16, and a corresponding top view is shown on the right side.
図１６（Ａ−１）乃至図１６（Ｂ−２）は、第１の支持体４１ｂより小さい第２の支持体４２ｂを用いて開口部を有する積層体９２ｃを作製する方法について説明する図である。
FIGS. 16A-1 to 16B-2 are diagrams illustrating a method for manufacturing a
図１６（Ｃ−１）乃至図１６（Ｄ−２）は、第２の支持体４２に形成された開口部を有する積層体９２ｄを作製する方法について説明する図である。
FIGS. 16C-1 to 16D-2 are diagrams illustrating a method for manufacturing a
《支持体に開口部を有する積層体の作製方法の例１》
上記の第９のステップにおいて、第２の支持体４２に換えて、第１の支持体４１ｂより小さい第２の支持体４２ｂを用いる点が異なる他は、同様のステップを有する積層体の作製方法である。これにより、第２の被剥離層Ｓ３の一部が露出した状態の積層体を作製することができる（図１６（Ａ−１）および図１６（Ａ−２）参照）。
<< Example 1 of Manufacturing Method of Laminate Having Opening on Support >>
In the ninth step, a laminate manufacturing method having the same steps except that a
液状の接着剤を第２の接着層３２に用いることができる。または、流動性が抑制され且つあらかじめ枚葉状に成形された接着剤（シート状の接着剤ともいう）を用いることができる。シート状の接着剤を用いると、第２の支持体４２ｂより外側にはみ出す接着層３２の量を少なくすることができる。また、接着層３２の厚さを容易に均一にすることができる。
A liquid adhesive can be used for the second
また、第２の被剥離層Ｓ３の露出した部分を切除して、第１の被剥離層Ｆ３が露出する状態にしてもよい（図１６（Ｂ−１）および図１６（Ｂ−２）参照）。 Alternatively, the exposed portion of the second layer to be peeled S3 may be cut off so that the first layer to be peeled F3 is exposed (see FIGS. 16B-1 and 16B-2). ).
具体的には、鋭利な先端を有する刃物等を用いて、露出した第２の被剥離層Ｓ３に傷を形成する。次いで、例えば、傷の近傍に応力が集中するように粘着性を有するテープ等を露出した第２の被剥離層Ｓ３の一部に貼付し、貼付されたテープ等と共に第２の被剥離層Ｓ３の一部を剥離して、その一部を選択的に切除することができる。 Specifically, scratches are formed on the exposed second layer to be peeled S3 using a blade or the like having a sharp tip. Next, for example, an adhesive tape or the like is applied to a part of the exposed second peelable layer S3 so that stress is concentrated in the vicinity of the scratch, and the second peelable layer S3 is attached together with the applied tape or the like. A part of the film can be peeled off, and the part can be selectively excised.
また、接合層３０の第１の被剥離層Ｆ３に接着する力を抑制することができる層を、第１の被剥離層Ｆ３の一部に選択的に形成してもよい。例えば、接合層３０と接着しにくい材料を選択的に形成してもよい。具体的には、有機材料を島状に蒸着してもよい。これにより、接合層３０の一部を選択的に第２の被剥離層Ｓ３と共に容易に除去することができる。その結果、第１の被剥離層Ｆ３を露出した状態にすることができる。
Further, a layer capable of suppressing the adhesion force of the
なお、例えば、第１の被剥離層Ｆ３が機能層と、機能層に電気的に接続された導電層Ｆ３ｂと、を含む場合、導電層Ｆ３ｂを第２の積層体９２ｃの開口部に露出させることができる。これにより、例えば開口部に露出された導電層Ｆ３ｂを、信号が供給される端子に用いることができる。
For example, when the first layer to be peeled F3 includes a functional layer and a conductive layer F3b electrically connected to the functional layer, the conductive layer F3b is exposed to the opening of the second
その結果、開口部に一部が露出した導電層Ｆ３ｂは、機能層が供給する信号を取り出すことができる端子に用いることができる。または、機能層が供給される信号を外部の装置が供給することができる端子に用いることができる。 As a result, the conductive layer F3b partially exposed in the opening can be used as a terminal from which a signal supplied from the functional layer can be extracted. Alternatively, a signal to which a functional layer is supplied can be used for a terminal to which an external device can supply.
《支持体に開口部を有する積層体の作製方法の例２》
第２の支持体４２に設ける開口部と重なるように設けられた開口部を有するマスク４８を、積層体９２に形成する。次いで、マスク４８の開口部に溶剤４９を滴下する。これにより、溶剤４９を用いてマスク４８の開口部に露出した第２の支持体４２を膨潤または溶解することができる（図１６（Ｃ−１）および図１６（Ｃ−２）参照）。
<< Example 2 of Manufacturing Method of Laminate Having Opening on Support >>
A
余剰の溶剤４９を除去した後に、マスク４８の開口部に露出した第２の支持体４２を擦る等をして、応力を加える。これにより、マスク４８の開口部に重なる部分の第２の支持体４２等を除去することができる。
After the excess solvent 49 is removed, stress is applied by rubbing the
また、接合層３０を膨潤または溶解する溶剤を用いれば、第１の被剥離層Ｆ３を露出した状態にすることができる（図１６（Ｄ−１）および図１６（Ｄ−２）参照）。
In addition, if a solvent that swells or dissolves the
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態７）
本実施の形態では、本発明の一態様の検知装置、入力装置または入出力装置に加工することができる加工部材の構成について、図１７を参照しながら説明する。
(Embodiment 7)
In this embodiment, a structure of a processing member that can be processed into the detection device, the input device, or the input / output device of one embodiment of the present invention will be described with reference to FIGS.
図１７は積層体に加工することができる加工部材の構成を説明する模式図である。 FIG. 17 is a schematic diagram illustrating the configuration of a processed member that can be processed into a laminate.
図１７（Ａ−１）は、積層体に加工することができる加工部材８０の構成を説明する断面図であり、図１７（Ａ−２）は、対応する上面図である。
FIG. 17A-1 is a cross-sectional view illustrating a configuration of a processed
図１７（Ｂ−１）は、積層体に加工することができる加工部材９０の構成を説明する断面図であり、図１７（Ｂ−２）は、対応する上面図である。
FIG. 17B-1 is a cross-sectional view illustrating a configuration of a processed
＜１．加工部材の構成例＞
加工部材８０は、第１の基板Ｆ１と、第１の基板Ｆ１上の第１の剥離層Ｆ２と、第１の剥離層Ｆ２に一方の面が接する第１の被剥離層Ｆ３と、第１の被剥離層Ｆ３の他方の面に一方の面が接する接合層３０と、接合層３０の他方の面が接する基材Ｓ５と、を有する図１７（Ａ−１）および図１７（Ａ−２）。
<1. Example of processing member configuration>
The processing
なお、剥離の起点Ｆ３ｓが、接合層３０の端部近傍に設けられていてもよい。
The separation starting point F3s may be provided in the vicinity of the end of the
《第１の基板》
第１の基板Ｆ１は、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備えるものであれば、特に限定されない。
<< First substrate >>
The first substrate F1 is not particularly limited as long as it has heat resistance enough to withstand the manufacturing process and a thickness and size applicable to the manufacturing apparatus.
有機材料、無機材料または有機材料と無機材料等の複合材料等を第１の基板Ｆ１に用いることができる。 An organic material, an inorganic material, a composite material of an organic material and an inorganic material, or the like can be used for the first substrate F1.
例えば、ガラス、セラミックス、金属等の無機材料を第１の基板Ｆ１に用いることができる。 For example, an inorganic material such as glass, ceramics, or metal can be used for the first substrate F1.
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス等を、第１の基板Ｆ１に用いることができる。 Specifically, alkali-free glass, soda-lime glass, potash glass, crystal glass, or the like can be used for the first substrate F1.
具体的には、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を、第１の基板Ｆ１に用いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、第１の基板Ｆ１に用いることができる。 Specifically, a metal oxide film, a metal nitride film, a metal oxynitride film, or the like can be used for the first substrate F1. For example, silicon oxide, silicon nitride, silicon oxynitride, an alumina film, or the like can be used for the first substrate F1.
具体的には、ＳＵＳまたはアルミニウム等を、第１の基板Ｆ１に用いることができる。 Specifically, SUS, aluminum, or the like can be used for the first substrate F1.
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を第１の基板Ｆ１に用いることができる。 For example, an organic material such as a resin, a resin film, or plastic can be used for the first substrate F1.
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルムまたは樹脂板を、第１の基板Ｆ１に用いることができる。 Specifically, a resin film or a resin plate such as polyester, polyolefin, polyamide, polyimide, polycarbonate, or acrylic resin can be used for the first substrate F1.
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を第１の基板Ｆ１に用いることができる。 For example, a composite material in which a film such as a metal plate, a thin glass plate, or an inorganic material is bonded to a resin film or the like can be used for the first substrate F1.
例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、第１の基板Ｆ１に用いることができる。 For example, a composite material in which a fibrous or particulate metal, glass, inorganic material, or the like is dispersed in a resin film can be used for the first substrate F1.
例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、第１の基板Ｆ１に用いることができる。 For example, a composite material in which a fibrous or particulate resin, an organic material, or the like is dispersed in an inorganic material can be used for the first substrate F1.
また、単層の材料または複数の層が積層された積層材料を、第１の基板Ｆ１に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁層等が積層された積層材料を、第１の基板Ｆ１に用いることができる。 In addition, a single layer material or a stacked material in which a plurality of layers are stacked can be used for the first substrate F1. For example, a stacked material in which a base material and an insulating layer that prevents diffusion of impurities contained in the base material are stacked can be used for the first substrate F1.
具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等から選ばれた一または複数の膜が積層された積層材料を、第１の基板Ｆ１に適用できる。 Specifically, a laminated material in which one or a plurality of films selected from glass, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like that prevents diffusion of impurities contained in the glass is laminated, is used as the first substrate. Applicable to F1.
または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された積層材料を、第１の基板Ｆ１に適用できる。 Alternatively, a stacked material in which a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like that prevents resin and diffusion of impurities that permeate the resin is stacked can be applied to the first substrate F1.
《第１の剥離層》
第１の剥離層Ｆ２は、第１の基板Ｆ１と第１の被剥離層Ｆ３の間に設けられる。第１の剥離層Ｆ２は、第１の基板Ｆ１から第１の被剥離層Ｆ３を分離できる境界がその近傍に形成される層である。また、第１の剥離層Ｆ２は、その上に被剥離層が形成され、第１の被剥離層Ｆ３の製造工程に耐えられる程度の耐熱性を備えるものであれば、特に限定されない。
<< First Release Layer >>
The first peeling layer F2 is provided between the first substrate F1 and the first peeled layer F3. The first peeling layer F2 is a layer in which a boundary capable of separating the first peeling layer F3 from the first substrate F1 is formed in the vicinity thereof. The first release layer F2 is not particularly limited as long as the release layer is formed on the first release layer F2 and has heat resistance enough to withstand the manufacturing process of the first release layer F3.
例えば無機材料または有機樹脂等を第１の剥離層Ｆ２に用いることができる。 For example, an inorganic material, an organic resin, or the like can be used for the first peeling layer F2.
具体的には、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素を含む金属、該元素を含む合金または該元素を含む化合物等の無機材料を第１の剥離層Ｆ２に用いることができる。 Specifically, a metal containing an element selected from tungsten, molybdenum, titanium, tantalum, niobium, nickel, cobalt, zirconium, zinc, ruthenium, rhodium, palladium, osmium, iridium, silicon, an alloy containing the element, or the An inorganic material such as a compound containing an element can be used for the first release layer F2.
具体的には、ポリイミド、ポリエステル、ポリオレフィン、ポリアミド、ポリカーボネート若しくはアクリル樹脂等の有機材料を用いることができる。 Specifically, an organic material such as polyimide, polyester, polyolefin, polyamide, polycarbonate, or acrylic resin can be used.
例えば、単層の材料または複数の層が積層された材料を第１の剥離層Ｆ２に用いることができる。 For example, a single layer material or a material in which a plurality of layers are stacked can be used for the first peeling layer F2.
具体的には、タングステンを含む層とタングステンの酸化物を含む層が積層された材料を第１の剥離層Ｆ２に用いることができる。 Specifically, a material in which a layer containing tungsten and a layer containing an oxide of tungsten are stacked can be used for the first separation layer F2.
なお、タングステンの酸化物を含む層は、タングステンを含む層に他の層を積層する方法を用いて形成することができる。具体的には、タングステンの酸化物を含む層を、タングステンを含む層に酸化シリコンまたは酸化窒化シリコン等を積層する方法により形成してもよい。 Note that the layer containing an oxide of tungsten can be formed by a method in which another layer is stacked on the layer containing tungsten. Specifically, a layer containing an oxide of tungsten may be formed by a method of stacking silicon oxide, silicon oxynitride, or the like on a layer containing tungsten.
また、タングステンの酸化物を含む層を、タングステンを含む層の表面を熱酸化処理、酸素プラズマ処理、亜酸化窒素（Ｎ２Ｏ）プラズマ処理または酸化力の強い溶液（例えば、オゾン水等）を用いる処理等により形成してもよい。 In addition, a layer containing tungsten oxide, a surface of the layer containing tungsten is subjected to thermal oxidation treatment, oxygen plasma treatment, nitrous oxide (N 2 O) plasma treatment, or a solution having strong oxidizing power (eg, ozone water). You may form by the process etc. to be used.
具体的には、ポリイミドを含む層を第１の剥離層Ｆ２に用いることができる。ポリイミドを含む層は、第１の被剥離層Ｆ３を形成する際に要する様々な製造工程に耐えられる程度の耐熱性を備える。 Specifically, a layer containing polyimide can be used for the first peeling layer F2. The layer containing polyimide has heat resistance enough to withstand various manufacturing processes required when forming the first layer to be peeled F3.
例えば、ポリイミドを含む層は、２００℃以上、好ましくは２５０℃以上、より好ましくは３００℃以上、より好ましくは３５０℃以上の耐熱性を備える。 For example, the layer containing polyimide has heat resistance of 200 ° C. or higher, preferably 250 ° C. or higher, more preferably 300 ° C. or higher, more preferably 350 ° C. or higher.
第１の基板Ｆ１に形成されたモノマーを含む膜を加熱し、縮合したポリイミドを含む膜を用いることができる。 A film containing polyimide condensed by heating the film containing the monomer formed on the first substrate F1 can be used.
《第１の被剥離層》
第１の被剥離層Ｆ３は、第１の基板Ｆ１から分離することができ、製造工程に耐えられる程度の耐熱性を備えるものであれば、特に限定されない。
<< first peeled layer >>
The first peelable layer F3 is not particularly limited as long as it can be separated from the first substrate F1 and has heat resistance enough to withstand the manufacturing process.
第１の被剥離層Ｆ３を第１の基板から分離することができる境界は、第１の被剥離層Ｆ３と第１の剥離層Ｆ２の間に形成されてもよく、第１の剥離層Ｆ２と第１の基板Ｆ１の間に形成されてもよい。 The boundary where the first peelable layer F3 can be separated from the first substrate may be formed between the first peelable layer F3 and the first peelable layer F2, and the first peelable layer F2 And the first substrate F1.
第１の被剥離層Ｆ３と第１の剥離層Ｆ２の間に境界が形成される場合は、第１の剥離層Ｆ２は積層体に含まれず、第１の剥離層Ｆ２と第１の基板Ｆ１の間に境界が形成される場合は、第１の剥離層Ｆ２は積層体に含まれる。 In the case where a boundary is formed between the first peelable layer F3 and the first peelable layer F2, the first peelable layer F2 is not included in the stacked body, and the first peelable layer F2 and the first substrate F1. In the case where a boundary is formed between the first release layers F2, the first release layer F2 is included in the laminate.
無機材料、有機材料または単層の材料または複数の層が積層された積層材料等を第１の被剥離層Ｆ３に用いることができる。 An inorganic material, an organic material, a single layer material, a stacked material in which a plurality of layers are stacked, or the like can be used for the first layer F3.
例えば、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等の無機材料を、第１の被剥離層Ｆ３に用いることができる。 For example, an inorganic material such as a metal oxide film, a metal nitride film, or a metal oxynitride film can be used for the first peel-off layer F3.
具体的には、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を、第１の被剥離層Ｆ３に用いることができる。 Specifically, silicon oxide, silicon nitride, silicon oxynitride, an alumina film, or the like can be used for the first peel-off layer F3.
例えば、樹脂、樹脂フィルムまたはプラスチック等を、第１の被剥離層Ｆ３に用いることができる。 For example, a resin, a resin film, a plastic, or the like can be used for the first layer to be peeled F3.
具体的には、ポリイミド膜等を、第１の被剥離層Ｆ３に用いることができる。 Specifically, a polyimide film or the like can be used for the first layer to be peeled F3.
例えば、第１の剥離層Ｆ２と重なる機能層と、第１の剥離層Ｆ２と機能層の間に当該機能層の機能を損なう不純物の意図しない拡散を防ぐことができる絶縁層と、が積層された構造を有する材料を用いることができる。 For example, a functional layer that overlaps with the first release layer F2 and an insulating layer that can prevent unintended diffusion of impurities that impair the function of the functional layer are stacked between the first release layer F2 and the functional layer. A material having a different structure can be used.
具体的には、厚さ０．７ｍｍのガラス板を第１の基板Ｆ１に用い、第１の基板Ｆ１側から順に厚さ２００ｎｍの酸化窒化珪素膜および３０ｎｍのタングステン膜が積層された積層材料を第１の剥離層Ｆ２に用いる。そして、第１の剥離層Ｆ２側から順に厚さ６００ｎｍの酸化窒化珪素膜および厚さ２００ｎｍの窒化珪素が積層された積層材料を含む膜を第１の被剥離層Ｆ３に用いることができる。なお、酸化窒化珪素膜は、酸素の組成が窒素の組成より多く、窒化酸化珪素膜は窒素の組成が酸素の組成より多い。 Specifically, a laminated material in which a glass plate having a thickness of 0.7 mm is used for the first substrate F1 and a silicon oxynitride film having a thickness of 200 nm and a tungsten film having a thickness of 30 nm are sequentially stacked from the first substrate F1 side. Used for the first release layer F2. A film including a stacked material in which a silicon oxynitride film having a thickness of 600 nm and a silicon nitride having a thickness of 200 nm are stacked in this order from the first peeling layer F2 side can be used for the first peeling layer F3. Note that the silicon oxynitride film has a higher oxygen composition than the nitrogen composition, and the silicon nitride oxide film has a higher nitrogen composition than the oxygen composition.
具体的には、上記の第１の被剥離層Ｆ３に換えて、第１の剥離層Ｆ２側から順に厚さ６００ｎｍの酸化窒化珪素膜、厚さ２００ｎｍの窒化珪素、厚さ２００ｎｍの酸化窒化珪素膜、厚さ１４０ｎｍの窒化酸化珪素膜および厚さ１００ｎｍの酸化窒化珪素膜を積層された積層材料を含む膜を被剥離層に用いることができる。 Specifically, instead of the first layer to be peeled F3, a silicon oxynitride film with a thickness of 600 nm, a silicon nitride with a thickness of 200 nm, and a silicon oxynitride with a thickness of 200 nm are sequentially formed from the first peeling layer F2 side. A film including a stacked material in which a film, a silicon nitride oxide film with a thickness of 140 nm and a silicon oxynitride film with a thickness of 100 nm are stacked can be used as the layer to be peeled.
具体的には、第１の剥離層Ｆ２側から順に、ポリイミド膜と、酸化シリコンまたは窒化シリコン等を含む層と、機能層と、が順に積層された積層材料を用いることができる。 Specifically, a stacked material in which a polyimide film, a layer containing silicon oxide, silicon nitride, or the like, and a functional layer are sequentially stacked from the first release layer F2 side can be used.
《機能層》
機能層は第１の被剥離層Ｆ３に含まれる。
<Functional layer>
The functional layer is included in the first layer to be peeled F3.
例えば、機能回路、機能素子、光学素子または機能膜等もしくはこれらから選ばれた複数を含む層を、機能層に用いることができる。 For example, a functional circuit, a functional element, an optical element, a functional film, or the like, or a layer including a plurality selected from these can be used for the functional layer.
具体的には、表示装置に用いることができる表示素子、表示素子を駆動する画素回路、画素回路を駆動する駆動回路、カラーフィルタまたは防湿膜等もしくはこれらから選ばれた複数を含む層を挙げることができる。 Specifically, a display element that can be used in a display device, a pixel circuit that drives the display element, a drive circuit that drives the pixel circuit, a color filter, a moisture-proof film, or a layer including a plurality selected from these Can do.
《接合層》
接合層３０は、第１の被剥離層Ｆ３と基材Ｓ５を接合するものであれば、特に限定されない。
<< bonding layer >>
The joining
無機材料、有機材料または無機材料と有機材料の複合材料等を接合層３０に用いることができる。
An inorganic material, an organic material, a composite material of an inorganic material and an organic material, or the like can be used for the
例えば、融点が４００℃以下好ましくは３００℃以下のガラス層または接着剤等を用いることができる。 For example, a glass layer or an adhesive having a melting point of 400 ° C. or lower, preferably 300 ° C. or lower can be used.
例えば、光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を接合層３０に用いることができる。
For example, an organic material such as a photocurable adhesive, a reactive curable adhesive, a thermosetting adhesive, and / or an anaerobic adhesive can be used for the
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を用いることができる。 Specifically, an adhesive including epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like. Can be used.
《基材》
基材Ｓ５は、製造工程に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備えるものであれば、特に限定されない。
"Base material"
Base material S5 will not be specifically limited if it is provided with the heat resistance of the grade which can endure a manufacturing process, and the thickness and magnitude | size applicable to a manufacturing apparatus.
基材Ｓ５に用いることができる材料は、例えば、第１の基板Ｆ１と同様のものを用いることができる。 As a material that can be used for the base material S5, for example, the same material as that of the first substrate F1 can be used.
《剥離の起点》
加工部材８０は剥離の起点Ｆ３ｓを接合層３０の端部近傍に有していてもよい。
《Starting point of peeling》
The processed
剥離の起点Ｆ３ｓは、第１の被剥離層Ｆ３の一部が第１の基板Ｆ１から分離された構造を有する。 The peeling start point F3s has a structure in which a part of the first layer to be peeled F3 is separated from the first substrate F1.
第１の基板Ｆ１側から鋭利な先端で第１の被剥離層Ｆ３を刺突する方法またはレーザ等を用いる方法（例えばレーザアブレーション法）等を用いて、第１の被剥離層Ｆ３の一部を剥離層Ｆ２から部分的に剥離することができる。これにより、剥離の起点Ｆ３ｓを形成することができる。 A part of the first layer to be peeled F3 using a method of piercing the first layer to be peeled F3 with a sharp tip from the first substrate F1 side or a method using a laser or the like (for example, laser ablation method). Can be partially peeled from the release layer F2. Thereby, the peeling start point F3s can be formed.
＜２．加工部材の構成例２＞
積層体にすることができる、上記とは異なる加工部材の構成について、図１７（Ｂ−１）および図１７（Ｂ−２）を参照しながら説明する。
<2. Configuration Example 2 of Processing Member>
A structure of a processed member different from the above that can be formed into a stacked body will be described with reference to FIGS. 17B-1 and 17B-2.
加工部材９０は、接合層３０の他方の面が、基材Ｓ５に換えて第２の被剥離層Ｓ３の一方の面に接する点が加工部材８０と異なる。
The processed
具体的には、加工部材９０は、第１の剥離層Ｆ２および第１の剥離層Ｆ２に一方の面が接する第１の被剥離層Ｆ３が形成された第１の基板Ｆ１と、第２の剥離層Ｓ２および第２の剥離層Ｓ２に他方の面が接する第２の被剥離層Ｓ３が形成された第２の基板Ｓ１と、第１の被剥離層Ｆ３の他方の面に一方の面を接し且つ第２の被剥離層Ｓ３の一方の面と他方の面が接する接合層３０と、を有する。（図１７（Ｂ−１）および図１７（Ｂ−２）参照）。
Specifically, the processed
《第２の基板》
第２の基板Ｓ１は、第１の基板Ｆ１と同様のものを用いることができる。なお、第２の基板Ｓ１を第１の基板Ｆ１と同一の構成とする必要はない。
<< second substrate >>
The second substrate S1 can be the same as the first substrate F1. Note that the second substrate S1 need not have the same configuration as the first substrate F1.
《第２の剥離層》
第２の剥離層Ｓ２は、第１の剥離層Ｆ２と同様の構成を用いることができる。また、第２の剥離層Ｓ２は、第１の剥離層Ｆ２と異なる構成を用いることもできる。
<< second release layer >>
The second release layer S2 can have a configuration similar to that of the first release layer F2. Further, the second release layer S2 can have a different structure from the first release layer F2.
《第２の被剥離層》
第２の被剥離層Ｓ３は、第１の被剥離層Ｆ３と同様の構成を用いることができる。また、第２の被剥離層Ｓ３は、第１の被剥離層Ｆ３と異なる構成を用いることもできる。
<< Second peelable layer >>
The second layer to be peeled S3 can have a structure similar to that of the first layer to be peeled F3. Further, the second layer to be peeled S3 may have a different structure from the first layer to be peeled F3.
具体的には、第１の被剥離層Ｆ３が機能回路を備え、第２の被剥離層Ｓ３が当該機能回路への不純物の拡散を防ぐ機能層を備える構成としてもよい。 Specifically, the first peel-off layer F3 may include a functional circuit, and the second peel-off layer S3 may include a functional layer that prevents diffusion of impurities into the functional circuit.
具体的には、第１の被剥離層Ｆ３が第２の被剥離層に向けて光を射出する発光素子、当該発光素子を駆動する画素回路、当該画素回路を駆動する駆動回路を備え、発光素子が射出する光の一部を透過するカラーフィルタおよび発光素子への意図しない不純物の拡散を防ぐ防湿膜を第２の被剥離層Ｓ３が備える構成としてもよい。なお、このような構成を有する加工部材は、可撓性を有する表示装置として用いることができる積層体にすることができる。 Specifically, the first peelable layer F3 includes a light emitting element that emits light toward the second peelable layer, a pixel circuit that drives the light emitting element, and a drive circuit that drives the pixel circuit. The second peelable layer S3 may include a color filter that transmits part of light emitted from the element and a moisture-proof film that prevents unintentional diffusion of impurities into the light-emitting element. Note that the processed member having such a structure can be a stacked body that can be used as a flexible display device.
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態８）
本実施の形態では、本発明の一態様の入出力装置を用いて構成することができる情報処理装置の構成について、図１８を参照しながら説明する。
(Embodiment 8)
In this embodiment, a structure of an information processing device that can be formed using the input / output device of one embodiment of the present invention is described with reference to FIGS.
図１８は本発明の一態様の情報処理装置を説明する図である。 FIG. 18 illustrates an information processing device of one embodiment of the present invention.
図１８（Ａ）は本発明の一態様の情報処理装置Ｋ１００の入出力装置Ｋ２０が展開された状態を説明する投影図であり、図１８（Ｂ）は図１８（Ａ）の切断線Ｘ１−Ｘ２における情報処理装置Ｋ１００の断面図である。図１８（Ｃ）は入出力装置Ｋ２０が折り畳まれた状態を説明する投影図である。 18A is a projection view illustrating a state where the input / output device K20 of the information processing device K100 according to one embodiment of the present invention is expanded, and FIG. 18B is a cut line X1- in FIG. 18A. It is sectional drawing of information processing apparatus K100 in X2. FIG. 18C is a projection view illustrating a state in which the input / output device K20 is folded.
＜情報処理装置の構成例＞
本実施の形態で説明する情報処理装置Ｋ１００は、入出力装置Ｋ２０と、演算装置Ｋ１０と、筐体Ｋ０１（１）乃至筐体Ｋ０１（３）を有する（図１８参照）。
<Configuration example of information processing apparatus>
An information processing device K100 described in this embodiment includes an input / output device K20, an arithmetic device K10, and housings K01 (1) to K01 (3) (see FIG. 18).
《入出力装置》
入出力装置Ｋ２０は、表示部Ｋ３０および入力装置Ｋ４０を備える。入出力装置Ｋ２０は、画像情報Ｖを供給され且つ検知情報Ｓを供給する。
<Input / output device>
The input / output device K20 includes a display unit K30 and an input device K40. The input / output device K20 is supplied with the image information V and supplies the detection information S.
表示部Ｋ３０は画像情報Ｖを供給され、入力装置Ｋ４０は検知情報Ｓを供給する（図１８（Ｂ）参照）。 The display unit K30 is supplied with the image information V, and the input device K40 supplies the detection information S (see FIG. 18B).
入力装置Ｋ４０と表示部Ｋ３０が一体に重ねられた入出力装置Ｋ２０は、表示部Ｋ３０であるとともに、入力装置Ｋ４０でもある。 The input / output device K20 in which the input device K40 and the display unit K30 are integrally stacked is the display unit K30 and the input device K40.
なお、入力装置Ｋ４０にタッチセンサを用い、表示部Ｋ３０に表示パネルを用いた入出力装置Ｋ２０は、タッチパネルである。 The input / output device K20 using a touch sensor for the input device K40 and a display panel for the display unit K30 is a touch panel.
《表示部》
表示部Ｋ３０は、第１の領域Ｋ３１（１１）、第１の屈曲できる領域Ｋ３１（２１）、第２の領域Ｋ３１（１２）、第２の屈曲できる領域Ｋ３１（２２）および第３の領域Ｋ３１（１３）がこの順で縞状に配置された領域Ｋ３１を有する（図１８（Ａ）参照）。
<Display section>
The display unit K30 includes a first region K31 (11), a first bendable region K31 (21), a second region K31 (12), a second bendable region K31 (22), and a third region K31. (13) has a region K31 arranged in a striped pattern in this order (see FIG. 18A).
表示部Ｋ３０は、第１の屈曲できる領域Ｋ３１（２１）に形成される第１の畳み目および第２の屈曲できる領域Ｋ３１（２２）に形成される第２の畳み目で折り畳まれた状態および展開された状態にすることができる（図１８（Ａ）および図１８（Ｃ）参照）。 The display unit K30 is folded at the first fold formed in the first bendable region K31 (21) and the second fold formed in the second bendable region K31 (22), and An expanded state can be obtained (see FIGS. 18A and 18C).
《演算装置》
演算装置Ｋ１０は、演算部および演算部に実行させるプログラムを記憶する記憶部を備える。また、画像情報Ｖを供給し且つ検知情報Ｓを供給される。
《Calculation device》
The calculation device K10 includes a calculation unit and a storage unit that stores a program to be executed by the calculation unit. In addition, image information V and detection information S are supplied.
《筐体》
筐体は、筐体Ｋ０１（１）、ヒンジＫ０２（１）、筐体Ｋ０１（２）、ヒンジＫ０２（２）および筐体Ｋ０１（３）を含み、この順に配置される。
<Case>
The housing includes a housing K01 (1), a hinge K02 (1), a housing K01 (2), a hinge K02 (2), and a housing K01 (3), which are arranged in this order.
筐体Ｋ０１（３）は、演算装置Ｋ１０を収納する。また、筐体Ｋ０１（１）乃至筐体Ｋ０１（３）は、入出力装置Ｋ２０を保持し、入出力装置Ｋ２０を折り畳まれた状態または展開された状態にすることができる（図１８（Ｂ）参照）。 The housing K01 (3) houses the arithmetic device K10. The housings K01 (1) to K01 (3) can hold the input / output device K20 so that the input / output device K20 is folded or unfolded (FIG. 18B). reference).
本実施の形態では、３つの筐体が２つのヒンジを用いて接続される構成を備える情報処理装置を例示する。この構成を備える情報処理装置は、入出力装置Ｋ２０を２か所で折って折り畳むことができる。 In the present embodiment, an information processing apparatus having a configuration in which three housings are connected using two hinges is illustrated. An information processing apparatus having this configuration can fold the input / output device K20 at two locations.
なお、ｎ（ｎは２以上の自然数）個の筐体を（ｎ−１）個のヒンジを用いて接続してもよい。この構成を備える情報処理装置は、入出力装置Ｋ２０を（ｎ−１）箇所で折って折り畳むことができる。 Note that n (n is a natural number of 2 or more) casings may be connected using (n−1) hinges. An information processing apparatus having this configuration can fold the input / output device K20 at (n-1) locations.
筐体Ｋ０１（１）は、第１の領域Ｋ３１（１１）と重なり、釦Ｋ４５（１）を備える。 The housing K01 (1) overlaps with the first region K31 (11) and includes a button K45 (1).
筐体Ｋ０１（２）は、第２の領域Ｋ３１（１２）と重なる。 The housing K01 (2) overlaps with the second region K31 (12).
筐体Ｋ０１（３）は、第３の領域Ｋ３１（１３）と重なり、演算装置Ｋ１０、アンテナＫ１０ＡおよびバッテリーＫ１０Ｂを収納する。 The housing K01 (3) overlaps with the third region K31 (13) and houses the arithmetic device K10, the antenna K10A, and the battery K10B.
ヒンジＫ０２（１）は、第１の屈曲できる領域Ｋ３１（２１）と重なり、筐体Ｋ０１（１）を筐体Ｋ０１（２）に対して回動可能に接続する。 The hinge K02 (1) overlaps the first bendable region K31 (21) and connects the housing K01 (1) to the housing K01 (2) so as to be rotatable.
ヒンジＫ０２（２）は、第２の屈曲できる領域Ｋ３１（２２）と重なり、筐体Ｋ０１（２）を筐体Ｋ０１（３）に対して回動可能に接続する。 The hinge K02 (2) overlaps the second bendable region K31 (22), and connects the housing K01 (2) to the housing K01 (3) so as to be rotatable.
アンテナＫ１０Ａは、演算装置Ｋ１０と電気的に接続され、信号を供給または供給される。 The antenna K10A is electrically connected to the arithmetic device K10 and is supplied with or supplied with a signal.
また、アンテナＫ１０Ａは、外部装置から無線で電力を供給され、電力をバッテリーＫ１０Ｂに供給する。 The antenna K10A is wirelessly supplied with power from an external device, and supplies power to the battery K10B.
バッテリーＫ１０Ｂは、演算装置Ｋ１０と電気的に接続され、電力を供給または供給する。 The battery K10B is electrically connected to the arithmetic device K10 and supplies or supplies power.
《折り畳みセンサ》
折り畳みセンサＫ４１は、筐体が折り畳まれた状態かまたは展開された状態かを検知し、筐体の状態を示す情報を供給する。
<Folding sensor>
The folding sensor K41 detects whether the casing is folded or unfolded, and supplies information indicating the state of the casing.
演算装置Ｋ１０は、筐体の状態を示す情報を供給される。 The arithmetic device K10 is supplied with information indicating the state of the housing.
筐体Ｋ０１の状態を示す情報が折り畳まれた状態を示す情報である場合、演算装置Ｋ１０は第１の領域Ｋ３１（１１）に第１の画像を含む画像情報Ｖを供給する（図１８（Ｃ）参照）。 When the information indicating the state of the housing K01 is information indicating the folded state, the arithmetic device K10 supplies the image information V including the first image to the first region K31 (11) (FIG. 18C )reference).
また、筐体Ｋ０１の状態を示す情報が展開された状態を示す情報である場合、演算装置Ｋ１０は表示部Ｋ３０の領域Ｋ３１に画像情報Ｖを供給する（図１８（Ａ））。 When the information indicating the state of the housing K01 is information indicating the expanded state, the arithmetic device K10 supplies the image information V to the region K31 of the display unit K30 (FIG. 18A).
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態９）
本実施の形態では、本発明の一態様の入出力装置を入出力部に用いた情報処理装置の構成について、図１９を参照しながら説明する。
(Embodiment 9)
In this embodiment, a structure of an information processing device using the input / output device of one embodiment of the present invention for the input / output portion will be described with reference to FIG.
図１９は本発明の一態様の情報処理装置を説明する図である。 FIG. 19 illustrates an information processing device of one embodiment of the present invention.
図１９（Ａ−１）乃至図１９（Ａ−３）は、本発明の一態様の情報処理装置の投影図である。 19A-1 to 19A-3 are projection views of an information processing device of one embodiment of the present invention.
図１９（Ｂ−１）および図１９（Ｂ−２）は、本発明の一態様の情報処理装置の投影図である。 19B-1 and 19B-2 are projection views of an information processing device of one embodiment of the present invention.
図１９（Ｃ−１）および図１９（Ｃ−２）は、本発明の一態様の情報処理装置の上面図および底面図ある。 19C-1 and 19C-2 are a top view and a bottom view of an information processing device of one embodiment of the present invention.
《情報処理装置Ａ》
情報処理装置３０００Ａは、入出力部３１２０および入出力部３１２０を支持する筐体３１０１を有する（図１９（Ａ−１）乃至図１９（Ａ−３）参照）。
<< Information processing apparatus A >>
The
また、情報処理装置３０００Ａは、演算部および演算部に実行させるプログラムを記憶する記憶部、演算部を駆動する電力を供給するバッテリーなどの電源を備える。
The
なお、筐体３１０１は、演算部、記憶部またはバッテリーなどを収納する。
Note that the
情報処理装置３０００Ａは、側面または／および上面に表示情報を表示することができる。
The
情報処理装置３０００Ａの使用者は、側面または／および上面に接する指を用いて操作命令を供給することができる。
A user of the
《情報処理装置Ｂ》
情報処理装置３０００Ｂは、入出力部３１２０および入出力部３１２０ｂを有する（図１９（Ｂ−１）および図１９（Ｂ−２）参照）。
<< Information processing apparatus B >>
The information processing device 3000B includes an input /
また、情報処理装置３０００Ｂは入出力部３１２０を支持する筐体３１０１および可撓性を有するベルト状の筐体３１０１ｂを有する。
The information processing apparatus 3000B includes a
また、情報処理装置３０００Ｂは入出力部３１２０ｂを支持する筐体３１０１を有する。
The information processing apparatus 3000B includes a
また、情報処理装置３０００Ｂは、演算部および演算部に実行させるプログラムを記憶する記憶部、演算部を駆動する電力を供給するバッテリーなどの電源を備える。 The information processing device 3000B includes a power source such as a calculation unit and a storage unit that stores a program to be executed by the calculation unit, and a battery that supplies power for driving the calculation unit.
なお、筐体３１０１は、演算部、記憶部またはバッテリーなどを収納する。
Note that the
情報処理装置３０００Ｂは、可撓性を有するベルト状の筐体３１０１ｂに支持される入出力部３１２０に表示情報を表示することができる。
The information processing device 3000B can display display information on the input /
情報処理装置３０００Ｂの使用者は、入出力部３１２０に接する指を用いて操作命令を供給することができる。
A user of the information processing device 3000B can supply an operation command using a finger in contact with the input /
《情報処理装置Ｃ》
情報処理装置３０００Ｃは、入出力部３１２０ならびに入出力部３１２０を支持する筐体３１０１および筐体３１０１ｂを有する（図１９（Ｃ−１）および図１９（Ｃ−２）参照）。
<< Information processing apparatus C >>
The
入出力部３１２０および筐体３１０１ｂは可撓性を有する。
The input /
また、情報処理装置３０００Ｃは、演算部および演算部に実行させるプログラムを記憶する記憶部、演算部を駆動する電力を供給するバッテリーなどの電源を備える。
The
なお、筐体３１０１は、演算部、記憶部またはバッテリーなどを収納する。
Note that the
情報処理装置３０００Ｃは、筐体３１０１ｂの部分で二つに折り畳むことができる。
The
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
ＢＲ 電源線
Ｃ 容量素子
Ｃ１ 第１の電極
Ｃ２ 絶縁層
Ｆ１ 基板
Ｆ２ 剥離層
Ｆ３ 被剥離層
Ｆ３ｂ 導電層
Ｆ３ｓ 起点
Ｋ０１ 筐体
Ｋ０２ ヒンジ
Ｋ１０ 演算装置
Ｋ１０Ａ アンテナ
Ｋ１０Ｂ バッテリー
Ｋ２０ 入出力装置
Ｋ３０ 表示部
Ｋ３１ 領域
Ｋ４０ 入力装置
Ｋ４１ センサ
Ｋ４５ 釦
Ｋ１００ 情報処理装置
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ１２ トランジスタ
ＯＵＴ 端子
Ｑ０２ 基板
Ｑ０４ａ ゲート電極
Ｑ０６ 絶縁膜
Ｑ０７ 絶縁膜
Ｑ０８ 絶縁膜
Ｑ１０ 酸化物半導体膜
Ｑ１２ 導電膜
Ｑ１２ａ 第１の電極
Ｑ１２ｂ 第２の電極
Ｑ１４ 絶縁膜
Ｑ１６ 絶縁膜
Ｑ１８ 絶縁膜
Ｑ２０ 絶縁膜
Ｑ２２ａ 導電膜
Ｑ２２ｂ 導電膜
Ｑ２２ｃ ゲート電極
Ｑ４２ａ 開口
Ｑ４２ｅ 開口
Ｑ５１ トランジスタ
Ｓ１ 基板
Ｓ２ 剥離層
Ｓ３ 被剥離層
Ｓ５ 基材
Ｔ１ 期間
Ｔ２ 期間
Ｔ３ 期間
ＶＰ 電源線
ＶＰＯ 電源線
ＶＲＥＳ 電源線
ＦＰＣ１ フレキシブルプリント基板
ＦＰＣ２ フレキシブルプリント基板
１０ 検知装置
１０Ｕ 検知ユニット
１０ＵＡ 検知ユニット
１０ＵＢ 検知ユニット
１０ＵＣ 検知ユニット
１５ 出力ユニット
１５（ｊ） 出力ユニット
１６ 基材
１６ａ バリア膜
１６ｂ 基材
１６ｃ 樹脂層
３０ 接合層
３１ 接着層
３２ 接着層
４１ 支持体
４１ｂ 支持体
４２ 支持体
４２ｂ 支持体
４８ マスク
４９ 溶剤
８０ 加工部材
８０ａ 残部
８０ｂ 表層
８１ 積層体
９０ 加工部材
９０ａ 残部
９０ｂ 表層
９１ 積層体
９１ａ 残部
９１ｓ 起点
９２ 積層体
９２ｃ 積層体
９２ｄ 積層体
９９ ノズル
１００ 入力装置
１０２ 検知ユニット
１０３Ｄ 出力部
１０３Ｇ 駆動回路
１１０ 基材
１５０ 容量素子
５００ 表示部
５００ＴＰ 入出力装置
５０２ 画素
５０２Ｂ 副画素
５０２Ｇ 副画素
５０２Ｒ 副画素
５０２ｔ トランジスタ
５０３ｃ 容量
５０３ｇ 駆動回路
５０３ｓ 駆動回路
５０３ｔ トランジスタ
５１０ 基材
５１０ａ バリア膜
５１０ｂ 基材
５１０ｃ 樹脂層
５１１ 配線
５１９ 端子
５２１ 絶縁膜
５２８ 隔壁
５５０Ｒ 発光素子
５６０ 封止材
５８０Ｒ 発光モジュール
６００ 入力部
６０２ 検知ユニット
６０３ｄ 駆動回路
６０３ｇ 駆動回路
６１０ 基材
６１０ａ バリア膜
６１０ｂ 基材
６１０ｃ 樹脂層
６５０ 容量素子
６５１ 第１の電極
６５２ 第２の電極
６５３ 絶縁層
６６７ 窓部
６７０ 保護層
６７０ｐ 反射防止層
３０００Ａ 情報処理装置
３０００Ｂ 情報処理装置
３０００Ｃ 情報処理装置
３１０１ 筐体
３１０１ｂ 筐体
３１２０ 入出力部
３１２０ｂ 入出力部
BR Power line C Capacitance element C1 First electrode C2 Insulating layer F1 Substrate F2 Peeling layer F3 Peeling layer F3b Conductive layer F3s Starting point K01 Housing K02 Hinge K10 Arithmetic device K10A Antenna K10B Battery K20 Input / output device K30 Display unit K31 Region K40 Input device K41 Sensor K45 Button K100 Information processing device M1 Transistor M2 Transistor M12 Transistor OUT Terminal Q02 Substrate Q04a Gate electrode Q06 Insulating film Q07 Insulating film Q08 Insulating film Q10 Oxide semiconductor film Q12 Conductive film Q12a First electrode Q12b Second electrode Q14 insulating film Q16 insulating film Q18 insulating film Q20 insulating film Q22a conductive film Q22b conductive film Q22c gate electrode Q42a opening Q42e opening Q51 transistor S1 substrate S2 peeling layer S3 peeling layer S5 substrate T1 period T 2 period T3 period VP power supply line VPO power supply line VRES power supply line FPC1 flexible printed circuit board FPC2 flexible printed circuit board 10 detection device 10U detection unit 10UA detection unit 10UB detection unit 10UC detection unit 15 output unit 15 (j) output unit 16 base material 16a barrier Film 16b Base material 16c Resin layer 30 Adhesive layer 31 Adhesive layer 32 Adhesive layer 41 Support body 41b Support body 42 Support body 42b Support body 48 Mask 49 Solvent 80 Processing member 80a Remaining 80b Surface layer 81 Laminate 90 Processing member 90a Remaining 90b Surface layer 91 Laminated body 91a Remaining portion 91s Starting point 92 Laminated body 92c Laminated body 92d Laminated body 99 Nozzle 100 Input device 102 Detection unit 103D Output unit 103G Driving circuit 110 Base material 150 Capacitive element 500 Display unit 500TP Input / output device 502 Pixel 502B Subpixel 502G Subpixel 502R Subpixel 502t Transistor 503c Capacity 503g Drive circuit 503s Drive circuit 503t Transistor 510 Base material 510a Barrier film 510b Base material 510c Resin layer 511 Wiring 519 Terminal 521 Insulating film 528 Bulkhead 550R Light emitting element 560 Sealing material 580R Light emitting module 600 Input unit 602 Detection unit 603d Drive circuit 603g Drive circuit 610 Base material 610a Barrier film 610b Base material 610c Resin layer 650 Capacitance element 651 First electrode 652 Second electrode 653 Insulating layer 667 Window portion 670 Protective layer 670p Antireflection layer 3000A Information processing device 3000B Information processing device 3000C Information processing device 3101 Case 3101b Case 3120 Input / output unit 3120b Input / output unit
Claims (2)
前記パネルは、複数の第２のユニットを有し、
前記出力部は、第１のユニットを有し、
前記複数の第２のユニットは、マトリクス状に配置され、
前記第１の配線は、行方向に延在し、
前記第２の配線は、行方向に延在し、
前記第８の配線は、行方向に延在し、
前記第５の配線は、列方向に延在し、
前記複数の第２のユニットの一は、前記第１の配線および前記第２の配線と電気的に接続され、
前記複数の第２のユニットの他は、前記第２の配線および前記第８の配線と電気的に接続され、
前記複数の第２のユニットの一及び他は、前記第５の配線と電気的に接続され、
前記複数の第２のユニットはそれぞれ、スイッチと第１のトランジスタと容量素子とを有し、
前記第２のユニットの一において、
前記スイッチの制御端子は、前記第１の配線と電気的に接続され、
前記スイッチの第１の端子は、前記第３の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記スイッチの第２の端子と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記第５の配線と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第４の配線と電気的に接続され、
前記容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の電極は、前記第２の配線と電気的に接続され、
前記第２のユニットの他において、
前記スイッチの制御端子は、前記第２の配線と電気的に接続され、
前記スイッチの第１の端子は、前記第３の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記スイッチの第２の端子と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記第５の配線と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第４の配線と電気的に接続され、
前記容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の電極は、前記第８の配線と電気的に接続され、
前記第１のユニットは、第２のトランジスタを有し、
前記第２のトランジスタのゲートは、前記第６の配線と電気的に接続され、
前記第２のトランジスタの第１の電極は、前記第７の配線と電気的に接続され、
前記第２のトランジスタの第２の電極が前記第５の配線および端子と電気的に接続され、
前記複数の第２のユニットはそれぞれ、前記容量素子を含む検知素子の静電容量の変化を検知して得られた検知信号を、前記第１のユニットへ供給することができる機能を有し、
前記第１のユニットは、前記検知信号に基づき検知情報を出力することができる機能を有し、
前記端子は、前記検知情報を出力する端子であり、
前記第１の配線は、透光性を備える第１の導電膜を有し、
前記第２の配線は、透光性を備える第２の導電膜を有する、ことを特徴とする入出力装置。 A panel, an output unit, and first to eighth wirings;
The panel has a plurality of second units;
The output unit includes a first unit;
The plurality of second units are arranged in a matrix,
The first wiring extends in a row direction;
The second wiring extends in the row direction,
The eighth wiring extends in the row direction;
The fifth wiring extends in a column direction;
One of the plurality of second units is electrically connected to the first wiring and the second wiring,
In addition to the plurality of second units, the second wiring and the eighth wiring are electrically connected,
One and the other of the plurality of second units are electrically connected to the fifth wiring,
Each of the plurality of second units includes a switch, a first transistor, and a capacitor.
In one of the second units,
A control terminal of the switch is electrically connected to the first wiring;
A first terminal of the switch is electrically connected to the third wiring;
A gate of the first transistor is electrically connected to a second terminal of the switch;
A first electrode of the first transistor is electrically connected to the fifth wiring;
A second electrode of the first transistor is electrically connected to the fourth wiring;
A first electrode of the capacitor is electrically connected to a gate of the first transistor;
A second electrode of the capacitor is electrically connected to the second wiring;
In the second unit,
A control terminal of the switch is electrically connected to the second wiring;
A first terminal of the switch is electrically connected to the third wiring;
A gate of the first transistor is electrically connected to a second terminal of the switch;
A first electrode of the first transistor is electrically connected to the fifth wiring;
A second electrode of the first transistor is electrically connected to the fourth wiring;
A first electrode of the capacitor is electrically connected to a gate of the first transistor;
A second electrode of the capacitor is electrically connected to the eighth wiring;
The first unit includes a second transistor;
A gate of the second transistor is electrically connected to the sixth wiring;
A first electrode of the second transistor is electrically connected to the seventh wiring;
A second electrode of the second transistor is electrically connected to the fifth wiring and a terminal;
Each of the plurality of second units has a function of supplying a detection signal obtained by detecting a change in capacitance of a detection element including the capacitance element to the first unit;
The first unit has a function of outputting detection information based on the detection signal,
The terminal is a terminal that outputs the detection information,
The first wiring has a first conductive film having translucency,
The input / output device, wherein the second wiring includes a second conductive film having translucency.
前記第３の配線は、前記第２の配線と前記第８の配線との間に配置され、
前記第３の配線は、前記複数の第２のユニットの一及び他と電気的に接続される、ことを特徴とする入出力装置。 In claim 1,
The third wiring is disposed between the second wiring and the eighth wiring;
The input / output device, wherein the third wiring is electrically connected to one and the other of the plurality of second units.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014105262A JP6362412B2 (en) | 2014-05-21 | 2014-05-21 | I / O device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014105262A JP6362412B2 (en) | 2014-05-21 | 2014-05-21 | I / O device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015219864A JP2015219864A (en) | 2015-12-07 |
| JP2015219864A5 JP2015219864A5 (en) | 2017-06-15 |
| JP6362412B2 true JP6362412B2 (en) | 2018-07-25 |
Family
ID=54779145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014105262A Active JP6362412B2 (en) | 2014-05-21 | 2014-05-21 | I / O device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6362412B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7266897B2 (en) * | 2018-03-28 | 2023-05-01 | 株式会社ホタルクス | Organic EL device and organic EL lighting device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1717678B1 (en) * | 1998-01-26 | 2017-11-22 | Apple Inc. | Method for integrating manual input |
| JP5251794B2 (en) * | 2009-09-01 | 2013-07-31 | セイコーエプソン株式会社 | Sensing device and electronic device |
| US10043794B2 (en) * | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP5726804B2 (en) * | 2012-04-19 | 2015-06-03 | 株式会社東芝 | Display panel and display device |
| US8994891B2 (en) * | 2012-05-16 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and touch panel |
| US9626889B2 (en) * | 2012-09-24 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Method and program for driving information processing device |
-
2014
- 2014-05-21 JP JP2014105262A patent/JP6362412B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015219864A (en) | 2015-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6970160B2 (en) | Semiconductor device | |
| JP6474648B2 (en) | Detector and input device | |
| JP7317911B2 (en) | Information processing equipment | |
| JP6970803B2 (en) | Display device | |
| JP6781286B2 (en) | Peeling method | |
| JP6815096B2 (en) | Peeling device | |
| JP2022008335A (en) | Input-output device | |
| JP2020184079A (en) | Display device | |
| JP2020060797A (en) | Display device | |
| JP2016021560A (en) | Peeling device | |
| JP2017211630A (en) | Display device and electronic apparatus | |
| US10103350B2 (en) | Function panel and manufacturing method thereof | |
| JP6641098B2 (en) | Light emitting device | |
| JP2015187854A (en) | Input device and input/output device | |
| JP2021180052A (en) | Semiconductor device and information processing device | |
| JP2019207705A (en) | Information processor | |
| JP2016066607A (en) | Exfoliation method, light-emitting device, module and electronic apparatus | |
| JP6362412B2 (en) | I / O device | |
| KR102370064B1 (en) | Stacked structure, input/output device, information processing device, and manufacturing method of stacked structure | |
| JP6309337B2 (en) | Detection device, driving method of detection device, and input device | |
| JP2019067445A (en) | Information processing apparatus | |
| JP2015176254A (en) | Information processing device | |
| WO2015181680A1 (en) | Information processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6362412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |