JP6358330B2 - 情報処理装置、情報処理システム、メモリ管理方法およびメモリ管理プログラム - Google Patents
情報処理装置、情報処理システム、メモリ管理方法およびメモリ管理プログラム Download PDFInfo
- Publication number
- JP6358330B2 JP6358330B2 JP2016523146A JP2016523146A JP6358330B2 JP 6358330 B2 JP6358330 B2 JP 6358330B2 JP 2016523146 A JP2016523146 A JP 2016523146A JP 2016523146 A JP2016523146 A JP 2016523146A JP 6358330 B2 JP6358330 B2 JP 6358330B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- request
- reservation
- processing
- release
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
Description
図1は、本発明の第1の実施形態に係る情報処理装置100のハードウエア構成を例示する図である。また、図2は、図1に例示するハードウエア資源において実現される情報処理装置100の機能ブロック図である。図1に示す構成は、ホストプロセッサ10、メインメモリ11、およびROM(Read Only Memory)または記憶媒体12を備える。ホストプロセッサ10は、ROMまたは記憶媒体12に記憶された各種ソフトウエア・プログラム(コンピュータ・プログラム)を、メインメモリ11に読み出して実行することにより、情報処理装置100の全体的な動作を司る。すなわち、以下に示す各実施形態において、ホストプロセッサ10は、ROMまたは記憶媒体12を適宜参照しながら、情報処理装置100が備える各機能(各部)を実行するソフトウエア・プログラムを実行する。
図7は、本発明の第2の実施形態に係る情報処理装置500の機能ブロック図である。図7に示す構成は、上記第1の実施形態に係る情報処理装置100におけるメモリ処理制御部200と解放要求処理部260に代えて、それぞれメモリ処理制御部510と解放要求処理部520を備える。
図10は、本第3の実施形態に係る情報処理システム150のハードウエア構成を示す図である。図10に示すように、情報処理システム150は、情報処理装置100と、当該情報処理装置100と通信路15を介して接続されるアクセラレータ110とを備える。
第4の実施形態では、上記第3の実施形態において説明した情報処理システム150が、情報処理装置として、上記第2の実施形態において図7に示した情報処理装置500を備える場合について説明する。
図12は、本発明の第5の実施形態に係る情報処理装置700の機能ブロック図である。図12に示す構成は、上記第1の実施形態に係る情報処理装置100におけるメモリ処理制御部200に代えて、メモリ処理制御部710を備える。
図15は、本発明の第6の実施形態に係る情報処理装置800の機能ブロック図である。図15に示す構成は、上記第2の実施形態に係る情報処理装置500におけるメモリ処理制御部510に代えて、メモリ処理制御部810を備える。
図17は、本発明の第7の実施形態に係る情報処理装置900の機能ブロック図である。図17に示すように、情報処理装置900は、メモリ処理制御部910、確保要求処理部920および解放要求処理部930を備える。
11 メインメモリ
12 ROMまたは記憶媒体
100、500、700、800 情報処理装置
200 メモリ処理制御部
201 指示部
202 確保済み判断部
203 空き領域判断部
204 保留要求判断部
205 同一判断部
206 優先度判断部
250 確保要求処理部
251 確保要求実行部
252 確保要求保留部
253 確保要求破棄部
260 解放要求処理部
261 解放要求実行部
262 解放要求破棄部
263 解放要求保留部
300 アプリケーション
400 OS
Claims (10)
- アプリケーションに記述された演算処理に利用されるメモリに対するメモリ確保要求を受けると、前記メモリの空き領域に前記メモリ確保要求により要求される領域サイズを確保可能かを判断し、前記アプリケーションに記述された前記演算処理において利用された前記メモリに対するメモリ解放要求を受けると、保留されている前記メモリ確保要求の有無を判断するメモリ処理制御手段と、
前記メモリ処理制御手段により、前記領域サイズを確保できないと判断された場合、前記メモリ確保要求を保留する確保要求処理手段と、
前記メモリ処理制御手段により、前記保留されているメモリ確保要求が無いと判断された場合、前記メモリ解放要求を破棄または保留する解放要求処理手段と
を備えた情報処理装置。 - 前記メモリ処理制御手段は、
前記メモリ確保要求を受けると、当該メモリ確保要求によりメモリ確保を要求する情報に対して、前記メモリが確保済みであるか否かを判断し、
前記確保要求処理手段は、
前記メモリ処理制御手段により前記メモリが確保済みであると判断された場合、前記メモリ確保要求を破棄する
請求項1記載の情報処理装置。 - 前記メモリ解放要求に応じて、前記メモリ処理制御手段により前記保留されているメモリ確保要求の有無を判断された結果、前記保留されているメモリ確保要求が有ると判断された場合、
前記解放要求処理手段は、前記メモリ解放要求に応じた解放処理を実行し、
前記確保要求処理手段は、前記保留されているメモリ確保要求に応じた確保処理を実行する
請求項1または請求項2記載の情報処理装置。 - 前記確保要求処理手段は、
前記保留されているメモリ確保要求に応じた確保処理を実行するにあたり、前記メモリ確保要求に含まれる優先度が最も高いメモリ確保要求に応じた確保処理を実行する
請求項3記載の情報処理装置。 - 前記解放要求処理手段は、
前記メモリ解放要求に応じて、前記メモリ処理制御手段により前記保留されているメモリ確保要求の有無を判断された結果、前記保留されているメモリ確保要求が無いと判断された場合に前記メモリ解放要求を保留し、
前記メモリ確保要求に応じて、前記メモリ処理制御手段により前記メモリの空き領域に前記メモリ確保要求により要求される領域サイズを確保可能かを判断された結果、確保できないと判断された場合に前記保留したメモリ解放要求に応じた解放処理を実行する
請求項1ないし請求項4のいずれか1項記載の情報処理装置。 - 前記メモリ確保要求に応じて、
前記メモリ処理制御手段は、
前記メモリ確保要求によりメモリ確保を要求する情報に対して、前記メモリが確保済みであるか否かを判断し、
前記確保要求処理手段は、
前記メモリ処理制御手段により前記メモリが確保済みであると判断された場合、前記メモリ確保要求を破棄し、
前記解放要求処理手段は、
前記確保要求処理手段により破棄されたメモリ確保要求によりメモリ確保を要求する情報からの、前記保留されているメモリ解放要求を破棄する
請求項5記載の情報処理装置。 - 前記メモリ確保要求に応じて、
前記メモリ処理制御手段により前記メモリの空き領域に当該メモリ確保要求により要求される領域サイズを確保可能かを判断された結果、確保できないと判断された場合、
前記解放要求処理手段は、前記保留したメモリ解放要求に含まれる優先度が最も低いメモリ解放要求に応じた解放処理を実行する
請求項5記載の情報処理装置。 - 請求項1ないし請求項6のいずれか1項記載の情報処理装置と、
前記情報処理装置と通信路を介して接続され、前記アプリケーションに記述された演算処理に利用される第2のメモリを備えたアクセラレータとを備えた情報処理システムであって、
前記情報処理装置に含まれるメモリ処理制御手段は、
前記アプリケーションに記述された演算処理に利用される前記第2のメモリに対する第2のメモリ確保要求に応じて、前記第2のメモリの空き領域に前記第2のメモリ確保要求により要求される領域サイズを確保可能かを判断し、前記アプリケーションに記述された前記演算処理において利用された前記第2のメモリに対する第2のメモリ解放要求に応じて、保留されている前記第2のメモリ確保要求の有無を判断し、
前記情報処理装置に含まれる前記解放要求処理手段は、前記メモリ処理制御手段により、前記領域サイズを確保できないと判断された場合、前記第2のメモリ確保要求を保留し、
前記情報処理装置に含まれる前記解放要求処理手段は、前記メモリ処理制御手段により、前記保留されている第2のメモリ確保要求が無いと判断された場合、前記第2のメモリ解放要求を破棄または保留する
情報処理システム。 - アプリケーションに記述された演算処理に利用されるメモリに対するメモリ確保要求を受けると、前記メモリの空き領域に前記メモリ確保要求により要求される領域サイズを確保可能かを判断し、前記アプリケーションに記述された前記演算処理において利用された前記メモリに対するメモリ解放要求を受けると、保留されている前記メモリ確保要求の有無を判断し、
前記領域サイズを確保できないと判断された場合、前記メモリ確保要求を保留し、
前記保留されているメモリ確保要求が無いと判断された場合、前記メモリ解放要求を破棄または保留する
メモリ管理方法。 - アプリケーションに記述された演算処理に利用されるメモリに対するメモリ確保要求を受けると、前記メモリの空き領域に前記メモリ確保要求により要求される領域サイズを確保可能かを判断する処理と、前記アプリケーションに記述された前記演算処理において利用された前記メモリに対するメモリ解放要求を受けると、保留されている前記メモリ確保要求の有無を判断する処理と、
前記領域サイズを確保できないと判断された場合に前記メモリ確保要求を保留する処理と、
前記保留されているメモリ確保要求が無いと判断された場合に前記メモリ解放要求を破棄または保留する処理と
を、コンピュータに実行させるメモリ管理プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014109684 | 2014-05-28 | ||
JP2014109684 | 2014-05-28 | ||
PCT/JP2015/002649 WO2015182122A1 (ja) | 2014-05-28 | 2015-05-26 | 情報処理装置、情報処理システム、メモリ管理方法およびプログラム記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015182122A1 JPWO2015182122A1 (ja) | 2017-04-20 |
JP6358330B2 true JP6358330B2 (ja) | 2018-07-18 |
Family
ID=54698469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016523146A Active JP6358330B2 (ja) | 2014-05-28 | 2015-05-26 | 情報処理装置、情報処理システム、メモリ管理方法およびメモリ管理プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9940053B2 (ja) |
JP (1) | JP6358330B2 (ja) |
WO (1) | WO2015182122A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05210524A (ja) | 1991-08-23 | 1993-08-20 | Internatl Business Mach Corp <Ibm> | 記憶装置管理方法、コンピュータシステム及びコンピュータシステムで使用するための製造物品 |
JPH08272621A (ja) | 1995-03-31 | 1996-10-18 | Hitachi Ltd | 動的メモリ領域を確保する関数呼出しの処理方法 |
US7949903B2 (en) | 2008-09-26 | 2011-05-24 | Microsoft Corporation | Memory management techniques selectively using mitigations to reduce errors |
JP2011175395A (ja) | 2010-02-24 | 2011-09-08 | Canon Electronics Inc | 情報処理装置、画像読取装置、携帯端末、情報処理装置のメモリ制御方法、及び、プログラム |
JP5712694B2 (ja) | 2010-03-24 | 2015-05-07 | 富士ゼロックス株式会社 | 計算資源制御装置及び計算資源制御プログラム |
JP5601473B2 (ja) | 2011-01-13 | 2014-10-08 | 日本電気株式会社 | 共有資源管理システム及び共有資源管理方法 |
-
2015
- 2015-05-26 WO PCT/JP2015/002649 patent/WO2015182122A1/ja active Application Filing
- 2015-05-26 JP JP2016523146A patent/JP6358330B2/ja active Active
- 2015-05-26 US US15/311,661 patent/US9940053B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170083258A1 (en) | 2017-03-23 |
US9940053B2 (en) | 2018-04-10 |
JPWO2015182122A1 (ja) | 2017-04-20 |
WO2015182122A1 (ja) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108647104B (zh) | 请求处理方法、服务器及计算机可读存储介质 | |
EP3796168A1 (en) | Information processing apparatus, information processing method, and virtual machine connection management program | |
US20130152099A1 (en) | Dynamically configurable hardware queues for dispatching jobs to a plurality of hardware acceleration engines | |
CN106569891B (zh) | 一种存储***中任务调度执行的方法和装置 | |
EP2657836A1 (en) | Acceleration method, device and system for co-processing | |
CN111104208B (zh) | 进程调度管理方法、装置、计算机设备及存储介质 | |
KR101680109B1 (ko) | 복수 코어 장치 및 그의 로드 조정 방법 | |
JP2005056067A (ja) | Dma転送制御装置 | |
US20110161965A1 (en) | Job allocation method and apparatus for a multi-core processor | |
JP2008065713A (ja) | マルチプロセッサシステム及び割込み制御方法 | |
US20130097382A1 (en) | Multi-core processor system, computer product, and control method | |
KR20070090649A (ko) | 멀티 코어 시스템에서 협력적 스케줄링을 제공하는 장치 및방법 | |
US10241822B2 (en) | Information processing apparatus for moving virtual machine and method of moving virtual machine | |
JPH012145A (ja) | 仮想計算機システムの資源管理方式 | |
US20120260058A1 (en) | Memory management apparatus, memory management method, and control program | |
JP5158576B2 (ja) | 入出力制御システム、入出力制御方法、及び、入出力制御プログラム | |
JP6358330B2 (ja) | 情報処理装置、情報処理システム、メモリ管理方法およびメモリ管理プログラム | |
WO2014188642A1 (ja) | スケジュールシステム、スケジュール方法、及び、記録媒体 | |
JP2014078214A (ja) | スケジュールシステム、スケジュール方法、スケジュールプログラム、及び、オペレーティングシステム | |
JP4017005B2 (ja) | 演算装置 | |
JP3893136B2 (ja) | 組込みコンピュータ制御プログラム、そのプログラムを記録した記録媒体、及び組込みシステム | |
KR20160061726A (ko) | 인터럽트 핸들링 방법 | |
JP2015026132A (ja) | リソース制御装置及び方法及びプログラム | |
US9619277B2 (en) | Computer with plurality of processors sharing process queue, and process dispatch processing method | |
KR20130104958A (ko) | 다중 운영체제들을 실행하는 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6358330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |