JP6358067B2 - 電力変換装置 - Google Patents

Description

本発明は、半導体スイッチング素子を過電流から保護できる保護回路を備える電力変換装置に関する。

直流電圧と交流電圧との間で電力変換を行う電力変換装置として、電源線間に１相分につき上アーム用回路と下アーム用回路の一対の半導体スイッチング素子（以下、スイッチング素子と称する）が直列接続されて構成されたものが知られている。この種の電力変換装置では、上アーム用回路及び下アーム用回路の各スイッチング素子が交互に駆動されることで、例えば直流電圧と交流電圧との間で電力を変換する。

ところで、スイッチング素子は、そのスイッチング動作等に起因して短絡異常が生じる可能性がある。そして、上アーム用回路及び下アーム用回路のうちの一方のスイッチング素子に短絡異常が生じた場合には、他方のスイッチング素子が駆動された際に定格電流以上の過電流が流れる不都合が生じる。

そこで従来から、スイッチング素子が駆動された際に過電流が流れる場合には、駆動状態のスイッチング素子を強制的に遮断状態に切り替えることでスイッチング素子を過電流から保護している（特許文献１参照）。

特開２０１４−１４０２８０号公報

スイッチング素子の短絡異常は、一方のスイッチング素子が駆動状態となる前に、他方のスイッチング素子が故障していることに起因する場合（第１ケースと称する）と、一方のスイッチング素子が駆動状態の際に、他方のスイッチング素子が故障することに起因する場合（第２ケースと称する）とがあり、第２ケースにおいて、スイッチング素子の短絡異常がフルオン電圧で生じると過電流が大きくなる。

そこで、スイッチング素子の構造によっては第１ケースよりも第２ケースの遮断速度を高めることが想定される。しかしスイッチング素子の遮断速度を高めた場合には、遮断処理に伴って発生するサージ電圧が増大する。また、第１ケースが第２ケースであると誤判定される可能性があり、第１ケースの際に誤って第２ケースの遮断処理が実施されると、第１ケースの際にサージ電圧が大きくなる不都合が生じるおそれがある。

本発明は上記に鑑みてなされたものであり、スイッチング素子を過電流からより適切に保護できる電力変換装置を提供することを主たる目的とするものである。

本発明は、互いに直列接続された上アーム用回路と下アーム用回路とに設けられた一対のスイッチング素子（１１）によるスイッチング動作により電力変換を行う電力変換装置であって、前記スイッチング素子の駆動電圧を検出する電圧検出手段（２１）と、前記一対のスイッチング素子のうちの一方のスイッチング素子に前記駆動電圧が印加される際に、過電流が流れる短絡異常があるか否かを判定する短絡異常判定手段（３１）と、前記短絡異常があると判定された際の前記スイッチング素子の駆動電圧がフルオン電圧に達し且つその後所定時間が経過した時点でのフルオン状態であるか否かを判定するフルオン状態判定手段（３１）と、前記短絡異常が前記フルオン状態で発生したか否かに基づいて前記スイッチング素子の遮断速度を設定する遮断速度設定手段（３３）と、前記遮断速度設定手段で設定された前記遮断速度で前記スイッチング素子を強制的に遮断する遮断処理手段（３２）と、を備えることを特徴とする。

本発明によれば、スイッチング素子の短絡異常がフルオン状態で発生した場合と、フルオン状態以外で発生した場合とで、スイッチング素子の強制的な遮断処理をする際の遮断速度を設定するようにした。この場合、短絡異常が第２ケースにおけるフルオン状態で発生したか否かに基づいて遮断速度が設定されるため、第１ケースにおいて誤って第２ケースの遮断処理が行われる可能性を低減できる。また、駆動電圧がフルオン電圧に達し且つその後所定時間が経過した時点をフルオン状態であるとしたため、短絡異常がフルオン電圧で発生したか否かの判定精度を高めることができる。以上により、より適切なるスイッチング素子の遮断処理を実施できる。

電力変換システムの概略構成図。 インバータの概略構成図。 短絡異常とスイッチング素子の駆動状態との関係の説明図。 遮断処理の説明図。 遮断処理のフローチャート。 変容例の電力変換システムの説明図。 変容例の電力変換システムにおける処理の説明図。 変容例の電力変換システムの説明図。

以下、本発明にかかる電力変換システムについて図面を参照しつつ説明する。なお本実施形態の電力変換システムは、車載主機としての回転機を備える車両に適用される。

図１に示すように、電力変換システム１０は、車載主機としてのモータジェネレータＭＧ、インバータＩＶ、ＭＰＵ４０を備えて構成されている。

モータジェネレータＭＧは、３相回転機であり、インバータＩＶを介して高圧バッテリ１５に接続される。インバータＩＶは、三相ブリッジにて構成されており、１相ごとに上アーム用回路のＩＧＢＴ１１と下アーム用回路のＩＧＢＴ１１とが直列接続されている。各ＩＧＢＴ１１には、還流用のダイオード１３と電流センス用の回路（図示略）とが設けられ個別のモジュールとして構成されている。

図２に示すように、インバータＩＶを構成する各ＩＧＢＴ１１には、制御回路２０が接続されている。また制御回路２０はＭＰＵ４０に接続されている。ＭＰＵ４０は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備えて構成される周知のマイクロコンピュータであり、制御信号出力部４１を備えている。

制御信号出力部４１は、各ＩＧＢＴ１１の駆動状態（オン状態）と遮断状態（オフ状態）とを切り替えるＰＷＭ制御信号（以下、制御信号と称する）を出力する。詳しくは、制御信号出力部４１は、上位ＥＣＵ（図示略）からの指令信号に基づき、ＩＧＢＴ１１を駆動する場合には制御信号をＬレベルとし、ＩＧＢＴ１１を遮断する場合には制御信号をＨレベルにする。

制御回路２０は、駆動回路２１、駆動電圧監視回路２２、電流監視回路２３、保護回路３０を有して構成されている。

駆動回路２１は、ＭＰＵ４０からの制御信号に基づきＩＧＢＴ１１の駆動状態を切り替える。すなわち制御信号がＬレベルの際には、駆動回路２１はＩＧＢＴ１１の駆動電圧（ゲート電圧Ｖｇ）を上昇させることにより、ＩＧＢＴ１１を駆動状態に切り替える。制御信号がＨレベルの際には、ＩＧＢＴ１１の駆動電圧（ゲート電圧Ｖｇ）が低下させることにより、ＩＧＢＴ１１を遮断状態に切り替える。

駆動電圧監視回路２２は、ＩＧＢＴ１１にかかる駆動電圧を検出する。本実施形態ではゲートＧにかかるゲート電圧Ｖｇを検出する。これ以外にも駆動電圧監視回路２２は、ＩＧＢＴ１１のエミッタ‐コレクタ間の電圧Ｖｃｅ、図示を略す電流センス用の回路で検出されるセンス電圧Ｖｓなどを駆動電圧として検出するものであってもよい。

電流監視回路２３は、ＩＧＢＴ１１のエミッタ‐コレクタ間を流れるコレクタ電流Ｉｃｅを検出する。駆動電圧（ゲート電圧Ｖｇ）及びコレクタ電流Ｉｃｅの検出結果は、ＭＰＵ４０に出力される。

保護回路３０は、異常判定部３１と、遮断処理部３２、遮断速度設定部３３の各機能を備えている。

異常判定部３１は、コレクタ電流Ｉｃｅの検出結果を用いてＩＧＢＴ１１に定格電流以上の過電流が流れているか否かに基づき、ＩＧＢＴ１１に短絡異常が生じたか否かを判定する。すなわち、コレクタ電流Ｉｃｅの検出値が所定の閾値Ｔｈ１以上の場合には短絡異常があると判定する。コレクタ電流Ｉｃｅが閾値Ｔｈ１未満の場合には正常（短絡異常ではない）と判定する。なお閾値Ｔｈ１は、定格電流以上の値として予め定められている。

遮断処理部３２は、ＩＧＢＴ１１にゲート電圧Ｖｇが印加されている状態で短絡異常が判定された際に、ＩＧＢＴ１１を強制的に遮断状態に切り替える。遮断速度設定部３３は、短絡異常が判定された際のゲート電圧Ｖｇに応じてＩＧＢＴ１１の遮断速度を設定する。

ここでＩＧＢＴの短絡異常について説明すると、ＩＧＢＴ１１の短絡異常は、上アーム用回路及び下アーム用回路における一対のＩＧＢＴ１１において、一方のＩＧＢＴ１１に駆動電圧が印加される前に他方のＩＧＢＴ１１が故障することに起因する場合（以下、第１ケースと称する）と、一方のＩＧＢＴ１１に駆動電圧が印加されている場合に、他方のＩＧＢＴ１１が故障することに起因する場合（以下、第２ケースと称する）とがある。

ここで、第１ケースと第２ケースとについて図３を用いて詳しく説明する。なお、上アーム用回路及び下アーム用回路のうち、スイッチング駆動される側のアームを自アーム、スイッチング駆動されない側のアームを対向アームと称して説明している。

まず、図３（ａ）に示す第１ケースの場合には、自アームへのゲート電圧Ｖｇの印加後、コレクタ電流Ｉｃｅが閾値Ｔｈ１以上となる時刻ｔ１で、短絡異常が判定される。この場合、自アームのゲート電圧Ｖｇが比較的に小さく且つ自アームのオン抵抗があることによって、過電流は比較的に小さくなる。

一方、図３（ｂ）に示す第２ケースの場合には、自アームにゲート電圧Ｖｇが印加された状態で、対向アームが故障した時刻ｔ１１で短絡異常があると判定される。この場合、短絡異常が発生した際のゲート電圧Ｖｇが高いほど過電流は大きくなる。なお図３（ｂ）では、自アームにおけるゲート電圧Ｖｇの飽和状態、すなわちフルオン電圧で短絡異常が生じており、大きな過電流が発生している。

そこで、短絡異常が第２ケースの場合には、過電流からＩＧＢＴ１１をより適切に保護するために、第１ケースと第２ケースにおける遮断速度を異なる値にすることが好ましい。しかしＩＧＢＴ１１の遮断速度を高めた場合、遮断処理に伴って発生するサージ電圧が増大する。また、第１ケースが第２ケースと誤判定される可能性があり、第１ケースの場合に誤って第２ケースの遮断処理が実施されると、第１ケースにおいてサージ電圧が大きくなる不都合が生じてしまう。

そこで本実施形態では、短絡異常が生じた際の自アームのゲート電圧Ｖｇがフルオン電圧であるか否かに基づいて、ＩＧＢＴ１１の遮断速度を設定する。すなわち、短絡異常が生じた際のゲート電圧Ｖｇがフルオン電圧未満の場合と、短絡異常が生じた際のゲート電圧Ｖｇがフルオン電圧の場合とでＩＧＢＴ１１の遮断速度を変更する。

すなわち、遮断速度設定部３３は、フルオン状態以外で短絡異常が発生した場合には、強制遮断を実施しない場合の通常の遮断速度Ｖ０よりも遅い遮断速度Ｖ１に設定する。そして、フルオン状態で短絡異常が発生した場合には、遮断速度Ｖ１と異なる遮断速度Ｖ２に設定する。なお、遮断速度Ｖ１と遮断速度Ｖ２の大小関係は、スイッチング素子の構造に応じて設定されればよい。

この場合、第２ケースにおける短絡異常の場合であっても、短絡異常が判定された際の駆動電圧がフルオン電圧未満の場合には、第１ケースの場合と同様の遮断速度で遮断処理が実施される。言い換えると、ＩＧＢＴ１１の短絡異常がフルオン電圧で生じた場合にのみＩＧＢＴ１１の遮断速度が遮断速度Ｖ２になるため、第１ケースにおいて誤って第２ケースの遮断処理が行われる可能性を低減できる。

また本実施形態では、短絡異常の発生がフルオン電圧であるか否かの判定精度を高めるために、駆動電圧がフルオン電圧に達してから所定のマスク期間を設ける。すなわち図４のゲート電圧波形を用いて説明すると、時刻ｔａでゲート電圧Ｖｇがフルオン電圧Ｖｇｆとなった後、コレクタ電流Ｉｃｅが飽和するまでの期間をマスク期間ΔＴとして設定する。

すなわち異常判定部３１は、駆動状態のＩＧＢＴ１１がフルオン電圧Ｖｇｆとなってからの経過時間Ｔがマスク期間ΔＴよりも長い場合には、フルオン状態で短絡異常が発生したと判定する。一方、経過時間Ｔがマスク期間ΔＴよりも短い場合には、フルオン状態以外で短絡異常が発生したと判定する。これにより駆動電圧にノイズ等が重畳した影響で一時的にゲート電圧Ｖｇがフルオン電圧となったとしても、フルオン状態における短絡異常と誤判定されないこととなる。

また、ＩＧＢＴ１１には固有の入力容量Ｑｇが存在する。そのため、図４に示すように、入力容量Ｑｇに起因してゲート電圧Ｖｇがフルオン電圧Ｖｇｆ未満で略一定となるミラー領域が生じ、ミラー電圧Ｖｇｍがフルオン電圧Ｖｇｆであると誤判定されるおそれがある。

そこで本実施形態では、ミラー領域におけるミラー電圧Ｖｇｍよりも大きく、フルオン電圧Ｖｇｆよりも低い電圧の第３閾値Ｔｈ３を設定する。そして遮断処理部３２は、ゲート電圧Ｖｇの変化量が所定未満（略一定）となる際に、ゲート電圧Ｖｇが第３閾値Ｔｈ３以上であるかを判定する。そして、ゲート電圧Ｖｇが第３閾値Ｔｈ３以上の場合には、フルオン電圧Ｖｇｆであると判定する。一方、ゲート電圧Ｖｇが第３閾値Ｔｈ３未満の際には、ミラー電圧Ｖｇｍであると判定する。この場合、ミラー電圧Ｖｇｍがフルオン電圧Ｖｇｆであると誤判定されることを回避できる。

次に、図５のフローチャートを用いて短絡異常に伴う遮断処理について説明する。なお図５の処理は、インバータＩＶの駆動状態で、上アーム用回路及び下アーム用回路のＩＧＢＴ１１の各々について所定周期で繰り返し実施する。

まず、ＩＧＢＴ１１が駆動状態であるか否かを判定する（Ｓ１１）。本処理は、上アーム用及び下アーム用のＩＧＢＴ１１のいずれかのゲート電圧Ｖｇ＞０であり、駆動状態である場合に肯定判定する。ＩＧＢＴ１１が駆動状態の場合には、短絡異常の発生があるか否かを判定する（Ｓ１２）。本処理は、当該駆動状態のＩＧＢＴ１１におけるコレクタ電流Ｉｃｅ≧Ｔｈ１であるか否かに基づき判定する。Ｉｃｅ≧Ｔｈ１の場合には、ＩＧＢＴ１１のゲート電圧Ｖｇの変化量が所定未満であるか否かを判定する（Ｓ１３）。ゲート電圧Ｖｇの変化量が所定未満の際には、ゲート電圧Ｖｇが第３閾値Ｔｈ３未満であるか否かを判定する（Ｓ１４）。ゲート電圧Ｖｇが第３閾値Ｔｈ３未満の場合には、フルオン状態以外における短絡異常であると判定し、遮断速度Ｖ１での強制遮断を実施する（Ｓ１５）。

ゲート電圧Ｖｇが第３閾値Ｔｈ３以上の場合には、フルオン電圧Ｖｇｆに達してからの経過時間Ｔがマスク期間ΔＴ以上であるか否かを判定する（Ｓ１６）。Ｓ１６で肯定判定した場合には、フルオン状態における短絡異常であると判定し、遮断速度Ｖ２での強制遮断を実施する（Ｓ１７）。一方、Ｓ１７で否定判定した場合には、フルオン状態以外における短絡異常であると判定し、遮断速度Ｖ１での強制遮断を実施する（Ｓ１５）。

一方、Ｓ１３で否定判定した場合には、ゲート電圧Ｖｇの変化量が増加であるか否かを判定する（Ｓ１８）．肯定判定した場合には、フルオン状態以外の短絡異常であると判定し、遮断速度Ｖ１とする（Ｓ１５）。なおＳ１１で駆動状態でない場合、Ｓ１２でＩｃｅ＜Ｔｈ１の場合、Ｓ１８でゲート電圧Ｖｇの変化が減少である場合には処理を終了する。

上記によれば以下の優れた効果を奏することができる。

・スイッチング素子の短絡異常がフルオン状態で発生した場合と、フルオン状態以外で発生した場合とで、スイッチング素子の強制的な遮断処理をする際の遮断速度を設定するようにした。この場合、短絡異常が第２ケースにおけるフルオン状態で発生したか否かに基づいて遮断速度が設定されるため、第１ケースにおいて誤って第２ケースの遮断処理が行われる可能性を低減できる。また、駆動電圧がフルオン電圧に達し且つその後所定時間が経過した時点をフルオン状態であるとしたため、短絡異常がフルオン電圧で発生したか否かの判定精度を高めることができる。以上により、より適切なるスイッチング素子の遮断処理を実施できる。

・たとえば、短絡異常が発生した際にフルオン状態である場合には、短絡異常が発生した際にフルオン状態ではない場合と比べて、遮断速度を高めるようにした場合、短絡異常がフルオン状態で生じた場合における過電流の影響を抑えることができる。また短絡異常の発生がフルオン状態でない場合には、遮断速度が抑えられるため、遮断処理に伴うサージ電圧の影響を抑えることができる。

・スイッチング素子に固有の入力電圧の影響で駆動電圧がフルオン電圧で一定となる前に、フルオン電圧未満で電圧が一定となるミラー電圧が生じる場合がある。そこでミラー電圧よりも大きく且つフルオン電圧よりも小さい閾値電圧を設け、駆動電圧が閾値電圧以上であるか否かに基づいて、スイッチング素子がフルオン状態であるか否かが判定されるようにした。この場合、ミラー電圧が発生する場合において、ミラー電圧とフルオン電圧とを区別することができる。

本発明は、上記実施形態の記載内容に限定されず、次のように実施されてもよい。なお以下の説明において上記と同じ構成には同じ図番号を付し、詳述は省略する。

・上記において、短絡異常の発生がフルオン状態以外の場合を第１ケース、短絡異常の発生がフルオン状態の場合を第２ケースとして、第１ケースであるか第２ケースであるかに基づきＩＧＢＴ１１の遮断処理を実施してもよい。この場合、一方のＩＧＢＴ１１に駆動電圧が印加されている状態で他方のＩＧＢＴ１１に故障が生じた場合には、フルオン状態の場合のみ第２ケースであると判定されることとなる。

・図６（ａ）に示すように、上アーム用回路及び下アーム用回路の各々を２つのＩＧＢＴ１１の並列接続体にて構成すると、インバータＩＶの電流量を増加させることができる。しかし上アーム用回路及び下アーム用回路を複数のＩＧＢＴ１１の並列接続体で構成する場合には、各ＩＧＢＴ１１の立ち上がりに差が生じる。すなわち、図６（ｂ）に示すように上アーム用回路及び下アーム用回路における２つのＩＧＢＴ１１Ａ，Ｂの各々におけるゲート電圧Ｖｇの立ち上がりに差が生じる可能性がある。そこで、並列接続された全ＩＧＢＴ１１がフルオン電圧となってから所定時間の計測を開始するようにした。すなわち、図６（ｂ）に示すように、並列接続された全てのＩＧＢＴ１１Ａ，Ｂがフルオン電圧Ｖｇｆとなる時刻ｔ２１からの経過時間Ｔに基づき、短絡異常の発生がフルオン状態であるか否かを判定する。この場合、並列接続された全ＩＧＢＴ１１がフルオン電圧であるか否かに基づいて、遮断速度を適切に設定できる。

・図６（ａ）では、各ＩＧＢＴ１１に個別に駆動電圧監視回路２２を設ける例を示したが、図７に示すように、上アーム用回路及び下アーム用回路の各々におけるＩＧＢＴ２１の並列接続体に共通の駆動電圧監視回路２２を設けてもよい。この場合、ＩＧＢＴ１１の並列接続体の中点電圧が検出されるため、２つのＩＧＢＴ１１が並列接続された構成におけるゲート電圧Ｖｇの立ち上がりの差が生じることを回避できる。また構成の簡略化を図ることができる。

・上記では、ミラー領域の発生を考慮して第３閾値Ｔｈ３を設定する例を示したが、ミラー領域が発生しないタイプのスイッチング素子が使用される場合には、図５のＳ１４の処理を省略できる。

・上記において、図８に示すように、ＩＧＢＴ１１に通電されるゲート電流Ｉｇの大きさに応じてマスク期間ΔＴを可変設定してもよい。すなわち、ゲート電流Ｉｇが小さいほど、ゲート電圧Ｖｇの変化量（増加量）が緩やかになることに鑑みて、マスク期間ΔＴを設定してもよい。この場合、ゲート電流Ｉｇの大きさを加味して、フルオン状態の判定精度を向上できる。

・上記において、ＩＧＢＴ１１の入力容量Ｑｇ又は温度に応じて、マスク期間ΔＴを可変設定してもよい。例えばＩＧＢＴ１１の温度が高くなるほど、ゲート電圧Ｖｇが増加しにくくなるため、マスク期間ΔＴを長めに設定する。また、ＩＧＢＴ１１の入力容量Ｑｇが大きくなるほど、ゲート電圧Ｖｇが増加しにくくなるため、マスク期間ΔＴを長めに設定する。この場合、入力容量Ｑｇ及び温度を加味して、フルオン状態の判定精度を向上できる。

・上記では、ＩＧＢＴ１１に接続された制御回路２０において保護回路３０による保護機能を備える例を示したが、ＭＰＵ４０が保護回路３０による保護機能を備える構成であってもよい。

・上記では、インバータＩＶを構成するスイッチング素子として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が使用される場合を例示したが、これ以外にも、スイッチング素子として、ＮチャネルＭＯＳ電界効果トランジスタ、ＰチャネルＭＯＳ電界効果トランジスタが使用されてもよい。また電圧制御型のスイッチング素子に限らず、ベース電流によって導通制御を行うバイポーラトランジスタ等の電流制御形のスイッチング素子であってもよい。

１０…電力変換システム、２０…制御回路、２１…駆動回路、２２…駆動電圧監視回路、２３…電流監視回路、３０…保護回路、３１…異常判定部、３２…遮断処理部、３３…遮断速度設定部。

Claims (9)

1. 互いに直列接続された上アーム用回路と下アーム用回路とに設けられた一対のスイッチング素子（１１）であって、駆動電圧がフルオン電圧よりも低いミラー電圧で略一定となるミラー領域が発生する前記スイッチング素子によるスイッチング動作により電力変換を行う電力変換装置であって、
   前記スイッチング素子の駆動電圧を検出する電圧検出手段（２１）と、
   前記一対のスイッチング素子のうちの一方のスイッチング素子に前記駆動電圧が印加される際に、過電流が流れる短絡異常があるか否かを判定する短絡異常判定手段（３１）と、
   前記短絡異常があると判定された際の前記スイッチング素子の駆動電圧がフルオン電圧に達し且つその後所定時間が経過した時点でのフルオン状態であるか否かを判定するフルオン状態判定手段（３１）と、
   前記短絡異常が前記フルオン状態で発生したか否かに基づいて前記スイッチング素子の遮断速度を設定する遮断速度設定手段（３３）と、
   前記遮断速度設定手段で設定された前記遮断速度で前記スイッチング素子を強制的に遮断する遮断処理手段（３２）と、
   前記スイッチング素子の駆動電圧がミラー電圧よりも大きく且つフルオン状態におけるフルオン電圧よりも小さい所定の閾値電圧以上であるか否かを判定する電圧判定手段と、
   を備え、
   前記フルオン状態判定手段は、前記スイッチング素子の駆動電圧が前記閾値電圧以上であり、且つ前記スイッチング素子の駆動電圧の変化量が所定未満の際に、前記スイッチング素子が前記フルオン状態であると判定することを特徴とする電力変換装置。
2. 前記フルオン状態判定手段は、前記スイッチング素子の駆動電流の大きさに応じて前記フルオン状態の判定のための前記所定時間を設定する請求項１に記載の電力変換装置。
3. 互いに直列接続された上アーム用回路と下アーム用回路とに設けられた一対のスイッチング素子（１１）によるスイッチング動作により電力変換を行う電力変換装置であって、
   前記スイッチング素子の駆動電圧を検出する電圧検出手段（２１）と、
   前記一対のスイッチング素子のうちの一方のスイッチング素子に前記駆動電圧が印加される際に、過電流が流れる短絡異常があるか否かを判定する短絡異常判定手段（３１）と、
   前記短絡異常があると判定された際の前記スイッチング素子の駆動電圧がフルオン電圧に達し且つその後所定時間が経過した時点でのフルオン状態であるか否かを判定するフルオン状態判定手段（３１）と、
   前記短絡異常が前記フルオン状態で発生したか否かに基づいて前記スイッチング素子の遮断速度を設定する遮断速度設定手段（３３）と、
   前記遮断速度設定手段で設定された前記遮断速度で前記スイッチング素子を強制的に遮断する遮断処理手段（３２）と、
   を備え、
   前記フルオン状態判定手段は、前記スイッチング素子の駆動電流の大きさに応じて前記フルオン状態の判定のための前記所定時間を設定することを特徴とする電力変換装置。
4. 前記フルオン状態判定手段は、前記スイッチング素子の入力容量又は温度に応じて、前記フルオン状態の判定のための前記所定時間を設定する請求項１乃至３のいずれか１項に記載の電力変換装置。
5. 互いに直列接続された上アーム用回路と下アーム用回路とに設けられた一対のスイッチング素子（１１）によるスイッチング動作により電力変換を行う電力変換装置であって、
   前記スイッチング素子の駆動電圧を検出する電圧検出手段（２１）と、
   前記一対のスイッチング素子のうちの一方のスイッチング素子に前記駆動電圧が印加される際に、過電流が流れる短絡異常があるか否かを判定する短絡異常判定手段（３１）と、
   前記短絡異常があると判定された際の前記スイッチング素子の駆動電圧がフルオン電圧に達し且つその後所定時間が経過した時点でのフルオン状態であるか否かを判定するフルオン状態判定手段（３１）と、
   前記短絡異常が前記フルオン状態で発生したか否かに基づいて前記スイッチング素子の遮断速度を設定する遮断速度設定手段（３３）と、
   前記遮断速度設定手段で設定された前記遮断速度で前記スイッチング素子を強制的に遮断する遮断処理手段（３２）と、
   を備え、
   前記フルオン状態判定手段は、前記スイッチング素子の入力容量又は温度に応じて、前記フルオン状態の判定のための前記所定時間を設定することを特徴とする電力変換装置。
6. 前記上アーム用回路及び前記下アーム用回路は、それぞれ複数の前記スイッチング素子の並列接続体を有しており、
   前記フルオン状態判定手段は、前記上アーム用回路又は下アーム用回路における前記複数のスイッチング素子の全てがフルオン電圧となってからフルオン状態を判定するための前記所定時間の計測を開始する請求項１乃至５のいずれか１項に記載の電力変換装置。
7. 互いに直列接続された上アーム用回路と下アーム用回路とに設けられた一対のスイッチング素子（１１）によるスイッチング動作により電力変換を行う電力変換装置であって、
   前記スイッチング素子の駆動電圧を検出する電圧検出手段（２１）と、
   前記一対のスイッチング素子のうちの一方のスイッチング素子に前記駆動電圧が印加される際に、過電流が流れる短絡異常があるか否かを判定する短絡異常判定手段（３１）と、
   前記短絡異常があると判定された際の前記スイッチング素子の駆動電圧がフルオン電圧に達し且つその後所定時間が経過した時点でのフルオン状態であるか否かを判定するフルオン状態判定手段（３１）と、
   前記短絡異常が前記フルオン状態で発生したか否かに基づいて前記スイッチング素子の遮断速度を設定する遮断速度設定手段（３３）と、
   前記遮断速度設定手段で設定された前記遮断速度で前記スイッチング素子を強制的に遮断する遮断処理手段（３２）と、
   を備え、
   前記上アーム用回路及び前記下アーム用回路は、それぞれ複数の前記スイッチング素子の並列接続体を有しており、
   前記フルオン状態判定手段は、前記上アーム用回路又は下アーム用回路における前記複数のスイッチング素子の全てがフルオン電圧となってからフルオン状態を判定するための前記所定時間の計測を開始することを特徴とする電力変換装置。
8. 前記電圧検出手段は、前記複数のスイッチング素子の各々に共通に設けられている請求項６又は７に記載の電力変換装置。
9. 前記遮断速度設定手段は、前記短絡異常の発生がフルオン状態である場合には、前記スイッチング素子の強制的な遮断速度を第１遮断速度に設定し、前記短絡異常の発生がフルオン状態でない場合には、前記スイッチング素子の強制的な遮断速度を前記第１遮断速度とは異なる第２遮断速度に設定する請求項１乃至８のいずれか１項に記載の電力変換装置。

Images