JP6356305B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6356305B2
JP6356305B2 JP2017086996A JP2017086996A JP6356305B2 JP 6356305 B2 JP6356305 B2 JP 6356305B2 JP 2017086996 A JP2017086996 A JP 2017086996A JP 2017086996 A JP2017086996 A JP 2017086996A JP 6356305 B2 JP6356305 B2 JP 6356305B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017086996A
Other languages
English (en)
Other versions
JP2017183731A (ja
Inventor
純一 肥塚
純一 肥塚
普司 大野
普司 大野
優一 佐藤
優一 佐藤
祐朗 手塚
祐朗 手塚
智和 横井
智和 横井
裕亮 志野
裕亮 志野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017183731A publication Critical patent/JP2017183731A/ja
Application granted granted Critical
Publication of JP6356305B2 publication Critical patent/JP6356305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

半導体装置および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置
全般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られて
いるが、その他の材料として酸化物半導体が注目されている。
表示装置には、製造技術の確立されている非晶質シリコンを用いたトランジスタを利用す
ることが多いが、非晶質シリコンを用いたトランジスタは電界効果移動度が低く、表示装
置の高精細化および低消費電力化などに課題がある。
また、非晶質シリコンを用いたトランジスタは、温度変化や繰り返しの動作に伴う電気特
性の劣化が著しい（信頼性が低い）といった問題もある。
また、高い電界効果移動度を有する単結晶シリコンを用いたトランジスタを利用する半導
体装置（半導体記憶装置など）は、スケーリング則に沿った高集積化や回路の複雑化に伴
い、消費電力の増大が問題となっている。
また、酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比
較して、高い電界効果移動度を有することが知られている。酸化物半導体は、スパッタリ
ング法などにより、大面積への成膜が容易であるため、表示装置への応用の検討が盛んに
なっている。
ところで、酸化物半導体とアルミニウム系合金配線とを直接接続した場合、高抵抗のアル
ミニウム酸化物が生成し、接触抵抗が増大することが指摘されている（特許文献１参照。
）。
また、比較的酸化しにくい金属や酸化物が導電性を有する金属を用いた場合にも、後の工
程における加熱処理などにより酸化物半導体との界面に高抵抗の金属酸化物が形成され、
少なからず接触抵抗が増大することがある。
このように、金属と酸化物半導体との接触抵抗が高いことで、トランジスタのオン特性が
低下してしまうことが問題となっている。
また、接触抵抗を低減させるために、酸化物半導体と金属との間に低抵抗のバッファ層を
設ける技術が開示されている。また、バッファ層として窒素を含む酸化物半導体が開示さ
れている（特許文献２参照。）。
特開２０１１−４９５４２号公報 特開２０１１−９７２４号公報
酸化物半導体膜を用いたトランジスタは、非晶質シリコン膜を用いたトランジスタと比べ
、高いオン特性（オン電流など）を有するが、単結晶シリコンを用いたトランジスタと比
べると、十分に高いオン特性を有するとは言い難い。
一方で、単結晶シリコンを用いたトランジスタで構成される半導体装置においても、単結
晶シリコンが必須となるほど高いトランジスタのオン特性が要求されないものもある。そ
のような半導体装置において、酸化物半導体膜を用いたトランジスタを適用する場合、ト
ランジスタのオン特性が低いことにより十分な性能を引き出すことができないことがある
。
具体的には、キャリアの移動を阻害する要因によって、本来得られるはずのトランジスタ
のオン特性に対し、３０％から７０％程度、場合によっては１０％以下までトランジスタ
のオン特性が低下することがある。なお、キャリアの移動を阻害する要因の一つが酸化物
半導体膜と金属膜との接触抵抗である。
そのため、酸化物半導体膜を用いたトランジスタにおいては、オン特性を低下させる要因
となる、酸化物半導体膜と金属膜との接触抵抗を低減することが望まれている。
そこで、酸化物半導体膜と金属膜との接触抵抗を低減することを課題の一とする。
また、オン特性の優れた酸化物半導体膜を用いたトランジスタを提供することを課題の一
とする。
また、高速動作が可能な半導体装置を提供することを課題の一とする。
そこで、本発明の一態様に係る半導体装置は、絶縁表面上に設けられた酸化物半導体膜と
、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられ、ゲート絶
縁膜と概略同様の上面形状を有するゲート電極と、酸化物半導体膜およびゲート電極上に
設けられ、酸化物半導体膜の一部に達する開口部を有する層間絶縁膜と、層間絶縁膜上に
設けられ、層間絶縁膜に設けられた開口部において酸化物半導体膜と接して設けられた配
線と、を有し、酸化物半導体膜の配線と接する領域が酸窒化領域である。
または、本発明の一態様に係る半導体装置は、絶縁表面上に設けられた酸化物半導体膜と
、酸化物半導体膜を覆って設けられたゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導
体膜と重畳して設けられたゲート電極と、酸化物半導体膜およびゲート電極上に設けられ
、酸化物半導体膜の一部に達する開口部を有する層間絶縁膜と、層間絶縁膜上に設けられ
、層間絶縁膜に設けられた開口部において酸化物半導体膜と接して設けられた配線と、を
有し、酸化物半導体膜の前記配線と接する領域が酸窒化領域である。
または、本発明の一態様に係る半導体装置は、酸化物半導体膜を用いたトランジスタにお
いて、酸化物半導体膜に窒素プラズマ処理を行うことで酸化物半導体膜を構成する酸素の
一部が窒素に置換された酸窒化領域を形成し、該酸窒化領域に接して金属膜を形成する。
なお、窒素プラズマ処理は、マイクロ波放電窒素プラズマにより行うと、酸化物半導体膜
へのダメージが小さく、また効率よく酸窒化領域が形成されるため好ましい。
酸窒化領域は酸化物半導体膜の他の領域と比べ低抵抗となる。また、成膜直後の酸化物半
導体膜よりも酸素の組成が小さくなるため、接触する金属膜との界面に高抵抗の金属酸化
物を形成しにくい。そのため、酸化物半導体膜と金属膜との接触抵抗を低減することがで
きる。
具体的には、本発明の一態様に係る半導体装置は、絶縁表面上に酸化物半導体膜を形成し
、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜を介して酸化物半導体膜と重
畳するゲート電極を形成し、ゲート電極をマスクとして酸化物半導体膜の一部を低抵抗化
する処理を行い、酸化物半導体膜、ゲート絶縁膜およびゲート電極を覆って層間絶縁膜を
形成し、層間絶縁膜およびゲート絶縁膜を加工して酸化物半導体膜の低抵抗化領域に達す
る開口部を形成し、露出された酸化物半導体膜の低抵抗化領域に対して窒素プラズマ処理
を行った後、露出された酸化物半導体膜の低抵抗化領域と接する金属膜を形成することで
作製する。
なお、絶縁表面と酸化物半導体膜との間のゲート電極と重畳しない領域に、金属電極を設
けると好ましい。該金属電極は、トランジスタのソース電極およびドレイン電極として機
能する。
酸窒化領域は、窒素プラズマ処理の処理条件や、酸化物半導体膜の膜質および厚さなどの
条件によって、形成される厚さが異なる。具体的には、窒素プラズマ処理の強度が低く、
酸化物半導体膜の厚さが十分に厚い場合は、酸化物半導体膜の表面近傍から比較的浅い範
囲で酸窒化領域が形成される。また、窒素プラズマ処理の強度が高く、酸化物半導体膜の
厚さが薄い場合（例えば５ｎｍ以下）は、酸化物半導体膜と、酸化物半導体膜の下地との
界面まで酸窒化領域が形成される。
また、酸化物半導体膜の下地と酸化物半導体膜との間の、ゲート電極と重畳しない領域に
金属電極を設ける場合、酸化物半導体膜と下地との界面まで酸窒化領域を形成すると接触
抵抗が低減されるため好ましい。
酸化物半導体膜に酸窒化領域が形成されることにより、酸化物半導体膜と金属膜との接触
抵抗を低減することができる。
接触抵抗が低減されることにより、オン特性の優れた酸化物半導体膜を用いたトランジス
タを提供することができる。
オン特性の優れた酸化物半導体膜を用いたトランジスタにより、高速動作が可能な半導体
装置を提供することができる。
本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係るトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。 本発明の一態様に係る電子機器の一例を示す斜視図。 試料の作製方法を説明する断面図。 試料の上面図および断面図。 マイクロ波放電可能な装置の一例。 ＳＴＥＭによる試料の断面形状を示すＴＥ像。 ＳＴＥＭによる試料の断面形状を示すＴＥ像。 酸化物半導体膜の表面結合状態を示すＸＰＳスペクトル。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置であるトランジスタおよびその作製
方法について図１乃至図６を用いて説明する。
図１は、本発明の一態様に係るトランジスタの上面図および断面図である。図１（Ａ）に
示すトランジスタの上面図に示す一点鎖線Ａ−Ｂに対応するＡ−Ｂ断面を図１（Ｂ）およ
び図１（Ｃ）に示す。なお、図１（Ｂ）および図１（Ｃ）は、ゲート絶縁膜１３０および
ゲート絶縁膜１３１の形状が異なる。なお、図１（Ａ）は、わかりやすさのため、層間絶
縁膜１５０、ゲート絶縁膜１３０、ゲート絶縁膜１３１および下地絶縁膜１１０を省略し
て示す。
図１（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１１０と、下地
絶縁膜１１０上に設けられた酸化物半導体膜１２０と、酸化物半導体膜１２０上に設けら
れたゲート絶縁膜１３０と、ゲート絶縁膜１３０上に設けられ、ゲート絶縁膜１３０と概
略同様の上面形状を有するゲート電極１４０と、酸化物半導体膜１２０およびゲート電極
１４０上に設けられ、酸化物半導体膜１２０に達する開口部を有する層間絶縁膜１５０と
、層間絶縁膜１５０上に設けられ、層間絶縁膜１５０に設けられた開口部において酸化物
半導体膜１２０と接して設けられた配線１６０ａおよび配線１６０ｂと、を有する。なお
、下地絶縁膜１１０を設けない構造としても構わない。
図１（Ｃ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１１０と、下地
絶縁膜１１０上に設けられた酸化物半導体膜１２０と、酸化物半導体膜１２０を覆って設
けられたゲート絶縁膜１３１と、ゲート絶縁膜１３１を介して酸化物半導体膜１２０と重
畳して設けられたゲート電極１４０と、酸化物半導体膜１２０およびゲート電極１４０上
に設けられ、酸化物半導体膜１２０に達する開口部を有する層間絶縁膜１５０と、層間絶
縁膜１５０上に設けられ、層間絶縁膜１５０に設けられた開口部において酸化物半導体膜
１２０と接して設けられた配線１６０ａおよび配線１６０ｂと、を有する。なお、下地絶
縁膜１１０を設けない構造としても構わない。
ここで、酸化物半導体膜１２０は、低抵抗領域１２０ａ、低抵抗領域１２０ｂ、高抵抗領
域１２０ｃ、酸窒化領域１２０ｄおよび酸窒化領域１２０ｅを含む。
低抵抗領域１２０ａおよび低抵抗領域１２０ｂは、酸化物半導体膜を低抵抗化する不純物
を含む領域である。例えば、低抵抗領域１２０ａおよび低抵抗領域１２０ｂは、水素、ヘ
リウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプ
トン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を含む領域で
ある。
低抵抗領域１２０ａおよび低抵抗領域１２０ｂが、低抵抗であることにより、酸化物半導
体膜１２０を用いたトランジスタのオン特性の低下を抑制できる。例えば、低抵抗領域１
２０ａおよび低抵抗領域１２０ｂは、シート抵抗が３０ｋΩ／ｓｑ以下、好ましくは１０
ｋΩ／ｓｑ以下、さらに好ましくは１ｋΩ／ｓｑ以下、さらに好ましくは０．７ｋΩ／ｓ
ｑ以下である。
高抵抗領域１２０ｃは、酸化物半導体膜の主成分以外の成分、即ち不純物の濃度が低い領
域である。例えば、高抵抗領域１２０ｃは、各不純物濃度が１×１０２０ａｔｏｍｓ／ｃ
ｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０
１９ａｔｏｍｓ／ｃｍ３以下の領域である。ただし、主成分と不純物を厳密に分けること
は困難であるため、本明細書では１原子％以上含まれる元素を主成分とする。
また、高抵抗領域１２０ｃは、欠陥密度の低い領域である。例えば、高抵抗領域１２０ｃ
は、酸素欠損密度が１×１０１６個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以
下、さらに好ましくは１×１０１４個／ｃｍ３以下の領域である。
高抵抗領域１２０ｃは、不純物濃度が低く、かつ欠陥密度が低い。なお、図１（Ｂ）およ
び図１（Ｃ）に示すトランジスタは、高抵抗領域１２０ｃにチャネル領域が形成されるた
め、電気特性および信頼性に優れる。また、トランジスタのオフ電流値は低くなる。例え
ば、チャネル長が３μｍ、チャネル幅１μｍのときのオフ電流値が１×１０−１８Ａ以下
、好ましくは１×１０−２１Ａ以下、さらに好ましくは１×１０−２４Ａ以下であるトラ
ンジスタとすることができる。
酸窒化領域１２０ｄおよび酸窒化領域１２０ｅは、酸化物半導体膜を構成する酸素の一部
が窒素で置換された領域である。例えば、酸窒化領域１２０ｄおよび酸窒化領域１２０ｅ
は、５原子％以上、好ましくは１０原子％以上、さらに好ましくは１５原子％以上の濃度
の窒素を含む酸化物半導体膜の領域である。
酸窒化領域１２０ｄおよび酸窒化領域１２０ｅは、図１（Ｂ）および図１（Ｃ）において
は、酸化物半導体膜１２０の厚さと同様の厚さを有するように示されているが、これに限
定されない。例えば、酸化物半導体膜１２０の表面近傍（深さ１ｎｍ以上５ｎｍ以下程度
まで）にのみ設けられていても構わない。また、酸窒化領域１２０ｄおよび酸窒化領域１
２０ｅは、厚さ方向に窒素濃度勾配を有しても構わない。その場合、基板１００側の窒素
濃度が低くなる。
なお、酸窒化領域１２０ｄおよび酸窒化領域１２０ｅは、層間絶縁膜１５０に設けられた
開口部と同様の上面形状となる。そのため、配線１６０ａおよび配線１６０ｂは、それぞ
れ酸化物半導体膜１２０の酸窒化領域１２０ｄおよび酸窒化領域１２０ｅと接する。
ここで、酸化物半導体膜１２０として、例えば、Ｉｎ−Ｚｎ−Ｏ化合物、Ｓｎ−Ｚｎ−Ｏ
化合物、Ａｌ−Ｚｎ−Ｏ化合物、Ｚｎ−Ｍｇ−Ｏ化合物、Ｓｎ−Ｍｇ−Ｏ化合物、Ｉｎ−
Ｍｇ−Ｏ化合物、Ｉｎ−Ｇａ−Ｏ化合物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ化合物、Ａｌ−Ｇａ−Ｚ
ｎ−Ｏ化合物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ化合物、Ｉｎ
−Ｈｆ−Ｇａ−Ｚｎ−Ｏ化合物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ−Ｏ化合物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ−Ｏ化
合物、Ｉｎ−Ｚｒ−Ｙ−Ｚｎ−Ｏ化合物を用いればよい。
なお、Ｉｎ−Ｚｎ−Ｏ化合物とは、ＩｎおよびＺｎを主成分として有する酸化物という意
味であり、ＩｎおよびＺｎの原子数比は問わない。
または、酸化物半導体膜１２０として、Ｉｎ−Ｍ−Ｚｎ−Ｏ化合物を用いると好ましい。
ここで、Ｍは、Ｇａ、Ａｌ、Ｓｎ、Ｈｆ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、
Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｎｉ、Ｔｉ、ＹまたはＺｒである。好まし
くは、ＭがＧａまたはＳｎであるＩｎ−Ｍ−Ｚｎ−Ｏ化合物を用いる。
Ｍは、ＩｎおよびＺｎと比べ、酸素との結合エネルギーが高い元素であると好ましい。Ｍ
を含むことで、Ｍと酸素との結合エネルギーが高いことから、酸化物半導体膜において酸
素欠損が生じにくくなる。
また、Ｉｎ−Ｍ−Ｚｎ−Ｏ化合物において、組成がＩｎ：Ｍ：Ｚｎ＝３：１：２［原子数
比］に近い材料を用いると、トランジスタの電界効果移動度を高くできるため好ましい。
酸化物半導体膜１２０は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
好ましくは、酸化物半導体膜１２０は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有
している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板
などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半
導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（
Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、こ
れらの基板上に半導体素子が設けられたものを、基板１００として用いると好ましい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
下地絶縁膜１１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコ
ン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イ
ットリウム、酸化ランタン、酸化セシウム、酸化タンタルおよび酸化マグネシウムの一種
以上を選択して、単層または積層で用いればよい。
下地絶縁膜１１０は十分な平坦性を有することが好ましい。具体的には、平均面粗さ（Ｒ
ａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下となる
ように下地となる膜を設ける。上述の数値以下のＲａとすることで、酸化物半導体膜１２
０に結晶領域が形成されやすくなる。なお、Ｒａは、ＪＩＳ Ｂ ０６０１：２００１（
ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよ
う三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」
と表現でき、数式１で定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ
１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ
２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に
投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａ
は原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測
定可能である。
酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、
例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下
、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲
で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒
素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０
原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子
％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後
方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓ
ｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。
また、構成元素の組成は、その合計が１００原子％を超えない値をとる。
また、下地絶縁膜１１０は、加熱処理により酸素を放出する絶縁膜を用いると好ましい。
「加熱処理により酸素を放出する」とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の
放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ
／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比
例する。そして標準試料の基準値との比較により、気体の全放出量を計算することができ
る。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式２で
求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全て
が酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在す
る可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１
７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存
在比率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値で
ある。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式２の詳細に関し
ては、特開平６−２７５６９７号公報を参照する。なお、上記酸素の放出量は、電子科学
株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×
１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
下地絶縁膜１１０から酸化物半導体膜１２０に酸素が供給されることで、酸化物半導体膜
１２０と下地絶縁膜１１０との界面準位密度を低減できる。この結果、トランジスタの動
作などに起因して、酸化物半導体膜１２０と下地絶縁膜１１０との界面にキャリアが捕獲
されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
さらに、酸化物半導体膜１２０の酸素欠損に起因して電荷が生じる場合がある。一般に酸
化物半導体膜１２０の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。
この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで、下
地絶縁膜１１０から酸化物半導体膜１２０に酸素が十分に供給され、好ましくは酸化物半
導体膜１２０に酸素が過剰に含まれていることにより、しきい値電圧がマイナス方向へシ
フトする要因である、酸化物半導体膜１２０の酸素欠損密度を低減することができる。
ゲート絶縁膜１３０およびゲート絶縁膜１３１は、下地絶縁膜１１０と同様の方法および
同様の材料によって形成すればよい。
ゲート電極１４０は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔ
ａおよびＷ、それらの窒化物、酸化物ならびに合金から一種以上選択し、単層でまたは積
層で用いればよい。または、少なくともＩｎおよびＺｎを含む酸化物または酸窒化物を用
いても構わない。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ化合物などを用いればよい。
層間絶縁膜１５０は、下地絶縁膜１１０と同様の方法および同様の材料により形成する。
層間絶縁膜１５０は、比誘電率が低く、かつ十分な厚さを有すると好ましい。例えば、比
誘電率が３．８程度である酸化シリコン膜を用い、３００ｎｍ以上１０００ｎｍ以下の厚
さとすればよい。層間絶縁膜１５０の表面は、大気成分などの影響でわずかに電荷を有し
、その影響により、トランジスタのしきい値電圧が変動することがある。そのため、層間
絶縁膜１５０は、表面に生じる電荷の影響が十分に小さくなるような範囲の比誘電率およ
び厚さとすることが好ましい。同様の理由で、層間絶縁膜１５０上に樹脂膜を形成するこ
とで、表面に生じる電荷の影響を低減しても構わない。
配線１６０ａおよび配線１６０ｂは、ゲート電極１４０と同様の方法および同様の材料に
よって形成すればよい。なお、配線１６０ａおよび配線１６０ｂは、同一層で形成すれば
よい。
ここで、配線１６０ａおよび配線１６０ｂが、それぞれ酸化物半導体膜１２０の酸窒化領
域１２０ｄおよび酸窒化領域１２０ｅと接することにより、該接触界面に異層（配線１６
０ａおよび配線１６０ｂの材料の酸化物など）が生じにくいため、接触抵抗を低減できる
。
次に、図１（Ｂ）に示したトランジスタの作製方法について図２乃至図５を用いて説明す
る。
まず、基板１００上に下地絶縁膜１１０を成膜する（図２（Ａ）参照。）。下地絶縁膜１
１０は、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法、スパッタリング法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法で成膜すればよく、スパッタリング法を用いると好ましい。なお
、基板１００によっては、下地絶縁膜１１０を設けなくても構わない。
次に、酸化物半導体膜１２１を成膜する（図２（Ｂ）参照。）。酸化物半導体膜１２１は
、ＣＶＤ法、スパッタリング法、ＭＢＥ法またはＰＬＤ法で成膜すればよく、スパッタリ
ング法を用いると好ましい。
酸化物半導体膜１２１をＣＡＡＣ−ＯＳ膜とする場合、例えば、多結晶である酸化物半導
体スパッタリング用ターゲットを用い、スパッタリング法によって成膜すればよい。当該
スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含ま
れる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット
状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリ
ング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜す
ることができる。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲ
ットによって適宜変更すればよい。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。以上のようにしてＣＡＡＣ−ＯＳ膜である酸化物半導体膜１２１を成膜すれ
ばよい。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理を行うと、酸化物半導体膜１２
１の結晶化度が高まる、または／および酸化物半導体膜１２１中の不純物濃度を低減し、
欠陥密度を低減することができる。
第１の加熱処理は、酸化性雰囲気、不活性雰囲気、減圧雰囲気および乾燥空気雰囲気を１
種、または２種以上組み合わせて行えばよい。好ましくは、不活性雰囲気または減圧雰囲
気にて加熱処理を行い、その後酸化性雰囲気または乾燥空気雰囲気にて加熱処理を行う。
第１の加熱処理の温度は、１５０℃以上６５０℃以下、好ましくは２５０℃以上５００℃
以下、さらに好ましくは３００℃以上４５０℃以下の温度で行えばよい。第１の加熱処理
は、抵抗加熱方式、ランプヒータ方式、加熱ガス方式などを適用すればよい。
酸化性雰囲気とは、酸化性ガスを含む雰囲気をいう。酸化性ガスとは、酸素、オゾンまた
は亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理
装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上
、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気には、酸化性ガ
スと不活性ガスが混合されていてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ
以上含まれる雰囲気とする。酸化性雰囲気で加熱処理を行うことで、酸化物半導体膜１２
１の酸素欠損密度を低減することができる。
不活性雰囲気とは、窒素、希ガスなどの不活性ガスを主成分とする雰囲気をいう。具体的
には、酸化性ガスなどの反応性ガスが１０ｐｐｍ未満である雰囲気とする。不活性雰囲気
で加熱処理を行うことで、酸化物半導体膜１２１に含まれる不純物濃度を低減することが
できる。
減圧雰囲気とは、処理室の圧力が１０Ｐａ以下の雰囲気をいう。減圧雰囲気で加熱処理を
行うことで、不活性雰囲気よりもさらに酸化物半導体膜１２１に含まれる不純物濃度を低
減することができる。
乾燥空気雰囲気とは、露点−４０℃以下、好ましくは露点−５０℃以下の酸素２０％程度
および窒素８０％程度含まれる雰囲気をいう。酸化性雰囲気の一種であり、比較的低コス
トであるため量産に適している。
次に、酸化物半導体膜１２１を加工して酸化物半導体膜１２２を形成する（図２（Ｃ）参
照。）。なお、「加工する」とは、例えば、フォトリソグラフィ法によって形成したレジ
ストマスクを用い、エッチング処理を行って、所望の形状の膜を得ることをいう。
次に、ゲート絶縁膜１３１を成膜する（図３（Ａ）参照。）。ゲート絶縁膜１３１は、Ｃ
ＶＤ法、スパッタリング法、ＭＢＥ法、ＰＬＤ法で成膜すればよく、スパッタリング法を
用いると好ましい。
次に、導電膜１４１を成膜する（図３（Ｂ）参照。）。導電膜１４１は、ＣＶＤ法、スパ
ッタリング法、ＭＢＥ法またはＰＬＤ法で成膜すればよく、スパッタリング法を用いると
好ましい。
次に、導電膜１４１を加工してゲート電極１４０を形成する（図３（Ｃ）参照。）。
次に、ゲート電極１４０と同様の上面形状にゲート絶縁膜１３１を加工し、ゲート絶縁膜
１３０を形成する（図４（Ａ）参照。）。なお、ゲート絶縁膜１３０の加工は、ゲート電
極１４０またはゲート電極１４０の加工に用いたレジストマスクをマスクとすればよい。
次に、ゲート電極１４０をマスクとして、酸化物半導体膜１２２に酸化物半導体膜を低抵
抗化する不純物を添加し、低抵抗領域１２２ａおよび低抵抗領域１２２ｂを形成する（図
４（Ｂ）参照。）。なお、酸化物半導体膜を低抵抗化する不純物の添加されない領域は高
抵抗領域１２２ｃとなる。
酸化物半導体膜を低抵抗化する不純物として、水素、ヘリウム、ホウ素、窒素、フッ素、
ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチ
モンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン
注入法、イオンドーピング法で行えばよい。または、酸化物半導体膜を低抵抗化する不純
物を含む雰囲気でのプラズマ処理もしくは加熱処理を行えばよい。好ましくはイオン注入
法を用いる。なお、イオン注入法にて酸化物半導体膜を低抵抗化する不純物を添加した後
に、不活性雰囲気または減圧雰囲気にて加熱処理を行ってもよい。
次に、層間絶縁膜１５１を成膜する（図４（Ｃ）参照。）。層間絶縁膜１５１は、ＣＶＤ
法、スパッタリング法、ＭＢＥ法、ＰＬＤ法またはスピンコート法で成膜すればよく、Ｃ
ＶＤ法またはスパッタリング法を用いると好ましい。
次に、層間絶縁膜１５１を加工して低抵抗領域１２２ａおよび低抵抗領域１２２ｂに達す
る開口部を有する層間絶縁膜１５０を形成する（図５（Ａ）参照。）。
次に、マイクロ波放電窒素プラズマ１７０による処理を行う（図５（Ｂ）参照。）。マイ
クロ波放電窒素プラズマ１７０による処理は、マイクロ波放電が可能な装置であれば、特
に装置の限定はなく、例えばＣＶＤ装置、エッチング装置を用いればよい。マイクロ波放
電窒素プラズマ１７０による処理は具体的には、窒素、または窒素およびアルゴンを含む
圧力が１Ｐａ以上１０００Ｐａ以下、好ましくは１Ｐａ以上１００Ｐａ以下の雰囲気下に
おいて、基板を設置するステージ温度を室温以上６００℃以下、好ましくは３００℃以上
４５０℃以下とし、電力を１００Ｗ以上１００００Ｗ以下、好ましくは２０００Ｗ以上４
０００Ｗ以下として行えばよい。なお、マイクロ波の周波数は、２ＧＨｚ以上４ＧＨｚ以
下を用いればよく、例えば２．４５ＧＨｚとすればよい。
なお、本実施の形態では、マイクロ波放電窒素プラズマを用いて処理しているが、これに
限定されない。例えば、酸化物半導体膜を構成する酸素の一部を窒素に置換することが可
能な窒素プラズマ処理を適用しても構わない。
前述のマイクロ波放電窒素プラズマ１７０による処理によって、酸化物半導体膜１２０の
一部に酸窒化領域１２０ｄおよび酸窒化領域１２０ｅを形成することができる（図５（Ｃ
）参照。）。なお、酸化物半導体膜１２０は、そのほかに低抵抗領域１２０ａ、低抵抗領
域１２０ｂおよび高抵抗領域１２０ｃを含む。低抵抗領域１２０ａおよび低抵抗領域１２
０ｂは、低抵抗領域１２２ａおよび低抵抗領域１２２ｂに酸窒化領域１２０ｄおよび酸窒
化領域１２０ｅが形成された領域である。また、高抵抗領域１２０ｃと高抵抗領域１２２
ｃとは、便宜上符号を変更しているが、組成および形状の変更はない。
次に、配線１６０ａおよび配線１６０ｂを形成することで、図１（Ｂ）に示すトランジス
タを作製することができる。なお、得られたトランジスタを樹脂で覆っても構わない。
同様に、図１（Ｃ）に示すトランジスタの作製方法について、図２、図３および図６を用
いて説明する。
図２および図３までは図１（Ｂ）に示すトランジスタを同様の作製方法であるため、説明
を省略する。
図３（Ｃ）にて、ゲート電極１４０を形成した後、酸化物半導体膜１２２に酸化物半導体
膜を低抵抗化する不純物を添加し、低抵抗領域１２２ａおよび低抵抗領域１２２ｂを形成
する（図６（Ａ）参照。）。なお、酸化物半導体膜を低抵抗化する不純物の添加されない
領域は高抵抗領域１２２ｃとなる。
次に、層間絶縁膜１５０を形成し、マイクロ波放電窒素プラズマ１７０による処理を行う
（図６（Ｂ）参照。）。
前述のマイクロ波放電窒素プラズマ１７０による処理によって、酸化物半導体膜１２０に
酸窒化領域１２０ｄおよび酸窒化領域１２０ｅを形成することができる（図６（Ｃ）参照
。）。なお、酸化物半導体膜１２０は、そのほかに低抵抗領域１２０ａ、低抵抗領域１２
０ｂおよび高抵抗領域１２０ｃを含む。
次に、配線１６０ａおよび配線１６０ｂを形成することで、図１（Ｃ）に示すトランジス
タを作製することができる。なお、得られたトランジスタを樹脂で覆っても構わない。
以上のように酸化物半導体膜と金属膜との接触抵抗を低減することができる。また、酸化
物半導体膜と金属膜との接触抵抗が低いことによって、オン特性の優れた酸化物半導体膜
を用いたトランジスタを提供することができる。
本実施の形態は、適宜他の実施の形態または他の実施例と組み合わせて用いることができ
る。
（実施の形態２）
本実施の形態では、実施の形態１で示したトランジスタと異なる構造のトランジスタおよ
びその作製方法について図７および図８を用いて説明する。
図７は、本発明の一態様に係る半導体装置であるトランジスタの上面図および断面図であ
る。図７（Ａ）に示すトランジスタの上面図に示す一点鎖線Ａ−Ｂに対応するＡ−Ｂ断面
を図７（Ｂ）および図７（Ｃ）に示す。なお、図７（Ｂ）および図７（Ｃ）は、ゲート絶
縁膜１３０およびゲート絶縁膜１３１の形状が異なる。なお、図７（Ａ）は、わかりやす
さのため、層間絶縁膜１５０、ゲート絶縁膜１３０、ゲート絶縁膜１３１、電極１８０ａ
、電極１８０ｂおよび下地絶縁膜１１１を省略して示す。
図７（Ｂ）に示すトランジスタは、基板１００上に設けられた凹部を有する下地絶縁膜１
１１と、下地絶縁膜１１１の凹部に設けられた電極１８０ａおよび電極１８０ｂと、下地
絶縁膜１１１、電極１８０ａおよび電極１８０ｂ上に設けられた酸化物半導体膜１２０と
、酸化物半導体膜１２０上に設けられたゲート絶縁膜１３０と、ゲート絶縁膜１３０上に
設けられ、ゲート絶縁膜１３０と概略同様の上面形状を有するゲート電極１４０と、酸化
物半導体膜１２０およびゲート電極１４０上に設けられ、酸化物半導体膜１２０に達する
開口部を有する層間絶縁膜１５０と、層間絶縁膜１５０上に設けられ、層間絶縁膜１５０
に設けられた開口部において酸化物半導体膜１２０と接して設けられた配線１６０ａおよ
び配線１６０ｂと、を有する。
図７（Ｃ）に示すトランジスタは、基板１００上に設けられた凹部を有する下地絶縁膜１
１１と、下地絶縁膜１１１の凹部に設けられた電極１８０ａおよび電極１８０ｂと、下地
絶縁膜１１１、電極１８０ａおよび電極１８０ｂ上に設けられた酸化物半導体膜１２０と
、酸化物半導体膜１２０を覆って設けられたゲート絶縁膜１３１と、ゲート絶縁膜１３１
を介して酸化物半導体膜１２０と重畳して設けられたゲート電極１４０と、酸化物半導体
膜１２０およびゲート電極１４０上に設けられ、酸化物半導体膜１２０に達する開口部を
有する層間絶縁膜１５０と、層間絶縁膜１５０上に設けられ、層間絶縁膜１５０に設けら
れた開口部において酸化物半導体膜１２０と接して設けられた配線１６０ａおよび配線１
６０ｂと、を有する。
電極１８０ａおよび電極１８０ｂは、ゲート電極１４０と同様の方法および同様の材料に
よって形成すればよい。なお、電極１８０ａおよび電極１８０ｂは、同一層で形成すれば
よい。
下地絶縁膜１１１に設けられた凹部の深さと、電極１８０ａおよび電極１８０ｂの厚さは
概略同程度とする。こうすることで、下地絶縁膜１１１、電極１８０ａおよび電極１８０
ｂ上に設けられる酸化物半導体膜１２０を平坦な面に設けることが可能となる。ただし、
下地絶縁膜１１１に設けられた凹部の深さと、電極１８０ａおよび電極１８０ｂの厚さが
異なっていても構わない。
電極１８０ａおよび電極１８０ｂを有することで、実施の形態１で示したトランジスタと
比べ、電極接触面積が増大することにより、さらにトランジスタのオン特性を向上させる
ことが可能となる。
次に、図７（Ｂ）および図７（Ｃ）に示したトランジスタの作製方法について図２乃至図
６および図８を用いて説明する。
なお、本実施の形態に示すトランジスタと、実施の形態１に示すトランジスタとは、下地
絶縁膜１１１、電極１８０ａおよび電極１８０ｂが設けられている点が異なる。
そのため、トランジスタの作製方法の一部は実施の形態１の説明を参酌すればよい。
図８は、下地絶縁膜１１１、電極１８０ａおよび電極１８０ｂの形成方法である。
まず、基板１００上に下地絶縁膜１１０を成膜する（図２（Ａ）参照。）。
次に、下地絶縁膜１１０を加工し、凹部を有する下地絶縁膜１１１を形成する（図８（Ａ
）参照。）。
次に、導電膜１８０を成膜する（図８（Ｂ）参照。）。導電膜１８０は、ＣＶＤ法、スパ
ッタリング法、ＭＢＥ法またはＰＬＤ法で成膜すればよく、スパッタリング法を用いると
好ましい。
次に、導電膜１８０を加工し、電極１８０ａおよび電極１８０ｂを形成する（図８（Ｃ）
参照。）。なお、導電膜１８０の加工は、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍ
ｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によって行えばよい。ＣＭＰ処理によっ
て、下地絶縁膜１１１の最上面と電極１８０ａおよび電極１８０ｂの最上面との高さを概
略一致させることができる。
なお、導電膜１８０を加工して電極１８０ａおよび電極１８０ｂを形成する方法は、ＣＭ
Ｐ処理に限定されない。例えば、導電膜１８０上に平坦化膜を成膜し、下地絶縁膜１１１
の凸部に達するまで平坦化膜の一部、および導電膜１８０の一部をエッチングすることで
、電極１８０ａおよび電極１８０ｂを形成しても構わない。その場合、平坦化膜、および
導電膜１８０のエッチングは、平坦膜と導電膜１８０とのエッチングレートが同程度とな
る条件で行うと好ましい。
以降の作製方法は、実施の形態１を参酌すればよい。
なお、電極１８０ａおよび電極１８０ｂを有することで、例えば、層間絶縁膜１５０の形
成時（開口部の形成時）に、酸化物半導体膜１２２を貫通して開口部を設けてしまった場
合にも、トランジスタを動作させることができる。そのためトランジスタの歩留まりを高
めることができる。
以上のように酸化物半導体膜と金属膜との接触抵抗を低減することができる。また、接触
抵抗が低いことによって、オン特性の優れた酸化物半導体膜を用いたトランジスタを提供
することができる。
本実施の形態は、適宜他の実施の形態または他の実施例と組み合わせて用いることができ
る。
（実施の形態３）
本実施の形態では、実施の形態１または実施の形態２で示したトランジスタを用いて、半
導体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択し
てキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内
容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が
ある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間
にノードを有し、当該ノードに電荷を保持することで記憶を行うフラッシュメモリがある
。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態１または実施の形態
２で示したトランジスタを適用することができる。
まずは、実施の形態１または実施の形態２で示したトランジスタを適用した半導体記憶装
置のメモリセルについて図９を用いて説明する。
メモリセルは、トランジスタＴｒと、キャパシタＣと、を有し、トランジスタＴｒのソー
スまたはドレインの一方はビット線ＢＬと接続し、トランジスタＴｒのゲートはワード線
ＷＬと接続し、トランジスタＴｒのソースまたはドレインの他方はキャパシタＣと接続し
、ビット線ＢＬはセンスアンプＳＡｍｐと接続する（図９（Ａ）参照。）。
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図９
（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電
された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。
この期間を保持期間Ｔ＿１とする。即ち、２値のメモリセルの場合、保持期間Ｔ＿１の間
にリフレッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態１または実施の形態２で示したトランジスタを適
用すると、オフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフ
レッシュ期間の頻度を少なくすることが可能となるため、消費電力を低減することができ
る。例えば、オフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となっ
た酸化物半導体膜を用いたトランジスタを適用すると、電力を供給せずに数日間から数十
年間に渡ってデータを保持することが可能なメモリセルとなる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装
置を得ることができる。
また、実施の形態１または実施の形態２で示したオン特性の優れたトランジスタを適用す
ることで、キャパシタＣへの電荷の蓄積が速やかに行われ、高速動作が可能な半導体記憶
装置を得ることができる。
次に、実施の形態１または実施の形態２で示したトランジスタを適用した半導体記憶装置
のメモリセルについて図１０を用いて説明する。
図１０（Ａ）は、メモリセルの回路図である。当該メモリセルは、トランジスタＴｒ＿１
と、トランジスタＴｒ＿２と、キャパシタＣと、を有し、トランジスタＴｒ＿１のゲート
はワード線ＷＬ＿１と接続し、トランジスタＴｒ＿１のソースはソース線ＳＬ＿１と接続
し、トランジスタＴｒ＿２のソースはソース線ＳＬ＿２と接続し、トランジスタＴｒ＿２
のドレインはドレイン線ＤＬ＿２と接続し、キャパシタＣの一端は容量線ＣＬと接続し、
キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲ
ートはノードＮを介して接続する。
なお、当該メモリセルは、ノードＮの電位に応じて、トランジスタＴｒ＿２の見かけ上の
しきい値電圧が変動することを利用したものである。例えば、図１０（Ｂ）は容量線ＣＬ
の電圧ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄ＿２との関係を説明す
る図である。
ここで、ノードＮは、トランジスタＴｒ＿１を介して電圧を調整することができる。例え
ば、ソース線ＳＬ＿１の電位をＶＤＤとする。このとき、ワード線ＷＬ＿１の電位をトラ
ンジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノード
Ｎの電圧をＨＩＧＨにすることができる。また、ワード線ＷＬ＿１の電位をトランジスタ
Ｔｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすることが
できる。
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ
−Ｉｄ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝０Ｖ
にてＩｄ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝０Ｖに
てＩｄ＿２が大きいため、データ１となる。このようにして、データを記憶することがで
きる。
ここで、トランジスタＴｒ＿１に実施の形態１または実施の形態２で示したトランジスタ
を適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、ノード
Ｎに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間を意図せずにリー
クすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。ま
た、本発明の一態様を用いることでトランジスタＴｒ＿１のしきい値電圧が調整されるた
め、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較し
て消費電力を低減することができる。
なお、トランジスタＴｒ＿２に、実施の形態１または実施の形態２で示したトランジスタ
を適用しても構わない。該トランジスタは、オン特性に優れる。そのため、該トランジス
タを用いた半導体記憶装置は高速動作が可能となる。
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力が小さく、集
積度が高い半導体記憶装置を得ることができる。
本実施の形態は、適宜他の実施の形態または他の実施例と組み合わせて用いることができ
る。
（実施の形態４）
実施の形態１または実施の形態２で示したトランジスタまたは実施の形態３に示した半導
体記憶装置を少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）を構成することができる。
図１１（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１１（Ａ）に示すＣ
ＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕ
ｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３
、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１
９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９
８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）
１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用
いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよ
い。もちろん、図１１（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず
、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレ
スを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種
回路に供給する。
図１１（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジ
スタ１１９６の記憶素子には、実施の形態３に示す半導体記憶装置を用いることができる
。
図１１（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作を行う。即ち、レジスタ１１９６
が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタ
によるデータの保持を行う。フリップフロップによってデータが保持されている場合、レ
ジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデー
タが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９６
内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図１１（Ｂ）または図１１（Ｃ）に示すように、記憶素子群と、電
源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設
けることにより行うことができる。以下に図１１（Ｂ）および図１１（Ｃ）の回路の説明
を行う。
図１１（Ｂ）および図１１（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチ
ング素子に実施の形態１または実施の形態２に示すトランジスタを用いた構成の一例を示
す。
図１１（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数
有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２には
、実施の形態３に示す記憶素子を用いることができる。記憶素子群１１４３が有するそれ
ぞれの記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電
位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１
１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１１（Ｂ）では、スイッチング素子１１４１として、酸化物半導体などのバンドギャッ
プの大きい半導体を活性層に有するトランジスタを用いており、該トランジスタは、その
ゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１１（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチ
ング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
また、図１１（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、
スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記
憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそ
れぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することがで
きる。
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイ
ッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合に
おいてもデータを保持することが可能であり、消費電力の低減を行うことができる。例え
ば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を
停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減す
ることができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
本実施の形態は、適宜他の実施の形態または他の実施例と組み合わせて用いることができ
る。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４に示すトランジスタ、半導体記憶装置
およびＣＰＵの一種以上を含む電子機器の例について説明する。
図１２（Ａ）は携帯型情報端末である。図１２（Ａ）に示す携帯型情報端末は、筐体９３
００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９
３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。
図１２（Ｂ）は、ディスプレイである。図１２（Ｂ）に示すディスプレイは、筐体９３１
０と、表示部９３１１と、を具備する。
図１２（Ｃ）は、デジタルスチルカメラである。図１２（Ｃ）に示すデジタルスチルカメ
ラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３
と、を具備する。
図１２（Ｄ）は２つ折り可能な携帯情報端末である。図１２（Ｄ）に示す２つ折り可能な
携帯情報端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、留め具９６３３
、操作スイッチ９６３８、を有する。
表示部９６３１ａまたは／および表示部９６３１ｂは、一部または全部をタッチパネルと
することができ、表示された操作キーに触れることでデータ入力などを行うことができる
。
本発明の一態様を用いることで、電子機器の性能を高め、かつ信頼性を高めることができ
る。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、酸化物半導体膜と金属膜との接触抵抗を測定した。
以下に図１３および図１４を用いて測定試料の作製方法を示す。
まず、ガラス２００上に酸化シリコン膜２１０を成膜した。酸化シリコン膜２１０はスパ
ッタリング法によって３００ｎｍの厚さで成膜した。
次に、酸化物半導体膜であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。Ｉｎ−Ｇａ−Ｚｎ−Ｏ
膜は、スパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（Ｉｎ：Ｇａ：Ｚｎ
＝３：１：２［原子数比］）を用いて５０ｎｍの厚さで成膜した。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を加工し、島状のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。
次に、酸化窒化シリコン膜２３１を成膜した。酸化窒化シリコン膜は、ＣＶＤ法によって
１０ｎｍの厚さで成膜した。
次に、酸化窒化シリコン膜２３１を介して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜へ、リンイオンを添
加し、島状のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を低抵抗化し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜２２２を形
成した（図１３（Ａ）参照。）。リンイオンは、イオン注入装置によって、加速電圧を３
０ｋＶ、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２として添加した。
次に、酸化窒化シリコン膜を成膜した。該酸化窒化シリコン膜は、ＣＶＤ法によって３０
０ｎｍの厚さで成膜した。次に、該酸化窒化シリコン膜および酸化窒化シリコン膜２３１
を加工してＩｎ−Ｇａ−Ｚｎ−Ｏ膜２２２に達する開口部（開口部２９０など）を有する
酸化窒化シリコン膜２５０および酸化窒化シリコン膜２３０を形成した。ここで、開口部
２９０の上面形状は２μｍ×２μｍとした。
次に、マイクロ波放電窒素プラズマ２７０による処理を行い（図１３（Ｂ）参照。）、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ膜２２２を低抵抗領域２２０ａおよび酸窒化領域２２０ｂを有するＩ
ｎ−Ｇａ−Ｚｎ−Ｏ膜２２０を形成した。マイクロ波放電窒素プラズマ２７０による処理
は、アルゴンを１０００ｓｃｃｍおよび窒素を５００ｓｃｃｍとし、圧力を６Ｐａとし、
試料ステージ温度を４５０℃とし、３０００Ｗ（２．４５ＧＨｚ）の電力をアンテナ電極
に印加して１８０秒行った。
なお、マイクロ波放電窒素プラズマ２７０による処理には、図１５に示す装置を用いた。
図１５に示す装置は、装置外部からガスを供給する供給口と、試料を載せる試料ステージ
と、遅波板としての機能を有する石英と、石英に覆われたマイクロ波を受けるアンテナ電
極と、を有する。
次に、金属膜を成膜し、加工して測定パッド２６０ａ、測定パッド２６０ｂ、測定パッド
２６０ｃおよび測定パッド２６０ｄを有する金属膜を形成し、試料を作製した（図１４（
Ａ）および図１４（Ｂ）参照。）。なお、金属膜として、厚さが５０ｎｍのチタン膜と、
厚さが１００ｎｍのアルミニウム膜と、厚さが５０ｎｍのチタン膜とを積層して用いた。
図１４（Ｂ）に示すＡ−Ｂ断面は、図１４（Ａ）に示す上面図の一点鎖線Ａ−Ｂに対応す
る。
次に、試料をクリーンルーム雰囲気にて３００℃の温度で１時間、加熱処理を行った。
以下に図１４（Ａ）を用いて試料における、金属膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との接触抵
抗ＲＣの測定方法について説明する。
測定パッド２６０ｄと測定パッド２６０ｂとの電圧を０．２５Ｖとしたときの測定パッド
２６０ｃと測定パッド２６０ａとの間を流れる電流を測定し、０．２５Ｖを測定した電流
値で除したものを接触抵抗ＲＣとした。
別途作製したマイクロ波放電窒素プラズマ２７０による処理を行っていない以外は本実施
例で示した試料と同様の作製方法および構造を有する試料の接触抵抗ＲＣは５６４．６Ω
であった。また、本実施例で作製したマイクロ波放電窒素プラズマ２７０で処理を行った
試料の接触抵抗ＲＣは１７２．２Ωであった。なお、接触抵抗ＲＣは、同条件で作製した
試料５点の平均値である。
以上により、酸化物半導体膜であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜にマイクロ波放電窒素プラズ
マ処理を行うことで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜と金属膜との接触抵抗を低減できることが
わかる。
本実施例では、酸化物半導体膜をマイクロ波放電窒素プラズマ処理したときの表面結合状
態について評価した。
以下のように試料を作製した。
まず、ガラス上に酸化シリコン膜を成膜した。酸化シリコン膜はスパッタリング法によっ
て３００ｎｍの厚さで成膜した。
次に、酸化物半導体膜であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。Ｉｎ−Ｇａ−Ｚｎ−Ｏ
膜は、スパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（Ｉｎ：Ｇａ：Ｚｎ
＝３：１：２［原子数比］）を用いて１０ｎｍの厚さで成膜した。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に対し、マイクロ波放電窒素プラズマ処理を行った。マイ
クロ波放電窒素プラズマ処理は、アルゴンを１０００ｓｃｃｍおよび窒素を２００ｓｃｃ
ｍとし、圧力を１００Ｐａとし、試料ステージ温度を３５０℃とし、３０００Ｗ（２．４
５ＧＨｚ）の電力をアンテナ電極に印加して１８０秒行った。
以上のように作製した試料、およびマイクロ波放電窒素プラズマ処理を行っていない以外
は同様の方法で作製した比較試料の表面結合状態をＸ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ
Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により評価し、図１８にＸ
ＰＳスペクトルに示す。
図１８において、シンボルが三角のスペクトルが比較試料を表し、シンボルが丸のスペク
トルが本実施例で作製した試料を表す。
図１８より、Ｍｅｔａｌ−Ｎ結合を示す３９７ｅＶ付近にピークを比較すると、比較試料
はほとんどピークが観測されないのに対し、本実施例で作製した試料では明瞭なピークが
観測された。
以上より、酸化物半導体膜に対しマイクロ波放電窒素プラズマ処理を行うことで、窒素と
一部の金属に結合が生じることがわかる。
本実施例では、マイクロ波放電窒素プラズマ処理有無による酸化物半導体膜と金属膜との
界面状態について評価した。
以下のように試料を作製した。
まず、ガラス３００上に酸化シリコン膜３０１を成膜した。酸化シリコン膜３０１はスパ
ッタリング法によって３３０ｎｍの厚さで成膜した。
次に、酸化シリコン膜３０１の表面をＣＭＰ処理により３０ｎｍ研磨し、平坦化した。
次に、酸化物半導体膜であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。Ｉｎ−Ｇａ−Ｚｎ−Ｏ
膜は、スパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（Ｉｎ：Ｇａ：Ｚｎ
＝３：１：２［原子数比］）を用いて３０ｎｍの厚さで成膜した。
次に、窒素雰囲気にて、４５０℃の温度で１時間の加熱処理を行った後、酸素雰囲気にて
４５０℃の温度で１時間の加熱処理を行った。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を加工し、島状のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。
次に、酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、ＣＶＤ法によって２０ｎ
ｍの厚さで成膜した。
次に、酸化窒化シリコン膜を介して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜へ、ホウ素イオンを添加し
、島状のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を低抵抗化し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜３０２を形成し
た。ホウ素イオンは、イオン注入装置によって、加速電圧を１５ｋＶ、ドーズ量を１×１
０１５ｉｏｎｓ／ｃｍ２として添加した。
次に、酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、ＣＶＤ法によって３００
ｎｍの厚さで成膜した。このようにして前述の２０ｎｍの厚さの酸化シリコン膜と、３０
０ｎｍの厚さの酸化シリコン膜の積層である酸化シリコン膜３０３を形成した。
次に、酸化シリコン膜３０３にＩｎ−Ｇａ−Ｚｎ−Ｏ膜３０２に達する開口部を設けた。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜３０２の露出された領域に対し、マイクロ波放電窒素プラ
ズマ処理を行った。マイクロ波放電窒素プラズマ処理は、アルゴンを１０００ｓｃｃｍお
よび窒素を２００ｓｃｃｍとし、圧力を４０Ｐａとし、試料ステージ温度を３００℃とし
、２０００Ｗ（２．４５ＧＨｚ）の電力をアンテナ電極に印加して１８０秒行った。
次に、微量のニッケルおよび微量のランタンを含むアルミニウム合金膜を成膜した。アル
ミニウム合金膜は、スパッタリング法によって３００ｎｍの厚さで成膜した。
次に、アルミニウム合金膜を加工し、金属膜３０４を形成した。
次に、試料をクリーンルーム雰囲気にて３００℃の温度で１時間、加熱処理を行った。
以上のように作製した試料、およびマイクロ波放電窒素プラズマ処理を行っていない以外
は同様の方法で作製した比較試料の断面形状を走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａ
ｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）に
よって観察した。
ここで、比較試料の断面形状の位相コントラスト像（透過電子像（Ｔｒａｎｓｍｉｔｔｅ
ｄ Ｅｌｅｃｔｒｏｎ：ＴＥ像）ともいう。）を図１６に示す。なお、図１６（Ａ）にお
けるＩｎ−Ｇａ−Ｚｎ−Ｏ膜３０２と金属膜３０４との界面近傍を図１６（Ｂ）に拡大し
て示す。
同様に、本実施例で作製した試料の断面形状のＴＥ像を図１７に示す。なお、図１７（Ａ
）におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜３１２と金属膜３０４との界面近傍を図１７（Ｂ）に
拡大して示す。
図１６（Ｂ）より、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜３０２と金属膜３０４との界面に、いずれの
膜とも異なる層（異層）が数ｎｍの厚さで形成されていることがわかった。
図１７（Ｂ）より、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜３１２と金属膜３０４との界面に異層がほと
んど形成されないことがわかった。
以上により、酸化物半導体膜をマイクロ波放電窒素プラズマ処理してから金属膜を形成す
ることで、酸化物半導体膜と金属膜との界面に異層が生じにくくなることがわかる。
１００ 基板
１１０ 下地絶縁膜
１１１ 下地絶縁膜
１２０ 酸化物半導体膜
１２０ａ 低抵抗領域
１２０ｂ 低抵抗領域
１２０ｃ 高抵抗領域
１２０ｄ 酸窒化領域
１２０ｅ 酸窒化領域
１２１ 酸化物半導体膜
１２２ 酸化物半導体膜
１２２ａ 低抵抗領域
１２２ｂ 低抵抗領域
１２２ｃ 高抵抗領域
１３０ ゲート絶縁膜
１３１ ゲート絶縁膜
１４０ ゲート電極
１４１ 導電膜
１５０ 層間絶縁膜
１５１ 層間絶縁膜
１６０ａ 配線
１６０ｂ 配線
１７０ マイクロ波放電窒素プラズマ
１８０ 導電膜
１８０ａ 電極
１８０ｂ 電極
２００ ガラス
２１０ 酸化シリコン膜
２２０ Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
２２０ａ 低抵抗領域
２２０ｂ 酸窒化領域
２２２ Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
２３０ 酸化窒化シリコン膜
２３１ 酸化窒化シリコン膜
２５０ 酸化窒化シリコン膜
２６０ａ 測定パッド
２６０ｂ 測定パッド
２６０ｃ 測定パッド
２６０ｄ 測定パッド
２７０ マイクロ波放電窒素プラズマ
２９０ 開口部
３００ ガラス
３０１ 酸化シリコン膜
３０２ Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
３０３ 酸化シリコン膜
３０４ 金属膜
３１２ Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
９６３０ 筐体
９６３１ａ 表示部
９６３１ｂ 表示部
９６３３ 留め具
９６３８ 操作スイッチ

Claims (3)

  1. 絶縁表面上に酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜に露点−４０℃以下の乾燥空気雰囲気下において３００℃以上４５０℃以下で加熱処理を施す工程と、
    加熱処理を施した前記酸化物半導体膜上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なる領域を有するゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記酸化物半導体膜に低抵抗領域を形成する工程と、
    前記低抵抗領域を形成した後、前記酸化物半導体膜、前記ゲート絶縁膜及び前記ゲート電極を覆って層間絶縁膜を形成する工程と、
    前記層間絶縁膜に前記低抵抗領域に達する開口部を形成する工程と、
    前記開口部において露出した前記低抵抗領域に窒素プラズマ処理を行う工程と、
    前記開口部において前記低抵抗領域と接する領域を有する金属膜を形成する工程と、を経て形成され、
    前記酸化物半導体膜は、ｃ軸配向した結晶を有することを特徴とする半導体装置の作製方法。
  2. 絶縁表面に凹部を形成する工程と、
    前記凹部に電極を形成する工程と、
    前記絶縁表面上及び前記電極上に酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜に露点−４０℃以下の乾燥空気雰囲気下において３００℃以上４５０℃以下で加熱処理を施す工程と、
    加熱処理を施した前記酸化物半導体膜上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なる領域を有するゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記酸化物半導体膜に低抵抗領域を形成する工程と、
    前記低抵抗領域を形成した後、前記酸化物半導体膜、前記ゲート絶縁膜及び前記ゲート電極を覆って層間絶縁膜を形成する工程と、
    前記層間絶縁膜に前記低抵抗領域に達する開口部を形成する工程と、
    前記開口部において露出した前記低抵抗領域に窒素プラズマ処理を行う工程と、
    前記開口部において前記低抵抗領域と接する領域を有する金属膜を形成する工程と、を経て形成され、
    前記低抵抗領域は、前記電極と接する領域を有し、
    前記酸化物半導体膜は、ｃ軸配向した結晶を有することを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記酸化物半導体膜が形成される面は、平坦性を有することを特徴とする半導体装置の作製方法。
JP2017086996A 2011-09-13 2017-04-26 半導体装置の作製方法 Expired - Fee Related JP6356305B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011199652 2011-09-13
JP2011199652 2011-09-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012199077A Division JP2013077812A (ja) 2011-09-13 2012-09-11 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2017183731A JP2017183731A (ja) 2017-10-05
JP6356305B2 true JP6356305B2 (ja) 2018-07-11

Family

ID=47829014

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012199077A Withdrawn JP2013077812A (ja) 2011-09-13 2012-09-11 半導体装置およびその作製方法
JP2017086996A Expired - Fee Related JP6356305B2 (ja) 2011-09-13 2017-04-26 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012199077A Withdrawn JP2013077812A (ja) 2011-09-13 2012-09-11 半導体装置およびその作製方法

Country Status (2)

Country Link
US (2) US8802493B2 (ja)
JP (2) JP2013077812A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2016189414A1 (en) * 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2017064590A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN112913033A (zh) * 2018-10-26 2021-06-04 株式会社半导体能源研究所 金属氧化物的制造方法及半导体装置的制造方法

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6445172A (en) * 1987-08-13 1989-02-17 Seiko Epson Corp Hydrogen plasma treatment of polycrystalline silicon thin film transistor
JP2567058B2 (ja) * 1988-09-05 1996-12-25 日本電気株式会社 超薄膜トランジスタとその製造方法
IT1241922B (it) * 1990-03-09 1994-02-01 Eniricerche Spa Procedimento per realizzare rivestimenti di carburo di silicio
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
US6156620A (en) * 1998-07-22 2000-12-05 Lsi Logic Corporation Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4123410B2 (ja) * 2002-03-14 2008-07-23 セイコーエプソン株式会社 半導体素子の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7364954B2 (en) 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
KR101416876B1 (ko) 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080303069A1 (en) * 2007-06-11 2008-12-11 International Business Machines Corporation Two step photoresist stripping method sequentially using ion activated and non-ion activated nitrogen containing plasmas
US20090004764A1 (en) 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP5058084B2 (ja) 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011049542A (ja) 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN102891181B (zh) 2009-09-16 2016-06-22 株式会社半导体能源研究所 晶体管及显示设备
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011089808A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101948707B1 (ko) * 2010-01-29 2019-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20130062600A1 (en) 2013-03-14
JP2017183731A (ja) 2017-10-05
JP2013077812A (ja) 2013-04-25
US20140342499A1 (en) 2014-11-20
US8802493B2 (en) 2014-08-12
US9035304B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
JP7291821B2 (ja) 半導体装置
JP7257563B2 (ja) 半導体装置
JP6268264B2 (ja) 半導体装置の作製方法
JP6356305B2 (ja) 半導体装置の作製方法
CN106935656B (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
US8962386B2 (en) Semiconductor device and method for manufacturing the same
JP6013676B2 (ja) 半導体装置及び半導体装置の作製方法
JP5829477B2 (ja) 半導体装置
JP5933895B2 (ja) 半導体装置および半導体装置の作製方法
JP5881388B2 (ja) 半導体装置及び半導体装置の作製方法
JP5912444B2 (ja) 半導体装置の作製方法
JP6268248B2 (ja) トランジスタの作製方法
JP7209043B2 (ja) 半導体装置
JP6194147B2 (ja) 半導体装置
JP6246260B2 (ja) 半導体装置
JP6542329B2 (ja) 半導体装置
JP2019192925A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180613

R150 Certificate of patent or registration of utility model

Ref document number: 6356305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees