JP6350793B2

JP6350793B2 - 発振回路、発振器、電子機器、移動体及び発振器の製造方法

Info

Publication number: JP6350793B2
Application number: JP2013267812A
Authority: JP
Inventors: 山本　壮洋; 壮洋山本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-12-25
Filing date: 2013-12-25
Publication date: 2018-07-04
Anticipated expiration: 2033-12-25
Also published as: US20150180410A1; JP2015126286A; TWI647904B; TW201528677A; US9312809B2; CN104753485A; CN104753485B

Description

本発明は、発振回路、発振器、電子機器、移動体及び発振器の製造方法に関する。例えば、周囲温度の変化に伴う周波数変動を補償する温度補償回路を備えた発振回路に関する。

温度補償型水晶発振器（ＴＣＸＯ：Temperature Compensated Crystal Oscillator）を構成するＡＴカット水晶振動子は周囲温度の変化により２５℃付近を変曲点として３次曲線で近似されるカーブを描いて周波数が変動する。ＴＣＸＯでは、この周波数変動を補償する電圧信号を温度補償回路で生成し、発振回路に設けたバリキャップ・ダイオードに印加することで、周囲温度の変化に対する周波数変動を抑え、例えば、−４０〜８５℃の温度範囲で±０．５ｐｐｍといった高い周波数精度を実現している。水晶振動子の固体間ばらつきで３次の温度特性は変動するため、ＴＣＸＯでは個々に最適な温度補償電圧が得られるように温度補償回路が出力する電圧を調整した後に出荷される。近年では、ＴＣＸＯの小型化が進み、温度補償回路からの電圧をモニターして検査するテスト端子と発振器の機能端子（例えば、出力端子）が兼用されている場合もある。例えば、テスト端子と機能端子が兼用されている場合における温度補償回路のテスト時には、出力回路がオフ状態となり出力端子で温度補償電圧をモニターする。この電圧モニター時は出力回路がオフ状態となるが、通常動作時は出力回路がオン状態となって発振信号を出力端子に出力するので、温度補償回路をテストした時と通常動作時では出力回路の動作が異なっているために、発振器自身の自己発熱量が変化してしまい発振器内の温度が変化してしまう。結果として、発振器内にある発振回路等の回路が温度変化による特性変動を持つ場合には、温度補償回路をテストして発振信号の周波数を調整しても、通常動作時の発振信号が発振器内部の温度変化によりずれてしまい、高い精度で周波数を温度補償することができないという問題がある。

この問題を解決するために、特許文献１では、出力回路がオフ状態のときに発振回路からの信号が入力されて発熱し、出力回路がオン状態のときに動作を停止する発熱回路を備えた発振器が提案されている。

特開２０１３−１６２３５８号公報

特許文献１に記載の発振器によれば、出力回路がオフ状態のときに発熱する発熱回路を備えているので、例えば、温度補償回路の調整時の発熱量を発振回路が動作している状態と合わせることができ、実際の動作状態と近い状態で温度補償回路の調整を行うことができるが、発熱するための専用の回路、例えば、出力回路（バッファー回路等）と同等の回路が必要になり、発熱回路は発振回路の信号をエネルギー源として発熱しているため、温度補償回路の調整時に発熱回路から発生する交流信号がノイズとして影響する可能性がある。

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、回路規模の増加を抑制しながら特性調整用回路の調整時に発熱部から発生する信号がノイズとして影響する可能性を低減させることが可能な発振回路、発振器、電子機
器、移動体及び発振器の製造方法を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係る発振回路は、発振用回路と、特性調整用回路と、出力回路と、振幅制御回路と、を含み、前記出力回路は、前記発振用回路から出力される信号が入力されて、発振信号を出力し、前記振幅制御回路は、前記出力回路が出力する前記発振信号の振幅を制御する振幅制御部と、直流電流が入力されて発熱する発熱部と、を有し、前記発熱部は、前記発振用回路と前記振幅制御部との動作状態に基づいて、前記直流電流が制御されて発熱量が制御される。

特性調整用回路は、例えば、温度補償回路、周波数調整回路、ＡＦＣ（Auto Frequency
Control）回路等であってもよい。

発振用回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部であってもよい。

本適用例に係る発振回路によれば、発熱部が発振用回路と振幅制御部との動作状態に基づいて入力される直流電流が制御されて発熱するため、発熱部は出力回路が出力する交流信号をエネルギー源とする必要がなく、特性調整用回路の調整時に発熱部から発生する信号がノイズとして影響する可能性を低減させることができる。

また、本適用例に係る発振回路によれば、発熱部を振幅制御回路に設けることで、発熱部として出力回路と同等の回路を新たに設ける必要がないので、回路規模の増加を抑制することもできる。

［適用例２］
上記適用例に係る発振回路は、前記出力回路の出力側と電気に接続されている第１端子と、前記特性調整用回路と前記第１端子との電気的な接続を切り替える切り替え部と、を含み、第１モードでは、前記切り替え部は前記特性調整用回路と前記第１端子とを電気的に接続しないように制御され、前記出力回路から出力される前記発振信号が前記第１端子に出力され、前記発熱部に入力される前記直流電流が停止され、第２モードでは、前記切り替え部は前記特性調整用回路と前記第１端子とを電気的に接続するように制御され、前記出力回路から前記発振信号が出力されるのを停止し、前記発熱部は前記発振用回路と前記振幅制御部との動作状態に基づいて前記直流電流が制御されるようにしてもよい。

本適用例に係る発振回路によれば、第２モードでは、第１端子から特性調整用回路の信号を取得することができるので、特性調整用回路の調整を行うことができる。そして、第２モードでの特性調整用回路の調整時には、発熱部が発振用回路と振幅制御部との動作状態に基づいて入力される直流電流が制御されて発熱するため、発熱部は第１モードのときに出力回路が出力する交流信号をエネルギー源とする必要がなく、特性調整用回路の調整時に発熱部から発生する信号がノイズとして影響する可能性を低減させることができる。また、第２モードでは、第１モードと同等の発熱状態を維持して、例えば、周波数温度補償の誤差を低減させることもできる。

［適用例３］
上記適用例に係る発振回路において、前記振幅制御回路は、前記振幅制御部の動作状態
に基づいて前記発振信号の振幅を制御する信号の大きさを制御するためのレベル補正回路を含むものでもよい。

本適用例に係る発振回路によれば、レベル補正回路が、出力周波数が低い場合と高い場合とで、発振信号の振幅を制御する信号の大きさを適切に制御することで、広い周波数範囲にわたって、出力振幅レベルを安定に保つことができる。

［適用例４］
上記適用例に係る発振回路は、前記発振用回路を制御するためのデータと前記振幅制御回路を制御するためのデータとを記憶するメモリーを含むものでもよい。

本適用例に係る発振回路によれば、例えば、発熱部に入力される電流をメモリーに記憶されているデータと連動させることができる。

［適用例５］
上記適用例に係る発振回路において、前記特性調整用回路は、温度補償回路であってもよい。

本適用例に係る発振回路によれば、温度補償回路の調整時に発熱部から発生する交流信号がノイズとして影響する可能性を低減させることができるので、通常動作時の周波数温度補償誤差が小さくなり、高い精度での周波数温度補償が可能になる。また、温度補償回路の調整時に通常の状態と同等の発熱状態を維持して、周波数温度補償の誤差を低減させることもできる。

［適用例６］
上記適用例に係る発振回路において、前記出力回路は、分周回路を含むものでもよい。

本適用例に係る発振回路によれば、例えば、出力回路が通常動作時に分周回路により分周した信号を出力するか否かに応じて、特性調整用回路の調整時に発熱部に入力される電流の大きさを制御することができる。

［適用例７］
本適用例に係る発振器は、上記のいずれかの発振回路と、振動子と、を有する。

本適用例によれば、発振回路において、発熱部が発振用回路と振幅制御部との動作状態に基づいて入力される直流電流が制御されて発熱するため、発熱部は出力回路が出力する交流信号をエネルギー源とする必要がなく、特性調整用回路の調整時に発熱部から発生する信号がノイズとして影響する可能性を低減させた発振器を実現することができる。

また、本適用例によれば、発熱部を振幅制御回路に設けることで、発熱部として出力回路と同等の回路を新たに設ける必要がないので、発振回路の回路規模の増加を抑制することができ、小型の発振器を実現することもできる。

［適用例８］
本適用例に係る電子機器は、上記のいずれかの発振回路を含む。

［適用例９］
本適用例に係る移動体は、上記のいずれかの発振回路を含む。

これらの適用例によれば、特性調整用回路の調整時に発熱部から発生する信号がノイズ
として影響する可能性を低減させることが可能な発振回路を用いるので、信頼性の高い電子機器及び移動体を実現することができる。

［適用例１０］
本適用例に係る発振器の製造方法は、発振用回路、特性調整用回路、前記発振用回路から出力される信号が入力されて、発振信号を出力する出力回路、前記出力回路が出力する前記発振信号の振幅を制御する振幅制御部と、前記発振用回路と前記振幅制御部との動作状態に基づいて、入力される直流電流が制御されて発熱量が制御される発熱部と、を有する振幅制御回路、前記出力回路の出力側と電気に接続されている第１端子、及び、前記特性調整用回路と前記第１端子との電気的な接続を切り替える切り替え部を含む発振回路と、振動子とを電気的に接続する工程と、前記特性調整用回路と前記第１端子とを電気的に接続するように前記切り替え部を切り替え、前記出力回路から前記発振信号が出力されるのを停止し、前記発熱部に前記発振用回路と前記振幅制御部との動作に基づいた前記直流電流を入力する工程と、前記特性調整用回路を調整する工程と、前記特性調整用回路と前記第１端子とを電気的に接続しないように前記切り替え部を切り替え、前記出力回路から前記発振信号が出力されるようし、前記発熱部に前記直流電流が流れないようにする工程と、を含む。

本適用例に係る発振器の製造方法によれば、特性調整用回路を調整する工程において、発熱部が発振用回路と振幅制御部との動作状態に基づいて入力される直流電流が制御されて発熱するため、発熱部は出力回路が出力する交流信号をエネルギー源とする必要がなく、発熱部から発生する信号がノイズとして影響する可能性を低減させることができる。

また、本適用例に係る発振器の製造方法によれば、発熱部を振幅制御回路に設けることで、発熱部として出力回路と同等の回路を新たに設ける必要がないので、発振回路の回路規模の増加を抑制することができ、小型の発振器を製造することもできる。また、特性調整用回路を調整する工程において、通常動作時の状態と同等の発熱状態を維持して、例えば、周波数温度補償の誤差を低減させることもできる。

第１実施形態の発振器の構成図。発振用回路の構成例を示す図。第１実施形態の発振器における出力回路の構成例を示す図。第１実施形態の発振器における振幅制御回路の構成例を示す図。出力レベル調整レジスターの設定値とＤ／Ａコンバーターの出力電圧及びクリップ電圧との関係の一例を示す図。クリップド・サイン波の出力波形の一例を示す図。第１実施形態の発振器における発振段電流調整レジスターの設定値と差分電流との関係を示す図。発振器の製造方法の一例を示すフローチャート図。第１実施形態の発振器と従来の発振器についての差分電流と周波数補償誤差との関係を示す図。第２実施形態の発振器における振幅制御回路の構成例を示す図。第３実施形態の発振器の構成図。第３実施形態の発振器における振幅制御回路の構成例を示す図。第３実施形態の発振器における発振段電流調整レジスターの設定値と発振器の消費電流との関係を示す図。第３実施形態の発振器におけるデコード回路及び抵抗回路の構成例を示す図。デコード回路の真理値表を示す図。発振段電流調整レジスターの設定値と分周切替レジスターの設定値に応じて、発振器の消費電流が変化する様子を示す図。第３実施形態の発振器と従来の発振器についての差分電流と周波数補償誤差との関係を示す図。第４実施形態の発振器における振幅制御回路の構成例を示す図。第５実施形態の発振器における振幅制御回路の構成例を示す図。発振段電流調整レジスターを６ビットに拡張した場合の発熱回路及びデコード回路の構成例を示す図。第６実施形態の発振器の構成図。第６実施形態の発振器における出力回路の構成例を示す図。第６実施形態の発振器における発熱回路及びデコード回路の構成例を示す図。本実施形態の電子機器の機能ブロック図。本実施形態の電子機器の外観の一例を示す図。本実施形態の移動体の一例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．発振器
１−１．第１実施形態
図１は第１実施形態の発振器の構成図である。図１に示すように、第１実施形態の発振器１は、発振回路２と振動子３とを含む温度補償型の発振器であり、発振回路２と振動子３は不図示のパッケージに収容されている。

本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子や音叉型の水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。

発振回路２は、電源端子であるＶｃｃ端子、接地端子であるＧＮＤ端子、出力端子であるＯＵＴ端子、テスト端子であるＴＰ端子、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。Ｖｃｃ端子、ＧＮＤ端子、ＯＵＴ端子及びＴＰ端子は、発振器１の外部端子（不図示）にも接続されている。

本実施形態では、発振回路２は、発振用回路１０、振幅制御回路２０、出力回路３０、温度補償回路４０（「特性調整用回路」の一例）、レギュレーター回路５０、メモリー６０、スイッチ回路７０（「切り替え部」の一例）及びシリアルインターフェース（Ｉ／Ｆ）回路８０を含んで構成されている。なお、本実施形態の発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

発振用回路１０は、振動子３を発振させるための回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振用回路１０は、振動子３の発振に基づく発振信号を出力する。

温度補償回路４０は、発振用回路１０の発振周波数が温度によらず一定になるように、温度を変数として振動子３の周波数温度特性に応じた温度補償電圧を発生させる。この温度補償電圧は、発振用回路１０の負荷容量として機能する可変容量素子（不図示）の一端に印加され、発振周波数が制御される。

出力回路３０は、発振用回路１０からの発振信号が入力され、外部出力用の発振信号を生成して出力する。

振幅制御回路２０は、出力回路３０が出力する発振信号の振幅を制御するための回路である。振幅制御回路２０は、出力回路３０が出力する発振信号の振幅を制御する振幅制御部と発熱部とを有する。後述するように、発熱部は、発振用回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。

レギュレーター回路５０は、Ｖｃｃ端子から供給される電源電圧に基づき、発振用回路１０、温度補償回路４０、出力回路３０の電源電圧または基準電圧となる一定電圧Ｖｒｅｇを生成する。

メモリー６０は、不図示の不揮発性メモリーとレジスターとを有しており、外部端子から、シリアルインターフェース回路８０を介して、不揮発性メモリー又はレジスターに対するリード／ライトが可能に構成されている。本実施形態では、発振器１の外部端子と接続される発振回路２の端子はＶｃｃ，ＧＮＤ，ＯＵＴ，ＴＰの４つしかないため、シリアルインターフェース回路８０は、例えば、Ｖｃｃ端子の電圧が閾値よりも高い時に、ＴＰ端子から外部入力されるクロック信号ＳＣＬＫとＯＵＴ端子から外部入力されるデータ信号ＤＡＴＡを受け付け、不図示の不揮発性メモリーあるいは内部レジスターに対してデータのリード／ライトを行うようにしてもよい。

スイッチ回路７０は、温度補償回路４０と、出力回路３０の出力側と電気に接続されているＯＵＴ端子（第１端子の一例）との電気的な接続を切り替えるための回路である。

本実施形態では、ＴＰ端子に入力される信号がローレベル（第１モードの一例）の時は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続しないように制御され、出力回路３０から出力される発振信号がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がローレベルの時は、振幅制御回路２０の発熱部の動作が停止される。

一方、ＴＰ端子に入力される信号がハイレベル（第２モードの一例）の時は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続するように制御され、出力回路３０からの発振信号の出力が停止され、温度補償回路４０の出力信号（温度補償電圧）がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がハイレベルの時は、振幅制御回路２０の発熱部は、発振用回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。

セルラー等に使用されるＧＰＳ用途のＴＣＸＯとして使用する場合、例えば±０．５ｐｐｍといった高い周波数温度補償精度が要求される。そこで、本実施形態では、レギュレーター回路５０で出力回路３０の出力電圧振幅を安定化させるとともに、低消費電流化の観点から、出力回路３０は出力振幅を抑えたクリップド・サイン波形を出力する。本実施形態では、振幅制御回路２０により、出力回路３０の出力振幅を例えば０．８〜１．２Ｖｐｐの範囲で調整することが可能となっており、さらに、振幅制御回路２０に従来よりも小型の発熱回路を内蔵した構成としている。また、本実施形態では、メモリー６０には、
振動子３の周波数に応じて発振用回路１０の発振段電流を調整・選択するための発振段電流調整レジスターＩＯＳＣ＿ＡＤＪ（発振用回路１０を制御するためのデータ）、出力回路３０の内部に設けた分周回路により発振信号を分周して出力するか否かを選択するための分周切替レジスターＤＩＶ（出力回路３０を制御するためのデータ）、出力回路３０が出力するクリップド・サイン波の発振信号の振幅レベルを調整するための出力レベル調整レジスターＶＯＵＴ＿ＡＤＪ（振幅制御回路２０を制御するためのデータ）が設けられており、これらのレジスターに格納されるデータに基づく設定状態に連動して、振幅制御回路２０の内部の発熱回路に流す電流量が制御される。

なお、これらのレジスターの設定値は、例えば、発振回路２の製造時にメモリー６０が有する不揮発性メモリーに記憶されており、発振器１として組み立てた後の電源投入時に不揮発性メモリーから各レジスターに設定値が書き込まれる。また、例えば、発振回路の製造時に、不揮発性メモリーには、温度補償回路４０に入力される温度補償データ（振動子３の周波数温度特性に応じた０次、１次、３次の各係数値（４次や５次の各係数値を含めてもよい）、あるいは温度と温度補償電圧との対応テーブルなど）（温度補償回路４０を制御するためのデータ）も記憶されている。

［発振用回路の構成］
図２は、図１の発振用回路１０の構成例を示す図である。図２に示すように、発振用回路１０は、発振部１１と電流源回路１２とを備えている。発振部１１は振動子３と接続されることでピアース型の発振回路を構成する。発振部１１では、振動子３と並列に可変容量素子であるバリキャップ・ダイオードＶＣＤ１，ＶＣＤ２が直列接続されており、バリキャップ・ダイオードＶＣＤ１，ＶＣＤ２に温度補償電圧が印加されることで温度に対して発振部１１の容量値が変化し、振動子３の周波数温度特性が補償された発振信号が出力される。

電流源回路１２は、差動増幅器ＡＭＰ１、ＰＭＯＳトランジスターＭ２、バイポーラトランジスターＱ２、及び、抵抗Ｒ１と複数の抵抗Ｒ２が並列接続された電流調整部により、発振段電流Ｉｏｓｃの基準となる電流Ｉｒｅｆを生成する。基準電流Ｉｒｅｆは、４ビットのＩＯＳＣ＿ＡＤＪの設定値により調整される。ＰＭＯＳトランジスターＭ１のゲート幅のサイズとＰＭＯＳトランジスターＭ２のゲート幅のサイズは、例えば１０；１の比率を有している。ＰＭＯＳトランジスターＭ３のゲート幅のサイズとＰＭＯＳトランジスターＭ４のゲート幅のサイズも同様のサイズ比を有する。例えば、Ｉｒｅｆ＝２０μＡとすると、１０倍の２００μＡが発振段電流として発振部１１に供給される。差動増幅器ＡＭＰ２、ＰＭＯＳトランジスターＭ４、バイアス電流Ｉｂｉａｓを流す電流源、ＰＭＯＳトランジスターＭ５，Ｍ６で構成される回路は、カスコード接続されたＰＭＯＳトランジスターＭ１，Ｍ３に流れる発振段電流Ｉｏｓｃの電源依存をさらに抑えるための回路である。この回路は、高い周波数制度が要求されるＴＣＸＯにおいて、電流源が出力する電流の電源依存をカスコード回路よりもさらに低減する、利得増強型のカスコード回路である。このカスコード回路は、基準側のＰＭＯＳトランジスターＭ４のソース電圧をモニターし、電源電圧（Ｖｃｃ端子の電圧）が変動した場合に、ＰＭＯＳトランジスターＭ３，Ｍ４のゲート電圧を差動増幅器ＡＭＰ２により制御して、ＰＭＯＳトランジスターＭ１，Ｍ２のソース・ドレイン間の電位差の変化をさらに抑制する。電流源回路１２の出力抵抗としては、差動増幅器ＡＭＰ２のゲイン倍だけさらに上がる。電源電圧の変動に対して発振段電流Ｉｏｓｃが安定化し、発振部１１の発振周波数変動を抑えられる。

［出力回路の構成］
図３は、図１の出力回路３０の構成例を示す図である。図３に示すように、出力回路３０は、Ｖｒｅｇ端子にはレギュレーター回路５０の出力電圧Ｖｒｅｇが印加され、Ｖｃｌｉｐ端子には振幅制御回路２０で生成されたクリップド・サイン波出力を得るためのクリ
ップ電圧Ｖｃｌｉｐが印加される。出力回路３０は、分周回路を備えており、ＤＩＶ端子の電圧レベルにより、ＩＮ端子に入力される信号（発振用回路１０が出力する発振信号）を２分周するか否かを選択可能に構成されている。本実施形態では、分周切替レジスターＤＩＶの設定値が０のときは、ＤＩＶ端子がローレベルに設定され、入力信号は、分周されず、ＭＯＳトランジスターＭ１〜Ｍ４から成るインバーターで極性が反転され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。一方、分周切替レジスターＤＩＶの設定値が１のときは、ＤＩＶ端子がハイレベルに設定され、入力信号は、分周回路で１／２に分周され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。

また、出力回路３０は、ＴＰ端子がローレベルのときに動作可能状態、ＴＰ端子がハイレベルのときに動作停止状態になる。通常動作時は、ＴＰ端子がローレベルに設定され、入力端子ＩＮからの入力信号はＶｃｌｉｐで決まる電圧振幅レベルでクリップされ、ＯＵＴ端子から出力される。図１の温度補償回路４０を調整する（テストする）時は、ＴＰ端子がハイレベルに設定され、ＭＯＳトランジスターＭ２，Ｍ３がオフして、ＮＯＲ回路ＮＯＲ１の出力ノードＶＢＵＦ２及びＮＯＲ回路ＮＯＲ２の出力ノードＶＢＵＦ３がともに接地電位になり、ＮＭＯＳトランジスターＭ５，Ｍ６がともにオフ状態となる。これにより、出力回路３０は動作停止状態になる。

［振幅制御回路の構成］
図４は、図１の振幅制御回路２０の構成例を示す図である。図４において、ＮＭＯＳトランジスターＭ１，Ｍ２，Ｍ３はディプレッションタイプのＭＯＳトランジスターであり、その他のＭＯＳトランジスターはノーマルタイプ（エンハンスメントタイプ）のＭＯＳトランジスターである。図４に示す振幅制御回路２０は、温度補償回路４０の調整時にスタティックな電流（直流電流）Ｉｈｔを流すことで、通常動作時に出力回路３０で発生する熱に相当する熱を発生させる。これにより、通常動作時と温度補償回路４０の調整時との間の発熱量の変動が抑えられる。

次式（１）に示すように、出力回路３０の出力振幅レベルを決めるクリップ電圧Ｖｃｌｉｐは、差動増幅器ＡＭＰの出力電圧ＶｇからＭＯＳトランジスターＭ２のゲート・ソース間電圧Ｖｇｓ_Ｍ２を差し引いた電圧となる。

Ｖｇは、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪで与えられたデータを基にＤ／ＡコンバーターＤＡＣでＤ／Ａ変換されたアナログ電圧Ｖｄａｃから、次式（２）によって得られる。

式（２）を式（１）に代入することにより、次式（３）の関係が成り立つ。すなわち、Ｄ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃを差動増幅器ＡＭＰで増幅した電圧であるＶｄａｃ・（Ｒ１／Ｒ２＋１）により、クリップ電圧Ｖｃｌｉｐが決まる。

通常動作時は、ＴＰ端子がローレベルに設定され、スイッチ回路ＳＷ１がオン状態、ＮＭＯＳスイッチＳＷ２がオフ状態、ＭＯＳトランジスターＭ３Ｂがオフ状態となり、発熱回路２１は動作停止状態になる。一方、温度補償回路４０の調整時は、ＴＰ端子がハイレベルに設定され、スイッチ回路ＳＷ１がオフ状態に、ＮＭＯＳスイッチＳＷ２がオン状態となり、これにより、ＮＭＯＳトランジスターＭ２が遮断状態となり、ＮＭＯＳトランジスターＭ３を含む発熱回路２１が動作状態となる。

出力回路３０が出力する波形は、図６に示すようなクリップド・サイン波であり、出力周波数が高いほどクリップド・サイン波のピーク値（振幅）は下がるので、出力周波数に合わせて出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値が選択される。通常はクリップド・サイン波の振幅を０．８Ｖｐｐ以上確保できるように出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値が選択される。図５に、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値とＤ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃ及びクリップ電圧Ｖｃｌｉｐとの関係の一例を示す。図５は、差動増幅器ＡＭＰを含むレプリカ回路２２のゲインを約１．２倍に設定した場合の一例であり、クリップ電圧ＶｃｌｉｐはＤＣ的な電圧値を示している。また、図６（Ａ）及び図６（Ｂ）は、それぞれ、出力周波数が２６ＭＨｚと５２ＭＨｚの場合のクリップド・サイン波の出力波形の一例を示す図であり、ともにＶＯＵＴ＿ＡＤＪは“０１”に設定されている。図５に示すように、ＶＯＵＴ＿ＡＤＪが“０１”に設定された場合、クリップ電圧Ｖｃｌｉｐは０．９Ｖとなり、図６（Ａ）に示すように、出力周波数が２６ＭＨｚの場合はクリップド・サイン波の振幅は約０．９Ｖｐｐであり、図６（Ｂ）に示すように、出力周波数が５２ＭＨｚの場合でもクリップド・サイン波の振幅は約０．８２Ｖｐｐを確保できている。また、出力周波数が５２ＭＨｚの場合は、クリップド・サイン波の振幅が若干低下場合もあり、ＶＯＵＴ＿ＡＤＪを“１０”に設定して振幅を０．１Ｖ上げて０．９２Ｖｐｐとすることも可能である。

本実施形態では、ＴＰ端子がハイレベルに設定された時に発熱回路２１を流れる電流Ｉｈｔは、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値、分周切替レジスターＤＩＶの設定値、及び、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値と連動して変化し、ＴＰ端子がローレベルに設定された時に出力回路３０で消費される電流に相当する電流に近づくようになっている。これにより、ＴＰ端子がローレベルに設定された時の発振器１の消費電流とＴＰ端子がハイレベルに設定された時の発振器１の消費電流との差の電流である差分電流を小さくしている。すなわち、出力回路３０が動作状態にあるときの電流と停止状態にあるときの電流との差を小さくして、発振回路１０の発熱量の変動を抑えている。一例として、図７に、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値と差分電流との関係を示す。図７には、分周切替レジスターＤＩＶの設定値が０の時（源振出力時）と１の時（分周出力時）の関係が示されている。図７に示すように、本実施形態の発振器１では、発振周波数や出力の分周の有無に応じてＩＯＳＣ＿ＡＤＪやＤＩＶのレジスター値が個別に設定される場合においても、出力回路３０の動作状態にあるときの電流と停止状態にある時の電流との差を低減することができ、差分電流を０に近づけることに成功している。

なお、発熱回路２１は発熱部として機能し、振幅制御回路２０のうち発熱回路２１以外の回路は振幅制御部として機能する。

［発振器の製造方法］
図８は、本実施形態の発振器の製造方法の一例を示すフローチャート図である。本実施形態の発振器の製造方法は、図８に示す工程Ｓ１０〜Ｓ５０を含む。ただし、本実施形態の発振器の製造方法は、工程Ｓ１０〜Ｓ５０の一部を省略又は変更し、あるいは、他の工程を追加してもよい。

図８に示すように、本実施形態では、まず、発振回路２と振動子３を準備し、発振回路２と振動子３とを電気的に接続する（工程Ｓ１０）。

次に、ＴＰ端子をハイレベルに設定する（工程Ｓ２０）。この工程Ｓ２０により、スイッチ回路７０が温度補償回路４０とＯＵＴ端子とを電気的に接続するように制御され、出力回路３０からの出力が停止されるように制御され、発熱回路２１に発振用回路１０と振幅制御回路２０の振幅制御部との動作（発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値と出力レベル調整レジスターの設定値に応じた動作）に基づいた電流が流れるように制御される。

次に、温度補償回路４０を調整する（工程Ｓ３０）。具体的には、工程Ｓ３０では、あらかじめ決められた複数の温度で、温度補償データを変更しながらＯＵＴ端子から温度補償回路４０が出力する補償電圧をモニターし、振動子３の周波数温度特性を補償するのに最適な温度補償データを決定する。

次に、ＴＰ端子をローレベルに設定する（工程Ｓ４０）。この工程Ｓ４０により、スイッチ回路７０が温度補償回路４０とＯＵＴ端子とを電気的に接続しないように制御され、出力回路３０から発振信号が出力されるように制御され、発熱回路２１に電流が流れないように制御される。

次に、発振器１の周波数温度特性を測定する（工程Ｓ５０）。具体的には、工程Ｓ５０では、工程Ｓ３０で決定した温度補償データを温度補償回路４０に設定し、あらかじめ決められた複数の温度で、ＯＵＴ端子から出力される発振信号の周波数を測定する。そして、測定した周波数温度特性を確認して、所定の基準（仕様）を満たしていれば当該温度補償データをメモリー６０が有する不揮発性メモリーに書き込む。なお、測定した周波数温度特性が所定の基準（仕様）を満たしていない場合は、工程Ｓ２０以下の工程を再度行うようにしてもよいし、当該発振器を不合格品として廃棄してもよい。

また、メモリー６０が有する不揮発性メモリーが、複数回の書き込みが可能であるＥＥＰＲＯＭ、フラッシュメモリー等であれば、工程Ｓ３０において最適な温度補償データを決定した段階で、温度補償データをメモリー６０が有する不揮発性メモリーに書き込み、工程Ｓ５０は発振器１の周波数温度特性を測定するステップとしてもよい。当該工程Ｓ５０において、測定した周波数温度特性が所定の基準（仕様）を満たしていない場合は、当該工程Ｓ２０以下の工程を再度行うようにすることが好ましいが、当該発振器を不合格品として廃棄してもよい。

以上に説明したように、第１実施形態の発振器１によれば、図７に示したように、通常動作時と温度補償回路４０の調整時での消費電流において、差分電流が小さいので、ＴＰ端子がローレベルに設定された時（通常動作時）とハイレベルに設定された時（温度補償回路４０の調整時）との発振器１全体の発熱量の差が低減するので、発振器１の温度差も小さくなる。従って、通常動作時の周波数温度補償誤差を小さくすることができる。図９は、本実施形態の発振器１と従来の発振器についての差分電流と周波数補償誤差との関係を示す図である。図９に示すように、従来の発振器では差分電流が５００〜８００μＡ程
度、周波数温度補償誤差（ＤＦ／Ｆ）が１００〜２００ｐｐｂ程度（破線で囲んだ部分）であるのに対して、本実施形態の発振器１によれば、差分電流及び周波数温度補償誤差（ＤＦ／Ｆ）を０（破線で囲んだ部分）に近づけることができる。

このように、本実施形態の発振器１によれば、温度補償回路の調整時に、発熱回路２１に流れる直流電流Ｉｈｔを、振動子３の周波数に応じて選択された発振段電流調整レジスターＩＯＳＣ＿ＡＤＪ及び出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの各設定値や分周切替レジスターＤＩＶの設定値と連動して変化させることで、通常動作時に出力回路３０で消費される電流に相当する電流を精度よく生成することができるので、差分電流が低減することで周波数温度補償の誤差を抑えた、高い精度での周波数温度補償が可能になる。特に、出力周波数が高くなるほどその効果は大きい。また、発熱回路２１では、エネルギー源として交流信号（交流電流、交流電圧等）を用いていないため、時間変化に伴う電圧または電流の変動が発生することが低減されているため、発熱回路２１から発生する信号がノイズとして他の回路に影響する可能性を低減させることができる。

また、本実施形態の発振器１によれば、発熱回路２１を、振幅制御回路２０の内部に簡単な構成の小型の回路で実現しており、これにより、出力回路３０と同等の駆動能力を持つ発熱回路や発振用回路１０と出力回路３０の間のスイッチ回路が不要となり、回路規模の増加を抑制させることもできる。

１−２．第２実施形態
第１実施形態の発振器１では、通常動作時において、出力周波数が高くなると、それに伴って出力電流Ｉｏｕｔが増加する。すると、ＮＭＯＳトランジスターＭ２に流れる電流と、レプリカ回路２２を構成するＮＭＯＳトランジスターＭ１に流れる電流の比のずれが大きくなり、ＮＭＯＳトランジスターＭ２の利得定数βの温度依存の影響が大きくなって、クリップ電圧Ｖｃｌｉｐの温度特性が悪化し、出力回路３０が出力するクリップド・サイン波の電圧振幅の温度特性が悪化する（温度依存性が大きくなる）。ＭＯＳトランジスターの有効ゲート電圧Ｖｅｆｆは、次式（４）で与えられるから、式（３）は式（５）のように書き換えることができる。

式（５）で、Ｖｔｈはしきい値電圧であり、ＮＭＯＳトランジスターＭ１，Ｍ２が同一種類のトランジスターで構成されるとすると、互いのＶｔｈはほぼ同じになると考えることができる。ここで、式（５）が表現しているＮＭＯＳトランジスターＭ１，Ｍ２の有効ゲート電圧Ｖｅｆｆ_Ｍ１，Ｖｅｆｆ_Ｍ２に着目する。

レプリカ回路２２のＮＭＯＳトランジスターＭ１の飽和領域におけるドレイン電流Ｉｒｅｐは次式（６）で与えることができる。式（６）において、ｕ_０はキャリアの移動度、Ｃ_ｏｘは酸化膜容量、Ｗ_Ｍ１，Ｌ_Ｍ１はＮＭＯＳトランジスターＭ１のゲート幅及びゲー
ト長である。なお、説明を簡略化するため、式（６）ではチャネル長変調効果の影響を省いて記述している。

式（４）を用いて式（６）をさらに変形し、ＮＭＯＳトランジスターＭ１の有効ゲート電圧Ｖｅｆｆ_Ｍ１を表すように書き換えると、次式（７）の関係が導き出される。

同様に、ＮＭＯＳトランジスターＭ２の有効ゲート電圧Ｖｅｆｆ_Ｍ２は次式（８）で表現される。

式（７）及び式（８）において、出力周波数が低い場合（例えば２６ＭＨｚ以下の場合）は、ＮＭＯＳトランジスターＭ１，Ｍ２のＷ，Ｌのアスペクト比と、それぞれの電流Ｉｒｅｐ，Ｉｏｕｔとの比率のずれが少ないので、有効ゲート電圧はほぼバランスよく保たれているが、出力周波数が高い場合（例えば５２ＭＨｚ以上の場合）、出力電流Ｉｏｕｔが増加し、ＮＭＯＳトランジスターＭ２の利得定数β_Ｍ２の影響が大きくなる。

一般的に、ＭＯＳトランジスターでは高温になるほどキャリアの移動度ｕの低下で利得定数βが負の温度特性を持つことが知られているが、出力電流Ｉｏｕｔが増加することでＮＭＯＳトランジスターＭ２の利得定数β_Ｍ２の温度特性の影響が大きくなるため、図４に示した振幅制御回路２０のクリップ電圧Ｖｃｌｉｐの温度特性が悪化し、その結果、出力回路３０が出力するクリップド・サイン波の出力電圧振幅の温度特性が悪化する。なお、発熱回路２１のＮＭＯＳトランジスターＭ３についても同様のことが言える。

そこで、第２実施形態の発振器１では、振幅制御回路２０に上記の影響を改善するためのレベル補正機能を追加する。図１０は、第２実施形態の発振器１における振幅制御回路２０の構成例を示す図である。図１０において、ＮＭＯＳトランジスターＭ１，Ｍ２，Ｍ３，Ｍ４はディプレッションタイプのＭＯＳトランジスターであり、その他のＭＯＳトランジスターはノーマルタイプ（エンハンスメントタイプ）のＭＯＳトランジスターである。図１０に示すように、第２実施形態の発振器１における振幅制御回路２０は、振幅制御
部の動作状態に基づいて、出力回路３０が出力する発振信号の振幅を制御するクリップ電圧Ｖｃｌｉｐの大きさを制御するためのレベル補正回路２４を備えている。

出力周波数と出力電流Ｉｏｕｔはほぼ比例関係にあり、周波数が高くなるにつれて出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値も大きくなる関係にある。出力周波数が低い場合は出力電流Ｉｏｕｔを小さくするためにＶＯＵＴ＿ＡＤＪの上位ビットが０に設定されるので、レベル補正回路２４のＰＭＯＳトランジスターＭ５はオン状態となり、レプリカ回路２２の抵抗Ｒ１、Ｒ２には、Ｉｒｅｐ以外にもレベル補正回路２４のＭＯＳトランジスターＭ４，Ｍ５，Ｍ６を流れる電流も流れる。一方、出力周波数が高い場合は出力電流Ｉｏｕｔを大きくするためにＶＯＵＴ＿ＡＤＪの上位ビットが１に設定されるので、レベル補正回路２４のＰＭＯＳトランジスターＭ５がオフ状態となり、レプリカ回路２２の抵抗Ｒ１、Ｒ２には、Ｉｒｅｐのみが流れる。抵抗Ｒ１，Ｒ２に流れる電流は、Ｄ／ＡコンバーターＤＡＣでＤ／Ａ変換されたアナログ電圧Ｖｄａｃと抵抗Ｒ２とに基づいて一定の電流が流れるので、出力周波数が高い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが１に設定される場合）は、出力周波数が低い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが０に設定される場合）よりも電流Ｉｒｅｐが大きい。従って、出力周波数が低い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが０に設定される場合）のＩｒｅｐとＩｏｕｔとの比Ｉｒｅｐ／Ｉｏｕｔを第１実施形態と同程度に設計すると、出力周波数が高い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが１に設定される場合）のＩｒｅｐ／Ｉｏｕｔは第１実施形態よりも大きくなる。よって、第２実施形態の方が、第１実施形態よりも、出力周波数が低い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが０に設定される場合）におけるＩｒｅｐとＩｏｕｔとの比と、出力周波数が高い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが１に設定される場合）におけるＩｒｅｐとＩｏｕｔとの比とのずれが小さくなる。同様に、ＩｒｅｐとＩｈｔと比のずれも小さくなる。結果として、第２実施形態における振幅制御回路２０は、ＮＭＯＳトランジスターＭ１，Ｍ２，Ｍ３の互いの有効ゲート電圧のずれが低減するように作用する。

第２実施形態における振幅制御回路２０のその他の構成は、第１実施形態における振幅制御回路２０と同様であるため、その説明を省略する。また、第２実施形態の発振器１の全体構成、振幅制御回路２０以外の回路の構成及び発振器１の製造方法も、第１実施形態の発振器１と同様であるため、その図示及び説明を省略する。

第２実施形態の発振器１によれば、ＮＭＯＳトランジスターＭ１，Ｍ２の有効ゲート電圧のずれが低減することで、出力振幅レベルの温度特性が改善し、通常動作時（ＴＰ端子がローレベルの時）に、出力周波数が低い場合（例えば２６ＭＨｚ以下）から出力周波数が高い場合（例えば５２ＭＨｚ以上）までの広い周波数範囲にわたって、出力振幅レベルを安定に保つことができる。

また、第２実施形態の発振器１によれば、ＮＭＯＳトランジスターＭ１，Ｍ３の有効ゲート電圧のずれが低減することで、温度補償回路４０の調整時（ＴＰ端子がハイレベルの時）に、発熱量の変動を抑えることができるので、より高い精度での周波数温度補償が可能になる。

１−３．第３実施形態
図１１は第３実施形態の発振器１の構成図である。また、図１２は、第３実施形態の発振器１における振幅制御回路２０の構成例を示す図である。図１１及び図１２に示すように、第３実施形態における振幅制御回路２０は、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの上位２ビット、分周切替レジスターＤＩＶの１ビット、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの２ビットにより、発熱回路２１に流す電流量を制御する。すなわち、第２実施形態では、振幅制御回路２０は、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの４ビットすべてを用いて発熱回路２１に流す電流量を制御していたが、第３実施形態では
、振幅制御回路２０は、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの上位２ビットを用いて発熱回路２１に流す電流量を制御する。

図１３に、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値と発振器１の消費電流との関係の一例を示す。本実施形態では、メモリー６０が初期状態のとき、例えば、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値が０の時に、消費電流が中心値付近になるようにしている。デコード回路２３においては、メモリー６０が初期状態、特にＩＯＳＣ＿ＡＤＪの設定値が初期状態のときに発振器１の消費電流が中心値付近になるのと同様の関係性を保ち、ＩＯＳＣ＿ＡＤＪの設定値に応じた発熱回路２１の電流設定がデコードされるように構成されている。

図１４に、図１２に示したデコード回路２３及び抵抗回路２５の構成例を示す。また、図１５に、図１４に示したデコード回路２３の真理値表を示す。図１４及び図１５に示すように、第３実施形態では、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの上位２ビットと分周切替レジスターＤＩＶの１ビットの組み合わせにより、抵抗回路２５の抵抗値が選択される。そして、ＴＰ端子がハイレベルの時、抵抗回路２５のＮＭＯＳトランジスターＭ７がオン状態となり、レプリカ回路２２の差動増幅器ＡＭＰの出力電圧Ｖｇと抵抗回路２５の抵抗値によって決まる電流Ｉｈｔが発熱回路２１に流れる。すなわち、本実施形態では、ＴＰ端子がハイレベルの時、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの上位２ビット、分周切替レジスターＤＩＶの１ビット、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの２ビットにより、発熱回路２１に流れる電流Ｉｈｔが制御される。

第３実施形態における振幅制御回路２０のその他の構成は、第２実施形態における振幅制御回路２０と同様であるため、その説明を省略する。また、第３実施形態の発振器１の全体構成、振幅制御回路２０以外の回路の構成及び発振器１の製造方法も、第２実施形態の発振器１と同様であるため、その図示及び説明を省略する。

図１６に、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値と分周切替レジスターＤＩＶの設定値に応じて、発振器１の消費電流が変化する様子を示す。図１６では、説明を簡略化するために、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪの設定値は固定されている。また、図１７に、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの設定値と差分電流との関係の一例を示す。図１７には、分周切替レジスターＤＩＶの設定値が０の時（源振出力時）と１の時（分周出力時）の関係が示されている。図１７に示すように、本実施形態の発振器１では、発熱回路に流れる電流Ｉｈｔの制御に、ＩＯＳＣ＿ＡＤＪの下位２ビットを用いていないため、ＩＯＳＣ＿ＡＤＪの設定値によっては、差分電流が少し大きくなっている。それでも、差分電流を±１００μＡ程度に収めることができており、周波数温度補償の誤差を例えば２０ｐｐｂ程度まで抑制することも可能である。図９に示したように、従来の発振器では差分電流が５００〜８００μＡ程度、周波数温度補償誤差（ＤＦ／Ｆ）が１００〜２００ｐｐｂ程度であるので、第３実施形態の発振器１は、従来よりも良好な特性が得られる。そして、第３実施形態の発振器１によれば、発振段電流調整レジスターのビット数を削減することで発熱回路２１の構成を簡素化することができ、回路の小型化を図ることができる。

１−４．第４実施形態
第３実施形態の発振器１では、出力周波数が高い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが１に設定される場合）、レベル補正回路２４のＰＭＯＳトランジスターＭ５を常時オフさせる構成としていたが、逆に、出力周波数が低い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが０に設定される場合）には、ＰＭＯＳトランジスターＭ５が常時オンとなり、レプリカ回路２２のＮＭＯＳトランジスターに流れる電流Ｉｒｅｐを減らすように作用する。通常動作時（ＴＰ端子がローレベルの時）はこのほうが都合が良いが、温度補償回路４０の調
整値（ＴＰ端子がハイレベルの時）は少し都合が悪い場合がある。具体的には、出力周波数が低い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが０に設定される場合）、レプリカ回路２２の電流Ｉｒｅｐが減少することで差動増幅器ＡＭＰの出力電圧Ｖｇが低下し、これにより、発熱回路２１のＮＭＯＳトランジスターＭ３のゲート電圧Ｖｇおよびソース電圧Ｖｈｔが低下する。その結果、発熱回路２１の電流Ｉｈｔを低下させないためには、抵抗回路２５の抵抗Ｒ１〜Ｒ７の抵抗値を十分小さくしなければならないが、図１４に示した抵抗回路２５に流れる電流Ｉｈｔの比精度を保つためには、ＮＭＯＳトランジスターＭ１〜Ｍ７のオン抵抗を十分低くしなければならず、ＮＭＯＳトランジスターＭ１〜Ｍ７のサイズアップにつながる。

そこで、第４実施形態の発振器１では、出力周波数が高い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが１に設定される場合）だけでなく、温度補償回路４０の調整時（ＴＰ端子がハイレベルの時）にもレベル補正回路２４のＰＭＯＳトランジスターＭ５をオフ状態にする。図１８は、第４実施形態の発振器１における振幅制御回路２０の構成例を示す図である。図１８に示すように、レベル補正回路２４のＰＭＯＳトランジスターＭ５は、ＶＯＵＴ＿ＡＤＪの上位ビットが１の時、又はＴＰ端子がハイレベルの時にオフ状態になり、それ以外の場合はオン状態になる。

第４実施形態における振幅制御回路２０のその他の構成は、第３実施形態における振幅制御回路２０と同様であるため、その説明を省略する。また、第４実施形態の発振器１の全体構成、振幅制御回路２０以外の回路の構成及び発振器１の製造方法も、第３実施形態の発振器１と同様であるため、その図示及び説明を省略する。

第４実施形態の発振器１によれば、温度補償回路４０の調整時（ＴＰ端子がハイレベルのとき）、レプリカ回路２２の電流Ｉｒｅｐが減少しないため差動増幅器ＡＭＰの出力電圧Ｖｇが低下せず、発熱回路２１のＮＭＯＳトランジスターＭ３のゲート電圧Ｖｇおよびソース電圧Ｖｈｔも低下しない。その結果、抵抗回路２５の抵抗Ｒ１〜Ｒ７の抵抗値や、ＮＭＯＳトランジスターＭ１〜Ｍ７のオン抵抗をさらに低くしなくても、抵抗回路２５に流れる電流Ｉｈｔの比精度を保ちながら、発熱回路２１に十分な電流Ｉｈｔを流すことができる。従って、ＮＭＯＳトランジスターＭ１〜Ｍ７のサイズアップを避けることができる。

なお、第４実施形態の発振器１では、出力周波数が低い場合（ＶＯＵＴ＿ＡＤＪの上位ビットが０に設定される場合）、かつ温度補償回路４０の調整時（ＴＰ端子がハイレベルのとき）、第３実施形態の発振器１と比較して、レプリカ回路２２に流れる電流Ｉｒｅｐが大きくなり、ＩｒｅｐとＩｏｕｔとの比がずれてしまうが、出力周波数が低い場合は通常動作時に出力回路３０で消費される電流が小さいので、差分電流の増加は比較的少なくて済む。従って、出力周波数が低い場合にＩｒｅｐとＩｏｕｔとの比がずれても周波数温度補償の誤差の増加は抑制され、結果的に良好な精度での周波数温度補償が可能になる。

１−５．第５実施形態
図１９は、第５実施形態の発振器１における振幅制御回路２０の構成例を示す図である。図１９に示すように、第５実施形態における振幅制御回路２０は、第３実施形態と同様に、デコード回路２３において、図１１に示すメモリー６０が初期状態、特にＩＯＳＣ＿ＡＤＪの設定値が初期状態のときに発振器１の消費電流が中心値付近になるのと同様の関係性を保ち、ＩＯＳＣ＿ＡＤＪの設定値に応じた発熱回路２１の電流設定がデコードされるように構成されている。そして、温度補償回路４０の調整時（ＴＰ端子がハイレベルに設定された時）、発熱回路２１が動作状態になり、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの上位２ビットと分周切替レジスターＤＩＶの１ビットの組み合わせにより、発熱回路２１の抵抗値が選択される。さらに、分周切替レジスターＤＩＶが１に設定される場
合は、抵抗Ｒ２，Ｒ２ａからなる並列抵抗群が非選択状態になり、抵抗Ｒ１，Ｒ１ａからなる並列抵抗群に電流が流れるように選択することができる。なお、抵抗Ｒ１はＩＯＳＣ＿ＡＤＪの設定値によらずオン状態となり、発熱回路２１のオフセット電流量を決める働きをする。分周切替レジスターＤＩＶが０に設定される場合は、抵抗Ｒ２，Ｒ２ａからなる並列抵抗群も選択可能な状態となり発熱回路２１の電流が増加する。

抵抗Ｒ１ａとＮＭＯＳトランジスターＭ１ａ、抵抗Ｒ２ａとＮＭＯＳトランジスターＭ２ａは、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの上位２ビットの変化に合わせて発熱回路２１の電流が変化するように一定の比が保たれており、ＩＯＳＣ＿ＡＤＪの設定値により発熱回路２１に流す電流が制御される。

第５実施形態における振幅制御回路２０のその他の構成は、第３実施形態における振幅制御回路２０と同様であるため、その説明を省略する。また、第５実施形態の発振器１の全体構成、振幅制御回路２０以外の回路の構成及び発振器１の製造方法も、第３実施形態の発振器１と同様であるため、その図示及び説明を省略する。

第３実施形態の発振器１では、抵抗回路２５の抵抗が直列接続されているため、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪをｎビット増やすと、デコード回路２３の回路素子数が約２^ｎ倍に増えるが、第５実施形態の発振器１によれば、発熱回路２１の抵抗が並列接続されているので、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪのビット数を増やしてもデコード回路２３の規模を抑えることができる。一例として、図２０に、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪを６ビットに拡張した場合の発熱回路２１及びデコード回路２３の構成例を示す。

１−６．第６実施形態
ネットワーク関連機器や小型の無線基地局などで使用されるＴＣＸＯではＣＭＯＳ出力形式が一般的である。例えば、Ｖｃｃ＝０Ｖ〜３．３Ｖの間でスイングするＬＶ−ＣＭＯＳ出力などが代表的である。そこで、第６実施形態の発振器１は、出力回路３０をＣＭＯＳ出力回路として構成する。

図２１は第６実施形態の発振器１の構成図である。出力回路３０は、発振用回路１０からの発振信号あるいは当該発振信号を選択した後、電源−ＧＮＤ間でスイングするＣＭＯＳ出力波形を出力する。また、温度補償回路４０の調整時は、出力回路３０が消費する電流に合わせて発熱回路２１が電流を消費し、発熱量の変動を抑える。

図２２は、第６実施形態の発振器１における出力回路３０の構成例を示す図である。Ｖｒｅｇ端子にはレギュレーター回路５０の出力電圧Ｖｒｅｇが印加され、Ｖｃｃ端子には外部の電源電圧Ｖｃｃが印加される。

出力回路３０は、一定電圧Ｖｒｅｇで動作する分周回路及びＭＯＳトランジスターＭ１〜Ｍ４から成るインバーターを備えており、ＤＩＶ端子の電圧レベルにより、ＩＮ端子に入力される信号（発振用回路１０が出力する発振信号）を２分周するか否かを選択可能に構成されている。本実施形態では、分周切替レジスターＤＩＶの設定値が０のときは、ＤＩＶ端子がローレベルに設定され、入力信号は、分周されず、ＭＯＳトランジスターＭ１〜Ｍ４から成るインバーターで極性が反転された後、レベルシフターによりハイレベルが電源電圧Ｖｃｃに変換されてＮＡＮＤ回路ＮＡＮＤ１およびＮＯＲ回路ＮＯＲ１に伝達する。一方、分周切替レジスターＤＩＶの設定値が１のときは、ＤＩＶ端子がハイレベルに設定され、入力信号は、分周回路で１／２に分周された後、レベルシフターによりハイレベルが電源電圧Ｖｃｃに変換されてＮＡＮＤ回路ＮＡＮＤ１およびＮＯＲ回路ＮＯＲ１に伝達する。

また、出力回路３０は、ＴＰ端子がローレベルのときに動作可能状態、ＴＰ端子がハイレベルのときに動作停止状態になる。通常動作時は、ＴＰ端子がローレベルに設定され、入力端子ＩＮからの入力信号が、レベルシフターによりＣＭＯＳ出力波形の信号に変換されてＯＵＴ端子から出力される。温度補償回路４０の調整時は、ＴＰ端子がハイレベルに設定され、ＭＯＳトランジスターＭ２，Ｍ３がオフし、ＮＡＮＤ回路ＮＡＮＤ１の出力ノードＶＢＵＦ２が電源電位、ＮＯＲ回路ＮＯＲ１の出力ノードＶＢＵＦ３が接地電位になり、ＰＭＯＳトランジスターＭ５，ＮＭＯＳトランジスターＭ６がともにオフ状態となる。これにより、出力回路３０は動作停止状態になる。

図２３は、第６実施形態の発振器１における発熱回路２１及びデコード回路２３の構成例を示す図である。本実施形態では出力回路３０がＣＭＯＳ出力するため、消費電流も数ｍＡ程度と比較的高い。そのため、発熱回路２１の電流もきめ細かく制御する必要があるので、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの全４ビットをフルに活用している。すなわち、デコード回路２３は、発振段電流調整レジスターＩＯＳＣ＿ＡＤＪの４ビットと分周切替レジスターＤＩＶの１ビットを合わせた５ビットをデコードし、発熱回路２１を制御している。

第６実施形態の発振器１のその他の構成は、第１実施形態の発振器１と同様であるため、その説明を省略する。また、第６実施形態の発振器１の製造方法も、第１実施形態の発振器１と同様であるため、その図示及び説明を省略する。

２．電子機器
図２４は、本実施形態の電子機器の機能ブロック図である。また、図２５は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。

本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図２４の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。

発振器３１０は、発振回路３１２と振動子３１３とを備えている。発振回路３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０のＯＵＴ端子からＣＰＵ３２０に出力される。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プロ
グラムに従って実行した演算結果等を一時的に記憶する。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。

発振回路３１２として例えば上述した各実施形態の発振回路２を適用し、又は、発振器３１０として例えば上述した各実施形態の発振器１を適用することにより、信頼性の高い電子機器を実現することができる。

このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

３．移動体
図２６は、本実施形態の移動体の一例を示す図（上面図）である。図２６に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図２６の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。

発振器４１０は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。

バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。

発振器４１０が備える発振回路として例えば上述した各実施形態の発振回路２を適用し、又は、発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、信頼性の高い移動体を実現することができる。

このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動
車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

例えば、上述した各実施形態では、特性調整用回路として温度補償回路を有する発振器（ＴＣＸＯ）を例に挙げたが、本発明は、これ以外にも、特性調整用回路として周波数調整回路を有する発振器（ＳＰＸＯ等）、特性調整用回路としてＡＦＣ（Auto Frequency Control）回路を有する発振器（ＶＣＸＯやＶＣ−ＴＣＸＯ等）など、種々の発振器に適用することができる。

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１発振器、２発振回路、３振動子、１０発振用回路、１１発振部、１２電流源回路、２０振幅制御回路、２１発熱回路、２２レプリカ回路、２３デコード回路、２４レベル補正回路、２５抵抗回路、３０出力回路、４０温度補償回路、５０レギュレーター回路、６０メモリー、７０スイッチ回路、８０シリアルインターフェース（Ｉ／Ｆ）回路、３００電子機器、３１０発振器、３１２発振回路、３１３振動子、３２０ＣＰＵ、３３０操作部、３４０ＲＯＭ、３５０ＲＡＭ、３６０通信部、３７０表示部、４００移動体、４１０発振器、４２０，４３０，４４０コントローラー、４５０バッテリー、４６０バックアップ用バッテリー

Claims

発振用回路と、
前記発振用回路に電気的に接続されている特性調整用回路と、
前記発振用回路からの信号に基づいて発振信号を出力する出力回路と、
前記発振信号の振幅を制御する振幅制御部、及び直流電流が入力されて発熱する発熱部を有する振幅制御回路と、を含み、
前記発熱部は、
前記発振用回路の電流と、前記振幅制御部により制御される前記発振信号の前記振幅のレベルと、の設定に基づいて、前記直流電流が制御されて発熱量が制御される、発振回路。
前記出力回路の出力側と電気的に接続されている第１端子と、
前記特性調整用回路と前記第１端子との電気的な接続を切り替える切り替え部と、を含み、
第１モードでは、
前記切り替え部は前記特性調整用回路と前記第１端子とを電気的に接続しないように制御され、前記出力回路から前記発振信号が前記第１端子に出力され、前記発熱部に入力される前記直流電流が停止され、
第２モードでは、前記切り替え部は前記特性調整用回路と前記第１端子とを電気的に接続するように制御され、前記出力回路から前記発振信号が出力されるのを停止し、前記発熱部は前記発振用回路の電流と前記振幅制御部により制御される前記発振信号の前記振幅のレベルとの設定に基づいて前記直流電流が制御される、請求項１に記載の発振回路。
前記振幅制御回路はレベル補正回路を含み、
前記レベル補正回路は、前記振幅制御部により制御される前記発振信号の前記振幅のレベルの設定に基づいて、前記発振信号の振幅を制御する信号の大きさを制御する、請求項１又は２に記載の発振回路。
前記発振用回路を制御するためのデータと前記振幅制御回路を制御するためのデータと
を記憶するメモリーを含む、請求項１乃至３のいずれか一項に記載の発振回路。
前記特性調整用回路は、温度補償回路である、請求項１乃至４のいずれか一項に記載の発振回路。
前記出力回路は、分周回路を含む、請求項１乃至５のいずれか一項に記載の発振回路。
請求項１乃至６のいずれか一項に記載の発振回路と、振動子と、を有する、発振器。
請求項１乃至６のいずれか一項に記載の発振回路を含む、電子機器。
請求項１乃至６のいずれか一項に記載の発振回路を含む、移動体。
発振用回路、前記発振用回路に電気的に接続されている特性調整用回路、前記発振用回路からの信号に基づいて発振信号を出力する出力回路、前記発振信号の振幅を制御する振幅制御部及び直流電流が入力されて発熱する発熱部を有する振幅制御回路、前記出力回路の出力側と電気的に接続されている第１端子、並びに前記特性調整用回路と前記第１端子との電気的な接続を切り替える切り替え部を含む発振回路と、振動子とを電気的に接続する工程と、
前記特性調整用回路と前記第１端子とを電気的に接続するように前記切り替え部を切り替え、前記出力回路から前記発振信号が出力されるのを停止し、前記発熱部に前記発振用回路の電流と前記振幅制御部により制御される前記発振信号の前記振幅のレベルとの設定に基づく前記直流電流を入力する工程と、
前記特性調整用回路を調整する工程と、
前記特性調整用回路と前記第１端子とを電気的に接続しないように前記切り替え部を切り替え、前記出力回路から前記発振信号が出力されるようにし、前記発熱部に前記直流電流が流れないようにする工程と、を含む、発振器の製造方法。