JP6349036B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6349036B2
JP6349036B2 JP2017530935A JP2017530935A JP6349036B2 JP 6349036 B2 JP6349036 B2 JP 6349036B2 JP 2017530935 A JP2017530935 A JP 2017530935A JP 2017530935 A JP2017530935 A JP 2017530935A JP 6349036 B2 JP6349036 B2 JP 6349036B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
resin layer
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017530935A
Other languages
English (en)
Other versions
JPWO2017018507A1 (ja
Inventor
英樹 浅野
英樹 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Publication of JPWO2017018507A1 publication Critical patent/JPWO2017018507A1/ja
Application granted granted Critical
Publication of JP6349036B2 publication Critical patent/JP6349036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子の製造方法に関し、特に、紫外光を発する発光素子の製造方法に関する。
近年、青色光を出力する発光ダイオードやレーザダイオード等の半導体発光素子が実用化されており、さらに波長の短い深紫外光を出力する発光素子の開発が進められている。深紫外光は高い殺菌能力を有することから、深紫外光の出力が可能な半導体発光素子は、医療や食品加工の現場における水銀フリーの殺菌用光源として注目されている。このような深紫外光用の発光素子は、例えば、サファイア基板などの基板上に窒化アルミニウムガリウム(AlGaN)系のn型半導体層、活性層、p型半導体層を順に積層させることで形成される。
活性層が発する深紫外光は、サファイア基板のうち半導体層が積層される第1主面とは反対側の第2主面(光取り出し面)を通じて外部に出力される。サファイア基板は、屈折率の比較的高い材料であるため、光取り出し面となる界面での屈折率差が大きい。その結果、活性層から光取り出し面に向かう深紫外光の多くが内側に向けて全反射され、外部取り出し効率が大きく低下する要因となっている。
サファイア基板の光取り出し効率を高めるための方法の一つとして、光取り出し面にナノメートルまたはサブミクロン程度の凹凸構造を形成する方法がある。例えば、リソグラフィ技術やナノインプリント技術を用いてサファイア基板上にレジストパターンを形成し、エッチング処理を施すことにより微細な凹凸構造が形成される(例えば、特許文献1参照)。
特開2012−149151号公報
フォトリソグラフィ技術を用いて凹凸構造を形成する場合、一般に、レジスト塗布、露光、現像、エッチング、レジスト剥離の工程を必要とし、露光用のマスクが必要となることから製造コストが高くなりやすい。また、ナノインプリント技術を用いる場合も特殊な金型を作成する必要があるために製造コストの増大につながりうる。また、凹凸形成前の基板に反りが生じている場合に、その反りが僅かであっても金型を正確に転写できないおそれが生じうる。
本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、簡易かつコストの低い方法で、光取り出し効率を高めた発光素子を製造することにある。
上記課題を解決するために、本発明のある態様の発光素子の製造方法は、発光素子の光取り出し面となる主面上に、第1材料と第1材料と異なる第2材料とを含む溶液を塗布してマスク層を形成する工程と、形成したマスク層の上からドライエッチングによりマスク層および主面をエッチングして凹凸構造を形成する工程と、を備える。
この態様によると、マスク層に含まれる第1材料と第2材料の材料特性の違いを利用して、光取出し面となる主面上におけるエッチング速度を位置に応じて異ならせることができる。これにより、位置に応じて異なる深さで主面をエッチングして、凹凸構造を有する光取出し面を簡易かつ安価な方法で形成でき、発光素子の光取り出し効率を向上させることができる。
凹凸構造の上に残留するマスク層を除去する工程をさらに備えてもよい。
第1材料は樹脂材料であってもよく、第2材料は無機材料であってもよい。
溶液には、第2材料の粒子が分散されてもよい。
発光素子は、凹凸構造を通じて紫外光を外部に出力するよう構成されてもよい。
発光素子は、サファイア基板を備えてもよい。凹凸構造は、サファイア基板の一主面に形成されてもよい。
本発明によれば、簡易かつコストの低い方法で、光取り出し効率を高めた発光素子を製造できる。
実施の形態に係る発光素子の構成を概略的に示す断面図である。 発光素子の製造工程を模式的に示す図である。 発光素子の製造工程を模式的に示す図である。 発光素子の製造工程を模式的に示す図である。 発光素子の製造工程を模式的に示す図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
図1は、実施の形態に係る発光素子10の構成を概略的に示す断面図である。発光素子10は、基板12と、半導体積層構造14を備える。半導体積層構造14は、テンプレート層16、n型クラッド層18、活性層20、p型クラッド層22、p型コンタクト層24、p側電極26、n側電極28を備える。
発光素子10は、中心波長λが約355nm以下となる「深紫外光」を発するように構成される半導体発光素子であり、いわゆるLED(Light Emitting Diode)チップである。このような波長の深紫外光を出力するため、活性層20は、バンドギャップが約3.4eV以上となる窒化アルミニウムガリウム(AlGaN)系半導体材料で構成される。本実施の形態では、特に、中心波長λが約240nm〜350nmの深紫外光を発する場合について示す。
基板12は、テンプレート層16が積層される第1主面12aを有する。基板12は、サファイア(Al)基板であり、例えば、第1主面12aがサファイア基板の(0001)面となるように設けられる。テンプレート層16は、AlN系半導体材料で形成される層を含み、例えば、高温成長させたAlN(HT−AlN)層を含む。テンプレート層16は、AlGaN系半導体材料で形成される層、例えば、アンドープのAlGaN(u−AlGaN)層を含んでもよい。
基板12およびテンプレート層16は、n型クラッド層18から上の層を形成するための下地層として機能する。またこれらの層は、活性層20が発する深紫外光を外部に取り出すための光取り出し基板として機能し、活性層20が発する深紫外光を透過する。基板12の第1主面12aと反対側には、光取り出し面12cが設けられる。光取り出し面12cには、光取り出し効率を高めるための凹凸構造30が設けられる。
凹凸構造30は、発光素子10が出力する光の波長よりも小さい周期で凹凸が繰り返されるように形成される。凹凸構造30は、特定の周期性を有するような凹凸形状ではなく、光取り出し面12cの面内において、凹凸の高さ及び面方向の周期がランダムとなるような凹凸形状を有する。これにより、光取り出し面12cを透過する光から見て、光取り出し面12cの界面において屈折率が徐々に変化するようにしている。
凹凸構造30は、凹凸の面方向の周期が波長λの0.01倍〜0.5倍程度となるように形成され、好ましくは、0.01倍〜0.1倍程度となるように形成される。例えば、発光素子10の発光波長λが約280nmである場合、凹凸構造30の周期は、3nm〜140nm程度となるように形成され、好ましくは、3nm〜28nm程度となるように形成される。
n型クラッド層18は、n型のAlGaN系半導体材料で形成され、例えば、n型の不純物としてシリコン(Si)がドープされるAlGaN層である。n型クラッド層18は、活性層20が発する深紫外光を透過するように組成比が選択され、例えば、活性層20よりもAlNのモル分率が高くなるように形成される。
活性層20は、n型クラッド層18の一部領域上に形成される。活性層20は、AlGaN系半導体材料で形成され、n型クラッド層18とp型クラッド層22に挟まれたダブルヘテロ接合構造を構成する。活性層20は、単層もしくは多層の量子井戸構造を構成してもよい。このような量子井戸構造は、例えば、n型またはアンドープのAlGaN系半導体材料で形成される障壁層と、アンドープのAlGaN系半導体材料で形成される井戸層とを積層させることにより形成される。
p型クラッド層22は、活性層20の上に形成される。p型クラッド層22は、p型のAlGaN系半導体材料で形成される層であり、例えば、MgドープのAlGaN層である。p型クラッド層22は、活性層20よりもAlNのモル分率が高くなるように組成比が選択される。
p型コンタクト層24は、p型クラッド層22の上に形成される。p型コンタクト層24は、p型のAlGaN系半導体材料で形成され、p型クラッド層22よりもAl含有率が低くなるように組成比が選択される。p型コンタクト層24は、実質的にAlNを含まないp型のGaN系半導体材料で形成されてもよい。p型コンタクト層24のAlNのモル分率を小さくすることにより、p側電極26との良好なオーミック接触を得ることができる。
p側電極26は、p型コンタクト層24の上に設けられる。p側電極26は、p型コンタクト層24との間でオーミック接触が実現できる材料で形成され、例えば、チタン(Ti)/白金(Pt)/金(Au)の積層構造により形成される。
n側電極28は、n型クラッド層18の上の活性層20が設けられていない露出領域38に設けられる。n側電極28は、例えば、金ゲルマニウム(AuGe)/Ni/Auの積層構造により形成される。
つづいて、図2〜図5を参照しながら発光素子10の製造方法について述べる。
図2に示すように、基板12の第1主面12aの上に半導体積層構造14を形成する。まず、基板12の第1主面12aの上に、テンプレート層16、n型クラッド層18、活性層20、p型クラッド層22、p型コンタクト層24を順に積層させる。これらの層は、有機金属化学気相成長(MOVPE)法や、分子線エピタキシ(MBE)法などの周知のエピタキシャル成長法を用いて形成できる。
次に、活性層20、p型クラッド層22およびp型コンタクト層24の一部を除去してn型クラッド層18が露出される露出領域38を形成する。露出領域38は、例えば、p型コンタクト層24の上の一部にマスクをし、マスクを介して各層をエッチングすることにより形成できる。露出領域38は、例えば、プラズマを用いたドライエッチングにより形成できる。
次に、p型コンタクト層24の上にTi/Pt/Auのp側電極26を形成し、n型クラッド層18の上の露出領域38にAuGe/Ni/Auのn側電極28を形成する。p側電極26およびn側電極28を構成する各金属層は、例えば、MBE法などの周知の方法により形成できる。これにより、図2に示す半導体積層構造14ができあがる。なお、この時点において、基板12の第1主面12aと反対側の第2主面12bには凹凸構造が形成されていない。
つづいて、第2主面12bに凹凸構造30を形成する工程について述べる。まず、図3に示すように、基板12の第2主面12bの上にマスク層32を形成する。マスク層32は、基部34と、基部34に分散されている粒子36とを含む。基部34は、第1材料である樹脂材料で構成され、例えば、ノボラック系、フェノール系、エポキシ系、ポリエチレン系、ポリプロピレン系、ポリスチレン系、アクリル系、ポリアミド系などのポリマー樹脂で構成される。粒子36は、第2材料である無機材料で構成され、例えば、金属酸化物や金属などで構成される。粒子36は、例えば、酸化シリコン(SiO)、窒化シリコン(SiN)、酸化アルミニウム(Al)酸化ジルコニウム(ZrO)、酸化モリブデン(M)、酸化ハフニウム(HfO)、酸化タンタル(TaO)、酸化チタン(TiO)などの金属酸化物や、シリコン(Si)、チタン(Ti)、ニッケル(Ni)、亜鉛(Zn)、銀(Ag)、金(Au)、タングステン(W)、モリブデン(Mo)、ニオブ(Nb)などの金属を含んでもよい。基部34および粒子36は、基部34よりも粒子36の方がエッチングされにくい材料、例えば、基部34よりも粒子36の方が硬い材料となるように選択される。
粒子36の粒子径は、形成しようとする凹凸構造30の面方向の周期性に応じて選択され、作成しようとする凹凸の周期に応じた大きさの粒子径が選択される。例えば、10nm程度の周期を有する凹凸構造30を実現するためには、例えば、10nm〜100nm程度の粒子径を有する粒子36を用いればよい。
マスク層32は、有機溶剤に基部34となるポリマーを混合させ、粒子36を分散させた溶液を第2主面12bの上に塗布し、塗布した溶液を乾燥または加熱することで形成される。マスク層32は、粘度の低い溶液をスピンコートにより塗布することで、サブミクロン程度の厚さに形成できる。
次に、図4に示すように、マスク層32の上からエッチングガス40を照射することによりマスク層32と第2主面12bをドライエッチングする。エッチング処理は、マスク層32のほぼ全てが除去されて第2主面12bの少なくとも一部がエッチングされるまで行われる。マスク層32を構成する基部34と粒子36は材料特性が異なるため、基部34と粒子36はエッチングガス40によって異なる速度でエッチングされる。具体的には、樹脂である基部34に比べて無機材料である粒子36はエッチングされにくく、エッチング速度が遅い。本実施例では、このような基部34と粒子36のエッチング速度の差を利用して凹凸構造30を形成する。
図示されるように、マスク層32に含まれる粒子36はランダムに重なり合った状態で基部34の中に存在する。例えば、AやDに示す位置では、エッチング方向に粒子36が多く重なり合っている一方で、BやCに示す位置では、粒子36の数が少ない。また、Eに示す位置のように、エッチング方向に延びる直線上に粒子36が存在しない場所もありうる。AやDのように粒子36をエッチングする距離が長い位置では、エッチングによりマスク層32を貫通して第2主面12bに到達するまでにかかる時間が相対的に長い。一方、BやCのように粒子36をエッチングする距離が短い位置では、第2主面12bに到達するまでにかかる時間が相対的に短い。そのため、それぞれの位置に対して均一に同じ時間だけエッチング処理を行うと、第2主面12bのエッチングされる深さが位置に応じて異なることになる。
図5は、エッチング処理後に形成される凹凸構造30を模式的に示す図である。図示されるように、エッチングされにくいAやDの位置では、基板12の高さが相対的に高くなる一方、エッチングされやすいB、C、Eの位置では、基板12の高さが相対的に低くなる。このようなエッチング深さのばらつきを利用して基板12の第2主面12bをエッチングすることで、凹凸構造30を有する光取り出し面12cを形成できる。
このエッチング工程では、エッチングガス40としてアルゴン(Ar)などの希ガスを用いる物理的なエッチング方法を用いてもよいし、フッ素(F)や塩素(Cl)などを含む反応性のガスを用いる反応性イオンエッチング法を用いてもよい。なお、基部34および粒子36の材質やエッチングガス40の種類を適切に選択することで、位置に応じたエッチング速度のばらつき量を制御し、凹凸構造30の高さや周期を調整できる。
上述のエッチング工程の後に、第2主面12bの上に残留するマスク層32を除去してもよい。マスク層32は、基部34となる樹脂を溶かすことのできる有機溶剤等を用いるウェット処理により除去ないし洗浄することができる。この洗浄工程では、基板12に形成される凹凸構造30の形状に影響を与えないような方法でなされることが望ましい。
なお、一枚の基板12を用いて複数のLEDチップを形成する場合、凹凸構造30を有する光取り出し面12cを形成した後に、基板12および半導体積層構造14がチップ毎にダイシングして切り離される。これにより、図1に示す発光素子10ができあがる。
本実施の形態によれば、基部34と粒子36を含む溶液を塗布して形成されるマスク層32を利用して、凹凸構造30を有する光取り出し面12cを形成することができる。このため、リソグラフィ技術やナノインプリント技術などを用いる場合と比較して、簡易かつ安価に凹凸構造30を形成できる。また、基板12の表面にサブミクロン程度の反りが生じている場合であっても凹凸構造30の形成が可能である。したがって、本実施例によれば、発光素子10の製造コストを抑えつつ、発光素子10の光取り出し効率を高めることができる。
(実施例)
以下に、実施例に基づいて本実施の形態を詳細に説明するが、本発明はこれらの実施例により何ら限定されるものではない。
まず、上述の方法により、サファイア基板上にAlGaN系の半導体材料で構成される半導体積層構造を作成する。次に、有機溶剤にノボラック系樹脂を混合させるとともに、粒径が約50nmであるSiOの粒子を分散させた溶液を用意した。この溶液は、粘度が1.5mPa・sとなるように調製した。この溶液をサファイア基板の第2主面上にスピンコートにより塗布した。塗布の後にホットプレートを用いて基板を加熱して溶剤を揮発させ、厚さ約0.2μmのマスク層を形成した。
つづいて、アルゴンガスを用いるイオンミリング装置により、マスク層の上からサファイア基板の全面をドライエッチングした。エッチングの条件は、サファイア基板を約0.2μmエッチングすることのできる照射量および照射時間とした。これにより、サファイア基板上に0.1μm程度の高さを有する特異的な周期性を有しない凹凸構造を形成できた。本手法による凹凸構造を設けることで、凹凸構造を形成しない発光素子と比べて出力光の強度が約30%向上することが確認できた。
以上、本発明を実施例にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
上述の実施の形態では、マスク形成工程およびエッチング工程を1回行うことにより凹凸構造を形成することとした。変形例においては、マスク形成工程とエッチング工程を複数回行うことにより所望の凹凸構造を形成してもよい。具体的には、1回目のエッチング工程を終えた主面上に再度マスク層を形成してエッチング処理を施してもよい。また、マスク形成工程とエッチング工程を複数回行う場合には、それぞれの工程において使用するマスク層に含まれる粒子の粒子径を異ならせてもよい。例えば、1回目のマスク層として比較的粒子径の大きい粒子(例えば、粒子径0.5μm〜2μm)を使用し、2回目のマスク層として比較的粒子径の小さい粒子(例えば、粒子径20nm〜200nm)を使用してもよい。
例えば、第1粒子径の粒子を含む第1マスク層を用いてエッチング処理を施し、その後、第2粒子径の粒子を含む第2マスク層を用いてエッチング処理を施してもよい。第1マスク層に含まれる粒子は、第2マスク層に含まれる粒子と比べて平均粒子径または粒度分布の中央値が大きくてもよい。粒子の大小を比較するための指標として、モード径、メディアン径、算術平均径のいずれを用いてもよい。また、算術平均径として、個数平均径、長さ平均径、面積平均径、体積平均径のいずれを用いてもよい。
また、マスク形成工程とエッチング工程を複数回行う場合に、それぞれの工程において使用するマスク層に含まれる粒子と基部の割合ないし比率を異ならせてもよい。例えば、粒子の含有率が第1割合となる第1マスク層を用いてエッチング処理を施し、その後、粒子の含有率が第2割合となる第2マスク層を用いてエッチング処理を施してもよい。粒子と基部の割合または比率は、粒子および基部の体積で比較してもよいし、粒子および基部の重量で比較してもよい。
上述の実施の形態では、深紫外光を発する発光素子の光取り出し面に凹凸構造30を形成する場合について示した。変形例においては、波長λが360nm〜400nm程度の紫外光や、波長λが400nm以上の可視光を発する発光素子の光取出し面に適用してもよい。
上述の実施の形態では、発光素子であるLEDチップの反射防止構造として凹凸構造を形成する場合を示した。変形例においては、異なる用途における反射防止構造として上述の方法を用いて形成される凹凸構造を適用してもよい。例えば、テレビやパソコンなどのディスプレイ、自動車のフロントガラス、美術館の展示物や商店の商品等を守るためのガラスケースといったガラス表面に対し、上述の方法を用いて凹凸構造を形成してもよい。また、レンズなどの光学素子の表面に設けられる反射防止膜の代わりとして、上述の方法による凹凸構造を光学素子表面に形成してもよい。上述の凹凸構造は、平面に対して形成されてもよいし、曲面に対して形成されてもよい。
10…発光素子、12…基板、12a…第1主面、12b…第2主面、12c…光取り出し面、14…半導体積層構造、30…凹凸構造、32…マスク層、34…基部、36…粒子。
本発明によれば、簡易かつコストの低い方法で、光取り出し効率を高めた発光素子を製造できる。

Claims (6)

  1. 発光素子の光取り出し面となる主面をエッチングして凹凸構造を形成する工程を備え、前記凹凸構造を形成する工程は、
    前記主面上に粒子状の無機材料を含む第1樹脂層を形成し、前記第1樹脂層の上からドライエッチングにより前記第1樹脂層および前記発光素子を第1エッチングする工程と、
    前記第1エッチングされた前記主面上に、前記第1樹脂層と異なる粒子状の無機材料を含む第2樹脂層を形成し、前記第2樹脂層の上からドライエッチングにより前記第2樹脂層および前記発光素子を第2エッチングする工程と、を含むことを特徴とする発光素子の製造方法。
  2. 前記第2樹脂層に含まれる粒子状の無機材料は、前記第1樹脂層に含まれる粒子状の無機材料よりも粒子径が小さいことを特徴とする請求項1に記載の発光素子の製造方法。
  3. 前記第2樹脂層に含まれる粒子状の無機材料の含有率は、前記第1樹脂層に含まれる粒子状の無機材料の含有率と異なることを特徴とする請求項1または2に記載の発光素子の製造方法。
  4. 前記凹凸構造の上に残留する前記第1樹脂層および前記第2樹脂層の少なくとも一方を除去する工程をさらに備えることを特徴とする請求項1から3のいずれか一項に記載の発光素子の製造方法。
  5. 前記発光素子は、前記凹凸構造を通じて紫外光を外部に出力するよう構成される請求項1から4のいずれか一項に記載の発光素子の製造方法。
  6. 前記発光素子は、サファイア基板を備え、
    前記凹凸構造は、前記サファイア基板の一主面に形成されることを特徴とする請求項1から5のいずれか一項に記載の発光素子の製造方法。
JP2017530935A 2015-07-29 2016-07-29 発光素子の製造方法 Active JP6349036B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015149795 2015-07-29
JP2015149795 2015-07-29
PCT/JP2016/072326 WO2017018507A1 (ja) 2015-07-29 2016-07-29 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017018507A1 JPWO2017018507A1 (ja) 2017-11-16
JP6349036B2 true JP6349036B2 (ja) 2018-06-27

Family

ID=57884662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017530935A Active JP6349036B2 (ja) 2015-07-29 2016-07-29 発光素子の製造方法

Country Status (5)

Country Link
JP (1) JP6349036B2 (ja)
KR (1) KR20180018700A (ja)
CN (1) CN108886075B (ja)
TW (1) TW201712890A (ja)
WO (1) WO2017018507A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3989281A4 (en) * 2019-06-21 2023-01-25 LG Electronics Inc. DISPLAY DEVICE USING A MICRO-LED AND METHOD FOR MAKING IT
CN114023856B (zh) * 2021-09-30 2024-07-19 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US20100310828A1 (en) * 2007-11-16 2010-12-09 Ulvac, Inc. Substrate processing method and substrate processed by this method
KR101062282B1 (ko) * 2009-03-05 2011-09-05 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
JP5446387B2 (ja) * 2009-03-31 2014-03-19 ソニー株式会社 反射防止構造体の製造方法および固体撮像装置の製造方法
JP5767796B2 (ja) * 2010-09-28 2015-08-19 林純薬工業株式会社 エッチング液組成物およびエッチング方法
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
US9515223B2 (en) * 2012-08-21 2016-12-06 Oji Holdings Corporation Semiconductor light emitting device substrate including an uneven structure having convex portions, and a flat surface therebetween
JP6153734B2 (ja) * 2013-01-23 2017-06-28 スタンレー電気株式会社 光源装置
TWI543395B (zh) * 2013-04-01 2016-07-21 中國砂輪企業股份有限公司 圖案化光電基板及其製作方法

Also Published As

Publication number Publication date
TW201712890A (zh) 2017-04-01
JPWO2017018507A1 (ja) 2017-11-16
CN108886075B (zh) 2021-07-13
CN108886075A (zh) 2018-11-23
WO2017018507A1 (ja) 2017-02-02
KR20180018700A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
JP4481894B2 (ja) 半導体発光装置及びその製造方法
JP5728116B2 (ja) Led素子及びその製造方法
US9312448B2 (en) Metallic contact for optoelectronic semiconductor device
KR101250450B1 (ko) 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
JP5379434B2 (ja) 発光素子用サファイア基板の製造方法
KR102208684B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR100755591B1 (ko) 질화물계 발광소자의 제조방법
WO2011027679A1 (ja) 半導体発光素子
JP2019040980A (ja) 半導体発光素子および半導体発光素子の製造方法
US20120228654A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP6564348B2 (ja) 深紫外発光素子
TW201432938A (zh) Led元件及其製造方法
JP2007150259A (ja) 窒化物半導体発光素子およびその製造方法
JP5435523B1 (ja) 半導体発光素子及びその製造方法
JP6349036B2 (ja) 発光素子の製造方法
CN109314157B (zh) 深紫外发光元件
US20120241803A1 (en) Semiconductor light emitting device and method for manufacturing same
US9444012B2 (en) Semiconductor light emitting device and method for manufacturing the same
CN103811614A (zh) 具有异质材料结构的发光元件及其制造方法
Zhang et al. Improving the performance for flip-chip AlGaN-based deep ultraviolet light-emitting diodes using surface textured Ga-face n-AlGaN
TW201013993A (en) Optoelectronic semiconductor chip and method for its manufacture
US20180047873A1 (en) Radiation Body and Method for Producing a Radiation Body
JP2014120523A (ja) 半導体の表面に突起又は凹部を形成する方法及び半導体発光素子の製造方法
TW200536139A (en) Manufacturing method for high brightness solid-state light emitting device, and the product
JP2011040600A (ja) 発光デバイス

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20170801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180601

R150 Certificate of patent or registration of utility model

Ref document number: 6349036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250