JP6342357B2 - Printed circuit board and manufacturing method thereof - Google Patents
Printed circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP6342357B2 JP6342357B2 JP2015080094A JP2015080094A JP6342357B2 JP 6342357 B2 JP6342357 B2 JP 6342357B2 JP 2015080094 A JP2015080094 A JP 2015080094A JP 2015080094 A JP2015080094 A JP 2015080094A JP 6342357 B2 JP6342357 B2 JP 6342357B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- printed circuit
- core
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000010410 layer Substances 0.000 claims description 246
- 239000011521 glass Substances 0.000 claims description 39
- 238000007747 plating Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 35
- 239000011247 coating layer Substances 0.000 claims description 11
- 239000004744 fabric Substances 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 239000011162 core material Substances 0.000 description 147
- 239000012779 reinforcing material Substances 0.000 description 97
- 230000008569 process Effects 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000010949 copper Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 10
- 230000003014 reinforcing effect Effects 0.000 description 10
- 239000002861 polymer material Substances 0.000 description 9
- 230000002787 reinforcement Effects 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 229920001940 conductive polymer Polymers 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
Description
本発明は、印刷回路基板及びその製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing the same.
近年、携帯用機器の厚さが益々薄くなるに従って、その内部に装着される電子部品も薄型化しており、多数の電子部品が実装される基板も薄板に製作されて、全体的な内部部品の厚さを低減しようとする取り組みが行われている。 In recent years, as the thickness of portable devices has become thinner and thinner, the electronic components that are mounted inside the devices have also become thinner, and a substrate on which a large number of electronic components are mounted has also been made into a thin plate. Efforts are being made to reduce the thickness.
特に、多数の電子部品が実装される基板が薄板に製作される場合、基板の製造工程または電子部品の実装時のリフロー工程などを経るうちに高温に露出されるが、その材質の特性上、繰り返される高温加工及び冷却によって反りが発生するという問題点がある。 In particular, when a substrate on which a large number of electronic components are mounted is manufactured as a thin plate, the substrate is exposed to high temperatures through the manufacturing process of the substrate or the reflow process at the time of mounting electronic components. There is a problem that warpage occurs due to repeated high-temperature processing and cooling.
このような基板の反りを防止するために、基板の製造工程中に用いられる原材料の剛性を高め、リフロー工程時における熱膨張係数（ＣＴＥ）差による反りが改善されるように、原材料の熱膨張係数差を減らすための取り組みがなされているが、これに関する技術の開発が依然として求められている状況である。 In order to prevent such warpage of the substrate, the thermal expansion of the raw material is improved so as to increase the rigidity of the raw material used during the manufacturing process of the substrate and improve the warpage due to the difference in coefficient of thermal expansion (CTE) during the reflow process. Efforts are being made to reduce the coefficient difference, but there is still a need to develop technology related to this.
また、基板の製造工程中に物理的な構造を改善して反りを防止するための方法として、基板のコア材の剛性を高めるために基板の内部に金属性補強材をさらに挿入する方法が検討されているが、補強材が金属材質であるため、回路パターンを電気的に連結するためのビアなどを形成するために金属補強材の特定部分を予め除去しなければならない。 In addition, as a method for improving the physical structure and preventing warpage during the manufacturing process of the substrate, a method of further inserting a metallic reinforcing material inside the substrate in order to increase the rigidity of the core material of the substrate is examined. However, since the reinforcing material is a metal material, a specific portion of the metal reinforcing material must be removed in advance in order to form a via for electrically connecting the circuit patterns.
しかし、金属補強材または金属コア材にビアなどを形成するためにはエッチング工程またはレーザーを利用して金属補強材を除去するが、金属補強材を加工するための別のキャリアを備え、キャリア上の金属補強材上に絶縁層を形成した後キャリアを除去する工程を経なければならないため、基板の製造コストが増加するという問題点が指摘されている However, in order to form a via or the like in the metal reinforcing material or the metal core material, the metal reinforcing material is removed using an etching process or a laser, but another carrier for processing the metal reinforcing material is provided, and the carrier is provided on the carrier. It has been pointed out that the manufacturing cost of the substrate increases because the process of removing the carrier after forming the insulating layer on the metal reinforcing material of
また、従来の金属補強材を用いる場合には、貫通孔が金属補強材と接触しないように、貫通孔が通る位置の金属補強材の一部を予め除去した後、貫通孔を含む表面に絶縁層を塗布しなければならない。そのため、回路配線の形成時にファインピッチ（ｆｉｎｅ ｐｉｔｃｈ）の貫通孔を形成することが困難であるという短所がある。 In addition, when using a conventional metal reinforcing material, after removing a part of the metal reinforcing material at a position where the through hole passes in advance so that the through hole does not contact the metal reinforcing material, the surface is insulated from the surface including the through hole. The layer must be applied. Therefore, there is a disadvantage that it is difficult to form fine pitch through-holes when forming circuit wiring.
本発明の一目的は、反りの発生を防止することができる印刷回路基板を提供することにある。 An object of the present invention is to provide a printed circuit board that can prevent warping.
本発明の一目的は、印刷回路基板の製造工程中に発生する基板の反りを最小化することができる印刷回路基板の製造方法を提供することにある。 An object of the present invention is to provide a method of manufacturing a printed circuit board that can minimize the warpage of the substrate that occurs during the manufacturing process of the printed circuit board.
本発明の上記の目的は、絶縁層とコア補強材とが交互に積層されたコアを含む印刷回路基板が提供されることにより達成される。 The above object of the present invention is achieved by providing a printed circuit board including a core in which insulating layers and core reinforcing materials are alternately laminated.
この際、前記コアは、前記絶縁層の間に前記コア補強材が介在された構成であるか、または前記絶縁層の両面に前記コア補強材が積層された構成であることができる。 In this case, the core may have a configuration in which the core reinforcing material is interposed between the insulating layers, or may have a configuration in which the core reinforcing material is laminated on both surfaces of the insulating layer.
また、前記コア補強材は、板状のガラス材料または非電気伝導性高分子材料のフィルム形態に形成されることができる。 The core reinforcing material may be formed in a film form of a plate-like glass material or a non-electrically conductive polymer material.
前記コアの全体厚さに対する前記コア補強材の厚さの割合が３５％〜８０％の範囲を有し、前記コアは、前記コア補強材と絶縁層の熱膨張係数（ＣＴＥ）とヤング率の関係で、反り特性に対して下記の数式を満たすことができる。 The ratio of the thickness of the core reinforcing material to the total thickness of the core is in the range of 35% to 80%, and the core has a coefficient of thermal expansion (CTE) and Young's modulus of the core reinforcing material and the insulating layer. In relation, the following mathematical formula can be satisfied for the warpage characteristics.
一方、本発明の他の目的は、剛性を有するコア補強材と、前記コア補強材の両面に形成された絶縁層と、前記絶縁層及びコア補強材を貫通して形成された貫通孔と、前記絶縁層上に形成された回路層及び前記回路層の層間連結のために前記貫通孔に形成されためっき層と、を含む印刷回路基板が提供されることにより達成されることができる。 Meanwhile, another object of the present invention is to provide a rigid core reinforcing material, insulating layers formed on both surfaces of the core reinforcing material, and through holes formed through the insulating layer and the core reinforcing material, This may be achieved by providing a printed circuit board including a circuit layer formed on the insulating layer and a plating layer formed in the through hole for interlayer connection of the circuit layers.
また、本発明の目的は、コア補強材を準備する段階と、前記コア補強材の両面に絶縁層を形成する段階と、前記コア補強材及び絶縁層を貫通する貫通孔を形成する段階と、前記貫通孔の内部にめっき層を形成するとともに、前記絶縁層の表面に回路層を形成する段階と、を含む印刷回路基板の製造方法が提供されることにより達成される。 Further, the object of the present invention is to prepare a core reinforcing material, to form an insulating layer on both sides of the core reinforcing material, and to form a through hole that penetrates the core reinforcing material and the insulating layer, This is achieved by providing a method of manufacturing a printed circuit board, including forming a plating layer inside the through hole and forming a circuit layer on the surface of the insulating layer.
また、本発明のさらに他の目的は、絶縁層と、前記絶縁層の両面に積層されたコア補強材と、前記絶縁層及びコア補強材を貫通して形成された貫通孔と、前記コア補強材上に形成された回路層と、を含む印刷回路基板が提供されることにより達成される。 Still another object of the present invention is to provide an insulating layer, a core reinforcing material laminated on both surfaces of the insulating layer, a through hole formed through the insulating layer and the core reinforcing material, and the core reinforcing material. This is achieved by providing a printed circuit board including a circuit layer formed on the material.
また、本発明の目的は、絶縁層の両面にコア補強材を接合する段階と、前記コア補強材上にシード層を形成する段階と、前記シード層上に回路形成用開口部を有するめっきレジスト層を形成する段階と、前記回路形成用開口部にめっき層を形成する段階と、前記めっきレジスト層を除去することにより回路層を形成する段階と、を含む印刷回路基板の製造方法が提供されることにより達成される。 Another object of the present invention is to provide a plating resist having a step of bonding a core reinforcing material to both surfaces of an insulating layer, a step of forming a seed layer on the core reinforcing material, and an opening for forming a circuit on the seed layer. There is provided a method of manufacturing a printed circuit board, including a step of forming a layer, a step of forming a plating layer in the circuit forming opening, and a step of forming a circuit layer by removing the plating resist layer. Is achieved.
上述したように、本発明による印刷回路基板及びその製造方法は、剛性を有するガラスまたは非電気伝導性高分子材料のフィルム形態のコア補強材を介在して製作することで、高温で印刷回路基板の剛性が維持されるため、製作工程中の反りを防止することができる長所がある。 As described above, the printed circuit board and the manufacturing method thereof according to the present invention are manufactured at high temperatures by interposing a core reinforcing material in the form of a film of rigid glass or non-electrically conductive polymer material. Therefore, there is an advantage that warpage during the manufacturing process can be prevented.
また、本発明は、印刷回路基板が薄板に製作される場合にもコア補強材の剛性が維持されるため撓みを改善することができ、垂直方向の放熱特性を向上させることができる利点がある。 In addition, the present invention has an advantage that even when the printed circuit board is manufactured as a thin plate, the rigidity of the core reinforcing material is maintained, so that the flexure can be improved and the heat radiation characteristics in the vertical direction can be improved. .
本発明による印刷回路基板及びその製造方法の前記目的に対する技術的構成を含めた作用効果に関する事項は、本発明の好ましい実施形態が図示された図面を参照した以下の詳細な説明によって明確に理解されるであろう。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A detailed description of a preferred embodiment of the present invention will be clearly understood from the following detailed description with reference to the drawings in which preferred embodiments of the present invention are included. It will be.
本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。 In describing the present invention, if it is determined that there is a possibility that a concrete description of the related art will obscure the gist of the present invention, a detailed description thereof will be omitted. In this specification, terms such as “first” and “second” are used to distinguish one component from other components, and the component is not limited by the terms.
[第１実施形態による印刷回路基板]
まず、図１は本発明の第１実施形態による印刷回路基板の断面図である。
[Printed Circuit Board According to First Embodiment]
FIG. 1 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
図１に図示されたように、本実施形態による印刷回路基板１００は、コア補強材１１０及びコア補強材１１０の両面に形成された絶縁層１２０を含むコアＣと、前記絶縁層１２０上に形成された回路層１３０と、で構成されることができる。
As shown in FIG. 1, the printed
この際、前記印刷回路基板１００には、コア補強材１１０及び絶縁層１２０をともに貫通する貫通孔１５０が備えられており、前記絶縁層１２０の上面及び前記貫通孔１５０の内部にはそれぞれ回路層１３０とめっき層１４０が形成されることができる。
At this time, the printed
前記コア補強材１１０と絶縁層１２０との間には、コア補強材１１０の表面と絶縁層１２０との密着力を強化するためのコーティング層（不図示）がさらに形成されることができる。コーティング層は、コア補強材１１０の表面にプラズマ処理を施すことによりイオン化‐ＯＨ基を増加させてコア補強材１１０と絶縁層１２０との密着力を向上させることができ、カップリング剤などの塗布によって形成されて密着力を確保することができる。
A coating layer (not shown) for enhancing the adhesion between the surface of the
この際、前記コーティング層は略２μｍ以下の厚さに形成されることが好ましい。 At this time, the coating layer is preferably formed to a thickness of about 2 μm or less.
ここで、前記コア補強材１１０は、ガラス（ｇｌａｓｓ）または非電気伝導性高分子材料であることができる。ガラスとしては板状のガラスが用いられることができ、印刷回路基板の全体的な厚さに応じて約２５〜２００μｍの厚さに形成されることができる。
Here, the
コア補強材１１０として用いられるガラスの厚さを２５〜２００μｍに限定する理由は、印刷回路基板の製造工程中に所定の反りが加えられることがあるが、ガラスの厚さが２５〜２００μｍである範囲で、反りの曲率半径が１０ｃｍ以下になるまで破損されずに耐えることができるためである。
The reason for limiting the thickness of the glass used as the
コア補強材１１０としてガラスを用いる場合、０．６Ｗ／ｍＫ内外の熱伝導度を有するガラス材料を適用することが好ましく、局所的な熱的ストレス（ｔｈｅｒｍａｌ ｓｔｒｅｓｓ）を防止するために１．０Ｗ／ｍＫ以上の熱伝導度を有するガラス材料を用いることがより好ましい。
When glass is used as the
このようにコア補強材１１０としてガラス材料を用いる場合、ガラス材料は５０ＧＰａ以上の高い剛性（すなわち、弾性率（Ｅｌａｓｔｉｃ Ｍｏｄｕｌｅ））を有するため、印刷回路基板の製造工程時に発生する反りを防止することができる。
Thus, when a glass material is used as the
また、前記コア補強材１１０は、ガラスの代りにフィルム形態の非電気伝導性高分子材料で形成されることもできる。
The
前記コア補強材１１０の両面に形成された絶縁層１２０には複数のガラス布が含まれて、コア補強材１１０とは別に反りに対応できる剛性を維持することができる。
The insulating
また、前記絶縁層１２０は、フィルム形態またはガラス布が含まれた絶縁シートに形成されることができる。
In addition, the insulating
絶縁層１２０が絶縁シートで形成される場合には、コア補強材１１０の両面にそれぞれ絶縁シートをラミネートした後、絶縁シートの上面を熱及び圧力で圧着することで、コア補強材１１０の表面に絶縁シートを接合させることができる。
When the insulating
前記絶縁層１２０がコア補強材１１０の両面に形成される場合を図示し、これについて具体的に説明したが、これに限定されず、前記絶縁層１２０がコア補強材１１０の片面にのみ形成されてもよい。
Although the case where the insulating
また、前記絶縁層１２０が形成されたコア補強材１１０には絶縁層１２０及びコア補強材１１０を貫通する貫通孔１５０が形成される。前記貫通孔１５０の内部にはめっき層１４０が形成され、絶縁層１２０上には回路層１３０が形成されることができる。前記回路層１３０及びめっき層１４０は電気銅めっきにより形成されることができ、絶縁層１２０上に形成された回路層１３０は回路パターンを構成することになり、貫通孔１５０の内部に形成されためっき層１４０は絶縁層１２０上に形成された回路層１３０を電気的に連結する層間連結層として構成されることができる。
In addition, a through
また、前記絶縁層１２０上には、２μｍ以下の薄い金属薄膜（不図示）がさらに形成されることができる。前記金属薄膜は主に銅箔で形成されることができ、コア補強材１１０に絶縁層１２０を塗布する時に同時に形成されることができる。
A thin metal film (not shown) having a thickness of 2 μm or less may be further formed on the insulating
前記金属薄膜は、回路層１３０を形成するための電気銅めっき時にシード層として用いられるが、絶縁層１２０及びコア補強材１１０に貫通孔１５０を形成するためのレーザー加工が可能であるように２μｍ以下の厚さに形成されなければならない。また、前記金属薄膜は、電気伝導可能なカーボン材料で形成されることもできる。
The metal thin film is used as a seed layer at the time of electrolytic copper plating for forming the
[第１実施形態による印刷回路基板の製造方法]
以下、図２から図５を参照して本実施形態による印刷回路基板の製造方法を説明すると次の通りである。
[Method for Manufacturing Printed Circuit Board According to First Embodiment]
Hereinafter, the method of manufacturing the printed circuit board according to the present embodiment will be described with reference to FIGS.
まず、図２に図示されたように、コア補強材１１０を準備する。コア補強材１１０は板状のガラスまたは非電気伝導性高分子材料であることができ、非電気伝導性高分子材料の場合、フィルム形態で形成されることができる。
First, as shown in FIG. 2, the
この際、コア補強材１１０がガラスで形成される場合、５０ＧＰａ以上の剛性を有して２５〜２００μｍの厚さに形成されることが好ましい。前記厚さが維持されると、印刷回路基板の製造工程時に所定の曲率半径で変形された後破損されずに元状態に復帰されることができる。
At this time, when the
次に、図３ａに図示されたように、コア補強材１１０の両面に絶縁層１２０を形成してコアＣを製作することができる。絶縁層１２０は、コア補強材１１０上に絶縁材料を塗布することにより形成し、ガラス布材料が添加された絶縁材を塗布することもできる。
Next, as shown in FIG. 3 a, the core C can be manufactured by forming the insulating
この際、図３ｂに図示されたように、前記絶縁層１２０を形成する前に、コア補強材１１０の片面または両面にコーティング層１１５をさらに形成することができる。コーティング層１１５は、コア補強材１１０と絶縁層１２０との密着力を強化させるための薄い絶縁層であって、主に高分子物質を塗布して絶縁層１２０の接着性を向上させることができる。コーティング層１１５は２μｍ内外に形成されることが好ましく、コア補強材１１０の表面にプラズマ処理を施すことにより‐ＯＨ基を増加させて密着力を向上させることができる。
At this time, as shown in FIG. 3 b, a
また、前記コーティング層１１５は、コア補強材１１０の表面へのプラズマ処理の他に、カップリング剤などをコア補強材１１０の表面に塗布して形成することができる。
The
次に、図４に図示されたように、前記コア補強材１１０及び絶縁層１２０を貫通する貫通孔１５０を形成することができる。前記貫通孔１５０は、通常、レーザー加工で形成することができ、ＣＯ２レーザーを利用して貫通孔１５０を加工することができる。前記貫通孔１５０は、絶縁材料であるコア補強材１１０及び絶縁層１２０にレーザーを照射することにより形成されるため、従来のように層間導通を防止するための別の絶縁基材を貫通孔１５０の内壁面に形成する必要がなく、レーザー加工だけで貫通孔を形成することができるため、ファインピッチ（ｆｉｎｅ ｐｉｔｃｈ）の貫通孔を加工することができる。
Next, as illustrated in FIG. 4, a through
一方、前記コア補強材１１０及び絶縁層１２０に貫通孔を形成する前に、図３ｃに図示されたように、前記絶縁層１２０上に約２μｍ内外の薄い金属薄膜１２５をさらに形成することができる。前記金属薄膜１２５は、主に銅箔で形成されることができ、その厚さがレーザー加工が可能な程度の厚さ（５μｍ以下の厚さでＣＯ２レーザー加工が可能である）に形成されるため、所定位置にＣＯ２レーザーを照射して貫通孔１５０を加工することができる。
Meanwhile, before forming the through holes in the
この際、貫通孔１５０が形成された部分以外の絶縁層１２０上に形成された金属薄膜１２５は、後工程で回路層を形成するための銅めっき時にシード層として用いられることができる。
At this time, the metal
次に、図５に図示されたように、前記貫通孔１５０の内部及び絶縁層１２０の上面にそれぞれめっき層１４０と回路層１３０を形成することができる。前記めっき層１４０と回路層１３０のうち絶縁層１２０上に形成された回路層１３０は回路パターンで構成されることができ、前記貫通孔１５０内に形成されためっき層１４０は、回路パターンを構成する絶縁層１２０上の回路層１３０を電気的に連結する層間連結層として用いられることができる。
Next, as illustrated in FIG. 5, a
前記回路層１３０及びめっき層１４０は、電気銅めっきにより形成されることができ、絶縁層１２０の上面と貫通孔１５０の内部に同時に形成されることができる。
The
[第２実施形態による印刷回路基板]
図６は本発明の第２実施形態による印刷回路基板の断面図である。
[Printed Circuit Board According to Second Embodiment]
FIG. 6 is a cross-sectional view of a printed circuit board according to the second embodiment of the present invention.
図示されたように、本実施形態による印刷回路基板２００は、絶縁層２１０及び絶縁層２１０上に形成されたコア補強材２２０を含むコアＣと、前記コアＣ上に形成された回路層２７０と、を含んで構成されることができる。
As illustrated, the printed
この際、絶縁層２１０は、上述の第１実施形態による印刷回路基板に適用された絶縁層と同様に、複数のガラス布が含まれた絶縁材で形成されることができ、フィルム形態またはガラス布が混在された絶縁シートで形成されてもよい。
At this time, the insulating
図面に図示されたように、絶縁層２１０の両面にコア補強材２２０が付着されることができるが、これは一つの実施形態に過ぎず、絶縁層２１０の片面にのみコア補強材２２０が付着されてもよい。
As shown in the drawing, the
コア補強材２２０としては、略５０Ｇｐａ以上の剛性を有するガラスが適用されることができ、薄い板状のガラスが絶縁層２１０の上、下面にそれぞれ積層されることができる。この際、コア補強材２２０は、ガラスの代りに非電気伝導性高分子材料で形成されてもよい。
As the
上記のように、絶縁層２１０を挟んで絶縁層２１０の両面に板状のガラスがコア補強材２２０として採用されると、コア補強材２２０の間の絶縁層２１０が衝撃吸収の役割をするため、印刷回路基板の製造工程中にコア補強材２２０が破損されることを防止することができる。
As described above, when plate-like glass is adopted as the
ここで、コア補強材２２０の間に積層された絶縁層２１０が一つの層からなる場合を図示しているが、これは一実施形態を説明するためのものであって、二つ以上の多層からなる絶縁層を形成してもよい。
Here, although the case where the insulating
前記回路層２７０はコア補強材２２０上に所定のパターンで形成されることができ、上記の第１実施形態と同様に、コア補強材２２０及び絶縁層２１０を貫通して形成された貫通孔２５０に充填されているめっき層２６０により、前記コア補強材２２０上に形成された回路層２７０の層間連結がなされることができる。
The
回路層２７０は、コア補強材２２０上にめっき層によって形成されることができる。回路層２７０を形成するためのめっき層の形成時に、シード層２３０を先に形成した後にめっき層を形成し、めっき層をパターニングすることにより回路層２７０が形成されることができる。この際、シード層２３０は第１シード層２３０ａ及び第２シード層２３０ｂで形成されることができる。
The
第１シード層２３０ａ及び第２シード層２３０ｂを含むシード層２３０は、チタン（Ｔｉ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、亜鉛（Ｚｎ）、炭素（Ｃ）などの伝導性金属材またはこれらの合金からなる群から選択される何れか一つで形成されることができる。
The
また、前記シード層２３０及び回路層２７０は、コスト的な側面及び工程上の利点などを考慮して銅（Ｃｕ）で形成されることが好ましい。
In addition, the
上記のように構成された本実施形態による印刷回路基板２００は、絶縁層２１０を中心として形成されたコア補強材２２０が板状のガラスで形成されるため、コア補強材２２０上に形成された回路層２７０が滑らかな表面に形成される。これにより、コア補強材２２０と回路層２７０との間の界面に粗さ（ｒｏｕｇｈｎｅｓｓ）がないため、信号のノイズが少なく、超微細ピッチを有する回路層２７０を容易に具現することができる。
The printed
即ち、回路層２７０が滑らかな表面、即ち、表面粗さの小さい面に形成されるため、回路層を形成するためのエッチング量が減少され、回路形成時の損失量が低減されて、超微細ピッチの形成が可能となり、信号のノイズが顕著に低減される。
That is, since the
[第２実施形態による印刷回路基板の製造方法]
図７から図１２は本発明の第２実施形態による印刷回路基板の製造方法を順に図示した工程断面図である。
[Method for Manufacturing Printed Circuit Board According to Second Embodiment]
7 to 12 are process cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to the second embodiment of the present invention.
まず、図７に図示されたように、絶縁層２１０の上、下面にコア補強材２２０を付着してコアＣを製作することができる。この際、絶縁層２１０は、耐熱性を有する高分子材料としてガラス布が含浸された絶縁材で形成されることができ、フィルム形態またはガラス布が混在された絶縁シートで形成されてもよい。また、前記コア補強材２２０の間に積層された絶縁層２１０が工程中に発生する衝撃を吸収することにより、コア補強材２２０が衝撃または反りによって破損されることを防止することができる。
First, as shown in FIG. 7, the core C can be manufactured by attaching the
前記コアＣを製作する段階は、絶縁層２１０の両面にコア補強材２２０を積層する段階と、コア補強材２２０と絶縁層２１０を順に積層して加熱、加圧した後、絶縁層２１０の両面にコア補強材２２０を接合する段階と、をさらに含むことができる。
The step of manufacturing the core C includes the step of laminating the
次に、図８に図示されたように、絶縁層２１０及びコア補強材２２０が積層されたコアＣを貫通する貫通孔２５０を形成することができる。貫通孔２５０は、レーザードリルにより形成することができ、代表的にＣＯ２レーザー、ＹＡＧレーザー、またはパルスＵＶエキシマレーザーなどが適用されることができる。
Next, as illustrated in FIG. 8, a through
一方、コアＣに貫通孔２５０を形成する段階の後に、貫通孔２５０が形成されたコアＣの表面及び貫通孔２５０の内壁をクリーニングする段階をさらに含むことができる。この際、コアＣの表面及び貫通孔２５０の内壁をクリーニングする際には、特に限定されないが、乾式エッチングまたは湿式エッチングが適用されてもよく、デスミア工程により行われてもよい。このうち乾式エッチング工程としては、プラズマエッチング、スパッタエッチング、またはイオンエッチングなどが用いられることができる。
Meanwhile, after the step of forming the through
次に、図９に図示されたように、貫通孔２５０の内壁を含むコアＣの表面にシード層２３０を形成することができる。シード層２３０は、後続工程で回路層２７０を形成するためのめっき層の形成時にめっき層を容易に成長させるためのものであり、通常スパッタリング工法により形成することができる。また、シード層２３０は場合に応じて第１シード層２３０ａと第２シード層２３０ｂとに区分して形成することができ、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、亜鉛（Ｚｎ）、炭素（Ｃ）、またはこれらの合金からなる群から選択される何れか一つで形成することができる。
Next, as illustrated in FIG. 9, the
次に、図１０に図示されたように、シード層２３０上に回路形成用開口部２４１を有するめっきレジスト層２４０を形成することができる。めっきレジスト層２４０は感光性ポリマーを用いたフォトレジストを利用して形成することができ、フォトレジストを塗布した後、マスクを用いて回路形成用開口部２４１を形成することができる。この際、めっきレジスト層２４０の回路形成用開口部２４１は回路パターンの設計仕様に応じて形成することができる。
Next, as shown in FIG. 10, a plating resist
次に、図１１及び図１２に図示されたように、めっきレジスト層２４０が形成されたコア補強材２２０上にめっき層２６０を形成し、めっきレジスト層２４０を除去することにより回路層２７０を形成することができる。
Next, as illustrated in FIGS. 11 and 12, the
ここで、前記コア補強材２２０上にめっき層２６０を形成するめっき工程は電解めっきにより行われることができ、めっき層２６０は銅（Ｃｕ）で形成されることが好ましい。また、前記めっきレジスト層２４０を除去する段階は、機械的剥離または化学溶液を用いた化学的剥離工程により行われることができる。
Here, the plating process for forming the
上記のように構成された第１実施形態及び第２実施形態による印刷回路基板１００、２００は、図１３に図示されたように、コア補強材２２０の両面に絶縁層２１０が形成されたり、絶縁層２１０の両面にコア補強材２２０が積層された構成のコアＣを中心としてその上、下面にそれぞれ第２絶縁層３１０と回路層３２０が連続的に積層されるビルドアップ工程が後続されることができる。
In the printed
図１３は本発明の一実施形態による印刷回路基板に複数の絶縁層及び回路層がビルドアップされた多層印刷回路基板の断面図である。 FIG. 13 is a cross-sectional view of a multilayer printed circuit board in which a plurality of insulating layers and circuit layers are built up on a printed circuit board according to an embodiment of the present invention.
図１３に図示された多層印刷回路基板３００は、図１及び図６に図示された印刷回路基板を製作した後、絶縁層２１０及びコア補強材２２０が積層されたコアＣの上、下面にそれぞれプリプレグ（ＰＰＧ）などの材料からなる第２絶縁層３１０を積層し、第２絶縁層３１０上に回路層３２０を形成することにより製作することができる。コアＣに積層された第２絶縁層３１０にはビアホール３３０を形成して、コアＣに形成された回路層２７０と第２絶縁層３１０上に形成された回路層２７０とを導通させて層間連結がなされるようにし、前記第２絶縁層３１０上にはソルダーレジスト層３４０を形成して第２絶縁層３１０及び回路層２７０の保護及び露出がなされるようにすることができる。
The multilayer printed
[各実施形態による印刷回路基板の剛性及び反り特性]
上記のように構成された本発明による印刷回路基板を上述の製造工程で製作した。従来の一般的な印刷回路基板、即ち、コア補強材を用いず絶縁材のみで形成された絶縁層を用いて製作された印刷回路基板及び本発明による印刷回路基板に所定の熱を加えると、そのヤング率が図１４のようにシミュレーションされる。
[Rigidity and warpage characteristics of printed circuit board according to each embodiment]
The printed circuit board according to the present invention configured as described above was manufactured by the above manufacturing process. When a predetermined heat is applied to a conventional general printed circuit board, that is, a printed circuit board manufactured using an insulating layer formed of only an insulating material without using a core reinforcing material and a printed circuit board according to the present invention, The Young's modulus is simulated as shown in FIG.
図１４は本発明の第１実施形態による印刷回路基板及び従来技術による印刷回路基板の反り特性のシミュレーショングラフである。図示されたように、絶縁層の間にプリプレグ材料が介在された従来の印刷回路基板は、温度が上昇するほど反りを誘発する力であるヤング率が急激に大きくなって、基板の製造工程中に反りが大きく発生する。その反面、本発明による印刷回路基板は、低い温度または高い温度でヤング率が大きく変化することなく低いレベルに維持されるため、印刷回路基板の製作工程中に発生する反りが最小化されることが分かる。即ち、本発明による印刷回路基板は、コアを構成する絶縁層の表面または絶縁層の間にガラス材料のコア補強材が挿入されることにより、優れた剛性を有するとともに、印刷回路基板の製作工程中に適用される温度及び湿度の変化による反りが最小化される。 FIG. 14 is a simulation graph of warpage characteristics of the printed circuit board according to the first embodiment of the present invention and the printed circuit board according to the prior art. As shown in the drawing, in the conventional printed circuit board in which the prepreg material is interposed between the insulating layers, the Young's modulus, which is a force for inducing warpage, rapidly increases as the temperature rises. Warpage occurs greatly. On the other hand, the printed circuit board according to the present invention is maintained at a low level without a large change in Young's modulus at a low temperature or a high temperature, so that the warp generated during the manufacturing process of the printed circuit board is minimized. I understand. That is, the printed circuit board according to the present invention has excellent rigidity by inserting a core reinforcing material made of glass material between the surface of the insulating layer constituting the core or between the insulating layers, and the printed circuit board manufacturing process. Warpage due to changes in temperature and humidity applied therein is minimized.
一方、上述の実施形態の技術的特徴を有する本発明の印刷回路基板は、従来の印刷回路基板に比べ向上されたコアの剛性及び反り特性を具現するために、絶縁層とコア補強材からなるコアの全体厚さに対してコア補強材が占める割合（ｐｏｒｔｉｏｎ）が３５％〜８０％の範囲を有することが好ましい。これは、上述の第１実施形態による印刷回路基板（図１）及び第２実施形態による印刷回路基板（図６）の両方に採用されるコア構成に適用されることができる。 Meanwhile, the printed circuit board of the present invention having the technical features of the above-described embodiment includes an insulating layer and a core reinforcing material in order to realize improved core rigidity and warpage characteristics compared to the conventional printed circuit board. It is preferred that the ratio of the core reinforcement to the total thickness of the core ranges from 35% to 80%. This can be applied to the core configuration employed in both the printed circuit board according to the first embodiment (FIG. 1) and the printed circuit board according to the second embodiment (FIG. 6).
また、各実施形態においてコアを構成するコア補強材及び絶縁層の熱膨張係数（ＣＴＥ）とヤング率の関係が下記の数式１を満たす時に、従来の印刷回路基板より向上されたコアの反り特性を具現することができる。 Further, when the relationship between the coefficient of thermal expansion (CTE) and Young's modulus of the core reinforcing material and the insulating layer constituting the core in each embodiment satisfies the following Equation 1, the core warpage characteristics improved over the conventional printed circuit board: Can be realized.
ここで、コアの全体厚さに対してコア補強材が占める割合を最下３５％に限定する理由は、従来の基板におけるコア構造物に比べコア補強材の構成の割合が３５％以上である時にコアの反り特性が向上され、最大８０％以下に限定する理由は、コアでコア補強材を除いた絶縁層の厚さを１０μｍまで製作することができるが、絶縁層の厚さをより薄く形成するとコアにクラックが発生する恐れがあり、クラックの発生によってコアの破断が発生する恐れがあるためである。 Here, the reason for limiting the ratio of the core reinforcing material to the lowest 35% with respect to the total thickness of the core is that the ratio of the configuration of the core reinforcing material is 35% or more compared to the core structure in the conventional substrate. The core warping characteristics are sometimes improved, and the reason for limiting the maximum to 80% or less is that the thickness of the insulating layer excluding the core reinforcing material can be made up to 10 μm in the core, but the thickness of the insulating layer is made thinner. This is because if formed, the core may crack, and the core may break due to the occurrence of the crack.
したがって、前記数式に基づいてコアの全体厚さでコア補強材が占める割合が３５％〜８０％の範囲を有するようにし、且つコア補強材及びコア補強材をくるむ絶縁層が様々な材料、即ち、ＰＰＧ、ＡＢＦ、ＰＩまたはプライマー（ｐｒｉｍｅｒ）のうち何れか一つで形成された絶縁層、またはＰＰＧ、ＡＢＦ、ＰＩまたはプライマーのうち何れか一つの絶縁材料にガラス布（ｇｌａｓｓ ｃｌｏｔｈ）またはフィラーなどが含浸された絶縁層の変数を前記数式に代入して６．４９２×１０-8〜４．４６３×１０-6／ＧＰａ・ｋの範囲を満たすと、コアの反り改善の効果が奏されるという意味である。 Therefore, the ratio of the core reinforcing material to the total thickness of the core based on the above formula is in the range of 35% to 80%, and the core reinforcing material and the insulating layer surrounding the core reinforcing material are various materials, , PPG, ABF, PI or an insulating layer formed of any one of primers, or any one insulating material of PPG, ABF, PI or a primer with a glass cloth or filler, etc. Substituting the variable of the insulating layer impregnated with the above equation into the above formula to satisfy the range of 6.492 × 10 −8 to 4.463 × 10 −6 / GPa · k, the effect of improving the core warpage is exhibited. It means that.
上記のようにコア全体の厚さに対してコア補強材が占める割合及び前記数式の条件を満たす時に、図１５または図１６に図示されたようにコアの剛性及び反り特性を満たすことができる。 As described above, when the ratio of the core reinforcing material to the thickness of the entire core and the condition of the above equation are satisfied, the rigidity and warpage characteristics of the core can be satisfied as shown in FIG.
図１５は本発明の第１実施形態及び第２実施形態による印刷回路基板の剛性特性のシミュレーショングラフであり、図１６は本発明の第１実施形態及び第２実施形態による印刷回路基板の反り特性のシミュレーショングラフである。 15 is a simulation graph of the rigidity characteristics of the printed circuit board according to the first and second embodiments of the present invention, and FIG. 16 is a warp characteristic of the printed circuit board according to the first and second embodiments of the present invention. It is a simulation graph of.
グラフに図示されたように、図１５及び図１６を参照すると、上述の印刷回路基板の第１実施形態及び第２実施形態は、コアの全体厚さに対してコア補強材が占める割合が３５％以上である時に、従来の印刷回路基板のコア（通常ＣＣＬ）に比べ剛性及び反り特性が両方とも改善され、各実施形態のうちコアの全体厚さに対してコア補強材が占める割合が３５％以上である時に、第１実施形態の印刷回路基板に比べ第２実施形態の印刷回路基板が約２．５倍より強い剛性を有し、第１実施形態の印刷回路基板に比べ第２実施形態の印刷回路基板が微細に優れた反り特性の改善効果を示すことが分かる。 As shown in the graph, referring to FIGS. 15 and 16, in the first and second embodiments of the printed circuit board described above, the ratio of the core reinforcement to the total thickness of the core is 35. %, Both rigidity and warpage characteristics are improved as compared with the core of the conventional printed circuit board (usually CCL), and the ratio of the core reinforcing material to the total thickness of the core in each embodiment is 35. %, The printed circuit board of the second embodiment has a rigidity that is about 2.5 times stronger than the printed circuit board of the first embodiment, and the second implementation compared to the printed circuit board of the first embodiment. It can be seen that the printed circuit board of the embodiment shows the improvement effect of the warp characteristics excellent in fineness.
以上、代表的な実施形態を参照して本発明について詳細に説明したが、本発明に属する技術分野において通常の知識を有する者であれば、上述の実施形態に対して本発明の範囲を外れない限度内で多様な変形が可能であることを理解するのであろう。 As described above, the present invention has been described in detail with reference to the representative embodiments. However, a person having ordinary knowledge in the technical field belonging to the present invention may depart from the scope of the present invention with respect to the above-described embodiments. It will be understood that various modifications are possible within the limits.
１００、２００、３００ 印刷回路基板
１１０、２２０ コア補強材
１２０、２１０ 絶縁層
１３０、２７０ 回路層
１５０、２５０ 貫通孔
100, 200, 300 Printed
Claims (15)
前記コアを貫通する貫通孔と、
前記貫通孔の内壁に形成されたシード層と、
前記絶縁層上に形成される回路層と、
を含み、前記シード層は前記回路層に対応するように、前記絶縁層と前記回路層との間にさらに形成されており、前記貫通孔の内壁に形成されたシード層と、前記絶縁層と前記回路層との間に形成されたシード層とは、一体層である、印刷回路基板。 A core having an insulating layer laminated on both sides of the glass layer and the glass layer;
A through hole penetrating the core;
A seed layer formed on the inner wall of the through hole;
A circuit layer formed on the insulating layer;
Only including, the seed layer so as to correspond to the circuit layer, the insulating layer and is further formed between the circuit layer, a seed layer formed on the inner wall of the through hole, the insulating layer And the seed layer formed between the circuit layer and the circuit layer is an integrated layer .
前記コアに貫通孔を形成する段階と、
前記貫通孔の内壁にシード層を形成する段階と、
前記絶縁層上に回路層を形成する段階と、
を含み、前記シード層を形成する段階において、前記シード層は前記回路層に対応して前記絶縁層上にさらに形成され、前記貫通孔の内壁に形成されたシード層と、前記絶縁層上に形成されたシード層とは、一体層である、印刷回路基板の製造方法。 Forming a core by laminating insulating layers on both sides of the glass layer;
Forming a through hole in the core;
Forming a seed layer on the inner wall of the through hole;
Forming a circuit layer on the insulating layer;
Only including, in the step of forming the seed layer, the seed layer is further formed on the insulating layer corresponding to the circuit layer, the seed layer formed on the inner wall of the through hole, said insulating layer The seed layer formed in the method is a method for manufacturing a printed circuit board , which is an integral layer .
前記絶縁層を積層する前に、前記ガラス層にコーティング層を形成する段階を含む請求項９から請求項１１のいずれか１項に記載の印刷回路基板の製造方法。 Forming the core comprises:
Wherein prior to stacking the insulating layer, a method of manufacturing a printed circuit board according to any one of claims 9 to claim 11 including the step of forming a coating layer on the glass layer.
前記ガラス層の表面及び前記貫通孔の内壁をクリーニングする段階をさらに含む、請求項９から請求項１２のいずれか１項に記載の印刷回路基板の製造方法。 After the step of forming the through hole,
Further comprising the step of cleaning the inner wall surface and the through hole of the glass layer, a method of manufacturing a printed circuit board according to any one of claims 12 to claim 9.
前記ガラス層の両面に前記絶縁層を配置し、加熱及び加圧する、請求項９から請求項１４のいずれか１項に記載の印刷回路基板の製造方法。 In the step of forming the core,
It said insulating layer is disposed on both surfaces of the glass layer, heating and pressing, a method of manufacturing a printed circuit board according to any one of claims 14 claim 9.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20120083160 | 2012-07-30 | ||
| KR10-2012-0083160 | 2012-07-30 | ||
| KR10-2012-0140480 | 2012-12-05 | ||
| KR20120140480 | 2012-12-05 | ||
| KR1020130061168A KR20140016150A (en) | 2012-07-30 | 2013-05-29 | A printed circuit board and a method for manufacturing |
| KR10-2013-0061168 | 2013-05-29 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013157429A Division JP2014027284A (en) | 2012-07-30 | 2013-07-30 | Printed circuit board and manufacturing method of the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015128195A JP2015128195A (en) | 2015-07-09 |
| JP2015128195A5 JP2015128195A5 (en) | 2016-02-12 |
| JP6342357B2 true JP6342357B2 (en) | 2018-06-13 |
Family
ID=50265370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015080094A Active JP6342357B2 (en) | 2012-07-30 | 2015-04-09 | Printed circuit board and manufacturing method thereof |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6342357B2 (en) |
| KR (1) | KR20140016150A (en) |
| TW (1) | TWI595811B (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102268385B1 (en) * | 2014-08-14 | 2021-06-23 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
| KR101650938B1 (en) * | 2014-09-25 | 2016-08-24 | 코닝정밀소재 주식회사 | Substrate for ic package |
| KR20170001310A (en) | 2015-06-26 | 2017-01-04 | 삼성전기주식회사 | Glass core substrate, manufacturing method thereof and circuit board |
| TWI685288B (en) * | 2018-08-22 | 2020-02-11 | 健鼎科技股份有限公司 | Circuit board and manufacturing method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946165A (en) * | 1972-09-11 | 1974-05-02 | ||
| JP3756041B2 (en) * | 1999-05-27 | 2006-03-15 | Ｈｏｙａ株式会社 | Manufacturing method of multilayer printed wiring board |
| EP1667510B1 (en) * | 2003-09-09 | 2013-11-06 | Hoya Corporation | Method for manufacturing double-sided printed glass board |
| JP2005159330A (en) * | 2003-11-05 | 2005-06-16 | Hitachi Chem Co Ltd | Method of manufacturing multilayer circuit board and multilayer circuit board manufactured by the same, and board with semiconductor chip mounted thereon and semiconductor package using the same |
| TWI236324B (en) * | 2004-04-08 | 2005-07-11 | Phoenix Prec Technology Corp | Insulating structure of circuit board and method for fabricating the circuit board by using the insulating structure |
| JP2006049804A (en) * | 2004-07-07 | 2006-02-16 | Shinko Electric Ind Co Ltd | Manufacturing method of wiring board |
| JP4564342B2 (en) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | Multilayer wiring board and manufacturing method thereof |
| EP2461659A4 (en) * | 2009-09-02 | 2014-08-20 | Panasonic Corp | Printed wiring board, build-up multi-layer board, and production method therefor |
-
2013
- 2013-05-29 KR KR1020130061168A patent/KR20140016150A/en not_active Application Discontinuation
- 2013-07-26 TW TW102126939A patent/TWI595811B/en active
-
2015
- 2015-04-09 JP JP2015080094A patent/JP6342357B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140016150A (en) | 2014-02-07 |
| JP2015128195A (en) | 2015-07-09 |
| TW201414367A (en) | 2014-04-01 |
| TWI595811B (en) | 2017-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014027284A (en) | Printed circuit board and manufacturing method of the same | |
| JP4199198B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP4395098B2 (en) | BGA package and manufacturing method thereof | |
| JP4689375B2 (en) | Laminated substrate and electronic device having the laminated substrate | |
| WO2015151512A1 (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
| JP6342357B2 (en) | Printed circuit board and manufacturing method thereof | |
| JP2012060112A (en) | Single-layer printed circuit board and its manufacturing method | |
| JP2014501448A (en) | Printed circuit board and manufacturing method thereof | |
| JP2006269979A (en) | Flexible rigid printed-wiring board and its manufacturing method | |
| JP6214398B2 (en) | Printed circuit board | |
| JP4907216B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
| KR101903557B1 (en) | A printed circuit board and a method for manufacturing | |
| TW201347639A (en) | Method of manufacturing multilayer wiring substrate | |
| KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
| JP5165723B2 (en) | Circuit board and manufacturing method thereof | |
| JP2007013048A (en) | Multilayer wiring board manufacturing method | |
| JP2018019076A (en) | Printed circuit board | |
| KR101177651B1 (en) | Printed circuit board and method of manufacturing the same | |
| KR101167422B1 (en) | Carrier member and method of manufacturing PCB using the same | |
| KR20090123032A (en) | Method of manufacturing printed circuit board embedded with semiconductor chip | |
| WO2021084860A1 (en) | Wiring board | |
| KR20140123273A (en) | Printed circuit board and manufacturing method thereof | |
| KR101109277B1 (en) | Fabricating Method of Printed Circuit Board | |
| KR100796981B1 (en) | Method for manufacturing printed circuit board | |
| JP6386252B2 (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6342357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |