JP6334828B2 - セルフリフレッシュ省電力モードを有するソリッドステートドライブ - Google Patents

セルフリフレッシュ省電力モードを有するソリッドステートドライブ Download PDF

Info

Publication number
JP6334828B2
JP6334828B2 JP2017539411A JP2017539411A JP6334828B2 JP 6334828 B2 JP6334828 B2 JP 6334828B2 JP 2017539411 A JP2017539411 A JP 2017539411A JP 2017539411 A JP2017539411 A JP 2017539411A JP 6334828 B2 JP6334828 B2 JP 6334828B2
Authority
JP
Japan
Prior art keywords
volatile memory
self
host
storage device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017539411A
Other languages
English (en)
Other versions
JP2018508878A (ja
Inventor
アヴラハム ポサ メイア
アヴラハム ポサ メイア
エヴァン アール ボイル
エヴァン アール ボイル
クリストファー ジェイ サルコーネ
クリストファー ジェイ サルコーネ
バラク ロットバード
バラク ロットバード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2018508878A publication Critical patent/JP2018508878A/ja
Application granted granted Critical
Publication of JP6334828B2 publication Critical patent/JP6334828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Retry When Errors Occur (AREA)
  • Read Only Memory (AREA)

Description

本明細書内で説明する実施形態は、概してデータ記憶に関し、特に、記憶デバイス内の低電力モードに関する。
モバイルコンピュータ及びパーソナルコンピュータなどの様々なホストシステムは、データの永続的な記憶のための記憶デバイスを備えている。記憶デバイスは、例えば、フラッシュメモリに基づくソリッドステートドライブ（Solid State Drives）（ＳＳＤ）を備えている場合がある。
本明細書内で説明する実施形態は、不揮発性メモリ、揮発性メモリ、及びコントローラを含む記憶デバイスを提供する。揮発性メモリは、通常モード及びセルフリフレッシュモードをサポートする。コントローラは、通常モードにおいて揮発性メモリを使用する一方で不揮発性メモリ内にホストに関するデータを記憶し、ホストからのパワーダウンコマンドを受信したことに応じて、記憶デバイスの少なくとも一部を非アクティブにし、揮発性メモリを通常モードからセルフリフレッシュモードに切り替えるように構成されている。
いくつかの実施形態では、揮発性メモリは、ダイナミックランダムアクセスメモリ（Dynamic Random Access Memory）（ＤＲＡＭ）を含んでいる。一実施形態において、コントローラは、パワーダウンコマンドを受信したことに応じて、記憶デバイスとホストとの間の主インターフェースを非アクティブにし、主インターフェースとは別個のウェイクアップインターフェース経由でホストからウェイクアップコマンドを受信するように構成されている。
いくつかの実施形態では、コントローラは、ホストからのウェイクアップコマンドを受信したことに応じて、記憶デバイスの少なくとも一部をアクティブにし、揮発性メモリを通常モードに切り替えるように構成されている。例示的な一実施形態において、コントローラは、揮発性メモリがセルフリフレッシュモードにあった間に電源断が発生したことを検出したことに応じて、不揮発性メモリから揮発性メモリの内容を回復するように構成されている。別の実施形態において、コントローラは、揮発性メモリがセルフリフレッシュモードにあった間に電源断が発生したことを検出したことに応じて、電源断の持続時間によって、揮発性メモリの内容を不揮発性メモリから回復すべきか否かを決定するように構成されている。更に別の実施形態において、コントローラは、セルフリフレッシュモードに切り替える前に揮発性メモリの内容を不揮発性メモリにバックアップし、ウェイクアップコマンドに応じて、揮発性メモリの内容を不揮発性メモリから回復すべきか否かを決定するように構成されている。
いくつかの実施形態では、記憶デバイスは、少なくとも揮発性メモリがセルフリフレッシュモードにある間は揮発性メモリに一時的な電力を提供するように構成されているバックアップ電源を更に含んでいる。一実施形態において、コントローラは、パワーダウンコマンドに応じて、揮発性メモリをセルフリフレッシュモードに切り替え、その後ホストに肯定応答を送信し、ホストから非アクティブ化命令を受信したことに応じて記憶デバイスの少なくとも一部を非アクティブにするように構成されている。
本明細書内で説明する一実施形態によれば、不揮発性メモリ並びに通常モード及びセルフリフレッシュモードをサポートする揮発性メモリを含む記憶デバイス内にデータを記憶する方法が、更に提供される。データは、通常モードで揮発性メモリを使用する一方で不揮発性メモリ内に記憶された、ホストに関するデータである。ホストからパワーダウンコマンドを受信したことに応じて、記憶デバイスの少なくとも一部が非アクティブになり、揮発性メモリが通常モードからセルフリフレッシュモードに切り替わる。
本明細書内で説明する一実施形態によれば、ホスト及び記憶デバイスを含むシステムが、更に提供される。記憶デバイスは、不揮発性メモリ、通常モード及びセルフリフレッシュモードをサポートする揮発性メモリ、並びにコントローラを含んでいる。コントローラは、通常モードにおいて揮発性メモリを使用する一方で不揮発性メモリ内にホストに関するデータを記憶し、ホストからのパワーダウンコマンドを受信したことに応じて、記憶デバイスの少なくとも一部を非アクティブにし、揮発性メモリを通常モードからセルフリフレッシュモードに切り替えるように構成されている。
これら及びその他の実施形態は、下記の図面と併せて解釈される、それらの実施形態の以下の詳細な説明からより完全に理解されよう。
本明細書内で説明する一実施形態に係るホストシステムを模式的に示したブロック図である。 本明細書内で説明する一実施形態に係るソリッドステートドライブ（ＳＳＤ）を操作する方法を模式的に示したフローチャートである。
概説
本明細書内で説明する実施形態は、記憶デバイス内の電力消費を低減するために改良された方法及びシステムを提供する。本明細書内で説明する実施形態は主としてソリッドステートドライブ（ＳＳＤ）について言及するが、本開示の技術はその他様々な好適な種類の記憶デバイスに使用することができる。
本開示の実施形態において、記憶デバイスは不揮発性メモリ（Non-Volatile Memory）（ＮＶＭ）、コントローラ、及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はその他の揮発性メモリを備えている。通常モードの動作において、コントローラは、ホストと通信し、ホストのデータをＮＶＭに記憶する一方で、データ、管理データ構造、及び／又はその他の関連情報を一時的に記憶するためのＤＲＡＭを使用する。
記憶デバイスは、通常モードに加えて、記憶デバイス回路のうちの大部分が非アクティブとなりＤＲＡＭがセルフリフレッシュモードに設定される省電力モードをサポートしている。セルフリフレッシュでは、電力消費を最小限に抑えるためにＤＲＡＭの機能のうちの大部分が中断され、ＤＲＡＭは、その中に記憶された内容を維持するために、そのメモリセルを単に定期的にリフレッシュするだけである。
本開示の技術は、省電力モードと通常モードとの間での極めて高速の遷移を可能とする。ＤＲＡＭの内容はセルフリフレッシュ機構によって維持されているので、コントローラは省電力モードに切り替える前にＤＲＡＭの内容をＮＶＭに書き出す必要がなく、ウェイクアップ時にＤＲＡＭの内容をＮＶＭから回収する必要がない。
更に、ウェイクアップ時にホストが記憶デバイスを再発見し又は列挙する必要もない。記憶デバイスは、省電力モードに切り替える前に使用された列挙値を単に維持するだけでよい。また、ウェイクアップ時のホスト−ＳＳＤ間のインターフェースについては校正値をＤＲＡＭから回復することができるので、システムはこれを再校正する必要もない。
更に、ＤＲＡＭの内容がＮＶＭに書き出されないので、本開示の技術はＮＶＭセルの消耗を低減させ、ＮＶＭの寿命を延長する。この利点は、省電力動作と通常動作との間を頻繁に切り替えるモバイルコンピュータのようなホストシステムにおいて、特に重要である。
本開示の省電力モードの開始及び終了への遷移は、一般的にはホストによって決定されトリガーされる。ホストは、通常、ＳＳＤの現在及び将来の活動、差し迫った電力断、並びに省電力モードの開始及び終了の決定に影響するその他の要因に関する最も正確な情報を有している。ホストによる省電力モードの明確な制御により省電力が最大化され、このような制御が適正なヒステリシスを印加しモード間の不必要な切り替えを回避する上で役に立つ。
一実施形態において、記憶デバイス及びホストは、データの記憶及び取得に使用する主インターフェースに加え、別個のウェイクアップインターフェースをサポートしている。この実施形態において、ホストは、主インターフェースを使用して記憶デバイスに省電力モードへの切り替えを命令するが、ウェイクアップするための命令は別個のウェイクアップインターフェースを使用して送信される。この機能により、省電力モード時に記憶デバイスが主インターフェースを遮断することができ、電力消費を更に低減させることができる。
いくつかの実施形態では、省電力モードは２つのサブモードを有する。第１のサブモードは、たとえ省電力期間中に停電が発生しても高速ウェイクアップを可能とする。第２のサブモードはこれを保証せず、ＮＶＭからＤＲＡＭの内容を回復することを含むより低速のウェイクアップを必要とする。
システムの説明
図１は、本明細書内で説明する一実施形態に係るホストシステム２０を模式的に示したブロック図である。システム２０は、ソリッドステートドライブ（ＳＳＤ）２８にデータを記憶するホスト２４を備える。例示的な一実施形態において、システム２０はパーソナルコンピュータ若しくはモバイルコンピュータ又はモバイルコンピューティング機器若しくはモバイル通信機器を備え、ホスト２４はコンピュータ又は機器の中央処理装置（Cedntral Processing Unit）（ＣＰＵ）を備える。
代替の実施形態において、システム２０は、エンタープライズ記憶システムなどの、データを記憶するその他任意の好適な種類のシステムを備えてもよい。ＳＳＤの代替として、システム２０は、不揮発性メモリ（ＮＶＭ）内にデータを記憶するその他任意の好適な種類の記憶デバイスを使用してもよい。
図１の実施形態において、ＳＳＤ２８は１つ以上のフラッシュデバイス３２又はその他好適なＮＶＭデバイス、及びホスト２４と通信しフラッシュデバイス３２にデータを記憶するコントローラ３６を備える。コントローラ３６は、主インターフェース４４及び別個のウェイクアップインターフェース４８を使用してホスト２４と通信する。例示的な一実施形態において、主インターフェース４４はペリフェラルコンポーネントインターコネクトエクスプレス（Peripheral Component Interconnect−Express）（ＰＣＩｅ）インターフェースを備え、ウェイクアップインターフェース４８は個別入出力（Input／Output）（Ｉ／Ｏ）信号を備えている。代替の方法として、インターフェース４４及び４８は、その他任意の好適なインターフェースを備えていてもよい。
ＳＳＤ２８は、揮発性メモリを、一般的には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）４０を更に備えている。ＤＲＡＭ４０は、例えば１つ以上のダブルデータレート（Double Deata Rate）（ＤＤＲ）デバイス、シングルデータレート（Single Data Rate）（ＳＤＲ）ＤＲＡＭ、低電力ＤＤＲ（low power DDR）（ＬＰＤＤＲ）、又はその他任意の好適な種類のＤＲＡＭを備えていてもよい。
ＤＲＡＭ４０は、電力消費を低減させるためにＤＲＡＭの機能のうちの大部分が中断されるセルフリフレッシュモードをサポートしている。セルフリフレッシュモードでは、ＤＲＡＭは一般的に記憶コマンド及び読み出しコマンドを無視し、その中に記憶された内容を維持するために、そのメモリセルを単に定期的にリフレッシュするだけである。リフレッシュサイクルは、一般的に、ＤＲＡＭ内の内部タイミング回路によって管理される。このモードで動作するときには、ＤＲＡＭのクロックもまた無効にすることができる。ＤＲＡＭデバイスによっては、メモリのうちの選択された部分のみがリフレッシュされる「選択的セルフリフレッシュ」をサポートしている。本出願の文脈においては、この種の選択的セルフリフレッシュもまたセルフリフレッシュモードとしてみなされる。
本明細書内で説明する実施形態において、コントローラ３６は、少なくとも通常モード及びセルフリフレッシュ省電力モードを含む様々なモードにおいてＳＳＤ２８を操作する。モード間の切り替え及び一般的な電力管理は、電力管理モジュール５２によって実行される。（ＳＳＤは必ずしもＤＲＡＭのセルフリフレッシュ機構に関係しない追加的な省電力モードを備える場合もあるが、これらのモードは本開示の範囲外とみなされる。したがって、セルフリフレッシュ省電力モードを、明瞭性のために単に「省電力モード」と呼ぶこととする。）
図１のシステム及び記憶デバイスの構成は、単に概念を明らかにするために示される例示的な構成である。代替の方法として、その他任意の好適なシステム及び記憶デバイスの構成を使用することもまた可能である。種々のアドレス指定回路、タイミング及びシーケンス回路、並びにデバッギング回路などの、本発明の原理を理解する上で必要ではない要素は、明瞭性のために図から省略されている。
図１に示される例示的な構成では、メモリデバイス３２及びＳＳＤコントローラ３６は、別個の集積回路（ＩＣ）として実装されている。しかし、代替の実施形態において、メモリデバイス及びコントローラを単一のマルチチップパッケージ（Multi−Chip Package）（ＭＣＰ）内の別個の半導体ダイス又はシステムオンチップ（System on Chip）（ＳｏＣ）上に集積してもよく、かつ内部バスによって相互接続してもよい。更に別の代替的な方法として、コントローラ回路のうちの一部又は全部をメモリデバイスのうちの１つ以上が配置されている同じダイ上に配置してもよい。更に代替的には、コントローラ３６の機能のうちの一部又は全部は、ホスト２４によって実行することができ、又はその他任意の種類のメモリコントローラによって実行することができる。いくつかの実施形態において、ホスト２４及びメモリコントローラ３６は、同一のダイ上、又は同一のデバイスパッケージ内の別個のダイス上に作製してもよい。
コントローラ３６の機能は、例えば、好適なプロセッサ上で実行するソフトウェアを使用して、ハードウェア（例えば、ステートマシン若しくは他の論理）を使用して、又はソフトウェア要素とハードウェア要素との組み合わせを使用して実施することができる。代替の方法として、コントローラ３６は、本明細書内で説明する機能を実行するためのソフトウェアを実行することのできる１つ以上のプロセッサを備えていてもよい。ソフトウェアは、例えばネットワーク経由で電子的な形態でプロセッサにダウンロードしてもよく、又は別の方法によって、あるいは追加的に、磁気メモリ、光学的メモリ、若しくは電子メモリなどの非一時的な有形的媒体によって提供及び／又は保存してもよい。
ＤＲＡＭセルフリフレッシュを使用するＳＳＤ省電力モード
一般的に、省電力モードへの切り替えを命令されると、コントローラ３６内のモジュール５２はＤＲＡＭ４０をセルフリフレッシュに設定する。ＤＲＡＭは、（ＳＳＤ全体への電力供給が維持されていることを前提として）電力に接続されたままであり、したがってＤＲＡＭ内に記憶されている情報は保持される。ＤＲＡＭ４０内に記憶されている情報は、例えば、キャッシュされたユーザデータ、メタデータ、論理物理アドレス変換テーブル、種々雑多な一時的なデータ、及び／又はその他任意の好適な情報を含む場合がある。
ＤＲＡＭ内の情報は元の状態を維持しているので、省電力モードの開始及び終了への切り替えは極めて高速である。一般的に、コントローラ３６は、省電力モードに切り替えるときにＤＲＡＭの内容をＮＶＭに書き出し、又はウェイクアップ時にＤＲＡＭの内容をＮＶＭから取得する必要がない。また、ウェイクアップ時にホストがＳＳＤを再発見し列挙する必要がなく、ホストは単に以前の列挙値を使用すればよい。
更に、ホストとコントローラとの間のインターフェースの既存の校正値を保持することができ、後にこれをＤＲＡＭから読み出すことができるので、ホスト又はコントローラは、ウェイクアップ時にその再校正を省く（又は少なくとも部分的に省く）ことができる可能性がある。このような校正値は、例えば、インターフェースラインのオンチップターミネーションの校正、インターフェースライン上のタイミングスキューの校正、又はその他任意の好適な校正値を含む場合がある。
省電力モードに切り替えるときには、コントローラ３６は、電力消費を低減するために（ＤＲＡＭをセルフリフレッシュに設定することに加えて）ＳＳＤ回路のうちの大部分を非アクティブにする。省電力モードを終了するときには、コントローラ３６は、ＳＳＤ回路を再度アクティブにして通常動作を再開する。コントローラ３６は１つ以上の電源レールを遮断し、関連するＤＲＡＭレール及びＤＲＡＭインターフェースロックレールのみを保持することができる。コントローラはまた、ＳＳＤの電源に命令して通常動作では使用されない低電力モードに切り替えさせることにより、ある程度の電源効率を上げることもできる。
一般的に、省電力モードの開始及び終了への切り替えは、ホスト２４によって命令される。ホストが、主インターフェース４４経由でＳＳＤコントローラ３６にパワーダウンコマンドを送信して、省電力モードに切り替えさせる。一実施形態において、ホスト２４は、ＮＶＭエクスプレス（NVM−Express）（ＮＶＭｅ）プロトコルを使用して主インターフェース４４経由でコントローラ３６と通信する。この実施形態では、パワーダウンコマンドはＮＶＭｅコマンドを含んでいる。
図１の実施形態において、ホスト２４は、ウェイクアップインターフェース４８経由でコントローラ３６にウェイクアップコマンドを送信することにより、省電力モードからウェイクアップするようにＳＳＤ２８に命令する。ウェイクアップインターフェース４８は主インターフェース４４とは別個であるので、省電力期間中は、コントローラ３６はまた、主インターフェース４４をも非アクティブにすることができる。この機能により更なる省電力が可能となり、主インターフェースが（ＰＣＩｅのように）かなりの電力量を消費する場合には殊更である。
一方、ウェイクアップインターフェース４８は、省電力期間中アクティブなままなので、一般的に、電力をほとんど消費しないように、簡単に設計されている。本出願の例では、ウェイクアップインターフェースはシングルビットＩ／Ｏ信号を含んでいる。代替の方法として、例えば、簡単なコマンドインターフェースのような、その他任意の好適なインターフェースを使用することもできる。
しかし、一般的に、本開示の技術は、別個のウェイクアップインターフェースの使用を必須とはしない。いくつかの実施形態では、ホスト２４は、主インターフェース経由でＳＳＤ２８にウェイクアップコマンドを送信することができ、この場合はインターフェース４８は省略される。
いくつかの実施形態では、省電力モードは２つのサブモードを有する。第１のサブモードは、たとえ省電力期間中に停電が発生しても高速ウェイクアップを保証する。第２のサブモードはこれを保証せず、ＮＶＭからＤＲＡＭの内容を回復することを含むより低速のウェイクアップを必要とする。
第１のサブモードを実施するためには、ＤＲＡＭ４０は、ＳＳＤ全体に外部電力が利用可能であるか否かに拘わらず、電力に接続されたままであるべきである。この条件が満たされている場合、たとえその期間にＳＳＤに影響する停電を経過しても、ＤＲＡＭの情報は元の状態を維持する。例示的な一実施形態において、ＤＲＡＭは、電池又はスーパーキャパシタなどのバックアップ電源によってバックアップされている。バックアップ電源のエネルギー容量は、予期される最長の（又は指定された）期間の停電に十分に持ちこたえられるべきである。
代替の実施形態において、省電力モードは、ハイブリッドサブモードを有する。このサブモードでは、省電力モードが開始される前にＤＲＡＭの内容がＮＶＭにコピーされ、かつまたＤＲＡＭ内にも保持される。省電力期間中に電源断が発生しない場合（又はＤＲＡＭがセルフリフレッシュを使用してその内容を保持できるほどに電源断が十分短時間である場合）、ＤＲＡＭの内容は元の状態を維持しているので、ＳＳＤは迅速に通常動作に復帰することができる。そうでない場合は、回復がより低速となり、ＮＶＭからＤＲＡＭの内容を回復することが必要となる。
一実施形態において、ホストは、次に発生する電源断の期間の長さに関する事前知識に基づいてどのサブモードを適用するかを決定することができる。例えば、ホストが電源断を予期しない、又はＤＲＡＭがそのセルフリフレッシュ動作を十分サポートできるほどの短時間の電源断を予期するシナリオについて検討されたい。このようなシナリオでは、ホストはＤＲＡＭの内容をＮＶＭにコピーすることを控え、ＤＲＡＭのセルフリフレッシュに依存する可能性がある。一方、より長期間の電源断をホストが予期する場合、ホストはＤＲＡＭの内容をＮＶＭにコピーすることを決定する可能性がある。この場合の通常動作への回復は、上述のハイブリッドサブモードのように、実際の電源断の持続時間に左右される可能性がある。
図２は、本明細書内で説明する一実施形態に係るＳＳＤ２８を操作する方法を模式的に示したフローチャートである。この方法は、パワーダウン命令のステップ６０で、ＳＳＤコントローラ３６が主インターフェース４４経由でホスト２４からパワーダウンコマンドを受信することで開始する。
非アクティブ化のステップ６４で、コントローラ３６が、パワーダウンコマンドに応じて、ＳＳＤ回路の少なくとも一部を非アクティブにし、ＤＲＡＭ４０をセルフリフレッシュに設定する。コントローラは、例えば、フラッシュデバイス３２、主インターフェース４４、及び／又はその他任意の好適なＳＳＤ要素を非アクティブにすることができる。ウェイクアップインターフェース４８は、一般的に、ウェイクアップコマンドを検出するためにアクティブのままである。この段階で、ＳＳＤ３６は、電力をほとんど消費しない。
代替の一実施形態において、コントローラ３６は、パワーダウンコマンドに応じてＳＳＤ回路を直ちに非アクティブにするのではなく、非アクティブ化の準備のみを行い、ホストがこれをトリガーするのを可能にする。この実施形態において、コントローラ３６は、パワーダウンコマンドを受信した後、ＤＲＡＭの内容をセルフリフレッシュのために準備し、ＤＲＡＭ４０をセルフリフレッシュに設定し、セルフリフレッシュ省電力モードを開始するＳＳＤの体制が整ったことを、ホスト２４に対して肯定応答する。次に、ホスト２４が、例えば、ウェイクアップインターフェース４８を使用して、ＳＳＤ回路に対して動作停止するように命令する。ホストは、例えば、ＳＳＤの電源に対して、不必要な電源レールを遮断し、低電力モードを開始するように命令することができる。
その後のある時点において、ウェイクアップのステップ６８で、ホスト２４が、ウェイクアップインターフェース４８を使用してＳＳＤ３６をウェイクアップさせる。点検のステップ７２で、コントローラ３６は、ウェイクアップコマンドに応じて、省電力期間中に電源断又は停電が発生したか否かを点検する。発生していなければ、高速ウェイクアップのステップ７６で、コントローラ３６は、ＤＲＡＭ４０に記憶されている情報が有効であると想定する高速ウェイクアップ処理を実行する。
そうでなければ、低速ウェイクアップのステップ８０で、コントローラ３６は、ＤＲＡＭ４０に記憶されている情報が無効である可能性があることを想定する、より低速のウェイクアップ処理を実行する。後者の処理は、一般的に、ＤＲＡＭ４０に記憶されていた情報をフラッシュデバイス３２から回復することを必要とする。双方のウェイクアップ処理（ステップ７６及び８０）で、コントローラ３６は、ＤＲＡＭ４０をセルフリフレッシュ動作から通常動作に切り替える。
上述の実施形態は例として挙げられており、以下の請求項は、以上に具体的に図示され説明されたものに限定されないことが理解されるであろう。むしろ、その範囲は、以上に説明した様々な特徴の組み合わせ及び部分的組み合わせの両方、並びに当業者であれば前述の説明を読むことによって想到するであろう従来技術に開示されていないそれらの変型及び修正を含む。この参照により本特許出願に組み込まれる文献は、何らかの用語が、これらの組み込まれた文献の中において本明細書内で明示的又は暗示的になされた定義と対立する方法で定義されている範囲において、本明細書内の定義のみが考慮されるべきである点を除き、本願の必須部分であるとみなされるべきである。

Claims (13)

  1. 記憶デバイスであって、
    不揮発性メモリと、
    通常モード及びセルフリフレッシュモードをサポートする揮発性メモリと、
    コントローラであって、
    前記通常モードで前記揮発性メモリを使用する一方で前記不揮発性メモリ内にホストに関するデータを記憶し、
    前記ホストからパワーダウンコマンドを受信したことに応じて、前記記憶デバイスの少なくとも一部を非アクティブにし、前記揮発性メモリを前記通常モードから前記セルフリフレッシュモードに切り替え、
    前記ホストからウェイクアップコマンドを受信したことに応じて、前記記憶デバイスの前記少なくとも一部をアクティブにし、前記揮発性メモリを前記通常モードに切り替える、
    ように構成されている、コントローラと、を備え、
    前記コントローラが、前記揮発性メモリが前記セルフリフレッシュモードにあった間に電源断が発生したことを検出したことに応じて、前記電源断の持続時間によって、前記揮発性メモリの前記内容を前記不揮発性メモリから回復すべきか否かを決定するように構成されている、記憶デバイス。
  2. 前記揮発性メモリが、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む、請求項１に記載の記憶デバイス。
  3. 前記コントローラが、前記セルフリフレッシュモードに切り替える前に前記揮発性メモリの前記内容を前記不揮発性メモリにバックアップし、前記ウェイクアップコマンドに応じて、前記揮発性メモリの前記内容を前記不揮発性メモリから回復すべきか否かを決定するように構成されている、請求項１に記載の記憶デバイス。
  4. 少なくとも前記揮発性メモリが前記セルフリフレッシュモードにある間は前記揮発性メモリに一時的な電力を提供するように構成されているバックアップ電源を含む、請求項１又は２に記載の記憶デバイス。
  5. 前記コントローラが、前記パワーダウンコマンドに応じて、前記揮発性メモリを前記セルフリフレッシュモードに切り替え、その後前記ホストに肯定応答を送信し、前記ホストから非アクティブ化命令を受信したことに応じて前記記憶デバイスの前記少なくとも一部を非アクティブにするように構成されている、請求項１又は２に記載の記憶デバイス。
  6. データを記憶する方法であって、
    不揮発性メモリ（ＮＶＭ）並びに通常モード及びセルフリフレッシュモードをサポートする揮発性メモリを含む記憶デバイスにおいて、前記通常モードにおいて前記揮発性メモリを使用する一方で前記不揮発性メモリ内にホストに関するデータを記憶することと、
    前記ホストからパワーダウンコマンドを受信したことに応じて、前記記憶デバイスの少なくとも一部を非アクティブにし、前記揮発性メモリを前記通常モードから前記セルフリフレッシュモードに切り替えることと、
    前記ホストからウェイクアップコマンドを受信したことに応じて、前記記憶デバイスの前記少なくとも一部をアクティブにし、前記揮発性メモリを前記通常モードに切り替えることと、を含み、
    前記内容を回復することが、前記揮発性メモリが前記セルフリフレッシュモードにあった間に電源断が発生したことを検出したことに応じて、前記電源断の持続時間によって、前記揮発性メモリの前記内容を前記不揮発性メモリから回復すべきか否かを決定することを含む、方法。
  7. 前記揮発性メモリが、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む、請求項６に記載の方法。
  8. 前記セルフリフレッシュモードに切り替えることが、前記セルフリフレッシュモードに切り替える前に前記揮発性メモリの前記内容を前記不揮発性メモリにバックアップすることを含み、前記内容を回復することが、前記ウェイクアップコマンドに応じて、前記揮発性メモリの前記内容を前記不揮発性メモリから回復すべきか否かを決定することを含む、請求項６に記載の方法。
  9. 少なくとも前記揮発性メモリが前記セルフリフレッシュモードにある間はバックアップ電源を使用して前記揮発性メモリに一時的な電力を提供することを含む、請求項６又は７に記載の方法。
  10. 前記セルフリフレッシュモードに切り替えることが前記揮発性メモリを前記セルフリフレッシュモードに切り替えた後に前記ホストに肯定応答を送信することを含み、前記記憶デバイスの前記少なくとも一部を非アクティブにすることが前記ホストから非アクティブ化命令を受信したことに応じて、前記記憶デバイスの前記少なくとも一部を無効にすることを含む、請求項６又は７に記載の方法。
  11. システムであって、
    ホストと、
    記憶デバイスであって、
    不揮発性メモリと、
    通常モード及びセルフリフレッシュモードをサポートする揮発性メモリと、
    コントローラであって、
    前記通常モードで前記揮発性メモリを使用する一方で前記不揮発性メモリ内に前記ホストに関するデータを記憶し、
    前記ホストからパワーダウンコマンドを受信したことに応じて、前記記憶デバイスと前記ホストとの間の主インターフェースを含む前記記憶デバイスの少なくとも一部を非アクティブにし、前記揮発性メモリを前記通常モードから前記セルフリフレッシュモードに切り替え、
    前記主インターフェースとは別個のウェイクアップインターフェース経由で前記ホストからウェイクアップコマンドを受信する、
    ように構成されている、コントローラと、
    を含む、記憶デバイスと、
    を備え、
    前記コントローラが、前記揮発性メモリが前記セルフリフレッシュモードにあった間に電源断が発生したことを検出したことに応じて、前記電源断の持続時間によって、前記揮発性メモリの前記内容を前記不揮発性メモリから回復すべきか否かを決定するように構成されている、システム。
  12. 記憶デバイスであって、
    不揮発性メモリと、
    通常モード及びセルフリフレッシュモードをサポートする揮発性メモリと、
    コントローラであって、
    前記通常モードで前記揮発性メモリを使用する一方で前記不揮発性メモリ内にホストに関するデータを記憶し、
    前記ホストからパワーダウンコマンドを受信したことに応じて、前記記憶デバイスの少なくとも一部を非アクティブにし、前記揮発性メモリを前記通常モードから前記セルフリフレッシュモードに切り替え、
    前記パワーダウンコマンドを受信したことに応じて、前記記憶デバイスと前記ホストとの間の主インターフェースを非アクティブにし、前記主インターフェースとは別個のウェイクアップインターフェース経由で前記ホストからウェイクアップコマンドを受信する、
    ように構成されている、コントローラと、
    を備え、
    前記コントローラが、前記揮発性メモリが前記セルフリフレッシュモードにあった間に電源断が発生したことを検出したことに応じて、前記電源断の持続時間によって、前記揮発性メモリの前記内容を前記不揮発性メモリから回復すべきか否かを決定するように構成されている、記憶デバイス。
  13. データを記憶する方法であって、
    不揮発性メモリ（ＮＶＭ）並びに通常モード及びセルフリフレッシュモードをサポートする揮発性メモリを含む記憶デバイス内において、前記通常モードにおいて前記揮発性メモリを使用する一方で前記不揮発性メモリ内にホストに関するデータを記憶させることと、
    前記ホストからパワーダウンコマンドを受信したことに応じて、前記記憶デバイスと前記ホストとの間の主インターフェースを含む前記記憶デバイスの少なくとも一部を非アクティブにし、前記揮発性メモリを前記通常モードから前記セルフリフレッシュモードに切り替えることと、
    前記主インターフェースとは別個のウェイクアップインターフェース経由で前記ホストからウェイクアップコマンドを受信することと、
    前記揮発性メモリが前記セルフリフレッシュモードにあった間に電源断が発生したことを検出したことに応じて、前記電源断の持続時間によって、前記揮発性メモリの前記内容を前記不揮発性メモリから回復すべきか否かを決定することと、
    を含む方法。
JP2017539411A 2015-02-05 2015-12-16 セルフリフレッシュ省電力モードを有するソリッドステートドライブ Active JP6334828B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/614,425 US9568971B2 (en) 2015-02-05 2015-02-05 Solid state drive with self-refresh power saving mode
US14/614,425 2015-02-05
PCT/US2015/065928 WO2016126337A2 (en) 2015-02-05 2015-12-16 Solid state drive with self-refresh power-saving mode

Publications (2)

Publication Number Publication Date
JP2018508878A JP2018508878A (ja) 2018-03-29
JP6334828B2 true JP6334828B2 (ja) 2018-05-30

Family

ID=55077640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017539411A Active JP6334828B2 (ja) 2015-02-05 2015-12-16 セルフリフレッシュ省電力モードを有するソリッドステートドライブ

Country Status (6)

Country Link
US (1) US9568971B2 (ja)
JP (1) JP6334828B2 (ja)
KR (1) KR101844206B1 (ja)
CN (1) CN107210057B (ja)
DE (1) DE112015006117B4 (ja)
WO (1) WO2016126337A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
KR102244921B1 (ko) * 2017-09-07 2021-04-27 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법
US11132042B2 (en) * 2018-01-31 2021-09-28 Hewlett Packard Enterprise Development Lp Drive carrier assemblies
US10901898B2 (en) * 2018-02-14 2021-01-26 Samsung Electronics Co., Ltd. Cost-effective solid state disk data-protection method for power outages
CN108549477B (zh) * 2018-03-28 2020-12-18 联想(北京)有限公司 一种功率调整方法及电子设备
DE102019118631A1 (de) 2018-08-03 2020-02-06 Samsung Electronics Co., Ltd. Speichervorrichtung, welche eine Wartungsarbeit unabhängig ohne Befehl des Host initiiert, und elektronisches System mit derselben
KR102546255B1 (ko) * 2018-08-03 2023-06-21 삼성전자주식회사 호스트의 지시 없이 능동적으로 유지보수 동작을 개시하는 스토리지 장치 및 그것을 포함하는 전자 시스템
KR20200081539A (ko) * 2018-12-27 2020-07-08 삼성전자주식회사 Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법
CN109782888A (zh) * 2018-12-29 2019-05-21 京信通信***（中国）有限公司 Dram数据的掉电保护电路、电子设备和方法
CN110135203A (zh) * 2019-04-19 2019-08-16 珠海海奇半导体有限公司 一种大容量数据存储设备及其数据销毁方法
TWI707351B (zh) * 2019-07-25 2020-10-11 瑞昱半導體股份有限公司 記憶元件測試電路及記憶元件測試方法
CN112309482A (zh) * 2019-07-31 2021-02-02 瑞昱半导体股份有限公司 存储元件测试电路及存储元件测试方法
US11494248B2 (en) * 2019-12-20 2022-11-08 Qualcomm Incorporated Warm mission-mode reset in a portable computing device
KR20210110071A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11681446B2 (en) * 2020-07-10 2023-06-20 Micron Technology, Inc. Reducing power for memory subsystem and having latency for power delivery network
US11720261B2 (en) * 2020-08-10 2023-08-08 Micron Technology, Inc. Transferring memory system data to a host system
US11640251B2 (en) * 2021-01-20 2023-05-02 Western Digital Technologies, Inc. Early transition to low power mode for data storage devices
US11782608B1 (en) * 2022-05-20 2023-10-10 Micron Technology, Inc. Error information signaling for memory

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172003B1 (ko) 1995-03-28 1999-03-30 김광호 컴퓨터 시스템 및 그 제어방법
JP4136150B2 (ja) * 1999-01-20 2008-08-20 キヤノン株式会社 メモリバックアップ制御装置およびメモリバックアップ制御方法
US7058835B1 (en) * 2002-03-21 2006-06-06 Emc Corporation System, method and apparatus for controlling supply of backup power to first and second power planes in the event of a power failure of a main power supply
US7200711B2 (en) 2002-08-15 2007-04-03 Network Appliance, Inc. Apparatus and method for placing memory into self-refresh state
US20060136765A1 (en) 2004-12-03 2006-06-22 Poisner David L Prevention of data loss due to power failure
JP4770283B2 (ja) 2005-06-17 2011-09-14 富士ゼロックス株式会社 メモリ制御装置及びメモリ制御方法
DE102005041312A1 (de) 2005-08-31 2007-03-15 Advanced Micro Devices, Inc., Sunnyvale Speicherzugriff auf virtuelles Targetgerät
JP2009211511A (ja) * 2008-03-05 2009-09-17 Nec Corp ディスク制御装置、その方法、及びプログラム
CN101282431B (zh) * 2008-05-06 2012-04-04 华为技术有限公司 机顶盒待机、唤醒方法和机顶盒
US8639874B2 (en) * 2008-12-22 2014-01-28 International Business Machines Corporation Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
JP2010152853A (ja) * 2008-12-26 2010-07-08 Toshiba Corp データ記憶装置
JP2010205062A (ja) 2009-03-04 2010-09-16 Murata Machinery Ltd 情報処理装置
JP5397188B2 (ja) * 2009-11-26 2014-01-22 株式会社オートネットワーク技術研究所 制御装置の起動／休止方法、制御システム及び制御装置
US8271812B2 (en) * 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
KR101235854B1 (ko) * 2010-08-27 2013-02-20 삼성전자주식회사 화상형성장치, ＳｏＣ 유닛 및 그 구동 방법
KR101796116B1 (ko) * 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101766835B1 (ko) * 2011-05-04 2017-08-09 에스프린팅솔루션 주식회사 화상형성장치 및 그 제어 방법
US9958926B2 (en) * 2011-12-13 2018-05-01 Intel Corporation Method and system for providing instant responses to sleep state transitions with non-volatile random access memory
JP6008545B2 (ja) 2012-04-09 2016-10-19 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
US8924785B2 (en) * 2012-09-27 2014-12-30 Apple Inc. Power shutdown prediction for non-volatile storage devices
US9760150B2 (en) * 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
US9286985B2 (en) 2013-02-12 2016-03-15 Kabushiki Kaisha Toshiba Semiconductor device with power mode transitioning operation
US8766707B1 (en) * 2013-03-15 2014-07-01 Seagate Technology Llc Integrated always on power island for low power mode operation
CN103150191A (zh) * 2013-03-27 2013-06-12 青岛中星微电子有限公司 一种终端设备
JP6135276B2 (ja) * 2013-04-23 2017-05-31 富士通株式会社 ストレージ装置、制御装置、および制御プログラム

Also Published As

Publication number Publication date
JP2018508878A (ja) 2018-03-29
US9568971B2 (en) 2017-02-14
KR20170098958A (ko) 2017-08-30
WO2016126337A2 (en) 2016-08-11
CN107210057A (zh) 2017-09-26
DE112015006117T5 (de) 2017-12-14
DE112015006117B4 (de) 2019-02-07
KR101844206B1 (ko) 2018-03-30
US20160231797A1 (en) 2016-08-11
WO2016126337A3 (en) 2016-10-20
CN107210057B (zh) 2018-10-16
WO2016126337A4 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
JP6334828B2 (ja) セルフリフレッシュ省電力モードを有するソリッドステートドライブ
US9645829B2 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
US9042197B2 (en) Power fail protection and recovery using low power states in a data storage device/system
TWI606459B (zh) 記憶體裝置及其節能控制方法
US8443221B2 (en) Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
EP3705979B1 (en) Ssd restart based on off-time tracker
TWI581092B (zh) 記憶體裝置及其節能控制方法
US10666419B2 (en) Semiconductor circuit and semiconductor system
US11934252B2 (en) Shallow hibernate power state
US9042196B2 (en) Memory system and method of controlling memory system
CN111857596B (zh) Ssd低功耗实现方法、装置、计算机设备及存储介质
US20170161216A1 (en) Memory devices and methods having instruction acknowledgement
US20160210072A1 (en) Controller and memory system
JPH10187302A (ja) データ記憶システム及び同システムに適用する電力節約方法
US11966613B2 (en) Selective device power state recovery method
US20130073792A1 (en) Electronic apparatus using nand flash and memory management method thereof
TWI738235B (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
CN113986001A (zh) 芯片及控制方法
US20170212704A1 (en) Method for Reducing Power Consumption Memory, and Computer Device
KR20140067739A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
US20230035137A1 (en) Idle power mode for external storage device
US11977746B2 (en) Storage device and a data backup method thereof
US20190041947A1 (en) Technologies for dynamically managing power states of endpoint devices based on workload
CN116414210A (zh) 一种低功耗的存储器件的应用***及方法
CN115686175A (zh) 一种电源管理***下的pmc模式状态切换方法及装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180426

R150 Certificate of patent or registration of utility model

Ref document number: 6334828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250