JP6333869B2

JP6333869B2 - 回路遮断システム

Info

Publication number: JP6333869B2
Application number: JP2016011792A
Authority: JP
Inventors: 義清田辺; 勝木野; 橋本　良樹; 良樹橋本
Original assignee: FANUC Corp
Current assignee: FANUC Corp
Priority date: 2016-01-25
Filing date: 2016-01-25
Publication date: 2018-05-30
Anticipated expiration: 2036-01-25
Also published as: JP2017135780A; CN106998055A; DE102017101378A1; US10186391B2; CN106998055B; DE102017101378B4; US20170213678A1

Description

本発明は、回路遮断システムに関し、特に非常停止、サーボＯＦＦ等の安全上の条件により制御機器を駆動する電源を遮断する回路において、駆動電源と常時供給電源の間にショート故障があった場合に、制御機器への電源供給を遮断し、故障を検出する手段を備えた回路遮断システムに関する。

制御機器用の駆動電源には、電源を確実に遮断するために２重の接点で遮断する回路が使用されている。この場合、２重の接点の先で、他の電源（２重の接点で遮断されない電源）と駆動電源との間でショート故障があった場合には、２重の接点で遮断したとしても駆動電源に電源が供給されることとなる。電源間のショート故障は、電圧を監視することで検出することが可能であるが、電源遮断はできないため危険である。

図１に従来の機器制御システム１０００の構成図を示す。電源４の電源出力端子４１は、配線Ｌ１により出力機器１の常時供給電源用端子３２と接続されると共に、配線Ｌ２により電源入力端子３に接続される。このようにして、電源４は出力機器１に電源（例えば、２４［Ｖ］）を供給する。電源出力端子４１と常時供給電源用端子３２との間には保護回路（ブレーカ）ＱＦ１が設けられ、電源出力端子４１と電源入力端子３との間には保護回路（ブレーカ）ＱＦ２及び２重の開閉回路ＫＭ１，ＫＭ２が設けられている。なお、電源４の電源出力端子４１とは異なる端子４２は接地されている。

開閉回路ＫＭ１の開閉は、第１ＣＰＵ６１の出力端子ＤＯからの信号により動作する第１操作コイル７１により制御され、開閉回路ＫＭ２の開閉は第２ＣＰＵ６２の出力端子ＤＯからの信号により動作する第２操作コイル７２により制御される。なお、サーボ電源１００とサーボアンプ３００との間に設けられた電磁接触器２００の接点の開閉も第１及び第２操作コイル７１，７２により制御される。

図１に示した機器制御システム１０００において、２重の開閉回路ＫＭ１，ＫＭ２の先で、２重の接点で遮断されない常時供給電源用端子３２と電源入力端子３との間でショート故障があった場合に、２重の開閉回路ＫＭ１，ＫＭ２で遮断したとしても駆動電源である電源入力端子３に常時供給電源用端子３２から電源が供給される。

常時供給電源用端子３２と電源入力端子３との間で生じるショート故障について、詳しく説明する。図２は、出力機器１と第１及び第２制御機器２１，２２との間で正常な配線が行われる例を示している。例えば、常時供給電源用端子３２及び電源入力端子３が分岐端子台でそれぞれ複数の端子に分岐され、第１制御機器２１及び第２制御機器２２に接続されるものとする。ここで、第１制御機器２１の内部で電源入力端子３と接続した２つの端子が導体２１０により接続されるものとする。

図３は、出力機器１と第１及び第２制御機器２１，２２との間で誤配線が行われた例を示している。例えば、第１制御機器２１の導体２１０で接続された２つの端子の一方が点線で示すように常時供給電源用端子３２に接続され、他方が電源入力端子３に接続されるような誤配線が生じる場合がある。このようにして、誤配線が生じることにより、常時供給電源用端子３２と電源入力端子３とがショートする恐れがある。

このような電源間のショート故障は、図１に示すように、電源入力端子３の電圧を第１ＣＰＵ６１の入力端子ＤＩと配線Ｌ２とを接続して監視することで異常を検出することは可能である。しかしながら、常時供給電源用端子３２と電源入力端子３とのショートを遮断することはできないという問題がある。即ち、短絡故障時に、開閉回路ＫＭ１，ＫＭ２が共にＯＦＦであっても、電源入力端子（ＯＵＴＰ）３に２４［Ｖ］が出力され、電源入力端子３への電源の遮断を行うことができない。

また、異常発生時に電気回路を遮断する回路遮断器が知られている（例えば、特許文献１）。特許文献１において、回路遮断器が開示されているが、遮断回路を構成する回路を制御するために半導体回路との併用が必要となり、また遮断回路の故障検出回路の追加が必要となるという問題があった。

特開２０１１−０１６３９１号公報

従来の回路遮断器においては、遮断回路を構成する回路を制御するために半導体回路との併用が必要となり、また遮断回路の故障検出回路の追加が必要となるという問題があった。

本発明の一実施例に係る回路遮断システムは、出力信号を出力する出力機器と、出力機器の出力信号により制御される制御機器と、制御機器へ電源供給を行なうための出力機器に具備された電源入力端子と、出力機器に電源供給を行ない、接地極を有する電源と、電源の接地極とは異なる電源出力端子と出力機器の電源入力端子との間に設けられた遮断回路と、遮断回路と電源出力端子との間に設けられた開閉回路と、電源入力端子と遮断回路との接続箇所と接地極との間に設けられた短絡回路と、を有し、遮断回路及び短絡回路は同時に閉しないように動作し、開閉回路が閉した場合、遮断回路を閉し短絡回路を開することにより出力機器への電源供給を行い、開閉回路が開した場合、遮断回路を開し短絡回路を閉することにより出力機器への電源供給を遮断し、かつ電源出力端子が誤って電源入力端子に短絡された場合においても短絡回路により出力機器に電源供給がされない、ことを特徴とする。

本発明の一実施例に係る回路遮断システムによれば、安全リレーの接点間の連動性に基づいた、常開接点と常閉接点が同時にＯＮしない特性を利用し、電源がＯＦＦしている間、常閉接点において電源出力を短絡することで、電源ショート時においても電源が供給されないようにすることができる。さらに、ＯＮ／ＯＦＦ制御された電源の出力に対して、比較的簡単な回路（安全リレー１個）で電源のショート故障時に、電源遮断とショート故障の検出を行うことができる。

従来の機器制御システムの構成図である。従来の出力機器と制御機器とが正常に配線された場合の配線図である。従来の出力機器と制御機器との間で誤配線が生じた場合の配線図である。本発明の実施例１に係る回路遮断システムの構成図である。本発明の実施例１に係る回路遮断システムにおける電流流出型出力を有する出力機器の構成図である。本発明の実施例１に係る回路遮断システムにおける電流流入型出力を有する出力機器の構成図である。本発明の実施例１に係る回路遮断システムにおける安全リレー、常閉接点、及び常開接点のタイミングチャートである。本発明の実施例１に係る回路遮断システムにおける安全リレーがＯＦＦの場合の常閉接点、及び常開接点の動作を説明するための図である。本発明の実施例１に係る回路遮断システムにおける安全リレーがＯＮの場合の常閉接点、及び常開接点の動作を説明するための図である。本発明の実施例１に係る回路遮断システムにおいて、常時供給電源用端子と電源入力端子とがショートした場合に流れる電流の経路を示す図である。本発明の実施例２に係る回路遮断システムの構成図である。本発明の実施例２に係る回路遮断システムにおける状態監視用信号と異常検出結果との関係を表す表である。本発明の実施例３に係る回路遮断システムの構成図である。

以下、図面を参照して、本発明に係る回路遮断システムについて説明する。

［実施例１］
まず、本発明の実施例１に係る回路遮断システムについて説明する。図４に、本発明の実施例１に係る回路遮断システムの構成を表す構成図を示す。本発明の実施例１に係る回路遮断システム１０１は、出力機器１と、制御機器２と、電源入力端子３と、電源４と、遮断回路（ＫＡ１−２）と、保護回路（ＱＦ２）と、短絡回路（ＫＡ１−１）と、を有する。

出力機器１は、制御機器２に出力信号を出力する。また、出力機器１は、電源入力端子３、常時供給電源用端子３２、及び接地極（０［Ｖ］）を有する。常時供給電源用端子３２には電源４から常時供給電源として、例えば２４［Ｖ］が供給され、出力機器用の電源、及びネットワーク用電源として使用される。電源入力端子３は、制御機器２に駆動電源を出力する。電源入力端子３は、「ＯＵＴＰ」とも表す。

図５に電流流出型出力を有する出力機器の例を示す。電流流出型出力を有する出力機器１Ａは、ネットワーク８０に接続された複数（例えば、ｎ個）のトランジスタＴｒ１１，Ｔｒ１２，・・・，Ｔｒ１ｎを備えており、各トランジスタのエミッタに接続された複数（例えば、ｎ個）の第１制御機器２１，第２制御機器２２，・・・，第ｎ制御機器２ｎを制御する。

図６に電流流入型出力を有する出力機器の例を示す。電流流入型出力を有する出力機器１Ｂは、ネットワーク８０に接続された複数（例えば、ｎ個）のトランジスタＴｒ２１，Ｔｒ２２，・・・，Ｔｒ２ｎを備えており、各トランジスタのコレクタに接続された複数（例えば、ｎ個）の第１制御機器２１，第２制御機器２２，・・・，第ｎ制御機器２ｎを制御する。

図５及び図６に示した例では、出力機器１Ａ，１Ｂとして、トランジスタを用いた例を示したが、ネットワークで接続された他の出力モジュールを用いることもできる。制御機器２１〜２ｎとして、例えば、リレー、電磁接触器、ソレノイドバルブ、Ｉ／Ｏ機器、周辺装置等を用いることができる。また、図５及び図６において、制御機器２１〜２ｎが不用意にＯＮしないために、サーボＯＦＦ時に駆動電源を遮断する必要がある。

図４において、制御機器２は、出力機器１の出力信号により制御される。図４には、制御機器２を１つのみ備えた例を示しているが、このような例には限られず、制御機器は図５及び図６に示したように複数個備えられていてもよい。

電源入力端子３は、制御機器２へ電源供給を行なうための出力機器１に具備されている。

電源４は、出力機器１に電源供給を行ない、接地極に接続された端子４２を有する。供給する電源電圧は例えば２４［Ｖ］とすることができるが、このような例には限られず、他の電圧としてもよい。

遮断回路（ＫＡ１−２）は、電源４の端子４２とは異なる電源出力端子４１と出力機器１の電源入力端子３との間に設けられている。遮断回路（ＫＡ１−２）は、常開（ノーマリーオープン）接点であり、安全リレーＫＡ１により開閉制御される。本実施例では安全リレーを例に挙げたが、他の開閉器（例えば、継電器、電磁接触器等）を使用することも可能である。

保護回路（ブレーカ）ＱＦ２は、開閉回路（ＫＭ１，ＫＭ２）と電源出力端子４１との間に設けられている。

短絡回路（ＫＡ１−１）は、電源入力端子３と遮断回路（ＫＡ１−２）との接続箇所Ｐと接地極との間に設けられている。短絡回路（ＫＡ１−１）は、常閉（ノーマリークローズ）接点であり、安全リレーＫＡ１により開閉制御される。遮断回路（ＫＡ１−２）及び短絡回路（ＫＡ１−１）は安全リレーＫＡ１によって開閉制御され、両者が同時に閉しないように動作する。安全リレーＫＡ１、短絡回路（ＫＡ１−１）、及び遮断回路（ＫＡ１−２）によって回路遮断器５が構成される。

開閉回路（ＫＭ１，ＫＭ２）が閉した場合、遮断回路（ＫＡ１−２）を閉し、短絡回路（ＫＡ１−１）を開することにより、出力機器１への電源供給が行われる。

開閉回路（ＫＭ１，ＫＭ２）が開した場合、遮断回路（ＫＡ１−２）を開し、短絡回路（ＫＡ１−１）を閉することにより、出力機器１への電源供給が遮断される。その結果、電源出力端子４１が、誤って電源入力端子３に短絡された場合においても、短絡回路（ＫＡ１−１）により出力機器１に電源供給がされないようにすることができる。

電源４の電源出力端子４１は、配線Ｌ１により出力機器１の常時供給電源用端子３２と接続されると共に、配線Ｌ２により電源入力端子３に接続される。このようにして、電源４は出力機器１に電源（例えば、２４［Ｖ］）を供給する。電源出力端子４１と常時供給電源用端子３２との間には保護回路（ブレーカ）ＱＦ１が設けられ、電源出力端子４１と電源入力端子３との間には保護回路（ブレーカ）ＱＦ２及び２つの開閉回路（補助接点）ＫＭ１，ＫＭ２が設けられている。なお、電源４の電源出力端子４１とは異なる端子４２は接地極（０［Ｖ］）に接続されている。

開閉回路ＫＭ１の開閉は、第１ＣＰＵ６１の出力端子ＤＯからの信号により動作する第１操作コイル７１により制御され、開閉回路ＫＭ２の開閉は第２ＣＰＵ６２の出力端子ＤＯからの信号により動作する第２操作コイル７２により制御される。なお、サーボ電源１００とサーボアンプ３００との間に設けられた電磁接触器２００の接点（主接点）の開閉も第１ＣＰＵ６１，第２ＣＰＵ６２により制御される。電磁接触器２００の状態監視は、主接点に連動した常閉接点を第１ＣＰＵ６１、第２ＣＰＵ６２の入力端子ＤＩをモニタすることにより行われる。電磁接触器２００の主接点、開閉回路（補助接点）ＫＭ１，ＫＭ２、常閉接点（モニタ）は第１及び第２操作コイル７１，７２への信号により連動して動作する。

次に、安全リレーの動作について図７に示したタイミングチャートを用いて説明する。まず、時刻ｔ₁の前まで、安全リレーＫＡ１がＯＦＦ、短絡回路（ＫＡ１−１）が閉状態、遮断回路（ＫＡ１−２）が開状態であるとする。

まず、安全リレーＫＡ１をＯＦＦからＯＮへ切り替えるときの動作について説明する。時刻ｔ₁において、安全リレーＫＡ１がＯＮとなった後も時刻ｔ₂までは、短絡回路（ＫＡ１−１）は閉状態、遮断回路（ＫＡ１−２）は開状態を維持する。

その後、時刻ｔ₂において、短絡回路（ＫＡ１−１）が開状態となる。その結果、短絡回路（ＫＡ１−１）及び遮断回路（ＫＡ１−２）の両者が開状態となる。

その後、時刻ｔ₃において、短絡回路（ＫＡ１−１）が開状態、遮断回路（ＫＡ１−２）が閉状態となる。

このようにして、安全リレーＫＡ１がＯＦＦからＯＮとなる段階において、ＫＡ１−１（常閉接点）とＫＡ１−２（常開接点）は、同時には閉しないようにすることができる。

次に、安全リレーＫＡ１をＯＮからＯＦＦへ切り替えるときの動作について説明する。時刻ｔ₄において、安全リレーＫＡ１がＯＮからＯＦＦとなった後も時刻ｔ₅までは、短絡回路（ＫＡ１−１）は開状態、遮断回路（ＫＡ１−２）は閉状態を維持する。

その後、時刻ｔ₅において、遮断回路（ＫＡ１−２）が開状態となる。その結果、短絡回路（ＫＡ１−１）及び遮断回路（ＫＡ１−２）の両者が開状態となる。

その後、時刻ｔ₆において、短絡回路（ＫＡ１−１）が閉状態、遮断回路（ＫＡ１−２）が開状態となる。

このようにして、安全リレーＫＡ１がＯＮからＯＦＦとなる段階において、ＫＡ１−１（常閉接点）とＫＡ１−２（常開接点）は同時には閉しないようにすることができる。

次に、安全リレーＫＡ１の動作機構について説明する。図８は、本発明の実施例１に係る回路遮断システムにおける安全リレーＫＡ１がＯＦＦの場合の常閉接点ＫＡ１−１、及び常開接点ＫＡ１−２の動作を説明するための図である。常開接点ＫＡ１−２は可動接点Ｐ１と固定接点Ｐ２を備えている。安全リレーＫＡ１がＯＦＦの場合は、接点Ｐ１とＰ２との間には接点間ギャップが形成され、常開接点ＫＡ１−２は開状態となっている。

一方、常閉接点ＫＡ１−１は固定接点Ｐ３と可動接点Ｐ４を備えている。安全リレーＫＡ１がＯＦＦの場合は、接点Ｐ３とＰ４とが接触し、常閉接点ＫＡ１−１は閉状態となっている。また、可動接点Ｐ１とＰ４は、可動接点連結部Ｃによって連結されている。

次に、安全リレーＫＡ１がＯＮの場合の動作について説明する。図９は、本発明の実施例１に係る回路遮断システムにおける安全リレーがＯＮの場合の常閉接点、及び常開接点の動作を説明するための図である。安全リレーＫＡ１がＯＮの場合は、接点Ｐ１とＰ２とが接触し、常開接点ＫＡ１−２は閉状態となる。

一方、安全リレーＫＡ１がＯＮの場合は、接点Ｐ３とＰ４との間には接点間ギャップが形成され、常閉接点ＫＡ１−１は開状態となる。

ここで、接点Ｐ１とＰ２との間、または接点Ｐ３とＰ４との間にギャップが形成されるように各接点が構成されており、可動接点Ｐ１及びＰ４は可動接点連結部Ｃで連結されている。その結果、可動接点Ｐ１及びＰ４が動いた瞬間に全ての接点が接触しない状態となるため、常開接点ＫＡ１−２と常閉接点ＫＡ１−１が共に閉状態となることはない。

このように、本発明の実施例１に係る回路遮断システムにおいて、遮断回路（ＫＡ１−２）と短絡回路（ＫＡ１−１）は、それぞれリレー接点とすることができる。また、遮断回路（ＫＡ１−２）を常開接点とし、短絡回路（ＫＡ１−１）を常閉接点とすることができる。さらに、常開接点と常閉接点は図８及び図９に示すように機械的に連結しており、機械的な連結により、常開接点と常閉接点が同時に閉しないようにすることができる。

ここで、電源出力端子４１には、予め決められた値以上の電流が流れた場合に、出力を遮断する保護回路を設けるようにしてもよい。図１０に本発明の実施例１に係る回路遮断システムにおいて、常時供給電源用端子と電源入力端子とがショートした場合に流れる電流の経路を示す。図１０において、常時供給電源用端子３２と電源入力端子３とがショートした場合に流れる電流の経路を点線矢印で示す。

短絡回路ＫＡ１−１により、電源４がショートし、ブレーカＱＦ１がトリップする。ブレーカＱＦ１に高速に遮断する保護回路（例えば電子式保護回路）を使用することで、短絡電流を制限し、常閉接点へのストレスを低減させることも可能である。

このように、電源出力端子が、誤って電源入力端子に短絡された場合においても、保護回路が電源出力端子の短絡による過電流を検出し、電源出力端子の出力を遮断することができる。

以上説明したように、本発明の実施例１に係る回路遮断システムによれば、安全リレーの接点間の連動性に基づいた、常開接点と常閉接点が同時にＯＮしない特性を利用し、電源がＯＦＦしている間、常閉接点において電源出力を短絡することで、電源ショート時においても電源が供給されないようにすることができる。

［実施例２］
次に、本発明の実施例２に係る回路遮断システムについて説明する。図１１に本発明の実施例２に係る回路遮断システムの構成図を示す。本発明の実施例２に係る回路遮断システム１０２が、本発明の実施例１に係る回路遮断システム１０１と異なっている点は、複数の入力信号（ＳＦＤＩ１，ＳＦＤＩ２）が入力される第１ＣＰＵ６１，第２ＣＰＵ６２を有し、出力機器１の電源入力端子３の電圧の監視と、遮断回路ＫＡ１−２と短絡回路ＫＡ１−１の状態の監視を、第１ＣＰＵ６１，第２ＣＰＵ６２に入力される入力信号を用いて行い、第１ＣＰＵ６１，第２ＣＰＵ６２が電源入力端子３の電圧の異常や、遮断回路ＫＡ１−２及び短絡回路ＫＡ１−１の状態の異常を検出した場合に、異常を通知する点である。実施例２に係る回路遮断システム１０２におけるその他の構成は、実施例１に係る回路遮断システム１０１における構成と同様であるので、詳細な説明は省略する。

図１１に示すように、回路遮断器５１には電源２４［Ｖ］に一端が接続された接点ＫＡ１−３が設けられている。接点ＫＡ１−３は安全リレーＫＡ１によって制御される。接点ＫＡ１−３からの信号ＳＦＤＩ１は第１ＣＰＵ６１に入力され、入力信号ＳＦＤＩ１により安全リレーＫＡ１の状態を監視することができる。

出力機器１の電源入力端子３（ＯＵＴＰ）の電圧はＳＦＤＩ２として第２ＣＰＵ６２によって監視される。

以上のことから、第１ＣＰＵ６１の入力信号ＳＦＤＩ１、第２ＣＰＵ６２の入力信号ＳＦＤＩ２、電源入力端子３（ＯＵＴＰ）の電圧、及び安全リレーＫＡ１のＯＮ／ＯＦＦ状態から、回路遮断器５１が正常か否かを判断することができる。これらの各種状態と異常の有無の判定結果の例を図１２に示す。

例えば、ＫＭ１及びＫＭ２を共にＯＦＦとした場合に、ＳＦＤＩ１がＯＮ、ＳＦＤＩ２がＯＮ、ＯＵＴＰが０［Ｖ］、ＫＡ１がＯＦＦとなった場合は、回路遮断システム１０２は正常と判断できる。また、ＫＭ１及びＫＭ２を共にＯＮとした場合に、ＳＦＤＩ１がＯＦＦ、ＳＦＤＩ２がＯＦＦ、ＯＵＴＰが２４［Ｖ］、ＫＡ１がＯＮとなった場合も、回路遮断システム１０２は正常と判断できる。

一方、ＳＦＤＩ１がＯＮ、ＳＦＤＩ２がＯＦＦ、ＯＵＴＰが２４［Ｖ］、ＫＡ１がＯＦＦの場合は、正常であればＯＵＴＰは０［Ｖ］となるはずであるので、ＫＭ１及びＫＭ２がＯＮかＯＦＦかに関わらず、回路遮断システム１０２は異常と判断できる。また、ＳＦＤＩ１がＯＦＦ、ＳＦＤＩ２がＯＮ、ＯＵＴＰが０［Ｖ］、ＫＡ１がＯＮの場合は、正常であればＯＵＴＰは２４［Ｖ］となるはずであるので、ＫＭ１及びＫＭ２がＯＮかＯＦＦかに関わらず、回路遮断システム１０２は異常と判断できる。

以上のように、本発明の実施例２に係る回路遮断システムによれば、回路遮断器及び出力機器の端子電圧を監視することにより回路の異常を検出することができる。

［実施例３］
次に、本発明の実施例３に係る回路遮断システムについて説明する。図１３に本発明の実施例３に係る回路遮断システムの構成図を示す。本発明の実施例３に係る回路遮断システム１０３が、本発明の実施例１に係る回路遮断システム１０１と異なっている点は、遮断回路ＫＡ１−２は直列に接続された少なくとも１つの遮断回路部ＫＡ１−４を有し、短絡回路ＫＡ１−１は並列に接続された少なくとも１つの短絡回路部ＫＡ１−３を有し、少なくとも１つの遮断回路部ＫＡ１−４は遮断回路ＫＡ１−２と同様に開閉し、少なくとも１つの短絡回路部ＫＡ１−３は短絡回路ＫＡ１−１と同様に開閉する点である。実施例３に係る回路遮断システム１０３におけるその他の構成は、実施例１に係る回路遮断システム１０１における構成と同様であるので、詳細な説明は省略する。

図１３に示すように、安全リレーＫＡ１は、多接点構成のリレーが使用可能であるため、回路遮断器５２を容易に実現可能である。なお、図１３に示した例では回路遮断器５２において遮断回路として接点を２つ直列接続した例を示したが、このような例には限られず、接点は３個以上直列接続させるようにしてもよい。また、図１３に示した例では短絡回路として接点を２つ並列接続した例を示したが、このような例には限られず、接点は３個以上並列接続させるようにしてもよい。

遮断回路と直列に接続された少なくとも１つの遮断回路部を設けることによって、接点の開閉に伴うアーク放電によるダメージを軽減することができ、接点の寿命を延ばすことが可能となる。さらに、短絡回路と並列に接続された少なくとも１つの短絡回路部を設けることによって、異物の付着等により１つの短絡回路が動作不良となっても他の短絡回路が機能させることができる。従って、本発明の実施例３に係る回路遮断システムによれば、冗長性の向上、接触信頼性の向上、及び接点の長寿命化を図ることができる。

１出力機器
２制御機器
３電源入力端子
４電源
３２常時供給電源用端子
４１電源出力端子
４２端子
５，５１，５２回路遮断器
７１第１操作コイル
７２第２操作コイル
ＫＡ１安全リレー
ＫＡ１−１短絡回路
ＫＡ１−２遮断回路
ＱＦ１，ＱＦ２保護回路
ＫＭ１、ＫＭ２開閉回路

Claims

出力信号を出力する出力機器と、
前記出力機器の前記出力信号により制御される制御機器と、
前記制御機器へ電源供給を行なうための前記出力機器に具備された電源入力端子と、
前記出力機器に電源供給を行ない、接地極を有する電源と、
前記電源の前記接地極とは異なる電源出力端子と前記出力機器の前記電源入力端子との間に設けられた遮断回路と、
前記遮断回路と前記電源出力端子との間に設けられた開閉回路と、
前記電源入力端子と前記遮断回路との接続箇所と接地極との間に設けられた短絡回路と、を有し、
前記遮断回路と前記短絡回路は同時に閉しないように動作し、
前記開閉回路が閉した場合、前記遮断回路を閉し、前記短絡回路を開することにより前記出力機器への電源供給を行い、
前記開閉回路が開した場合、前記遮断回路を開し、前記短絡回路を閉することにより前記出力機器への電源供給を遮断し、かつ前記電源出力端子が誤って前記電源入力端子に短絡された場合においても前記短絡回路により前記出力機器に電源供給がされない、
ことを特徴とする回路遮断システム。
前記遮断回路と前記短絡回路は、それぞれ開閉器とし、
前記遮断回路は常開接点、前記短絡回路は常閉接点とし、
前記常開接点と前記常閉接点は機械的に連結しており、
前記機械的な連結により、前記常開接点と前記常閉接点が同時に閉しないように動作する前記開閉器を使用する、請求項１に記載の回路遮断システム。
前記電源出力端子には、予め決められた値以上の電流が流れた場合に、出力を遮断する保護回路が設けられ、
前記電源出力端子が、誤って前記電源入力端子に短絡された場合においても、前記保護回路が前記電源出力端子の短絡による過電流を検出し、前記電源出力端子の出力を遮断する、請求項１または２に記載の回路遮断システム。
複数の入力信号が入力されるＣＰＵを有し、
前記制御機器の前記電源入力端子の電圧の監視と、前記遮断回路と前記短絡回路の状態の監視を、前記ＣＰＵに入力される前記入力信号を用いて行い、
前記ＣＰＵが前記電源入力端子の電圧の異常や、前記遮断回路及び前記短絡回路の状態の異常を検出した場合に、異常を通知する、請求項１乃至３のいずれか一項に記載の回路遮断システム。
前記遮断回路には、該遮断回路と直列に接続された少なくとも１つの遮断回路部が設けられ、
前記短絡回路には、該短絡回路と並列に接続された少なくとも１つの短絡回路部が設けられ、
前記少なくとも１つの遮断回路部は前記遮断回路と同様に開閉し、前記少なくとも１つの短絡回路部は前記短絡回路と同様に開閉する、請求項１乃至４のいずれか一項に記載の回路遮断システム。