JP6315970B2 - 遅延同期ループ回路 - Google Patents
遅延同期ループ回路 Download PDFInfo
- Publication number
- JP6315970B2 JP6315970B2 JP2013259206A JP2013259206A JP6315970B2 JP 6315970 B2 JP6315970 B2 JP 6315970B2 JP 2013259206 A JP2013259206 A JP 2013259206A JP 2013259206 A JP2013259206 A JP 2013259206A JP 6315970 B2 JP6315970 B2 JP 6315970B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- output
- voltage
- load
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図4は、非特許文献1に開示されたDLL回路の構成を表す一例のブロック図である。同図に示すDLL回路10は、位相比較器(PD)12と、チャージポンプ(CP)14と、ループフィルタ(LF)16と、電圧制御遅延ライン(VCDL)18とによって構成されている。
一方、フィードバッククロックFBCLKの位相が入力クロックCLKINの位相よりも遅い場合、アップ信号に応じて、チャージポンプ16により、前述の容量素子がチャージアップされ、コントロール電圧VCONTが上昇される。
NMOS36は、内部ノードAと、内部ノードCとの間に接続され、そのゲートには、入力クロックCLKIN_Pが入力されている。同様に、NMOS38は、内部ノードBと、内部ノードCとの間に接続され、そのゲートには、反転入力クロックCLKIN_Nが入力されている。
NMOS40は、内部ノードCと、グランドGNDとの間に接続され、そのゲートには、アンプ26の出力信号が入力されている。
そして、内部ノードAから、出力クロックCLKOUT_P_1が出力され、内部ノードBから、反転出力クロックCLKOUT_N_1が出力されている。
NMOS46は、内部ノードA’と、内部ノードCに相当する内部ノードC’との間に接続され、そのゲートは、電源VDDに接続されている。
NMOS48は、内部ノードC’と、グランドGNDとの間に接続され、そのゲートには、アンプ26の出力信号が入力されている。
レプリカ回路24では、アンプ26の出力信号に応じて、NMOS48のオン状態が制御され、電源VDDから、負荷抵抗の2つのPMOS42,44、オン状態のNMOS46、および、オン状態が制御されるNMOS48を介してグランドGNDへ流れる電流量が変化し、内部ノードA’の信号の電圧が、コントロール電圧VCONTに相当する電圧となるように制御される。
一方、入力クロックCLKIN_PがHからL、つまり、反転入力クロックCLKIN_NがLからHに変化する場合は、上記の逆の動作となる。
この時、出力クロックCLKOUT_P_1および反転出力クロックCLKOUT_N_1は、入力クロックCLKIN_Pおよび反転入力クロックCLKIN_Nに対して、コントロール電圧VCONTに応じて変化したPMOS28,30,32,34の負荷抵抗、および、出力クロックCLKOUT_P_1および反転出力クロックCLKOUT_N_1の出力負荷に対応する遅延時間tだけ遅延される。
その結果、電圧制御遅延ライン18からは、入力クロックCLKINに対して、遅延時間t×遅延セル22の段数に相当する時間、つまり、1周期に相当する時間だけ遅延された出力クロックCLKOUTが出力される。
その結果、コントロール電圧VCONTが上昇すると、PMOS28,30,32,34の負荷抵抗が大きくなるため、遅延時間tは長くなり、逆に、コントロール電圧VCONTが低下すると、PMOS28,30,32,34の負荷抵抗が小さくなるため、遅延時間tは短くなる。
同図のグラフにおいて、Spec_14.2Mの直線とSpec_160Mの直線との間に挟まれた領域における各曲線のX座標の値が、コントロール電圧VCONTがとり得る範囲の値である。同図のグラフの場合、コントロール電圧VCONTは、約0.4V≦コントロール電圧VCONT≦約1.08Vの範囲の値をとり得る。
例えば、図6のグラフの中では最もコントロール電圧VCONTが大きくなるff_125の条件で、コントロール電圧VCONTは最大の1.08Vとなるが、電源電圧は1.2Vであるから、このコントロール電圧VCONTでは、遅延セル22を構成する負荷抵抗のPMOS28,30,32,34がサブスレッショルド領域で動作する。この場合、製造バラツキや電源ノイズによって、PMOS28,30,32,34を流れる電流量が指数関数的に大きく変動し、ジッタの悪化や、電圧制御遅延ライン18を構成する各遅延セル22の遅延時間がばらつくため、各遅延セル22の出力を取り出して、多相クロックとして活用する場合に大きな問題となる。このため、正確な遅延時間の出力クロックCLKOUTを得ることができなくなる。
しかし、遅延セル22の出力に負荷容量を接続すると、例えば、図6のグラフの中では最もコントロール電圧VCONTが小さくなるss_−40の条件の場合に、コントロール電圧VCONTが低下し過ぎるため、飽和領域で動作させなければならない遅延セル22のテール電流源であるNMOS40が線形領域に陥る。
同図(A)のグラフは、電圧制御遅延ライン18が遅延セル22の14段構成の場合において、遅延セル22一段あたりについて、ff_125の条件、1.2Vの電源電圧、14.2MHz〜160MHzの範囲の周波数の入力クロックCLKINで、かつ、遅延セル22の出力に接続する負荷容量の値を変更して動作させた場合の、コントロール電圧VCONTと出力クロックCLKOUTの遅延時間との関係を表す。
一方、同図(B)は、DLL回路10を、ss_−40の条件、1.2Vの電源電圧、14.2MHz〜160MHzの範囲の周波数の入力クロックで、かつ、遅延セル22の出力に接続する負荷容量の値を変更して動作させた場合の、コントロール電圧VCONTと出力クロックCLKOUTの遅延時間との関係を表す。
同図(B)のグラフに示すように、ss_−40の条件の場合、遅延セル22の出力に接続する負荷容量の値を大きくするに従って、コントロール電圧VCONTが低下し過ぎて、テール電流源を構成するNMOS48、及びNMOS40のDC動作点が飽和領域から外れてしまう。
しかし、特許文献1の構成では、複数のキャパシタの接続を切り替えるために、DLL回路の外部から入力される複雑な制御信号を必要とするという問題がある。
同じ大きさの複数の出力負荷を前記複数段の遅延セルの出力端子にそれぞれ接続するか、もしくは、接続しない負荷接続部と、
ロックタイムに相当する時間以上の時間が経過した後に、前記コントロール電圧が、あらかじめ設定された基準電圧よりも大きい場合には、アクティブ状態の接続制御信号を出力するように制御する接続制御部とを備え、
前記負荷接続部は、前記接続制御信号がアクティブ状態である場合に、前記複数の出力負荷を前記複数段の遅延セルの出力端子にそれぞれ接続するものであることを特徴とする遅延同期ループ回路を提供するものである。
前記基準電圧を発生する基準電圧発生回路と、
前記コントロール電圧と前記基準電圧とを比較した比較結果を出力する比較回路と、
前記ロックタイムに相当する時間以上の時間をカウントした後に保持信号を出力するカウンタと、
前記保持信号に同期して、前記比較結果を保持して前記接続制御信号として出力する比較結果保持回路とを備えることが好ましい。
前記複数の出力負荷として、同じ容量値の複数の負荷容量と、
前記複数の負荷容量と前記複数段の遅延セルの出力端子との間に接続され、前記接続制御信号がアクティブ状態の場合にオンして、前記複数の負荷容量を前記複数段の遅延セルの出力端子に接続する複数のスイッチとを備えることが好ましい。
一方で、コントロール電圧が基準電圧よりも小さくなる条件で製造されたDLL回路において、各々の出力負荷は各々対応する出力クロックに接続されず、コントロール電圧が不必要に低下されることはない。
これにより、本発明によれば、コントロール電圧がとり得る範囲を狭めることができるため、電圧制御遅延ラインのDC動作点マージンの確保が容易となり、入力クロックの周波数レンジを拡大することができる。
また、本発明では、リセットの解除後、保持信号が1回だけしか変化しないように制限することにより、出力負荷の接続状態が、DLL回路の通常動作中に不本意に切り替わることを防ぐことができる。
つまり、DLL回路50は、位相比較器(PD)12と、チャージポンプ(CP)14と、ループフィルタ(LF)16と、電圧制御遅延ライン(VCDL)18と、負荷接続部52と、接続制御部54とを備えている。
本実施形態のDLL回路50では、従来のDLL回路10と同じ構成要素に同じ符号を付けて、その繰り返しの説明を省略する。
負荷接続部52は、接続制御信号がアクティブ状態である場合に、各々の出力負荷を各々対応する出力クロックCLKOUTに接続する。
本実施形態の接続制御部54は、コントロール電圧VCONTが、あらかじめ設定された基準電圧VREFよりも大きい場合に、アクティブ状態の接続制御信号が1回だけ出力されるように制御する。
図6に示す例の場合、ff以外の製造プロセスでは、コントロール電圧VCONTはあまり上昇しないので、ff時の製造プロセスのコントロール電圧VCONTに注目しておけば十分である。
この場合、例えば、電源電圧が1.2V、製造プロセスがffの時のPMOS28,30,32,34の閾値電圧Vthが0.3Vであるとすると、基準電圧VREF=1.2V−0.3V=0.9Vとなる。
あるいは、基準電圧VREFを、標準条件、つまり、製造プロセスがティピカルで、かつ、温度が常温の時のコントロール電圧VCONTに相当する電圧に設定することが考えられる。
同図に示すように、本実施形態の負荷接続部52は、各々の出力負荷として、同じ容量値の各々の負荷容量56と、各々の負荷容量56と各々対応する出力クロックCLKOUTとの間に接続され、接続制御信号Tgate_Nおよび反転接続制御信号Tgate_Pがアクティブ状態であるHおよびLの場合にオンして、各々の負荷容量56を各々対応する出力クロックCLKOUTに接続する各々のスイッチ58とを備えている。
負荷容量56の容量値は、レイアウト面積や、コントロール電圧VCONTをどの程度低下させたいのか等に応じて決定することができる。
トランスファゲート64および容量素子60は、出力クロックCLKOUT_P_1とグランドGNDとの間に直列に接続されている。同様に、トランスファゲート66および容量素子62は、反転出力クロックCLKOUT_N_1とグランドGNDとの間に直列に接続されている。
トランスファゲート64,66を構成するPMOSおよびNMOSのゲートには、それぞれ、接続制御信号Tgate_Nおよび反転接続制御信号Tgate_Pが入力されている。
2段目以降の遅延セル22に対応する負荷接続部52も同様である。
ロックタイムは、例えば、シミュレーション等により算出することができるため、分周クロックDIVCLKおよびロックタイムに応じて、ロックタイムに相当する時間以上の時間をカウントするカウンタ72を構成することができる。
なお、分周クロックDIVCLKの代わりに、入力クロックCLKINを使用してもよいが、分周クロックDIVCLKを使用することにより、カウンタ72の回路規模を削減することができる。
インバータ76は、接続制御信号Tgate_Nを反転した反転接続制御信号Tgate_Pを出力するものである。
これにより、保持信号Count_outはL、接続制御信号Tgate_NはL、つまり、反転接続制御信号Tgate_PはHに初期化される。また、負荷接続部52の全てのトランスファゲート64,66(スイッチ58)はオフ状態となる。
一方、比較回路70により、DLL回路50がロックされた後のコントロール電圧VCONTと基準電圧VREFとが比較され、その比較結果が出力される。本実施形態の比較回路70は、コントロール電圧VCONTが基準電圧VREFよりも大きい場合に、比較結果としてHを出力する。
容量素子60,62が出力クロックCLKOUTに接続されると、出力クロックCLKOUTの遅延時間が変化する。遅延時間が変化した出力クロックCLKOUTは、フィードバッククロックFBCLKとして、位相比較器12にフィードバックされて、コントロール電圧VCONTが低くなる方向に変更される。そして、変更されたコントロール電圧VCONTに応じて、出力クロックCLKOUTの遅延時間が再び変更される。
なお、図3には、対比が容易となるように、負荷容量56が出力クロックCLKOUTに接続された場合と、接続されていない場合のコントロール電圧VCONTの変化が示されている。
これにより、コントロール電圧VCONTがあらかじめ設定された基準電圧VREFよりも大きくなる条件で製造されたDLL回路において、コントロール電圧VCONTが低下され、負荷抵抗のPMOS28,30,32,34がサブスレッショルド領域に陥るのを防ぐように、またはサブスレッショルド領域で動作するとしても、可能な限りゲート−ソース間の電圧Vgsを大きくすることができる。
これにより、コントロール電圧VCONTが基準電圧VREFよりも小さくなる条件で製造されたDLL回路において、コントロール電圧VCONTが不必要に低下されることはない。
このように、リセットの解除後、保持信号Count_outが、LからHに1回だけしか変化しないように制限することにより、容量素子の接続状態が、DLL回路50の通常動作中に不本意に切り替わることを防ぐことができる。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
12 位相比較器(PD)
14 チャージポンプ(CP)
16 ループフィルタ(LF)
18 電圧制御遅延ライン(VCDL)
22 遅延セル(差動インバータ)
24 レプリカ回路
26 アンプ
28,30,32,34、42,44 PMOS(P型MOSトランジスタ)
36,38、40、46、48 NMOS(N型MOSトランジスタ)
52 負荷接続部
54 接続制御部
56 負荷容量
58 スイッチ
60,62 容量素子
64,66 トランスファゲート
68 基準電圧発生回路
70 比較回路
72 カウンタ
74 比較結果保持回路
76 インバータ
Claims (6)
- コントロール電圧に応じて、入力クロックに位相同期し、前記入力クロックに対して、1周期に相当する時間だけ遅延された出力クロックを出力する電圧制御遅延ラインが、直列に接続された複数段の遅延セルを有し、前記複数段の遅延セルの各々が差動インバータであり、前記差動インバータの負荷抵抗がPMOSで構成された遅延同期ループ回路であって、
同じ大きさの複数の出力負荷を前記複数段の遅延セルの出力端子にそれぞれ接続するか、もしくは、接続しない負荷接続部と、
ロックタイムに相当する時間以上の時間が経過した後に、前記コントロール電圧が、あらかじめ設定された基準電圧よりも大きい場合には、アクティブ状態の接続制御信号を出力するように制御する接続制御部とを備え、
前記負荷接続部は、前記接続制御信号がアクティブ状態である場合に、前記複数の出力負荷を前記複数段の遅延セルの出力端子にそれぞれ接続するものであることを特徴とする遅延同期ループ回路。 - 前記接続制御部は、前記コントロール電圧が、前記あらかじめ設定された基準電圧よりも大きい場合に、前記アクティブ状態の接続制御信号が1回だけ出力されるように制御するものである請求項1に記載の遅延同期ループ回路。
- 前記接続制御部は、
前記基準電圧を発生する基準電圧発生回路と、
前記コントロール電圧と前記基準電圧とを比較した比較結果を出力する比較回路と、
前記ロックタイムに相当する時間以上の時間をカウントした後に保持信号を出力するカウンタと、
前記保持信号に同期して、前記比較結果を保持して前記接続制御信号として出力する比較結果保持回路とを備える請求項1または2に記載の遅延同期ループ回路。 - 前記基準電圧発生回路は、前記基準電圧として、(電源電圧−NMOSおよびPMOSの製造プロセスがファーストおよびファーストに振れたときのMOSの閾値電圧)を発生するものである請求項3に記載の遅延同期ループ回路。
- 前記基準電圧発生回路は、前記基準電圧として、製造プロセスがティピカルで、かつ、温度が常温の時のコントロール電圧に相当する電圧を発生するものである請求項3に記載の遅延同期ループ回路。
- 前記負荷接続部は、
前記複数の出力負荷として、同じ容量値の複数の負荷容量と、
前記複数の負荷容量と前記複数段の遅延セルの出力端子との間に接続され、前記接続制御信号がアクティブ状態の場合にオンして、前記複数の負荷容量を前記複数段の遅延セルの出力端子に接続する複数のスイッチとを備える請求項1〜5のいずれか1項に記載の遅延同期ループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013259206A JP6315970B2 (ja) | 2013-12-16 | 2013-12-16 | 遅延同期ループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013259206A JP6315970B2 (ja) | 2013-12-16 | 2013-12-16 | 遅延同期ループ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115928A JP2015115928A (ja) | 2015-06-22 |
JP6315970B2 true JP6315970B2 (ja) | 2018-04-25 |
Family
ID=53529312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013259206A Active JP6315970B2 (ja) | 2013-12-16 | 2013-12-16 | 遅延同期ループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6315970B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102399537B1 (ko) | 2017-08-03 | 2022-05-19 | 삼성전자주식회사 | 기준전압 생성 장치 및 방법 |
WO2021210090A1 (ja) * | 2020-04-15 | 2021-10-21 | 三菱電機株式会社 | 遅延同期回路及びクロック送信回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174783A (ja) * | 1997-06-18 | 1999-03-16 | Mitsubishi Electric Corp | 内部クロック信号発生回路、および同期型半導体記憶装置 |
JP2001297585A (ja) * | 2000-04-18 | 2001-10-26 | Mitsubishi Electric Corp | クロック発生回路およびそれを備える半導体記憶装置 |
JP2003188720A (ja) * | 2001-12-21 | 2003-07-04 | Mitsubishi Electric Corp | Pll回路 |
JP2005033241A (ja) * | 2003-07-07 | 2005-02-03 | Ricoh Co Ltd | 画像形成装置およびクロック信号制御装置 |
JP2010081512A (ja) * | 2008-09-29 | 2010-04-08 | Sony Corp | 信号処理装置及び信号処理方法 |
-
2013
- 2013-12-16 JP JP2013259206A patent/JP6315970B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015115928A (ja) | 2015-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9628094B2 (en) | Apparatus and method for fast phase locking for digital phase locked loop | |
US8947141B2 (en) | Differential amplifiers, clock generator circuits, delay lines and methods | |
JP2007097140A (ja) | デジタルとアナログ制御を用いた電圧制御遅延ラインの遅延セル | |
US7355488B2 (en) | Differential amplifier for use in ring oscillator | |
JP2010252094A (ja) | Pll回路 | |
US20170324402A1 (en) | Power efficient high speed latch circuits and systems | |
JP2010135956A (ja) | Pll回路およびその制御方法 | |
JP2008311862A (ja) | 電圧制御発振器及びこれを用いた位相同期回路 | |
US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
JP4673613B2 (ja) | Pll回路 | |
US9543969B2 (en) | High-speed resistor-based charge pump for active loop filter-based phase-locked loops | |
JP6315970B2 (ja) | 遅延同期ループ回路 | |
US20100013533A1 (en) | Digital delay line and application thereof | |
US8324939B2 (en) | Differential logic circuit, frequency divider, and frequency synthesizer | |
JP2008113434A (ja) | チャージポンプがない位相固定ループ回路及びこれを含む集積回路 | |
KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
US20170194974A1 (en) | Self-biased oscillator | |
JP5053413B2 (ja) | 同期回路 | |
US10454418B1 (en) | Voltage-controlled oscillator with high and low gain options | |
KR101480621B1 (ko) | 지연 고정 루프를 이용하는 클럭 발생기 | |
US9425805B2 (en) | Frequency dividing circuit and phase synchronization circuit | |
US20160308538A1 (en) | Phase-locked loop with lower power charge pump | |
Wei et al. | Novel building blocks for PLL using complementary logic in 28nm UTBB-FDSOI technology | |
JP2017079353A (ja) | クロックリカバリ回路 | |
TWI565244B (zh) | 電源產生電路、頻率產生電路與頻率控制系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6315970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |