JP6242654B2

JP6242654B2 - 電力変換装置

Info

Publication number: JP6242654B2
Application number: JP2013219706A
Authority: JP
Inventors: 宇佐美　豊; 豊宇佐美
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2013-10-23
Filing date: 2013-10-23
Publication date: 2017-12-06
Anticipated expiration: 2033-10-23
Also published as: US9722500B2; JP2015082901A; US20150109829A1; US10243475B2; US20170324338A1

Description

本発明の実施態様は、交流電源から得られる交流電圧を直流電圧に変換して負荷へ電力を供給する電力変換装置に関する。

交流電圧を直流電圧に変換する方法として、次の２つの方法が一般的に知られている。第一の方法は、ダイオードブリッジ回路と平滑コンデンサとを用いる。ダイオードブリッジ回路は、交流電源からの交流を全波整流する。平滑コンデンサは、全波整流後の直流を平滑する。

この第一の方法は、交流電圧が正または負のいずれの場合においても、常に２つのダイオードの直列回路を電流が流れる。このとき、２つのダイオードでは、それぞれダイオードを流れる電流とダイオードの順方向電圧との積に相当する電力損失が発生する。

第二の方法は、第一の方法のダイオードブリッジ回路と平滑コンデンサの間に力率改善コンバータ（ＰＦＣ）を介在させる。力率改善コンバータは、交流電源に流れる電流が正弦波状になるように制御し、なおかつ、交流電源の電圧位相と等しくなるように制御する。この第二の方法も、全波整流の際に２つのダイオードの直列回路を電流が流れるため、電力損失が発生する。それに加えて、力率改善コンバータを構成する電界効果トランジスタ（ＦＥＴ）とダイオードを交互に電流が流れるため、さらなる損失が発生する。

また、力率改善コンバータは、入力電流の波形を正弦波にする必要上、出力電圧を入力電圧より高く設定しなければならない。ところが、負荷で必要な電圧は、必ずしも入力電圧より高い電圧であるとは限らない。その場合は、力率改善コンバータの後段に降圧コンバータを接続する。そして、力率改善コンバータで昇圧された電圧を所望の電圧まで降圧する。この降圧の際にも損失が発生する。電力変換装置全体としては、ＡＣ−ＤＣ変換、ＤＣ−ＤＣ（昇圧）変換、ＤＣ−ＤＣ（降圧）変換の３段の構成となり、電力変換効率はこれらの変換効率の積となって現れる。例えば１段あたりの効率を０．９５とした場合、３段では０．９５×０．９５×０．９５＝０．８６となる。つまり効率９５％の優れた変換であっても３段接続では８６％まで落ちてしまう。このように、個々の変換効率は良くても、多段にすることで変換効率は著しく低下する。

昨今、電子機器の省電力化要求が高まっており、同時に、外部環境に悪影響を及ぼさないように電流高調波ノイズを出さないことも必須の条件である。このため、負荷へ電力を供給する電力変換装置の変換効率向上と電流高調波抑制機能の両立とが求められている。

特開２００６−２１９０３公報

本発明が解決しようとする課題は、負荷へ電力を供給する電力変換装置の変換効率向上と電流高調波抑制機能の両立を図ることにある。

上記課題を解決するために、本発明の実施形態における電力変換装置は、第一のスイッチと第二のスイッチとを直列に接続するとともに、第三のスイッチと第四のスイッチとを直列に接続し、前記第一のスイッチと前記第三のスイッチ及び第二のスイッチと第四のスイッチをそれぞれ接続して閉ループを形成し、交流電源と、第一のインダクタ、第一のキャパシタの直列接続からなる閉ループを形成し、前記第一のスイッチと第二のスイッチの接続点と、前記第三のスイッチと第四のスイッチの接続点との間に、前記第一のキャパシタ、第二のインダクタ、トランス１次巻線からなる直列回路を接続し、前記第三のスイッチと第四のスイッチの両端に第二のキャパシタを接続し、前記トランスの２次巻線に負荷または負荷回路を接続する電力変換回路と、
前記交流電源の電圧を検出する入力電圧検出手段から得られる電源電圧と、前記電力変換回路を流れる回路電流を検出する回路電流検出手段から得られる回路電流と、前記第二のキャパシタの電圧を検出する手段から得られるキャパシタ電圧に基づいて、前記交流電源の低周波成分に高周波成分が混在した電流が前記電力変換回路を流れるように、前記第一のスイッチと第四のスイッチの組と、前記第二のスイッチと第三のスイッチの組とを交互に開閉させるためのパルス信号を、前記第一のスイッチと前記第四のスイッチの組と、前記第二のスイッチと第三のスイッチの組とに供給する制御手段と、を具備したことを特徴とする。

第一の実施形態における電力変換装置の回路構成図。第一の実施形態における電力変換回路の動作説明に用いる波形図。第一の実施形態における電力変換回路の詳細動作説明に用いる波形図。第一の実施形態における制御の具体的構成説明に用いるブロック図。第二の実施形態における電力変換回路の動作説明に用いる波形図。第二の実施形態における電力変換回路の動作説明に用いる波形図。第二及び第三の実施形態におけるZVS補償の具体的構成説明に用いるブロック図。第三の実施形態における電力変換回路の動作説明に用いる波形図。第三の実施形態における電力変換回路の動作説明に用いる波形図。

以下、電力変換装置の実施形態について、図面を参照して説明する。
（第一の実施形態）

図１は、第一の実施形態における電力変換装置１００の回路構成図である。電力変換装置１００は、第一第二の半導体スイッチ（以下、単にスイッチと称する）Ｓ１，Ｓ２と、第三第四のスイッチＳ３，Ｓ４と、第一第二のインダクタＬ１，Ｌ２と、第一第二第三のキャパシタＣ１、Ｃ２、Ｃ３と、トランスＴ１、第一第二のダイオードＤ１、Ｄ２と、入力電圧検出部１、回路電流検出部２、Ｃ２電圧検出部３、出力電圧検出部４からなる主回路部と、制御部６により構成される。Ｓ１〜Ｓ４はいずれもＮ型電界効果型トランジスタ（ＭＯＳＦＥＴ）を使用する。

電力変換装置１００は、第一のスイッチＳ１のソース端子を第二のスイッチＳ２のドレイン端子に接続する。また、第三のスイッチＳ３のソース端子を第四のスイッチＳ４のドレイン端子に接続する。さらに、第一のスイッチＳ１のドレイン端子と、第三のスイッチＳ３のドレイン端子を接続する。同様に、第二のスイッチＳ２のソース端子と第四のスイッチＳ４のソース端子を接続する。また、第一のスイッチのソース端子と第二のスイッチのドレイン端子を接続する点と、第三のスイッチのソース端子と第四のスイッチのドレイン端子を接続する点の間に、第一のキャパシタＣ１と、第二のインダクタＬ２と、回路電流検出部と、トランスＴ１の１次巻線を直列に接続する。

電力変換装置１００は、第一のキャパシタＣ１の両端に、第一のインダクタＬ１と交流電源Ｖ１を直列に接続する。さらに、交流電源Ｖ１の両端に入力電圧検出部１を接続する。

電力変換装置１００は、第三のスイッチＳ３のソースと、第四のスイッチＳ４のドレイン端子の間に、第二のキャパシタＣ２を接続する。さらに、第二のキャパシタＣ２の両端にＣ２電圧検出部３を接続する。

電力変換装置１００は、トランスＴ１の２次巻線の両端に第一のダイオードＤ１および第二のダイオードＤ２のアノードを接続する。さらに、第一のダイオードＤ１と第二のダイオードＤ２のカソード端子を接続する。そして、その接続点とトランスＴ１の２次巻線中点の間に第三のキャパシタＣ３を接続し、整流平滑回路を構成する。さらに、第三のキャパシタＣ３の両端に出力電圧検出部４と負荷を並列に接続する。例えば、第二のインダクタＬ２に右向きの電流が流れている時に第一のダイオードＤ１に電流が流れるようにトランスＴ１の巻線を設定したとする。すると、第二のインダクタＬ２に流れる電流が左向きになった場合、第二のダイオードＤ２側に電流が流れる。その結果として第三のキャパシタＣ３には第一のダイオードＤ１側および第二のダイオードＤ２側から交互に電流が供給される。すなわち回路電流が正負いずれの場合であってもその電流の一部がトランスを介して第三のキャパシタＣ３に流れ込み、電荷として蓄積される。これらのダイオードとキャパシタからなる整流平滑回路とその平滑電圧出力に接続する負荷に至るまでの構成を、負荷回路と称する。なお、ここで定義する負荷回路とは、上記実施態様に限定されるものではない。すなわち、負荷回路は、上述の２次巻線から負荷までの間に配置され、両者を電気的に接続する回路構成を総称するものである。

制御部６は、前記入力電圧検出部１の検出信号Ｖａｃ１と、前記回路電流検出部２の検出信号ＩＳ１と、前記Ｃ２電圧検出部３の検出信号ＶＳ１と、前記出力電圧検出部４の検出信号ＶＳ２とを入力し、これらをもとに適宜演算を行い、その結果をＰ１，Ｐ２信号として出力する。そして、前記Ｐ１信号は前記第一のスイッチＳ１及び第四のスイッチＳ４のゲートに接続し、前記Ｐ２信号は前記第二のスイッチＳ２及び第三のスイッチＳ３のゲートに接続する。

第一のスイッチＳ１及び第四のスイッチＳ４は、ゲート端子にＰ１信号が供給されている間、導通する。第二のスイッチＳ２及び第三のスイッチＳ３は、ゲート端子にＰ２信号が供給されている間、導通する。

このような回路構成において、本実施形態では１００Ｖ［ボルト］で５０Ｈｚ［ヘルツ］の商用電源を交流電源Ｖ１として使用する。そして、負荷５に２００Ｗ［ワット］の電力を供給する場合を想定する。この場合、電圧は１００Ｖであるから、２００Ｗの電力を得るためには２Ａ［アンペア］の電流が必要になる。つまり最終的に第一のインダクタＬ１を経由して交流電源Ｖ１に流れ込む電流が２Ａであれば、２００Ｗの電力を負荷５に供給できる。

第一のインダクタＬ１と第一のキャパシタＣ１の組はローパスフィルタを形成し、第一のインダクタを経由して交流電源Ｖ１側に流れる電流は５０Ｈｚ成分のみである。一方で第一のキャパシタＣ１を経由して第一のスイッチＳ１又は第二のスイッチＳ２に流れる電流は、例えば１００ｋＨｚの高周波成分を含む。つまり、回路電流検出部２で検出される回路電流ＩＳ１は、５０Ｈｚの低周波と１００ｋＨｚの高周波の成分が混在している。かくして、電力変換装置１００全体では、これら２種類の、周波数が異なる交流が混在して動作する。

１００ｋＨｚの高周波電流は、第一のスイッチＳ１と第四のスイッチＳ４の対と、第二のスイッチＳ２と第三のスイッチＳ３の対を交互に開閉させることによって得られる。そのためには、回路電流ＩＳ１のピークを規定する正負一対の正弦波状のエンベロープを生成し、これらエンベロープの間で電流の向きが切り替わるように、第一のスイッチＳ１と第四のスイッチＳ４の対と、第二のスイッチＳ２と第三のスイッチＳ３の対を適当なタイミングで交互にスイッチングさせればよい。この手順について図２を用いて説明する。

図２の波形Ｖａｃ１は、商用電源Ｖ１に接続された入力電圧検出部の検出信号を示す。商用電源Ｖ１の電圧が正のとき、検出信号ＶａｃはＨレベルとなり、商用電源Ｖ１の電圧が負のとき、検出信号ＶａｃはＬレベルとなる。さらに、商用電源Ｖ１が正から負に切り替わるゼロクロス点、および、負から正に切り替わるゼロクロス点において、検出信号ＶａｃがＨからＬへ、ＬからＨへ、それぞれゼロクロス点に同期して変化する。

図２の波形ｅｎｖ１は、検出信号Ｖａｃをもとに正弦波を生成するとともに、そのゼロクロス点は検出信号Ｖａｃの切り替わりタイミングに同期する。このとき正弦波の振幅ａｍｐ１は、所定の演算の結果として与えられるものとする。

図２の波形ｅｎｖＵＰ及びｅｎｖＤＮは、正弦波ｅｎｖ１を中心としてそれぞれ正方向にｄｉｆ１を加算、負方向にｄｉｆ１を減算したものである。これにより正弦波状のエンベロープが正側および負側に生成でき、２つのエンベロープｅｎｖＵＰ、ｅｎｖＤＮで挟まれた幅は常に一定である。なお、ｄｉｆ１は所定の演算の結果として与えられるものとする。

図２の波形ＩＳ１は、２つのエンベロープｅｎｖＵＰ、ｅｎｖＤＮの間を折り返すようにスイッチング制御した回路電流の検出波形である。エンベロープ値と回路電流検出値ＩＳ１を常に比較し、エンベロープより外側に出たことを検出したら４つのスイッチＳ１〜４の状態を反転させ、電流の傾きを反転させる。次に反対側のエンベロープより外に出たことを検出したら再び４つのスイッチＳ１〜４の状態を反転させる。これにより電流検出値ＩＳ１の傾きが再び反転する。これを繰り返すことで連続的な高周波発振（１００ｋＨｚ）を生成する。なお、正側エンベロープｅｎｖＵＰは常に正の領域にあり、負側エンベロープｅｎｖＤＮは常に負の領域にあるものとする。この関係を維持することにより４つのスイッチＳ１〜４の動作が正常に行われ、効率のよい発振動作となる。

図２の波形Ｖ１電流は、商用電源Ｖ１に流れる電流波形である。回路電流ＩＳ１波形に対して第一のインダクタＬ１と第一のキャパシタＣ１からなるローパスフィルタを通して低周波成分のみを抽出した波形である。ローパスフィルタにより１００ｋＨｚは減衰され５０Ｈｚの低周波成分のみが第一のインダクタＬ１を経由して商用電源Ｖ１に流れる。

このとき、回路電流ＩＳ１は正弦波である２つのエンベロープｅｎｖＵＰ、ｅｎｖＤＮ間を往復する波形であることから、その平均値はやはり正弦波となる。従って、高周波成分を取り除いた５０Ｈｚ成分は正弦波であり、商用電源Ｖ１に流れる５０Ｈｚ成分は正弦波形状になる。正弦波形状であるということは、基本波である５０Ｈｚ成分に対して、これより高次の周波数成分、具体的には１００Ｈｚ、１５０Ｈｚ，２００Ｈｚ，・・・の成分含有率が極めて少ない。これは商用電源Ｖ１に流れる入力電流の高調波成分が極めて少ないことを意味する。

図３の波形は、図２の正弦波ｅｎｖ１が正から負へゼロクロスする近辺を拡大した波形である。２つのエンベロープｅｎｖＵＰ、ｅｎｖＤＮに挟まれた範囲内を回路電流ＩＳ１が折り返すようにしている。回路電流ＩＳ１が正側エンベロープｅｎｖＵＰに達した点を正側判定点とする。同様に負側エンベロープｅｎｖＤＮに達した点を負側判定点とする。これらを用いて回路電流ＩＳ１をいかにして反復動作させるかについて次に説明する。

図３のＳＥＴ波形は、回路電流ＩＳ１が正側エンベロープｅｎｖＵＰより内側にある場合、常にＬレベルを維持する。そして、回路電流ＩＳ１が正側エンベロープｅｎｖＵＰに等しいか又は超えた場合、Ｈレベルを維持する。すなわち、正側判定点は、このＳＥＴ信号がＬからＨに立上ることをもって判定することができる。

図３のＲＥＳＥＴ波形は、回路電流ＩＳ１が負側エンベロープｅｎｖＤＮより内側にある場合、常にＬレベルを維持する。そして、回路電流ＩＳ１が負側エンベロープｅｎｖＤＮに等しいか又は超えた場合、Ｈレベルを維持する。すなわち、負側判定点は、このＲＥＳＥＴ信号がＬからＨに立上ることをもって判定することができる。

図３のＰ１波形は、ＲＥＳＥＴ波形の立ち上がりから遅延１だけ遅れて立上るものとする。そして、ＳＥＴ波形の立ち上がりに対して遅延なく立ち下がるものとする。

図３のＰ２波形は、ＳＥＴ波形の立ち上がりに対して遅延２だけ遅れて阿智上がるものとする。そして、ＲＥＳＥＴ波形の立ち上がりに対して遅延なく立ち下がるものとする。この動作を繰り返すことで、Ｐ１波形とＰ２波形は常に相補的にＨレベルとＬレベルを繰り返す。しかも遅延１、遅延２の間隙があることから同時にＨレベルになることを防いでいる。

図３の波形Ｍ１、Ｍ２は、スイッチＳ１とＳ２の中点Ｍ１の電位、スイッチＳ３とＳ４の中点Ｍ２の電位を示している。スイッチＳ１とＳ４がＯＮ状態になると、第二のキャパシタＣ２→第一のスイッチＳ１→第一のキャパシタＣ１→第二のインダクタＬ２→トランスＴ１→第四のスイッチＳ４の経路で電流が流れる。このとき中点Ｍ１電位は、第一のスイッチＳ１がＯＮ状態であることからＨレベルである。なお、Ｐ１波形に遅延１の分だけＨになる時間が遅くなっているが、遅延１の区間は第一のスイッチＳ１のボディダイオードに電流が流れている。すなわち、第二のインダクタＬ２→第一のスイッチＳ１のボディダイオード→第二のキャパシタＣ２の経路で逆電流が流れており、すなわち、第一のスイッチのドレインソース間が逆方向に通電していることから、この状態でもやはり中点Ｍ１電位はＨであることがわかる。従って、遅延１の間隙があっても中点Ｍ１電位はすぐにＨレベルになる。

中点Ｍ２電位についても同様の動作であり、第三のスイッチＳ３、第二のスイッチＳ２がＯＮ状態になると、第二のキャパシタＣ２→第三のスイッチＳ３→トランスＴ１→第二のインダクタＬ２→第一のキャパシタＣ１→第二のスイッチＳ２の経路で電流が流れ、中点Ｍ２電位はＨレベルである。

遅延２の区間は第二のインダクタ→トランスＴ１→第三のスイッチＳ３のボディダイオードの経路で逆電流が流れ、この場合も中点Ｍ２電位はＨレベルである。従って、遅延２の間隙があっても中点Ｍ２電位はすぐにＨレベルになる。これらの動作が、具体的にどのような論理で構成できるかを次に図４で説明する。

図４は、制御部６の内部構造を示すブロック図である。
制御部６は、正弦波生成機能４００、正弦波の増幅率調整機能４０１、エンベロープの幅調整機能４０２、２つの値を比較するコンパレータ４０８および４０９、遅延時間を生成する遅延生成１４１０および遅延生成２４１１、状態を保持するラッチ機能４１２、Ｃ２電圧検出部３の出力ＶＳ１に対する差動増幅４０４、その比較元となるリファレンス１４０３、同様に出力電圧検出部４の出力ＶＳ２に対する平均化機能４０５、差動増幅４０７、その比較元となるリファレンス２４０６から構成される。

正弦波生成手段４００は、入力電圧検出部１の検出信号Ｖａｃ１をもとにゼロクロスタイミングと商用電源の電圧極性を知ることができ、これらをもとに商用電源と同位相の正弦波ｓｉｎ１を生成する。例えば、商用電源電圧が正の場合は検出信号Ｖａｃ１はＨレベルであり、商用電源電圧が負の場合は検出信号Ｖａｃ１がＬレベルであるとする。検出信号Ｖａｃ１がＬからＨになるタイミングで生成する正弦波はｓｉｎ（０度）とし、検出信号Ｖａｃ１がＨからＬになるタイミングがｓｉｎ（１８０度）再び検出信号Ｖａｃ１がＬからＨになるタイミングがｓｉｎ（３６０度）となるように規定する。

増幅率調整手段４０１は、正弦波生成手段４００が生成した正弦波ｓｉｎ１に対して適当な増幅率を掛けて、回路動作に適する振幅ｅｎｖ１を生成する。増幅率の生成方法については後述する。

幅調整手段４０２は、増幅率調整手段４０１が生成した振幅ｅｎｖ１をもとに、所定の幅を加算及び減算して２つのエンベロープ信号を生成する。正側のエンベロープは、振幅ｅｎｖ１に幅を加算したｅｎｖＵＰ、負側のエンベロープは振幅ｅｎｖ１に幅を減算したｅｎｖＤＮとする。所定の幅の生成方法については後述する。

コンパレータ１４０８は、幅調整手段４０２が生成した正側エンベロープｅｎｖＵＰと、回路電流検出部２の出力ＩＳ１とを比較し、正側エンベロープｅｎｖＵＰより回路電流検出信号ＩＳ１が大きい場合はコンパレート結果ＳＥＴを出力する。

コンパレータ２４０９は、幅調整手段４０２が生成した負側エンベロープｅｎｖＤＮと、回路電流検出部２の出力ＩＳ１とを比較し、負側エンベロープｅｎｖＤＮより回路電流検出信号ＩＳ１が小さい場合はコンパレート結果ＲＥＳＥＴを出力する。

ラッチ４１０は、コンパレータ１４０８の出力ＳＥＴと、コンパレータ２４０９の出力ＲＥＳＥＴを入力とし、状態を保持する機能である。例えばＳＥＴおよびＲＥＳＥＴ信号がＨレベルのとき有効であるとして、ＳＥＴ信号がＨレベルになるとラッチ出力ＱＡはＨ出力で保持状態となり、同時にラッチ出力ＱＢはＬ出力で保持状態となる。次に、ＳＥＴ信号がＬレベルに戻り、ＲＥＳＥＴ信号がＨレベルになると、ラッチ出力ＱＡはＬ出力で保持状態となり、同時にラッチ出力ＱＢはＨ出力で保持状態となる。その次に、再びＲＥＳＥＴ信号がＬレベルに戻りＳＥＴ信号がＨレベルになると、ラッチ出力ＱＡはＨレベル、ラッチ出力ＱＢはＬレベルとなり、以降この工程を繰り返す。

遅延生成１４１１は、ラッチ４１０の出力ＱＡに対して所定の遅延時間を与えるものである。例えば、信号がＨレベルのときに有効であると仮定して、ラッチ出力ＱＡがＬ→Ｈに遷移する時に所定の遅延時間を付加する。逆に、ラッチ出力ＱＡがＨ→Ｌに遷移する時には遅延時間を付加しない。このようにしてラッチ４１０の出力ＱＡに対して遅延を付加した信号をＰ１とする。

遅延生成２４１２は、ラッチ４１０の出力ＱＢに対して所定の遅延時間を与えるものである。ラッチ出力ＱＢがＬ→Ｈに遷移する時に所定の遅延時間を付加する。逆にラッチ出力ＱＢがＨ→Ｌに遷移する時には遅延時間を付加しない。このようにしてラッチ４１０の出力ＱＢに対して遅延を付加した信号をＰ２とする。

リファレンス１４０３は、所望の出力電圧を得るために、その基準となる値ＶＳ１ＲＥＦを定めるものである。

差動増幅１４０４は、リファレンス１の出力ＶＳ１ＲＥＦと、出力電圧検出部４の出力ＶＳ１との差分を検出し、その値をｄｉｆ１として出力する。ｄｉｆ１は前記の幅調整４０２に入力され、増幅率調整４０１の出力ｅｎｖ１に対して印加する幅として作用する。具体的には、幅調整４０２では
ｅｎｖＵＰ＝ｅｎｖ１＋ｄｉｆ１
ｅｎｆＤＮ＝ｅｎｖ１ − ｄｉｆ１
という演算をする。

平均化機能４０５は、Ｃ２電圧検出部３の出力ＶＳ１に対して瞬時値を平均化する働きをする。ＶＳ１信号はＣ２電圧の瞬時値を伝える信号であり、Ｃ２電圧は商用電源Ｖ１の位相や、回路動作状況などにより、常に変動している。例えば入力電圧検出信号Ｖａｃ１の周期単位で平均化し、ａｖｅ１信号として出力する。

リファレンス２４０６は、Ｃ２電圧を所定の電圧に保持するために、その基準となる値、ＶＳ２ＲＥＦを定めるものである。

差動増幅２４０７は、平均化機能４０５の出力とリファレンス２４０６の出力ＶＳ２ＲＥＦとの差分をとったものをｄｉｆ２信号として出力する。ｄｉｆ２信号は前記の増幅率調整４０１に増幅率の機能として入力する。増幅率調整４０１では入力されたｄｉｆ２信号をもとに、具体的に増幅率調整４０１の出力ｅｎｖ１は、次の演算を行う。
ｅｎｖ１＝ｓｉｎ１ × ｄｉｆ２
もし、Ｃ２電圧が所定の電圧より高くなった場合、Ｃ２電圧検出部の出力ＶＳ１がリファレンス２４０６の値ＶＳ２ＲＥＦより大きくなる。このとき、差動増幅２４０７の出力ｄｉｆ２の値が１より小さい値になるようにする。すると、増幅率が１より小さいことになるので増幅率調整４０１の出力ｅｎｖ１は元の正弦波信号ｓｉｎ１より小さい値になる。すると、入力電流が少なくなり、結果として商用電源Ｖ１から得られる電力が減ることから第二のキャパシタ電圧が下がる。Ｃ２電圧が所定の電圧より低い場合は、この逆の制御がかかり、結果として、Ｃ２電圧がリファレンス２４０６で定めた目標値付近で安定する。

本実施形態によれば、簡素な構成で、入力電圧と同位相の電流を商用電源に流すことができ、入力電流高調波を極めて少なくできる。これにより商用電源の外部接続である変電設備やブレーカーに焼損などの悪影響を与えることが無くなる。また、スイッチング素子であるＦＥＴを、電力損失の少ない使い方をするので、高効率で、小型、低コストの電力変換装置を実現できる。

（第二の実施形態）
図５は、第二の実施形態を説明する波形図である。前記図２記載の信号ｅｎｖ１、ｅｎｖＵＰ、ｅｎｖＤＮ、ＩＳ１、Ｖ１電流と同じものであるから信号名の説明は省略する。図２との相違は増幅率調整４０１の増幅率を下げた場合、すなわち差動増幅２４０７の出力ｄｉｆ２が小さい場合である。なお、幅調整４０２で印加される幅ｄｉｆ１は図２の場合と変わらないものとする。

このとき、２つのエンベロープｅｎｖＵＰ、ｅｎｖＤＮで挟まれる区間幅は図２の場合と同じであるから、結果として、回路電流ＩＳ１が折り返す周期はほぼ同じである。これは、回路電流ＩＳ１は、入力電圧や第二のキャパシタＣ２電圧が同じであるならば、図２の場合でも図５の場合でも電流の傾きが同じであることに起因する。すなわち幅ｄｉｆ１が同じであれば増幅率ｄｉｆ２が変わっても周波数はほとんど変わらないということになる。

正弦波の振幅ｅｎｖ１が小さくなったことで、結果的に回路電流ＩＳ１に対してローパスフィルタのしての役割を果たす第一のインダクタＬ１を経由して商用電源側に流れる５０Ｈｚの電流は減少する。入力電流が減るということは結果的に出力電力より入力電力が減ることを意味し、その差を埋める結果として第二のキャパシタＣ２に蓄積されている電荷を消費する。そして、第二のキャパシタ電圧Ｃ２が降下する。この作用は、第二のキャパシタＣ２電圧が所定の電圧より高くなった場合の制御として有効である。

図６は、第二の実施形態を説明する別の波形図である。前記図２の波形に対して図５は振幅ａｍｐ１を小さくした場合であるが、図６は逆に振幅ａｍｐ１を大きくした場合の説明である。信号名等は図５と同じ部分は説明を省略する。

幅ｄｉｆ１に対して振幅ａｍｐ１が大きい場合、正側エンベロープｅｎｖＵＰは本来正の領域に存在すべき目標値であるが、これが負側に入り込んでしまうケースが出てくる。具体的には
ａｍｐ１ − ｄｉｆ１＜０
となる場合である。こうなると４つのスイッチＳ１〜Ｓ４のスイッチング条件、ＺＶＳ（ゼロボルトスイッチング）を満たさない動作となる。その結果として素子が発熱破損するなどの危険がある。これを防止するために、
ａｍｐ１ − ｄｉｆ１＞ＺＶＳマージン
となるような正の値ＺＶＳマージンを設ける。これにより正側エンベロープｅｎｖＵＰは常に正の領域に存在することができ、結果として電力変換装置１００は正しいスイッチング動作を継続することができる。

負側のエンベロープｅｎｖＤＮも同様にＺＶＳマージンを設けることで常に負の領域に存在することができ、結果として電力変換装置１００は正しいスイッチング動作を継続することができる。なお、この場合の回路電流ＩＳ１の折り返しは図２、図５の場合と同じで、幅ｄｉｆ１が同じであれば発振周波数もほぼ等しくなる。ただし、ＺＶＳマージンにより本来の正弦波から制限されている部分については、回路電流ＩＳ１の往復距離が延びるため、若干の周波数低下が現れる。また、ＺＶＳマージンを設定した影響として、回路電流の往復位置が変わるため、結果として商用電源Ｖ１に流れる５０Ｈｚ電流が、正弦波から若干歪んだ波形となる。ただし、ＺＶＳマージンの設定が適切であれば、この歪量は入力電流高調波として問題にならないレベルである。

図６のようにＺＶＳマージンを設けてスイッチング条件を適切に保ちつつ増幅率ａｍｐ１を増加できれば、第二のキャパシタＣ２電圧が所定の電圧より低くなった時に、入力電流を増やすことができ、結果的に第二のキャパシタＣ２電圧を上昇させることができる。すなわち、図５の作用と図６の作用を同時に持たせることで、第二のキャパシタＣ２電圧を常に一定に保つことができる。これは、負荷の電力消費状況にかかわらず、第二のキャパシタＣ２電圧だけに着目してフィードバック制御ができることを意味する。次に、この機能をいかにして実現するかを図７で説明する。

図７は制御部６の内部ブロック図であり、図６の動作を実現するためのものである。なお、図４で既に説明した部分については説明を省略し、新たに加わった機能のみを説明する。

ＺＶＳ補償７００は、幅調整４０２の正側エンベロープ出力ｅｎｖ２、負側エンベロープ出力ｅｎｖ３に対して、それぞれ場合によりＺＶＳマージンを付加する。例えば、正側エンベロープ出力ｅｎｖ２がＺＶＳマージン値より小さい場合、正側エンベロープ出力値をＺＶＳマージン値に置き換えてｅｎｖＵＰとして出力する。同様に、負側エンベロープ出力ｅｎｖ３がＺＶＳマージンより内側になった場合、負側エンベロープ出力値をＺＶＳマージン値に置き換える。

このようにして幅調整４０２の出力に対してＺＶＳ補償７００を施した信号ｅｎｖＵＰをコンパレータ１４０８に入力し、ＩＳ１信号との比較をし、ＩＳ１信号がｅｖｎＵＰ信号より大きい場合にＳＥＴ信号を出力する。

同様に、幅調整４０２の出力に対してＺＶＳ補償７００を施した信号ｅｎｖＤＮをコンパレータ２４０９に入力し、ＩＳ１信号との比較をし、ＩＳ１信号がｅｎｖＤＮ信号より外側に出た場合にＲＥＳＥＴ信号を出力する。以降の動作は図４と同じである。

以上の機能を構成することで、前記図６で示したＺＶＳマージン設定によるＺＶＳ補償動作を実現することができる。図５は、増幅率調整４０１のゲインｄｉｆ２が小さい場合の動作であり、図６は、増幅率調整４０１のゲインｄｉｆ２が大きい場合の動作である。図７のＺＶＳ補償７００を付加した制御部６であれば、電力変換装置１００のＦＥＴ、Ｓ１〜Ｓ４のスイッチング動作が正しく行われるため、損失が発生しない効率のよい回路動作で、商用電源Ｖ１に流れる交流電流の量を調整することが可能である。商用電源Ｖ１の交流電圧実効値が１００Ｖで一定であると仮定すると、そのときに流れる交流電流の量を調整できるということは、すなわち、電力＝電圧×電流の関係から、入力電力を調整する機能を有することになる。

本実施形態によれば、ＺＶＳ補償７００の作用により、入力電流の増減に対して上側エンベロープ及び下側エンベロープを常に正しい領域に保持できるので、スイッチング素子であるＦＥＴの損失を抑えた使い方でありながら入力電流の可変範囲を広く取れる。このため、小型、高効率でありながら入力電力範囲の広い電力変換装置を実現できる。また、本実施形は第一の実施形態の作用効果も内包することは言うまでもない。

（第三の実施形態）
図３は第三の実施例を示す波形である。信号名は前記図２、図５と同じであるから説明を省略する。第二の実施形態では、幅調整４０２の調整信号であるdif1の値を固定したまま、増幅率調整４０１の調整信号であるｄｉｆ２だけを増減させた場合に、入力電流を増減できることを示した。第三の実施例では逆に、増幅率調整４０１の調整信号であるｄｉｆ２を固定したまま、幅調整４０２の調整信号であるｄｉｆ１の値を増減させた場合についての効果を説明する。

なお、図８の動作を実現する手段は前記図７のＺＶＳ補償７００付き制御部６である。増幅率を前記図２と同じにしたまま、すなわちａｍｐ１の値を変えないものとする。図８は、この状態で幅調整４０２の調整信号ｄｉｆ１の値を小さくしたものである。すると、振幅ａｍｐ１に対して正側エンベロープｅｎｖＵＰは常に正の領域に留まれないが、図７のＺＶＳ補償７００の機能があればＺＶＳマージンをもって正の領域に留めることができる。同様に負側エンベロープｅｎｖＤＮも幅が狭いと常に負の領域に留まれないが、ＺＶＳ補償７００の機能によりＺＶＳマージンを保ちつつ負の領域に留めることができる。この場合の動作として特徴的なのは、狭い幅内を回路電流ＩＳ１が往復するため往復に要する時間が短くなり、結果として電力変換装置１００の発振周波数が高くなる。

図９は、図８とは逆の場合を示す動作波形である。すなわち増幅率調整４０１の出力ｅｎｖ１を同じにしたまま、幅調整４０２の出力ｅｎｖ２，ｅｎｖ３を大きくした場合である。この場合、増幅調整４００の出力ａｍｐ１に対して幅調整４０２の出力ｅｎｖ２，ｅｎｖ３が十分に大きいから、図７のＺＶＳ補償７００は特に作用せず、ｅｎｖ２をｅｎｖＵＰとして出力、同様にｅｎｖ３をｅｎｖＤＮとしてそのまま出力する。図９の動作で特徴的なのは、回路電流ＩＳ１が往復する幅が広がることから、１往復するのに要する時間が増加する。すなわち、電力変換装置１００の発振周波数が下がることになる。

このように、幅調整機能４０２によりエンベロープ幅を可変にすることで、電力変換装置１００のトランス１００を介して２次側負荷５に伝達される電流量を調整することができる。例えば負荷が１００Ω（オーム）で固定であったとすると、エンベロープ幅が狭い場合、この結果として負荷に流れる電流が１Ａ（アンペア）であるとすると、負荷での消費電力＝（１Ａの２乗）×１００Ω ＝１００Ｗとなる。また、エンベロープ幅が広い場合は、結果として負荷に流れる電流が２Ａであるとすると、負荷での電力消費＝（２Ａの２乗）×１００Ω ＝４００Ｗとなる。

このとき、負荷に発生する電圧を出力電圧検出部４で検出し、その信号ＶＳ２をリファレンス１４０３と比較する差動増幅１４０４にフィードバックすることで負荷に加わる電圧を一定に保つことができる。すなわち、リファレンス１に対して検出電圧ＶＳ２が大きいなら、幅調整４０２の出力が小さくなるようにｄｉｆ１の出力値を小さくする。逆に、リファレンス１に対して検出電圧ＶＳ２が小さいなら、幅調整４０２の出力が大きくなるようにｄｉｆ１の出力値を大きくする。この制御ループを形成することで、負荷５に印加される電圧を一定に保つことができる。

本実施例によれば、ＺＶＳ補償７００の機能によりエンベロープｅｎｖＵＰ及びｅｎｖＤＮが常に正しい領域に存在できる。これによりスイッチング素子であるＦＥＴに対して損失の少ない駆動をしつつ、負荷に印加する電力を広い範囲でコントロールできる。すなわち、小型、高効率、低コストでありながら、負荷に印加する電力のコントロール範囲が広い電力変換装置が実現できる。なお、第一の実施形態の作用効果を内包することは言うまでもない。

（他の実施形態）
本発明は、前記各実施形態に限定されるものではない。
例えば前記各実施形態では、単相の交流電源Ｖ１を用いたが、交流電源Ｖ１は単相に限定するものではない。三相あるいはそれ以上の多相の交流電源を用いることも可能である。

また、前記各実施形態ではスイッチング素子としてＦＥＴ（電界効果型トランジスタ）Ｓ１〜Ｓ４を用いたが、これに限定されるものではない。例えば、バイポーラトランジスタ、ＩＧＢＴ、ＧａＮ、ＳｉＣ等の半導体素子を用いても良い。あるいはリレーのような機械式スイッチとダイオードの組み合わせで、第一のスイッチＳ１〜第四のスイッチＳ４を構成してもよい。

また、前記各実施形態では商用電源Ｖ１のゼロクロスを入力電圧検出部１でＶａｃ１信号として検出し、これをもとに正弦波生成部４００で商用電源Ｖ１と同相の正弦波ｓｉｎ１を生成しているが、この方法に限定するものではなく、例えば商用電源Ｖ１の交流電圧波形をもとに同相の正弦波ｓｉｎ１を生成してもよい。

以上を総括して、本発明の複数の実施形態を単独または連携させて実施することで、簡素な構成であるにもかかわらず、入力電流高調波の少ない交流電流を商用電源Ｖ１に流すことができ、なおかつスイッチング素子であるＦＥＴ（Ｓ１〜Ｓ４）を損失が極めて少ない動作モードで常に動作させることが可能であり、さらに、第二、第三の実施形態を組み合わせれば、入力電力の可変範囲および出力電力の可変範囲を広くとることができる。この特性により、小型、高効率、低コストの電力変換装置を構成することができ、様々な分野の機器電源として利用できるため、産業上の利用効果は大きい。

この他、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、様々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００電力変換装置、１入力電圧検出部、２回路電流検出部、３Ｃ２電圧検出部、４出力電圧検出部、５負荷、６制御部、４００正弦波生成機能、４０１増幅率調整機能、４０２幅調整機能、４０３リファレンス１、４０４差動増幅１、４０５平均化機能、４０６リファレンス２、４０７差動増幅２、４０８コンパレータ１、４０９コンパレータ２、４１０ラッチ機能、４１１遅延生成１、４１２遅延生成２、７００ＺＶＳ補償機能。

Claims

第一のスイッチと第二のスイッチとを直列に接続するとともに、第三のスイッチと第四のスイッチとを直列に接続し、前記第一のスイッチと前記第三のスイッチ及び第二のスイッチと第四のスイッチをそれぞれ接続して閉ループを形成し、交流電源と、第一のインダクタ、第一のキャパシタの直列接続からなる閉ループを形成し、前記第一のスイッチと第二のスイッチの接続点と、前記第三のスイッチと第四のスイッチの接続点との間に、前記第一のキャパシタ、第二のインダクタ、トランス１次巻線からなる直列回路を接続し、前記第三のスイッチと第四のスイッチの両端に第二のキャパシタを接続し、前記トランスの２次巻線に負荷または負荷回路を接続する電力変換回路と、
前記交流電源の電圧を検出する入力電圧検出手段から得られる電源電圧と、前記電力変換回路を流れる回路電流を検出する回路電流検出手段から得られる回路電流と、前記第二のキャパシタの電圧を検出する手段から得られるキャパシタ電圧に基づいて、前記交流電源の低周波成分に高周波成分が混在した電流が前記電力変換回路を流れるように、前記第一のスイッチと第四のスイッチの組と、前記第二のスイッチと第三のスイッチの組とを交互に開閉させるためのパルス信号を、前記第一のスイッチと前記第四のスイッチの組と、前記第二のスイッチと第三のスイッチの組とに供給する制御手段と、
を具備したことを特徴とする電力変換装置。
前記制御手段は、
前記入力電圧検出手段により検出される電源電圧の信号に基づいて電源電圧と同位相の正弦波を生成する正弦波生成手段と、
この正弦波生成手段により生成された正弦波をもとに前記交流電源に流す電流の目標値を決定する決定手段と、
この決定手段により決定された前記交流電源電流の目標値に所定の幅を持たせて正側及び負側のエンベロープを生成するエンベロープ生成手段と、
前記回路電流検出手段により検出される回路電流が前記正側エンベロープと前記負側エンベロープとの範囲内に収まるか否かを判定する判定手段と、
前記判定手段により前記回路電流が前記正側エンベロープと前記負側エンベロープとの範囲内から外れるタイミングで前記パルス信号を生成するパルス生成手段と、
を備えたことを特徴とする請求項１記載の電力変換装置。
前記制御手段は、
前記正側エンベロープが常に正の領域であることを検知する正側検知手段と、
前記正側検知手段により前記正側エンベロープが負の領域に外れたことを検出した場合、
前記正側エンベロープの持つ負の値を無効とし、正の値に設定し直す正側エンベロープ補正手段と、
前記負側エンベロープが常に負の領域であることを検知する負側検知手段と、前記負側検知手段により前記負側エンベロープが正の領域に外れたことを検出した場合、前記負側エンベロープの持つ正の値を無効とし、負の値に設定し直す負側エンベロープ補正手段と、
をさらに備えたことを特徴とする請求項２に記載の電力変換装置。
前記制御手段は、前記第二のキャパシタの電圧を検出する手段により得られる電圧に基づいて、前記交流電源に流す電流目標値を決定する手段の出力を調整する電圧負帰還手段、をさらに備えたことを特徴とする請求項１乃至請求項３の何れか１項に記載の電力変換装置。
前記負荷に発生する電圧を検出する出力電圧検出手段と、
前記制御手段は、前記出力電圧検出手段により得られる出力電圧値に基づいて、前記正側エンベロープおよび前記負側エンベロープで規定されるエンベロープ幅を調整する電圧負帰還手段、
をさらに備えたことを特徴とする請求項２又は請求項３に記載の電力変換装置。