JP6313036B2 - 磁気検出装置 - Google Patents
磁気検出装置 Download PDFInfo
- Publication number
- JP6313036B2 JP6313036B2 JP2013265890A JP2013265890A JP6313036B2 JP 6313036 B2 JP6313036 B2 JP 6313036B2 JP 2013265890 A JP2013265890 A JP 2013265890A JP 2013265890 A JP2013265890 A JP 2013265890A JP 6313036 B2 JP6313036 B2 JP 6313036B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset
- output
- chopper
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 claims description 50
- 238000001514 detection method Methods 0.000 claims description 45
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 230000005389 magnetism Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000010354 integration Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
このような磁気検出装置で検出される磁気信号には、ホール素子自体或いは磁気検出装置内各部のオフセット電圧が含まれている。また、地磁気などの微小な磁気を検出する場合には、磁気検出装置で検出される磁気も微小な値となり、各部のオフセット電圧よりも小さな値となる。そのため、ホール素子をチョッパ駆動して信号処理を行うことで、オフセット電圧をキャンセルして、磁気信号を出力する回路が知られている。
磁気検出装置100は、ホール素子101と、第一のチョッパスイッチ102と、プリアンプ103と、積分型ADC(AD変換器)104と、を備える。積分型ADC104は、積分器111と、コンパレータ112と、FF(フリップフロップ)回路113と、カウンタ114と、を備える。
プリアンプ103の差動出力Vin+およびVin−が、積分器111の差動信号の入力端に入力され、リファレンス電圧Vref+およびVref−が、積分器111のリファレンス電圧の入力端に入力される。
リファレンス電圧のパスには、リファレンス電圧Vref+およびVref−の入力端と接続される極性切替スイッチ121と第三のチョッパスイッチ122とがこの順に接続され、リファレンス電圧Vref+およびVref−は、極性切替スイッチ121と第三のチョッパスイッチ122とを介して、ボルテージフォロワ構成のオペアンプ123、124に入力される。オペアンプ123、124の出力端はそれぞれ入力抵抗R2、R3を介し、さらに第二のチョッパスイッチ125を介して全差動アンプ126の入力端に接続される。また、プリアンプ103の差動出力Vin+およびVin−は、それぞれ入力抵抗R1、R4を介し、さらに第二のチョッパスイッチ125を介して全差動アンプ126の入力端に供給される。
つまり、プリアンプ出力Vin+、Vin−と、オペアンプ123、124から出力されるリファレンス電圧Vref+、Vref−とがそれぞれ入力抵抗R1〜R4によって電流変換された後加算され、この加算された電流信号が第二のチョッパスイッチ125を介して積分器としての全差動アンプ126に入力され、ここで積分されて、出力される。
ここでは、図12に示す磁気検出装置100において、ホール素子を360°チョッパ駆動する場合の動作を説明する。
図14は、ホール素子101を360°チョッパ駆動した場合の、ホール素子101の出力信号S1、プリアンプ103の出力信号S2、積分器(全差動アンプ126)の入力信号S3、積分器の出力信号S4の変化状況を表したものである。図15は、ホール素子101を360°チョッパ駆動した場合の、各位相(0°、90°、270°、180°)における、第一のチョッパスイッチ102、第三のチョッパスイッチ122、第二のチョッパスイッチ125の状態を表したものである。
このとき、図14の信号S1に示すように、ホール素子101の出力電圧であるホール素子出力(図15の信号S1)は、磁気量成分(つまり、ホール素子101の周囲の磁気量に応じた成分)と、ホール素子101に含まれるオフセット分との和となる。
次に、第一のチョッパスイッチ102でプリアンプ103に入力されるホール素子出力の極性を切り替えて信号を増幅すると、プリアンプ103の出力信号であるプリアンプ出力(図15の信号S2)は、図14の信号S2に示すようになる。つまり、ホール素子101のチョッパ駆動において、出力端子の切り替えを、位相がφ1(0°)、φ2(90°)、φ3(270°)、φ4(180°)の順に切り替わるように行なうものとすると、例えば、位相がφ1およびφ4の場合には、第一のチョッパスイッチ102により差動出力の極性の切り替えは行われず、ホール素子出力S1が正極性でプリアンプ103に入力され、位相がφ2およびφ3の場合には、ホール素子出力S1の極性の切り替えが行われて、ホール素子出力S1が負極性としてプリアンプ103に入力される。
最後に、積分器(全差動アンプ126)で積分された出力(図15の信号S4)は、図14に示すように、積分器入力S3が積分されて、信号S4に示すようになる。つまり、磁気量成分は一定の傾きで増加するが、このとき、ホール素子101をチョッパ駆動する際の、位相が90°から270°に切り替わる時点、及び、位相が180°から0°に切り替わる時点において、ホール素子101のオフセット成分及びプリアンプ103のオフセット成分がともに0Vとなる。そのため、この時点で積分器出力S4を取り出せば、ホール素子やプリアンプのオフセット成分がキャンセルされて、磁気信号を取り出すことが可能となる。
以上のように、ホール素子101のオフセット成分及びプリアンプ103のオフセット成分をキャンセルして、磁気量成分を取り出して、コンパレータ112、FF回路113、カウンタ114を用いてデジタル信号として出力する磁気検出装置が知られている。
図16の信号S3に示すように、積分器(全差動アンプ126)に入力された磁気量成分と、ホール素子101やプリアンプ103のオフセット成分とは図16の信号S4に示すように積分されて出力される。このとき、積分器111の出力電圧が電源電圧を超えることはできないため、図16の信号S4に示すように、積分器111の出力が飽和する。この現象が生じると磁気量成分が正常に積分されない上に、本来、ホール素子101やプリアンプ103のオフセット成分がキャンセルされるポイントである90°から270°の切り替えポイントや180°から0°の切り替えポイントでオフセット成分が残ってしまい、結果として正常なAD変換が行われなくなる。
前記第一のチョッパスイッチは、前記磁気信号測定シーケンスおよび前記オフセット測定シーケンスにおいて同一動作を行なうものであってよい。
前記チョッパクロック信号生成回路は、前記オフセット測定シーケンスにおいては、前記第二のチョッパスイッチに前記チョッパクロック信号を供給しないようになっていてよい。
前記磁気信号測定シーケンスでは、前記積分型AD変換器は、前記補正信号に基づいてオフセット補正を行いながら、前記磁気信号を得るようになっていてよい。
前記積分型AD変換器の出力は、符号ビットと前記プリアンプの出力の絶対値を表すビットとで表されるデジタル値であって、前記補正用DA変換器は、前記オフセット測定シーケンスにおける前記プリアンプの出力のうち、前記符号ビットに基づいて前記補正信号の極性を切り替え、前記絶対値を表すビットに基づいて前記補正信号の絶対値を生成するものであってよい。
高性能化の一例としては、S/N比の改善が挙げられる。これまでオフセット成分が占めていた積分型ADCの出力スイング幅を磁気量成分で使うことができるようになるため、前段のプリアンプのゲインを大きくすることが出来る。これにより、積分型ADCのノイズ成分が相対的に小さくなり、結果的に出力のS/N比の向上が達成される。
<第1の実施形態>
まず、第1の実施形態を説明する。
<磁気検出装置の構成>
図1は、第1の実施形態に係る磁気検出装置の一例を示す構成図である。
本実施形態の磁気検出装置10は、図1に示すように、ホール素子1と、第一のチョッパスイッチ2と、プリアンプ3と、積分型ADC4と、を備えるとともに、さらに、補正用DAC5と、チョッパクロック信号生成回路6と、制御装置7と、を備える。
ホール素子1は、図示しないチョッパスイッチを備えており、このチョッパスイッチによりホール素子1をチョッパ駆動し、駆動電流が流れる向きと出力端子を切り替えることにより、出力信号の位相を、0°、90°、270°、180°の順に切り替えることができるようになっている。
積分型ADC4は、プリアンプ3の差動出力を入力する積分器11と、積分器11の差動出力を入力するコンパレータ12と、コンパレータ12の出力が入力されるFF(フリップフロップ)回路13と、FF回路13の出力が入力されるカウンタ14と、を備える。
図2に示すように、リファレンス電圧Vref+およびVref−は、積分器11のリファレンス電圧の入力端に入力され、極性切替スイッチ121と第三のチョッパスイッチ122とを介して、ボルテージフォロワ構成のオペアンプ123または124の入力端に接続される。
全差動アンプ126の入力端および出力端間には積分用キャパシタC1、C2が接続され、全差動アンプ126の出力が積分器11の出力Vout+、Vout−として出力される。
具体的には、補正用DAC5は、制御装置7からのシーケンス信号に応じて動作する。
すなわち補正用DAC5は、シーケンス信号が、オフセット測定シーケンスを表す信号であるときには、積分型ADC4の出力であるオフセット信号を、記憶部5mで保持又は記憶する。また、補正用DAC5は、シーケンス信号がオフセット測定シーケンスを表す信号であるときは、オフセット補正用の差動信号を積分器11に出力しない状態となり、オフセット測定が終了した後、積分型ADC4の出力であるオフセット信号を記憶部5mに更新記憶する。
図3は、補正用DAC5の一例を示す構成図である。第1の実施形態は、補正用DAC5として、補正用電流を生成する補正用電流DAC5aを用いている。
電流源31は、一端が電源に接続される、定電流Irefを供給する定電流源31aと、ドレインが定電流源31aの他端に接続されるNMOSトランジスタ31bとを備え、NMOSトランジスタ31bは接地電位に接続される。また、NMOSトランジスタ31bのゲート−ドレイン間は短絡され、ドレイン電圧が出力電圧となる。
NMOSトランジスタm1〜m3は、電流ミラー回路33の後述のPMOSトランジスタm11と接地電位との間に並列に接続され、基準電流をIrefとしたとき、NMOSトランジスタm1は1Iref、NMOSトランジスタm2は2Iref、NMOSトランジスタm3は4Irefを生成する。
電流シンク用NMOSトランジスタ36は、ソース・シンク切替回路35と接地電位との間に接続され、ゲートはNMOSトランジスタm13のドレインと接続される。NMOSトランジスタm13と電流シンク用NMOSトランジスタ36とは、カレントミラー回路を構成している。
PMOSトランジスタm21およびNMOSトランジスタm22のドレインが、差動出力からなるオフセット補正用電流の一方の出力端となり、PMOSトランジスタm23およびNMOSトランジスタm24のドレインが他方の出力端となる。
図1に戻ってチョッパクロック信号生成回路6は、チョッパクロック信号を生成し、各チョッパスイッチに出力する。また、第二のチョッパスイッチ125へのチョッパクロック信号の供給を制御するスイッチ6aを備えており、スイッチ6aは、制御装置7からのシーケンス信号に応じて動作する。具体的には、シーケンス信号がオフセット測定シーケンスを表す信号であるときには、非導状態となって第二のチョッパスイッチ125へのチョッパクロック信号の供給を行なわない。一方、シーケンス信号が磁気信号測定シーケンスを表す信号であるときには、スイッチ6aは導通状態となって第二のチョッパスイッチ125へチョッパクロック信号を供給する。
次にオフセット測定を行なう場合の磁気検出装置10の動作について説明する。
図5および図6は、磁気検出装置10のオフセット測定における動作を示した図である。
図5は、ホール素子1を360°チョッパ駆動した場合の、ホール素子1の出力信号S11、プリアンプ3の出力信号S12、積分器(全差動アンプ126)の入力信号S13、積分器の出力信号S14の変化状況を表したものである。図6は、ホール素子1を360°チョッパ駆動した場合の、各位相(0°、90°、270°、180°)における、第一のチョッパスイッチ2、第三のチョッパスイッチ122、第二のチョッパスイッチ125の状態を表したものである。
このとき、ホール素子1の出力電圧である差動出力S11は、図5の信号S11に示すようになる。すなわち、差動出力S11は、ホール素子1の周囲の磁気量に応じた磁気量成分と、ホール素子1のオフセット成分との和となる。このとき、磁気量成分はチョッパ駆動の間はほぼ一定信号となる。一方、ホール素子1のオフセット成分は、チョッパ駆動されることにより、チョッパ変調されて、図5の信号S11に示すように極性が切り替わる。
また、プリアンプ出力S12には、プリアンプ3のオフセット成分もさらに加算される。そのため、図5の信号S12に示すように、プリアンプ出力S12は、主に、磁気量成分とホール素子1のオフセット成分とプリアンプ3のオフセット成分との和相当の値となる。
最後に、積分器(全差動アンプ126)で積分された出力として、図5の信号S13で表される積分器入力が積分されて信号S14に示す積分器出力となる。
なお、本実施形態では、チョッパ駆動を0°、90°、270°、180°の順に切り替える形態で説明したが、駆動方法は問わず、0°、90°、180°、270°の順であってもよく、0°、90°の順であってもよい。
次に、磁気信号測定を行なう場合の動作を説明する。
<補正用DAC5の動作>
磁気信号測定を行なう場合、図3に示す補正用DAC5(補正用電流DAC5a)では、以下の動作を行なう。
生成されたオフセット補正用電流が、電流ミラー回路33で、電流ソース用PMOS34と電流シンク用NMOS36とにミラーされる。そして、オフセット信号に基づきソース・シンク切替回路35で、補正用電流DAC5aがオフセット補正用電流をソースするかシンクするかを決定する。
この補正用電流DAC5aで生成された補正用電流は、図2に示す、積分型ADC4内の第二のチョッパスイッチ125の直前に入力される。この補正用電流が入力される点では、プリアンプ出力電圧のオフセット成分(図5の信号S13)が入力抵抗により電流に変換され、オフセット成分によるDC電流として現れている。ここへ、補正用DAC5(補正用電流DAC5a)のオフセット補正用電流Ioff+、Ioff−を加算することで、オフセット成分によるDC電流をキャンセルすることができる。
次に、オフセット成分を補正しながら磁気測定を行う場合の、磁気検出装置における動作を図7、図8を伴って説明する。
図7は、ホール素子1を360°チョッパ駆動した場合の、ホール素子1の出力信号S11、プリアンプ3の出力信号S12、積分器(全差動アンプ126)の入力信号S13、積分器の出力信号S14の変化状況を表したものである。図8は、ホール素子1を360°チョッパ駆動した場合の、各位相(0°、90°、270°、180°)における、第一のチョッパスイッチ2、第三のチョッパスイッチ122、第二のチョッパスイッチ125の状態を表したものである。
プリアンプ3の出力は積分型ADC4に入力され、積分型ADC4では、第二のチョッパスイッチ125によりプリアンプ3の出力の極性を切り替えて積分器(全差動アンプ126)に入力する。例えば、ホール素子1の出力信号の位相がφ1およびφ4の場合には、プリアンプ3の差動出力の極性の切り替えを行わず、ホール素子出力が正極性で積分器に入力されることとなる。ホール素子1の出力信号の位相がφ2およびφ3の場合には、プリアンプ3の差動出力の極性の切り替えを行い、その結果、ホール素子出力が負極性として積分器に入力されることとなる。これにより、図7の信号S13に示すように、積分器への差動入力の磁気量成分は、ほぼ一定となり、ホール素子1のオフセット成分及びプリアンプ3のオフセット成分の極性が切り替わる。
また、ホール素子1のオフセット成分のみを考慮した場合でも、その大きさは磁気量成分の数十倍〜数百倍である。これに加えて、プリアンプ3のオフセット成分も合わせて補正することで、積分器の出力スイング幅は少なくとも数十分の一以下に抑えることが出来る。その効果により、回路に要求される制約が大幅に緩和され、より高性能化や低消費電力化が期待できる。
低消費電力化の一例としては、低電源電圧動作が可能になる。積分型ADCの出力幅は
電源電圧によって決定されるため、出力スイング幅が小さくなるほど電源電圧は低く設定することもできる。
次に、第2の実施形態を説明する。
この第2の実施形態は、補正用DAC(補正用DA変換器)5として、補正用電圧を生成する補正用電圧DAC5bを適用したものである。
磁気検出装置10の基本的な構成は第1の実施形態における磁気検出装置と同等であるため、同一部には同一符号を付与し、その詳細な説明は省略する。
図9は、第2の実施形態における積分器11の一例を示す構成図である。
補正電圧入力回路127は、ボルテージフォロワ構成のオペアンプ127aと、抵抗127bとを備える。オペアンプ127aの一方の入力端は、オフセット補正用電圧Voff+の入力端と接続され、オペアンプ127aの出力端は抵抗127bを介して第二のチョッパスイッチ125の一方の入力端に接続される。
つまり、補正用電圧DAC5bの出力であるオフセット補正用電圧Voff+、Voff−は、オペアンプ127a、128aと抵抗127b、128bを介して、第二のチョッパスイッチ125の直前に入力される。オペアンプ127a、128aはボルテージフォロワ構成であり、オペアンプ127a、128aの出力とサミングノードとの間には抵抗127b、128bが接続される。この抵抗127b、128bにより、オフセット補正用電圧Voff+、Voff−、つまりオフセット補正用DC電圧出力が補正用DC電流出力へと変換される。このサミングノードでは、ホール素子1の差動出力のオフセット成分、またプリアンプ3の出力電圧のオフセット成分が入力抵抗R1〜R4により電流に変換され、DC電流として現れているため、補正用DC電流出力を加算することによって、ホール素子1およびプリアンプ3のオフセット電流をキャンセルすることができる。
補正用電圧DAC5bは、図10に示すように、ボルテージフォロワ構成のオペアンプ41と、複数の抵抗が直列に接続されてなる分圧用抵抗42と、セレクタ回路43とを備える。
分圧用抵抗42は、図10では、7つの抵抗r1〜r7が直列に接続され、V3+〜V3−までの電圧を生成する。これら抵抗r1〜r7によって分圧された電圧はセレクタ回路43に入力される。すなわち、抵抗r3およびr4間の電圧をVcom電圧として、抵抗r3とr2との間の電圧がV1+、抵抗r2とr1との間の電圧がV2+、抵抗r1とオペアンプ41の出力端との間の電圧がV3+として、セレクタ回路43に入力される。同様に、抵抗r4とr5との間の電圧がV1−、抵抗r5とr6との間の電圧がV2−、抵抗r6と抵抗r7との間の電圧がV3−として、セレクタ回路43に入力される。
図11は、セレクタ回路43の一例を示す構成図である。
セレクタ回路43は、選択スイッチ43aおよび43bと、極性切替スイッチ43cとを備える。
この第2の実施形態においても、オフセット補正用電圧Voff+、Voff−によって、ホール素子1やプリアンプ3のオフセットをキャンセルすることができる。
なお、本発明はホール素子をチョッパ駆動する場合であれば適用することが可能であり、ホール素子の駆動方式は、定電流駆動方式であっても、定電圧駆動方式であってもよい。
また、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
2 第一のチョッパスイッチ
3 プリアンプ
4 積分型ADC(AD変換器)
5 補正用DAC(DA変換器)
5a 補正用電流DAC(DA変換器)
5b 補正用電圧DAC(DA変換器)
6 チョッパクロック信号生成回路
7 制御装置
11 積分器
Claims (9)
- チョッパ駆動されるホール素子と、
前記ホール素子のホール起電力信号を増幅するプリアンプと、
前記ホール素子と前記プリアンプとの間に接続されチョッパクロック信号に応じて動作する第一のチョッパスイッチと、
積分器および当該積分器の入力側に設けられチョッパクロック信号に応じて動作する第二のチョッパスイッチを有し、前記プリアンプの出力をAD変換して磁気信号を得る積分型AD変換器と、
前記第一および第二のチョッパスイッチ用のチョッパクロック信号を生成するチョッパクロック信号生成回路と、
前記チョッパ駆動の90°から270°の切り替わる時点、及び、180°から0°に切り替わる時点の前記積分器出力に基づいて、前記プリアンプの出力をオフセット補正するオフセット補正用電流を生成し、当該オフセット補正用電流を前記第二のチョッパスイッチを介して前記積分器への入力信号に加算する補正用DA変換器と、
を備える磁気検出装置。 - 前記第二のチョッパスイッチが前記チョッパクロック信号に基づいてチョッパ動作を行なう磁気信号測定シーケンスと、
前記第二のチョッパスイッチが一の接続状態を維持するオフセット測定シーケンスと、を有する請求項1に記載の磁気検出装置。 - 前記第一のチョッパスイッチは、前記磁気信号測定シーケンスおよび前記オフセット測定シーケンスにおいて同一動作を行なう請求項2に記載の磁気検出装置。
- 前記補正用DA変換器は、前記オフセット測定シーケンスにおける前記積分型AD変換器の出力信号を、前記プリアンプの出力に含まれるオフセット成分とし、当該オフセット成分に基づいて前記補正信号を生成する請求項2または請求項3に記載の磁気検出装置。
- 前記チョッパクロック信号生成回路は、前記オフセット測定シーケンスにおいては、前記第二のチョッパスイッチに前記チョッパクロック信号を供給しないようになっている請求項2から請求項4のいずれか1項に記載の磁気検出装置。
- 前記オフセット測定シーケンスでは、前記積分器の入力端において、前記プリアンプの出力に含まれるオフセット成分がDC成分であり、磁気信号成分がAC成分である請求項2から請求項5のいずれか1項に記載の磁気検出装置。
- 前記磁気信号測定シーケンスでは、前記積分型AD変換器は、前記補正信号に基づいてオフセット補正を行いながら、前記磁気信号を得る請求項2から請求項6のいずれか1項に記載の磁気検出装置。
- 前記第一のチョッパスイッチにより前記ホール起電力信号が変調され、
変調された前記ホール起電力信号は前記第二のチョッパスイッチにより復調される請求項1から請求項7のいずれか1項に記載の磁気検出装置。 - 前記積分型AD変換器の出力は、符号ビットと前記プリアンプの出力の絶対値を表すビットとで表されるデジタル値であって、
前記補正用DA変換器は、前記オフセット測定シーケンスにおける前記プリアンプの出力のうち、前記符号ビットに基づいて前記補正信号の極性を切り替え、前記絶対値を表すビットに基づいて前記補正信号の絶対値を生成する請求項4に記載の磁気検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013265890A JP6313036B2 (ja) | 2013-12-24 | 2013-12-24 | 磁気検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013265890A JP6313036B2 (ja) | 2013-12-24 | 2013-12-24 | 磁気検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015121487A JP2015121487A (ja) | 2015-07-02 |
JP6313036B2 true JP6313036B2 (ja) | 2018-04-18 |
Family
ID=53533219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013265890A Active JP6313036B2 (ja) | 2013-12-24 | 2013-12-24 | 磁気検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6313036B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7417005B1 (ja) | 2023-09-29 | 2024-01-17 | 第一工業製薬株式会社 | 粒状難燃剤組成物および熱可塑性樹脂組成物 |
JP7417003B1 (ja) | 2023-09-29 | 2024-01-17 | 第一工業製薬株式会社 | 粒状難燃剤組成物および熱可塑性樹脂組成物 |
JP7417004B1 (ja) | 2023-09-29 | 2024-01-17 | 第一工業製薬株式会社 | 粒状難燃剤組成物および熱可塑性樹脂組成物 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017200143A1 (de) * | 2017-01-09 | 2018-07-12 | Robert Bosch Gmbh | Magnetometer |
CN108627190B (zh) * | 2017-07-28 | 2023-12-19 | 杭州思泰微电子有限公司 | 一种基于集成电路的高精度磁传感器校正结构和校正方法 |
CN116488657A (zh) * | 2023-06-20 | 2023-07-25 | 南方电网数字电网研究院有限公司 | 积分器电路、西格玛-德尔塔调制器及模数转换器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006059421B4 (de) * | 2006-07-14 | 2011-06-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Verarbeitung von Offset-behafteten Sensorsignalen sowie für die Durchführung des Verfahrens ausgebildete Sensoranordnung |
US7425821B2 (en) * | 2006-10-19 | 2008-09-16 | Allegro Microsystems, Inc. | Chopped Hall effect sensor |
JP5341745B2 (ja) * | 2009-12-28 | 2013-11-13 | 旭化成エレクトロニクス株式会社 | 磁気検出装置 |
WO2013111521A1 (ja) * | 2012-01-25 | 2013-08-01 | 旭化成エレクトロニクス株式会社 | ホール起電力信号検出回路及びその電流センサ |
-
2013
- 2013-12-24 JP JP2013265890A patent/JP6313036B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7417005B1 (ja) | 2023-09-29 | 2024-01-17 | 第一工業製薬株式会社 | 粒状難燃剤組成物および熱可塑性樹脂組成物 |
JP7417003B1 (ja) | 2023-09-29 | 2024-01-17 | 第一工業製薬株式会社 | 粒状難燃剤組成物および熱可塑性樹脂組成物 |
JP7417004B1 (ja) | 2023-09-29 | 2024-01-17 | 第一工業製薬株式会社 | 粒状難燃剤組成物および熱可塑性樹脂組成物 |
Also Published As
Publication number | Publication date |
---|---|
JP2015121487A (ja) | 2015-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6313036B2 (ja) | 磁気検出装置 | |
JP6363822B2 (ja) | 信号処理回路、およびレゾルバデジタルコンバータ | |
US10826523B2 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
JP5799786B2 (ja) | オートゼロアンプ及び該アンプを使用した帰還増幅回路 | |
EP3531559A2 (en) | Current detection circuit, semiconductor device and semiconductor system | |
US7116161B2 (en) | Differential amplifier circuit and drive circuit of liquid crystal display unit using the same | |
US9128127B2 (en) | Sensor device | |
US10163521B2 (en) | High voltage bootstrap sampling circuit | |
US8884653B2 (en) | Comparator and ad converter provided therewith | |
US10041983B2 (en) | VDS equalizer offset compensation for a current sense circuit | |
JP2012191821A (ja) | 電流方向検出回路及びdc−dcコンバータ | |
JP2012147361A (ja) | 演算増幅回路 | |
JP2008515378A (ja) | 間接電流検出を使用する充電方法及び回路 | |
JP2012105197A (ja) | 光電変換回路 | |
US7911366B2 (en) | Gray code current mode analog-to-digital converter | |
US6707333B2 (en) | Bias circuit | |
CN109933117B (zh) | 基准电压发生器 | |
JP5108850B2 (ja) | スイッチトキャパシタ回路 | |
JP5462604B2 (ja) | スイッチトキャパシタ型積分器 | |
JP5616781B2 (ja) | スイッチトキャパシタ型積分器 | |
US7098837B2 (en) | A/D converter | |
KR20090113266A (ko) | 파이프라인 전하영역 아날로그 디지털 변환기의 아날로그 오차 정정 | |
JP2018164307A (ja) | マルチパスネステッドミラー増幅回路 | |
JP2956119B2 (ja) | 並列型a/d変換器 | |
JP4635612B2 (ja) | サンプル・ホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6313036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |