JP6312201B2 - 電流信号生成回路、電流信号生成icチップ - Google Patents
電流信号生成回路、電流信号生成icチップ Download PDFInfo
- Publication number
- JP6312201B2 JP6312201B2 JP2014049218A JP2014049218A JP6312201B2 JP 6312201 B2 JP6312201 B2 JP 6312201B2 JP 2014049218 A JP2014049218 A JP 2014049218A JP 2014049218 A JP2014049218 A JP 2014049218A JP 6312201 B2 JP6312201 B2 JP 6312201B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- output current
- current
- circuit
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
なお、回転速度センサ以外にも、磁気センサを利用した車載用のリニアホールICも同様にPSI5通信する形態がある。PSI5等の通信では、センサ信号を出力する回路には、電流を出力信号として出力することが要求され、特に、近年では、車両に搭載されて通信を行う際に、出力電流の立上り、立下りの傾きを高精度で制御することが要求されている。
従来の技術では、一定の傾きを持った電圧を生成し、生成された電圧を電流に変換する。図10は、一定の傾きを持った電圧を生成する公知のローパスフィルタの回路を例示した図である。図10に示した回路は、端子903と端子904との間に抵抗素子901及びコンデンサ902を接続し、コンデンサ902の他端を基準電圧Vssに接続して構成されている。図10に示した回路は、端子903から入力された電流出力指示信号Vinに対して時定数RCを持つ出力信号Voutが端子904から出力される。
本発明は、このような点に鑑みてなされたものであり、素子の特性のばらつきによらず、電流の出力特性を制御することが可能な電流信号生成回路及び電流信号生成ICチップを提供することを目的とする。
また、本発明の電流信号生成ICチップの一態様は、上記態様において、前記電源PADから、電源電圧にパルス波形のトリガ信号が重畳された入力信号が入力され、前記検出回路で検出した前記トリガ信号に基づいて、前記電流信号生成回路が前記電源PADに出力電流を出力するPSI5通信又はDSI通信を行う。
[第1実施形態]
図1は、本発明の第1実施形態の電流信号生成回路を説明するための図である。第1実施形態の電流信号生成回路は、基準電流源121と、基準電流源121から供給された基準電流IREFがソース、ドレイン間に流れるN型のMOSトランジスタ122と、MOSトランジスタ122に流れる電流のミラー電流を生成する複数(k個)の出力電流源101〜10kと、出力電流源101〜10kのオン、オフを切り替える複数(k個)の制御信号ON1〜ONkを出力する制御回路123と、を有している。
制御回路123は、メインクロック信号MCLKが入力される端子112と、電流出力指示信号Vinが入力される端子111と、を有している。制御回路123はk個の制御信号ON1〜ONkを出力し、制御信号ON1〜ONkの各々は、1対1で対応する出力電流源101〜10kのいずれかに入力される。入力された制御信号ON1〜ONkがHighレベルである場合、出力電流源101〜10kは電流を出力する。出力電流源101〜10kから出力された出力電流Iout_1〜Iout_kは、その総和が出力電流Ioutとなって端子113から出力される。
出力電流源101は、NOT回路204と、スイッチ201、202及びMOSトランジスタ203を備えている。スイッチ201、202は直列に接続されていて、スイッチ201はノードN1に接続されている。制御信号ON1は、端子211から入力されてスイッチ201を制御する。また、制御信号ON1は分岐され、NOT回路204を介してスイッチ202を制御する。スイッチ201、202の間には、MOSトランジスタ203のゲート端子が接続されている。
制御信号ON1のレベルは、電流出力指示信号Vinが立上った直後のメインクロック信号MCLKの立上りエッジに同期してHighレベルになり、電流出力指示信号Vinが立下った直後のメインクロック信号MCLKの立上りエッジに同期してLowレベルになる。また、制御信号ON2は、制御信号ON1が立上った直後のメインクロック信号MCLKの立上りエッジに同期してHighレベルになり、制御信号ON1が立下った直後のメインクロック信号MCLKの立上りエッジに同期してLowレベルになる。本実施形態の制御信号ON1から制御信号ONkは、以上のようにして、メインクロック信号MCLKの1周期分だけずれたタイミングで順次立上り、立下る。したがって、制御信号ONkは、制御信号ON1からメインクロック信号MCLKの(k−1)周期分遅れたタイミングで変化することになる。
図4は、図3に示した制御信号に応じて出力される出力電流Ioutの変化を説明するための図である。図4は、制御回路123に入力される電流出力指示信号Vinと、メインクロック信号MCLKと、出力電流源101〜10kの各々から出力される出力電流Iout_1〜Iout_k及び出力電流Iout_1〜Iout_kの合計である出力電流Ioutを説明するためのタイミングチャートを示した図である。図4の横軸は時間を示し、縦軸は信号のレベルを絶対値で示している。出力電流源101〜10kは、図3に示した制御信号ON1〜ONkが出力されるタイミングで各々出力電流Iout_1〜Iout_kを出力する。出力電流Iout_1〜Iout_kは、1つのノードにおいて合流し、出力電流Iout_1〜Iout_kの総和が端子113から出力電流Ioutとして出力する。
次に、本発明の第2実施形態の電流信号生成回路を説明する。第2実施形態の電流信号生成回路は、図4に示した出力電流Ioutをさらに緩やかに変化させることを目的にしている。
図5は、第2実施形態の電流信号生成回路を説明するための図である。なお、第2実施形態において、第1実施形態で説明した構成と同様の構成については同様の符号を付し、その説明を一部略す。
出力電流源501は、NOT回路204と、スイッチ201、202及びMOSトランジスタ203を備えている。さらに、出力電流源501は、MOSトランジスタ203のゲート端子に抵抗素子604の一端が接続されている。出力電流源501は、抵抗素子604の他端にドレイン端子及びゲート端子が接続されたN型のMOSトランジスタ603を備えている。スイッチ202は、NOT回路204から出力される信号に従ってMOSトランジスタ603のソース端子を基準電圧Vssと接続する。
図6に示した出力電流源501は、以下の3つの状態a、状態b、状態cをとり得る。
状態a :スイッチ201 オン,スイッチ202 オフ,スイッチ605 オフ
状態b :スイッチ201 オフ,スイッチ202 オン,スイッチ605 オフ
状態c :スイッチ201 オフ,スイッチ202 オン,スイッチ605 オン
状態aにおいて、MOSトランジスタ203のゲート端子は抵抗素子604を介してノードN1に接続される。このとき、MOSトランジスタ203のゲートは、抵抗素子604の抵抗値と、MOSトランジスタ203自身のゲートの寄生容量とによる時定数をもって充電される。このため、MOSトランジスタ203から流れ出す出力電流Iout_1は、第1実施形態よりも緩やかに上昇する。
また、状態bにおいて、MOSトランジスタ203とMOSトランジスタ603とを同じN型としたことにより、第2実施形態は、次のようなメリットを有する。即ち、MOSトランジスタ203から出力される出力電流Iout_1が出力電流Ioutから除かれる速度を考えると、MOSトランジスタ203の閾値電圧Vthと相関性がない閾値電圧を有するMOSトランジスタによってゲート容量に蓄積された電荷の放電が行われた場合には、プロセス上の閾値電圧のばらつきによって出力電流源101〜10kの間で放電の時定数にばらつきが生じる。
このような電流信号生成ICチップによれば、素子の特性のばらつきによらず、電流の出力特性を制御することが可能であるため、PSI5通信又はDSI通信において、精度良く、電源PAD21から電流出力の通信を行うことができる。電源PAD21には、レギュレータ回路22が接続され、検出回路24等を動作させるための電圧を生成する。
22 レギュレータ回路
24 検出回路
25 デジタル回路
26 電流信号生成回路
101〜10k,501〜50k 出力電流源
111、112、113,211,213 端子
121 基準電流源
122,203,603 MOSトランジスタ
123,523 制御回路
201,202,605 スイッチ
204 NOT回路
604 抵抗素子
N1 ノード
Claims (4)
- 基準電流を生成する基準電流源と、
前記基準電流に基づいて出力電流を生成して出力する複数の出力電流源と、
前記出力電流源に設けられ、前記出力電流を出力するか否かを切り替える複数の切替回路と、
複数の前記出力電流源の各々の前記切替回路に前記出力電流の出力または出力停止を指示する制御信号を出力する制御回路と、
前記制御回路の指示によって複数の前記出力電流源から出力された前記出力電流を合流し、複数の前記出力電流の和を出力する出力端子と、
を備え、
前記制御回路は、複数の前記出力電流源の前記切替回路に対して前記制御信号を順次出力し、
複数の前記出力電流源の少なくとも一部は、前記制御信号に基づいて、他の前記出力電流源によって直前に出力された前記出力電流よりも一定の時間遅れて立上り、前記直前に出力された前記出力電流よりも一定の時間遅れて立下る前記出力電流を出力し、
前記切替回路は、第1の半導体トランジスタと、抵抗素子と、を有し、前記第1の半導体トランジスタのゲート端子は、前記抵抗素子を介して、前記基準電流源に接続され、さらに、前記切替回路は前記抵抗素子と接地電位との間にダイオード接続された第2の半導体トランジスタを有し、
前記第1の半導体トランジスタのゲート端子が前記抵抗素子を介して前記基準電流源に接続される第1の状態と、前記第1の半導体トランジスタのゲート端子が前記抵抗素子及び前記第2の半導体トランジスタを介して接地電位に接続される第2の状態と、前記第1の半導体トランジスタのゲート端子が前記第2の半導体トランジスタを介さずに前記抵抗素子を介して前記接地電位に接続される第3の状態と、をとり、
前記立上り時には前記第1の状態となり、前記立下り時には前記第2の状態となった後、前記第3の状態に移行するようになっている電流信号生成回路。 - 前記基準電流源と、複数の前記出力電流源とがミラー関係にある請求項1に記載の電流信号生成回路。
- 請求項1又は請求項2に記載された電流信号生成回路と、
電源電圧にパルス波形のトリガ信号が重畳された入力信号が入力される電源PADと、
前記トリガ信号を検出する検出回路と、
を備え、
前記電流信号生成回路は、前記トリガ信号に基づいて、前記電源PADに出力電流を出力する電流信号生成ICチップ。 - 前記電源PADから、電源電圧にパルス波形のトリガ信号が重畳された入力信号が入力され、前記検出回路で検出した前記トリガ信号に基づいて、前記電流信号生成回路が前記電源PADに出力電流を出力するPSI5通信又はDSI通信を行う請求項3に記載の電流信号生成ICチップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049218A JP6312201B2 (ja) | 2014-03-12 | 2014-03-12 | 電流信号生成回路、電流信号生成icチップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049218A JP6312201B2 (ja) | 2014-03-12 | 2014-03-12 | 電流信号生成回路、電流信号生成icチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015172905A JP2015172905A (ja) | 2015-10-01 |
JP6312201B2 true JP6312201B2 (ja) | 2018-04-18 |
Family
ID=54260175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014049218A Active JP6312201B2 (ja) | 2014-03-12 | 2014-03-12 | 電流信号生成回路、電流信号生成icチップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6312201B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7078347B2 (ja) * | 2016-04-01 | 2022-05-31 | 株式会社ジェイテクト | センサ装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4105831B2 (ja) * | 1998-09-11 | 2008-06-25 | 株式会社アドバンテスト | 波形発生装置、半導体試験装置、および半導体デバイス |
JP2003143023A (ja) * | 2001-11-05 | 2003-05-16 | Nec Corp | 送信機 |
JP4019321B2 (ja) * | 2003-06-04 | 2007-12-12 | カシオ計算機株式会社 | 電流生成供給回路 |
JP2005062951A (ja) * | 2003-08-13 | 2005-03-10 | Fuji Electric Holdings Co Ltd | エンコーダ信号伝送方式 |
JP2006059057A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | カレントミラー回路 |
DE102006017989B4 (de) * | 2006-04-07 | 2008-05-08 | Atmel Germany Gmbh | Schneller CMOS-Stromspiegel |
JP2010114315A (ja) * | 2008-11-07 | 2010-05-20 | Seiko Epson Corp | 電流駆動負荷制御回路および半導体装置 |
US8373491B2 (en) * | 2010-09-30 | 2013-02-12 | St-Ericsson Sa | Switched current mirror with good matching |
DE102012210106A1 (de) * | 2012-06-15 | 2013-12-19 | Robert Bosch Gmbh | Sensoranordnung für eine Elektrik/Elektronik-Architektur und zugehörige Elektrik/Elektronik-Architektur für ein Fahrzeug |
-
2014
- 2014-03-12 JP JP2014049218A patent/JP6312201B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015172905A (ja) | 2015-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8749224B2 (en) | Voltage detection circuit and method for controlling the same | |
US8866499B2 (en) | System and method for measuring capacitance | |
US9060139B2 (en) | Solid-state imaging apparatus and method for driving the same | |
JP5852274B2 (ja) | 半導体集積回路装置およびアナログ・ディジタル変換装置 | |
JP5431396B2 (ja) | 定電圧電源回路 | |
JP2014098984A5 (ja) | ||
JP2010166108A (ja) | 遅延回路 | |
WO2015109649A1 (zh) | 零电流的上电复位电路 | |
JP6299554B2 (ja) | パワーオンリセット回路 | |
JP2008113196A (ja) | 信号検知回路 | |
JP2010183284A (ja) | 発振回路、及びメモリシステム | |
JP2018019354A (ja) | 撮像装置 | |
JP2009156643A (ja) | 故障検出システム及び集積回路 | |
JPWO2017037780A1 (ja) | 電力変換装置、および、半導体装置 | |
JP6312201B2 (ja) | 電流信号生成回路、電流信号生成icチップ | |
JPWO2017169057A1 (ja) | センサ装置 | |
JP2006511161A (ja) | 電力供給レベル監視およびリセット生成 | |
JP2010271765A (ja) | 電源電圧制御回路 | |
JP2008092271A (ja) | 遅延回路 | |
US10656032B2 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
JP2014116925A (ja) | パワーオンリセット回路 | |
KR101719098B1 (ko) | 펄스 폭 측정을 위한 회로 및 방법 | |
WO2010134228A1 (ja) | 電源発生回路及び集積回路 | |
JP2008107256A (ja) | 半導体試験装置 | |
JP2006047039A (ja) | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6312201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |