JP6312201B2 - 電流信号生成回路、電流信号生成ｉｃチップ - Google Patents

Description

本発明は、出力される電流の特性を制御する電流信号生成回路及び、電流信号生成回路を使った電流信号生成ＩＣチップに関する。

従来から、車両センサ及び車両状態を決定する制御装置や車両センサを用いたシステムが知られている。この車両センサに用いられている無線式のセンサも知られている。車両センサにより車両ホイールまたは車両タイヤの回転数等が測定され、車両センサによって記録された測定値が、ホイールの回転数等を表すデータメッセージに処理され、さらに無線式の車両センサは、データメッセージを無線で送信する。

例えば、特許文献１には、車両センサ及び車両状態を決定する制御装置および少なくとも１つの車両センサを有するシステムに関する構成が記載されている。特許文献１に記載の車両センサは、ケーブル接続データ伝送のためのインタフェースを有し、インタフェースは、電気式または光学式に実施することが可能なケーブルにより、車両センサと制御装置とをデータ伝送のために接続する。このようなケーブル接続データ伝送では、いわゆるＰＳＩ５（Ｐｅｒｉｐｈｅｒａｌ Ｓｅｎｓｏｒ Ｉｎｔｅｒｆａｃｅ ５）を適用している。ＰＳ１５によれば、所要のデータ伝送レート、組み込み条件及びコストに応じて、他のケーブル接続伝送も可能である。また、ケーブル接続データ伝送も単方向または双方向に実施することができる。

また、特許文献２には、センサ装置と、回転角度に対する信号及び回転トルクに対する信号を供給するための方法が記載されている。特許文献２に記載された方法では、センサ素子に対してデジタルインターフェース用のＰＳＩ５プロトコルが用いられている。
なお、回転速度センサ以外にも、磁気センサを利用した車載用のリニアホールＩＣも同様にＰＳＩ５通信する形態がある。ＰＳＩ５等の通信では、センサ信号を出力する回路には、電流を出力信号として出力することが要求され、特に、近年では、車両に搭載されて通信を行う際に、出力電流の立上り、立下りの傾きを高精度で制御することが要求されている。

また、ＰＳＩ５のほかに、ＤＳＩ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）においても、電流を出力信号として出力することが要求される。
従来の技術では、一定の傾きを持った電圧を生成し、生成された電圧を電流に変換する。図１０は、一定の傾きを持った電圧を生成する公知のローパスフィルタの回路を例示した図である。図１０に示した回路は、端子９０３と端子９０４との間に抵抗素子９０１及びコンデンサ９０２を接続し、コンデンサ９０２の他端を基準電圧Ｖ_ｓｓに接続して構成されている。図１０に示した回路は、端子９０３から入力された電流出力指示信号Ｖ_ｉｎに対して時定数ＲＣを持つ出力信号Ｖ_ｏｕｔが端子９０４から出力される。

特表２０１２−５２８０３２号公報 特開２０１３−１４２６９９号公報

しかし、図１０に示した回路に設けられた抵抗素子９０１やコンデンサ９０２といった素子は、特性にばらつきを有している。抵抗素子９０１やコンデンサ９０２の特性のばらつきは、電流を出力する回路の特性のばらつきの原因になる。このため、図１０に示した回路は、出力電流の出力特性の制御に課題を残していた。
本発明は、このような点に鑑みてなされたものであり、素子の特性のばらつきによらず、電流の出力特性を制御することが可能な電流信号生成回路及び電流信号生成ＩＣチップを提供することを目的とする。

上記課題を解決するため、本発明の電流信号生成回路の一態様は、基準電流を生成する基準電流源と、前記基準電流に基づいて出力電流を生成して出力する複数の出力電流源と、前記出力電流源に設けられ、前記出力電流を出力するか否かを切り替える複数の切替回路と、複数の前記出力電流源の各々の前記切替回路に前記出力電流の出力または出力停止を指示する制御信号を出力する制御回路と、前記制御回路の指示によって複数の前記出力電流源から出力された前記出力電流を合流し、複数の前記出力電流の和を出力する出力端子と、を備え、前記制御回路は、複数の前記出力電流源の前記切替回路に対して前記制御信号を順次出力し、複数の前記出力電流源の少なくとも一部は、前記制御信号に基づいて、他の前記出力電流源によって直前に出力された前記出力電流よりも一定の時間遅れて立上り、前記直前に出力された前記出力電流よりも一定の時間遅れて立下る前記出力電流を出力し、前記切替回路は、第１の半導体トランジスタと、抵抗素子と、を有し、前記第１の半導体トランジスタのゲート端子は、前記抵抗素子を介して、前記基準電流源に接続され、さらに、前記切替回路は前記抵抗素子と接地電位との間にダイオード接続された第２の半導体トランジスタを有し、前記第１の半導体トランジスタのゲート端子が前記抵抗素子を介して前記基準電流源に接続される第１の状態と、前記第１の半導体トランジスタのゲート端子が前記抵抗素子及び前記第２の半導体トランジスタを介して接地電位に接続される第２の状態と、前記第１の半導体トランジスタのゲート端子が前記第２の半導体トランジスタを介さずに前記抵抗素子を介して前記接地電位に接続される第３の状態と、をとり、前記立上り時には前記第１の状態となり、前記立下り時には前記第２の状態となった後、前記第３の状態に移行する。

また、本発明の電流信号生成回路の一態様は、上記態様において、前記基準電流源と、複数の前記出力電流源とがミラー関係にある。

本発明の電流信号生成ＩＣチップの一態様は、請求項１から請求項１０のいずれか一項に記載された電流信号生成回路と、電源電圧にパルス波形のトリガ信号が重畳された入力信号が入力される電源ＰＡＤと、前記トリガ信号を検出する検出回路とを備え、前記電流信号生成回路は、前記トリガ信号に基づいて、前記電源ＰＡＤに出力電流を出力する。
また、本発明の電流信号生成ＩＣチップの一態様は、上記態様において、前記電源ＰＡＤから、電源電圧にパルス波形のトリガ信号が重畳された入力信号が入力され、前記検出回路で検出した前記トリガ信号に基づいて、前記電流信号生成回路が前記電源ＰＡＤに出力電流を出力するＰＳＩ５通信又はＤＳＩ通信を行う。

素子の特性のばらつきによらず、電流の出力特性を制御することが可能な電流信号生成回路及び電流信号生成ＩＣチップを提供することができる。

本発明の第１実施形態の電流信号生成回路を説明するための図である。 図１に示した出力電流源の構成を示した回路図である。 図１に示した制御信号を説明するための図である。 図３に示した制御信号に従って出力される出力電流を説明するための図である。 本発明の第２実施形態の電流信号生成回路を説明するための図である。 図５に示した出力電流源の構成を示した回路図である。 図５に示した制御信号を説明するための図である。 図５に示した制御信号に従って出力される出力電流を説明するための図である。 本発明の電流信号生成ＩＣチップを説明するための図である。 一定の傾きを持った電圧を生成する公知の回路を示した図である。

以下、本発明の電流信号生成回路の第１実施形態、第２実施形態を説明する。
［第１実施形態］
図１は、本発明の第１実施形態の電流信号生成回路を説明するための図である。第１実施形態の電流信号生成回路は、基準電流源１２１と、基準電流源１２１から供給された基準電流Ｉ_ＲＥＦがソース、ドレイン間に流れるＮ型のＭＯＳトランジスタ１２２と、ＭＯＳトランジスタ１２２に流れる電流のミラー電流を生成する複数（ｋ個）の出力電流源１０１〜１０ｋと、出力電流源１０１〜１０ｋのオン、オフを切り替える複数（ｋ個）の制御信号ＯＮ１〜ＯＮｋを出力する制御回路１２３と、を有している。

ＭＯＳトランジスタ１２２のソース端子は基準電流源１２１に接続され、ドレイン端子は接地されている。基準電流源１２１とＭＯＳトランジスタ１２２との間と、複数の出力電流源１０１〜１０ｋとを接続するノードをノードＮ１とする。ノードＮ１とＭＯＳトランジスタ１２２のゲート端子及びソース端子は同電位に保たれている。
制御回路１２３は、メインクロック信号ＭＣＬＫが入力される端子１１２と、電流出力指示信号Ｖ_ｉｎが入力される端子１１１と、を有している。制御回路１２３はｋ個の制御信号ＯＮ１〜ＯＮｋを出力し、制御信号ＯＮ１〜ＯＮｋの各々は、１対１で対応する出力電流源１０１〜１０ｋのいずれかに入力される。入力された制御信号ＯＮ１〜ＯＮｋがＨｉｇｈレベルである場合、出力電流源１０１〜１０ｋは電流を出力する。出力電流源１０１〜１０ｋから出力された出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}は、その総和が出力電流Ｉ_ｏｕｔとなって端子１１３から出力される。

図２は、出力電流源１０１を説明するための図である。なお、出力電流源１０１〜１０ｋは、いずれも同様の構成を有している。このため、第１実施形態では、出力電流源１０１の構成のみを説明し、他の出力電流源の説明に代えるものとする。
出力電流源１０１は、ＮＯＴ回路２０４と、スイッチ２０１、２０２及びＭＯＳトランジスタ２０３を備えている。スイッチ２０１、２０２は直列に接続されていて、スイッチ２０１はノードＮ１に接続されている。制御信号ＯＮ１は、端子２１１から入力されてスイッチ２０１を制御する。また、制御信号ＯＮ１は分岐され、ＮＯＴ回路２０４を介してスイッチ２０２を制御する。スイッチ２０１、２０２の間には、ＭＯＳトランジスタ２０３のゲート端子が接続されている。

図２に示した出力電流源１０１において、制御信号ＯＮ１がＨｉｇｈレベルである場合、スイッチ２０１がオンすると共に、スイッチ２０２がオフする。スイッチ２０１がオンすることにより、ノードＮ１とＭＯＳトランジスタ２０３のゲート端子とが接続してＭＯＳトランジスタ２０３がオンする。ＭＯＳトランジスタ２０３のオンにより、ＭＯＳトランジスタ２０３のドレイン端子から端子２１３に出力電流Ｉ_{ｏｕｔ＿１}が出力される。また、制御信号ＯＮ１がＬｏｗレベルである場合、スイッチ２０１がオフすると共に、スイッチ２０２がオンする。スイッチ２０１がオフすることにより、ノードＮ１とＭＯＳトランジスタ２０３のゲート端子とが切り離されてＭＯＳトランジスタ２０３がオフする。ＭＯＳトランジスタ２０３がオフすることによって出力電流Ｉ_{ｏｕｔ＿１}の出力が停止する。

図３は、第１実施形態において、制御回路１２３に入力される電流出力指示信号Ｖ_ｉｎと、メインクロック信号ＭＣＬＫと、制御信号ＯＮ１〜ＯＮｋのタイミングチャートを示した図である。図３の横軸は時間、縦軸は各信号のレベルを示している。メインクロック信号ＭＣＬＫは、一定の周期及びパルス幅を有するパルス信号である。電流出力指示信号Ｖ_ｉｎは、一定の数（第１実施形態ではｋ個）のメインクロック信号ＭＣＬＫがオン、オフされる間にオンとなる信号である。

このように動作する制御回路１２３は、例えば、シフトレジスタによって実現することができる。なお、第１実施形態では、電流出力指示信号Ｖ_ｉｎがメインクロック信号ＭＣＬＫの立下りエッジに同期して立上っているが、第１実施形態はこのような構成に限定されるものではない。
制御信号ＯＮ１のレベルは、電流出力指示信号Ｖ_ｉｎが立上った直後のメインクロック信号ＭＣＬＫの立上りエッジに同期してＨｉｇｈレベルになり、電流出力指示信号Ｖ_ｉｎが立下った直後のメインクロック信号ＭＣＬＫの立上りエッジに同期してＬｏｗレベルになる。また、制御信号ＯＮ２は、制御信号ＯＮ１が立上った直後のメインクロック信号ＭＣＬＫの立上りエッジに同期してＨｉｇｈレベルになり、制御信号ＯＮ１が立下った直後のメインクロック信号ＭＣＬＫの立上りエッジに同期してＬｏｗレベルになる。本実施形態の制御信号ＯＮ１から制御信号ＯＮｋは、以上のようにして、メインクロック信号ＭＣＬＫの１周期分だけずれたタイミングで順次立上り、立下る。したがって、制御信号ＯＮｋは、制御信号ＯＮ１からメインクロック信号ＭＣＬＫの（ｋ−１）周期分遅れたタイミングで変化することになる。

このような動作により、出力電流源１０１〜１０ｋからは、メインクロック信号ＭＣＬＫの１周期分ずれたタイミングで出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}が順次出力され、出力が停止する。出力電流Ｉ_ｏｕｔは、一定の傾きをもって増加し、増加する際の傾きと等しい一定の傾きをもって減少する。
図４は、図３に示した制御信号に応じて出力される出力電流Ｉ_ｏｕｔの変化を説明するための図である。図４は、制御回路１２３に入力される電流出力指示信号Ｖ_ｉｎと、メインクロック信号ＭＣＬＫと、出力電流源１０１〜１０ｋの各々から出力される出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}及び出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}の合計である出力電流Ｉ_ｏｕｔを説明するためのタイミングチャートを示した図である。図４の横軸は時間を示し、縦軸は信号のレベルを絶対値で示している。出力電流源１０１〜１０ｋは、図３に示した制御信号ＯＮ１〜ＯＮｋが出力されるタイミングで各々出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}を出力する。出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}は、１つのノードにおいて合流し、出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}の総和が端子１１３から出力電流Ｉ_ｏｕｔとして出力する。

出力電流源１０１〜１０ｋは全て同様の構成を有していて、出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}は全て等しい値を有している。このような出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}が一定の時間間隔で順次出力され、出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}の総和が出力電流Ｉ_ｏｕｔとなることにより、出力電流Ｉ_ｏｕｔは、一定の傾きをもって上昇する。そして、出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}の出力が一定の時間間隔で順次停止することにより、出力電流Ｉ_ｏｕｔは、一定の傾きをもって下降する。このため、第１実施形態の電流信号生成回路は、抵抗素子やコンデンサの特性のばらつきによらず、出力される電流の特性、特に変化の割合を充分高い精度で制御することができる。

なお、第１実施形態は、図４に示した出力電流Ｉ_ｏｕｔをさらに緩やかに変化させるため、図１に示した電流信号生成回路にフィルタを設けることが可能である。また、ＭＯＳトランジスタ２０３のゲートが接続されるノードに抵抗素子を間に接続することで、抵抗素子の抵抗値と、ＭＯＳトランジスタ２０３自身のゲートの寄生容量（以下、「ゲート容量」と記す）とによる時定数をもって充電される。このため、ＭＯＳトランジスタ２０３から流れ出す出力電流Ｉ_{ｏｕｔ＿１}を緩やかに上昇させることもできる。

［第２実施形態］
次に、本発明の第２実施形態の電流信号生成回路を説明する。第２実施形態の電流信号生成回路は、図４に示した出力電流Ｉ_ｏｕｔをさらに緩やかに変化させることを目的にしている。
図５は、第２実施形態の電流信号生成回路を説明するための図である。なお、第２実施形態において、第１実施形態で説明した構成と同様の構成については同様の符号を付し、その説明を一部略す。

第２実施形態の電流信号生成回路は、基準電流Ｉ_ＲＥＦを出力する基準電流源１２１、基準電流Ｉ_ＲＥＦをミラーするためのＭＯＳトランジスタ１２２及び出力電流源５０１〜５０ｋと、出力電流源１０１〜１０ｋに制御信号ＯＮ１〜ＯＮｋを出力する制御回路５２３を備えている。第２実施形態は、制御回路５２３が制御信号ＯＮ１〜ＯＮｋと共に、制御信号ＯＦＦ１〜ＯＦＦｋを出力する点で第１実施形態と相違する。

図６は、出力電流源５０１における切替回路として機能する部分を説明するための図である。なお、出力電流源５０１〜５０ｋは、いずれも同様の構成を有している。このため、第２実施形態では、出力電流源５０１の構成のみを説明し、他の出力電流源の説明に代えるものとする。
出力電流源５０１は、ＮＯＴ回路２０４と、スイッチ２０１、２０２及びＭＯＳトランジスタ２０３を備えている。さらに、出力電流源５０１は、ＭＯＳトランジスタ２０３のゲート端子に抵抗素子６０４の一端が接続されている。出力電流源５０１は、抵抗素子６０４の他端にドレイン端子及びゲート端子が接続されたＮ型のＭＯＳトランジスタ６０３を備えている。スイッチ２０２は、ＮＯＴ回路２０４から出力される信号に従ってＭＯＳトランジスタ６０３のソース端子を基準電圧Ｖ_ｓｓと接続する。

出力電流源５０１は、スイッチ６０５を備えている。スイッチ６０５は、制御信号ＯＦＦ１に従ってオン、オフするスイッチであり、スイッチ６０５がオンすることによってＭＯＳトランジスタ２０３、抵抗素子６０４を含む閉回路が完成する。
図６に示した出力電流源５０１は、以下の３つの状態ａ、状態ｂ、状態ｃをとり得る。
状態ａ ：スイッチ２０１ オン，スイッチ２０２ オフ，スイッチ６０５ オフ
状態ｂ ：スイッチ２０１ オフ，スイッチ２０２ オン，スイッチ６０５ オフ
状態ｃ ：スイッチ２０１ オフ，スイッチ２０２ オン，スイッチ６０５ オン
状態ａにおいて、ＭＯＳトランジスタ２０３のゲート端子は抵抗素子６０４を介してノードＮ１に接続される。このとき、ＭＯＳトランジスタ２０３のゲートは、抵抗素子６０４の抵抗値と、ＭＯＳトランジスタ２０３自身のゲートの寄生容量とによる時定数をもって充電される。このため、ＭＯＳトランジスタ２０３から流れ出す出力電流Ｉ_{ｏｕｔ＿１}は、第１実施形態よりも緩やかに上昇する。

状態ｂにおいて、ＭＯＳトランジスタ２０３のゲート端子は、抵抗素子６０４を介して基準電圧Ｖ_ｓｓに接続されている。このとき、ＭＯＳトランジスタ２０３のゲート容量に蓄積された電荷は、ＭＯＳトランジスタ６０３を介して緩やかに放電されるから、ＭＯＳトランジスタ２０３から流れ出す出力電流Ｉ_{ｏｕｔ＿１}は、第１実施形態よりも緩やかに下降する。

第２実施形態では、ＭＯＳトランジスタ２０３のＶｔｈがばらつく場合であっても、ＭＯＳトランジスタ６０３により、緩やかな傾きの出力電流Ｉ_{ｏｕｔ＿１}を実現することができる。
また、状態ｂにおいて、ＭＯＳトランジスタ２０３とＭＯＳトランジスタ６０３とを同じＮ型としたことにより、第２実施形態は、次のようなメリットを有する。即ち、ＭＯＳトランジスタ２０３から出力される出力電流Ｉ_{ｏｕｔ＿１}が出力電流Ｉ_ｏｕｔから除かれる速度を考えると、ＭＯＳトランジスタ２０３の閾値電圧Ｖ_ｔｈと相関性がない閾値電圧を有するＭＯＳトランジスタによってゲート容量に蓄積された電荷の放電が行われた場合には、プロセス上の閾値電圧のばらつきによって出力電流源１０１〜１０ｋの間で放電の時定数にばらつきが生じる。

図６に示したように、ダイオード接続されたＭＯＳトランジスタ６０３のゲート容量に蓄積された電荷は、Ｖ_ｇｓがＭＯＳトランジスタ６０３の閾値電圧Ｖ_ｔｈになるまでは短時間で放電し、その後、相対的に長い時間をかけて放電電流が０に収束する。つまり、ＭＯＳトランジスタ２０３、６０３を同じタイプ（第２実施形態ではＮ型）のトランジスタとすれば、出力電流源１０１内のＭＯＳトランジスタの閾値電圧Ｖ_ｔｈのばらつきの影響を相殺して、正確な遮断時間を得ることができる。

状態ｃにおいて、ＭＯＳトランジスタ２０３のゲート端子は抵抗素子６０４を介して基準電圧Ｖ_ｓｓに接続される。このとき、ＭＯＳトランジスタ２０３のゲート端子がＭＯＳトランジスタ６０３を介することなく基準電圧Ｖ_ｓｓに接続されるパスが形成される。このため、ＭＯＳトランジスタ２０３から出力される出力電流Ｉ_{ｏｕｔ＿１}は、出力電流Ｉ_ｏｕｔから完全に除かれる。

図７は、第２実施形態において、制御回路５２３に入力される電流出力指示信号Ｖ_ｉｎと、メインクロック信号ＭＣＬＫと、制御信号ＯＮ１〜ＯＮｋ及びＯＦＦ１〜ＯＦＦｋのタイミングチャートを示した図である。図７の横軸は時間、縦軸は各信号のレベルを示している。メインクロック信号ＭＣＬＫと制御信号ＯＮ１〜ＯＮｋとの関係は第１実施形態と同様である。制御信号ＯＦＦ１〜ＯＦＦｋは、制御信号ＯＮ１〜ＯＮｋがＨｉｇｈレベルの間にＬｏｗレベルとなり、制御信号ＯＮ１〜ＯＮｋがＬｏｗレベルの間にＨｉｇｈレベルとなる。

図８は、図７に示した制御信号に応じて出力される出力電流Ｉ_ｏｕｔの変化を説明するための図である。図７は、制御回路５２３に入力される電流出力指示信号Ｖ_ｉｎと、メインクロック信号ＭＣＬＫと、出力電流源１０１〜１０ｋの各々から出力される出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}及び出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}の合計である出力電流Ｉ_ｏｕｔを説明するためのタイミングチャートを示した図である。図８の横軸は時間を示し、縦軸は信号のレベルを示している。図８に示したように、第２実施形態は、第１実施形態よりも出力電流Ｉ_{ｏｕｔ＿１}〜Ｉ_{ｏｕｔ＿ｋ}が緩やかに立上り、緩やかに立下る。このため、第２実施形態の出力電流Ｉ_ｏｕｔは、第１実施形態よりも立上り、立下りにおいて緩やかに変化する。

図９は、本発明の電流信号生成回路を備えた電流信号生成ＩＣチップを説明するための回路構成図である。図９に示したＩＣチップは、電源ＰＡＤ２１、レギュレータ回路２２、検出回路２４、デジタル回路２５、電流信号生成回路２６を有している。なお、電流信号生成回路２６は、上記した第１実施形態の電流信号生成回路、第２実施形態の電流信号生成回路のいずれであってもよい。

電源ＰＡＤ２１は、電源電圧ＶＤＤにパルス波形のトリガ信号Ｓ_ｔｒが重畳された入力信号が入力される。また、検出回路２４は、トリガ信号Ｓ_ｔｒを検出する。検出されたトリガ信号Ｓ_ｔｒは、デジタル回路２５で演算される。電流信号生成回路２６は、デジタル回路２５の出力信号に基づいて、電源ＰＡＤ２１に出力電流を出力する。また、レギュレータ回路２２は、電源ＰＡＤ２１に接続されている。

つまり、図９に示した電流信号生成ＩＣチップは、電源電圧にパルス波形のトリガ信号Ｓ_ｔｒが重畳された入力信号が入力される電源ＰＡＤ２１と、トリガ信号Ｓ_ｔｒを検出する検出回路２４とを備え、検出したトリガ信号Ｓ_ｔｒに基づいて、電源ＰＡＤ２１に所定の信号を電流として出力する電流信号生成回路２６を備える。
このような電流信号生成ＩＣチップによれば、素子の特性のばらつきによらず、電流の出力特性を制御することが可能であるため、ＰＳＩ５通信又はＤＳＩ通信において、精度良く、電源ＰＡＤ２１から電流出力の通信を行うことができる。電源ＰＡＤ２１には、レギュレータ回路２２が接続され、検出回路２４等を動作させるための電圧を生成する。

なお、本発明は、上記第１実施形態、第２実施形態に限定されるものではない。例えば、第１実施形態、第２実施形態では、出力電流源の全てが制御信号に従って動作して出力電流を出力したが、複数の出力電流源の一部のみが制御信号に基づいて、他の出力電流源によって直前に出力された出力電流よりも一定の時間遅れて立上り、直前に出力された出力電流よりも一定の時間遅れて立下る出力電流を出力するものであってもよい。また、ＮＭＯＳトランジスタで構成する出力電流をＩｏｕｔ端子から引き込む形態以外にも、ＰＭＯＳトランジスタで構成して出力電流をＩｏｕｔ端子へ流し込む形態であってもよい。なお、ＰＭＯＳトランジスタで構成する場合は、ＩＯＵＴ端子の外部ＶＤＤが、出力をドライブするＰＭＯＳトランジスタがＯＮするように、電圧範囲が適切に設定される。

本発明は、電流を出力する回路であればどのような回路にも適用することができる。特に、本発明は、出力される電流に、高い精度で一定の傾きで変化することが要求される回路に好適である。

２１ 電源ＰＡＤ
２２ レギュレータ回路
２４ 検出回路
２５ デジタル回路
２６ 電流信号生成回路
１０１〜１０ｋ，５０１〜５０ｋ 出力電流源
１１１、１１２、１１３，２１１，２１３ 端子
１２１ 基準電流源
１２２，２０３，６０３ ＭＯＳトランジスタ
１２３，５２３ 制御回路
２０１，２０２，６０５ スイッチ
２０４ ＮＯＴ回路
６０４ 抵抗素子
Ｎ１ ノード

Claims (4)

1. 基準電流を生成する基準電流源と、
   前記基準電流に基づいて出力電流を生成して出力する複数の出力電流源と、
   前記出力電流源に設けられ、前記出力電流を出力するか否かを切り替える複数の切替回路と、
   複数の前記出力電流源の各々の前記切替回路に前記出力電流の出力または出力停止を指示する制御信号を出力する制御回路と、
   前記制御回路の指示によって複数の前記出力電流源から出力された前記出力電流を合流し、複数の前記出力電流の和を出力する出力端子と、
   を備え、
   前記制御回路は、複数の前記出力電流源の前記切替回路に対して前記制御信号を順次出力し、
   複数の前記出力電流源の少なくとも一部は、前記制御信号に基づいて、他の前記出力電流源によって直前に出力された前記出力電流よりも一定の時間遅れて立上り、前記直前に出力された前記出力電流よりも一定の時間遅れて立下る前記出力電流を出力し、
   前記切替回路は、第１の半導体トランジスタと、抵抗素子と、を有し、前記第１の半導体トランジスタのゲート端子は、前記抵抗素子を介して、前記基準電流源に接続され、さらに、前記切替回路は前記抵抗素子と接地電位との間にダイオード接続された第２の半導体トランジスタを有し、
   前記第１の半導体トランジスタのゲート端子が前記抵抗素子を介して前記基準電流源に接続される第１の状態と、前記第１の半導体トランジスタのゲート端子が前記抵抗素子及び前記第２の半導体トランジスタを介して接地電位に接続される第２の状態と、前記第１の半導体トランジスタのゲート端子が前記第２の半導体トランジスタを介さずに前記抵抗素子を介して前記接地電位に接続される第３の状態と、をとり、
   前記立上り時には前記第１の状態となり、前記立下り時には前記第２の状態となった後、前記第３の状態に移行するようになっている電流信号生成回路。
2. 前記基準電流源と、複数の前記出力電流源とがミラー関係にある請求項１に記載の電流信号生成回路。
3. 請求項１又は請求項２に記載された電流信号生成回路と、
   電源電圧にパルス波形のトリガ信号が重畳された入力信号が入力される電源ＰＡＤと、
   前記トリガ信号を検出する検出回路と、
   を備え、
   前記電流信号生成回路は、前記トリガ信号に基づいて、前記電源ＰＡＤに出力電流を出力する電流信号生成ＩＣチップ。
4. 前記電源ＰＡＤから、電源電圧にパルス波形のトリガ信号が重畳された入力信号が入力され、前記検出回路で検出した前記トリガ信号に基づいて、前記電流信号生成回路が前記電源ＰＡＤに出力電流を出力するＰＳＩ５通信又はＤＳＩ通信を行う請求項３に記載の電流信号生成ＩＣチップ。

Images