JP2006059057A - カレントミラー回路 - Google Patents
カレントミラー回路 Download PDFInfo
- Publication number
- JP2006059057A JP2006059057A JP2004239260A JP2004239260A JP2006059057A JP 2006059057 A JP2006059057 A JP 2006059057A JP 2004239260 A JP2004239260 A JP 2004239260A JP 2004239260 A JP2004239260 A JP 2004239260A JP 2006059057 A JP2006059057 A JP 2006059057A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- pass filter
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
【課題】カレントミラー回路において、目的とするカットオフ周波数によって高周波ノイズを除去する場合と、ローパスフィルタをスルーする場合を高速に切り替える回路を提供する。
【解決手段】カレントミラーを構成する入力トランジスタと出力トランジスタの制御電極の間に、抵抗と容量で構成されるローパスフィルタを接続し、ローパスフィルタをスルーする場合と通す場合を選択するためのトランジスタによるスイッチを接続する。またローパスフィルタをスルーしている時、容量は制御電極に接続した電圧フォロアの出力端子に接続して充放電を行い、制御電極と同じ電圧にバイアスしておく。このことによって、ローパスフィルタによって高周波ノイズを除去する場合とローパスフィルタをスルーする場合とを高速で切り替える事が出来る。
【選択図】図1
【解決手段】カレントミラーを構成する入力トランジスタと出力トランジスタの制御電極の間に、抵抗と容量で構成されるローパスフィルタを接続し、ローパスフィルタをスルーする場合と通す場合を選択するためのトランジスタによるスイッチを接続する。またローパスフィルタをスルーしている時、容量は制御電極に接続した電圧フォロアの出力端子に接続して充放電を行い、制御電極と同じ電圧にバイアスしておく。このことによって、ローパスフィルタによって高周波ノイズを除去する場合とローパスフィルタをスルーする場合とを高速で切り替える事が出来る。
【選択図】図1
Description
本発明は半導体集積回路に関し、特にローパスフィルタを用いてノイズなどの高周波成分を除去する場合と、ローパスフィルタをスルーする場合とを高速で切り替え可能なカレントミラー回路に関する。
半導体集積回路において、定電流を供給する回路としてカレントミラー回路が広く用いられている。図5にNチャネルMOSトランジスタを用いた基本的なカレントミラー回路を示す。
このカレントミラー回路では入力トランジスタQ51のソースが接地され、ゲートとドレインが接続されたダイオード結合をなしているので、飽和領域で動作している。そして、そのドレイン−ソース間には、
Ids=K*(W/L)*(Vgs−Vt)2
で表される電流が流れる。ここで、Kはデバイスに依存する定数、Wはチャネル幅、Lはチャネル長、Vgsはゲート・ソース間電圧、Vtはしきい値電圧である。また、上式ではアーリ効果は無視している。
Ids=K*(W/L)*(Vgs−Vt)2
で表される電流が流れる。ここで、Kはデバイスに依存する定数、Wはチャネル幅、Lはチャネル長、Vgsはゲート・ソース間電圧、Vtはしきい値電圧である。また、上式ではアーリ効果は無視している。
ここで、出力トランジスタQ52のゲートは入力トランジスタQ51のゲートと接続されているため、ゲート・ソース間には入力トランジスタQ51と同じVgsがかかり、入力トランジスタとK,W,Lが等しい場合、出力トランジスタにも同じIdsが流れる事になる。また、入力トランジスタと出力トランジスタのW/Lの比を調節する事で、入力電流に比例した電流を出力トランジスタQ52に流す事ができる。
このカレントミラー回路において、入力負荷からノイズが混入した場合、入力トランジスタと出力トランジスタのゲート電位が揺れ、そのためVgsがノイズによって変化し、出力電流にもノイズがのる事になる。
以下、図6を参照しながら、特許文献1に示されており、バイポーラトランジスタを用いたカレントミラー回路のノイズを除去する方法について説明する。
この回路では、バイアス電圧源61と出力トランジスタQ62のベースとの間に直列に第1の抵抗R61を接続し、かつ前記第1の抵抗R61と前記出力トランジスタQ62のベースとの間に一端が接地されたコンデンサC61を接続し、かつ前記第1の抵抗R61と前記入力トランジスタQ61のベースとの間に前記第1の抵抗R61との抵抗比が前記エミッタ面積の比と実質的に同一比になる第2の抵抗R62を接続している。ここで、前記第1の抵抗R61とコンデンサC61によってローパスフィルタ63を形成し、前記バイアス電圧源61からの高周波ノイズを除去している。
特公平7−3646号公報
しかしながらこの場合、入力電流を任意に変化させ、それに対し出力電流が高速で応答する必要がある場合でもローパスフィルタが常に動作するため、カットオフ周波数よりも高速に応答させる事ができない。
前記に鑑み、本発明はローパスフィルタをオン・オフさせるスイッチを有し、さらにローパスフィルタのオン・オフを高速に切り替え可能なカレントミラー回路を提供することを目的とする。
前記の目的を達成するため、本発明はカレントミラー回路において入力トランジスタの制御電極と、出力トランジスタの制御電極の間に、一方の端子が前記入力トランジスタの制御電極に接続された抵抗と、前記抵抗のもう一方の端子と前記出力トランジスタの制御電極の間に電流経路をなすように接続され、制御電極に外部からの二値制御信号が入力される第1のスイッチングトランジスタと、前記入力トランジスタと前記出力トランジスタの制御端子の間に電流経路をなすように接続され、制御電極に外部からの二値制御信号が入力される第2のスイッチングトランジスタと、第1の入力端子が前記入力トランジスタの制御電極に接続され、出力端子と第2の入力端子が接続された電圧フォロワを備え、前記電圧フォロアの出力端子と、前記出力トランジスタの制御端子の間に電流経路をなすように直列に接続され、制御電極に外部からの二値制御信号が入力される第3のスイッチングトランジスタと第4のスイッチングトランジスタと、一方の端子が前記第3のスイッチングトランジスタの電流入出力端子と前記第4のスイッチングトランジスタの電流入出力端子の間に接続され、もう一方の端子が接地されたコンデンサを有することを特徴とする。
本発明に係るカレントミラー回路は、ノイズなどの高周波成分を除去するローパスフィルタをスイッチによってオン・オフさせることが可能である。
また、ローパスフィルタをオフしている状態でもコンデンサは充電されているため、ローパスフィルタをオフしている状態からオンへの切り替えにおいて、オフ時の値を保持したままオンへの切り替えが可能である。
以下、本発明のカレントミラー回路について、図1を参照しながら説明する。
NチャネルMOSトランジスタQ11(以下NchMOSトランジスタ)はドレインとゲートが接続され、カレントミラー回路において入力トランジスタとして動作している。また、NchMOSトランジスタQ12のゲートはNchMOSトランジスタQ13、もしくは抵抗R11およびNchMOSトランジスタQ14を介してNchMOSトランジスタQ11のゲートおよびドレインと接続されており、カレントミラー回路において出力トランジスタとして動作している。
この入力NchMOSトランジスタQ11のゲートに第1の入力を接続し、第2の入力と出力を接続した電圧フォロワ13を接続する。なお、電圧フォロワの入力インピーダンスは高く、出力インピーダンスは低いものとする。この時、第1と第2の入力端子は仮想接地されているとみなすと同じ電位となり、電圧フォロワの出力は入力NchMOSトランジスタQ11のゲートと同じ電位にバイアスされていることになる。
この電圧フォロワ13の出力とNchMOSトランジスタQ12のゲートとの間に電流経路をなすようにNchMOSトランジスタQ15とQ16を直列に接続し、NchMOSトランジスタQ15とQ16の間に容量C11を接続する。
このカレントミラー回路において、NchMOSトランジスタQ13,Q14,Q15,Q16はスイッチとして動作し、ローパスフィルタがオンしているときはNchMOSトランジスタQ14とQ16が導通し、NchMOSトランジスタQ13とQ15は非導通となっている。ここでNchMOSトランジスタQ14とQ16のオン抵抗が抵抗R11に比べて無視できる値とすると、抵抗R11と容量C11で決まる時定数のローパスフィルタとなり、ノイズなどの高周波成分を除去する事ができる。
また、ローパスフィルタをオフさせる場合は、NchMOSトランジスタQ13とQ15が導通し、NchMOSトランジスタQ14とQ16を非導通にさせる。この場合は、NchMOSトランジスタQ11とQ12のゲートがスイッチとして動作するNchMOSトランジスタQ13を介して接続されるので、ローパスフィルタをスルーした通常のカレントミラーとして動作する。このため、例えば入力電流が変化し、それに対して出力電流を高速に変化させる必要がある場合にもローパスフィルタの影響を受けることなく、高速にセトリングさせることが可能である。
さらにローパスフィルタがオフしている時、容量C11はスイッチとして動作するNchMOSトランジスタQ13を介して電圧フォロワの出力端子に接続されるので、コンデンサC11は入力NchMOSトランジスタQ11のゲートと同じ電位にバイアスされ、出力インピーダンスの低い電圧フォロワで充放電をさせることができる。そのため、ローパスフィルタをオフしている状態で入力電流を変化させて目的の電流値に設定し、その後NchMOSトランジスタQ13とQ15をオフし、NchMOSトランジスタQ14とQ16をオンしてローパスフィルタを有効にした状態でもコンデンサC11を充放電する必要が無い。従ってローパスフィルタがオフしている状態から設定した電流値を保ったままでローパスフィルタをオンし、ノイズなどの高周波成分を除去するといった事が可能である。
なお、前記実施の形態ではNchMOSトランジスタを用いているが、PchMOSトランジスタを用いた場合でも構成する事ができ、実施の形態を図2に示す。
また、バイポーラトランジスタを用いても同様に構成する事ができ、実施の形態を図3と図4に示す。バイポーラトランジスタを用いた場合、ベース電流を考慮する必要があるので入力トランジスタQ31及びQ41のベースと電圧フォロワ33及び43の間に抵抗R33およびR43を挿入する。この抵抗R33及びR43は、カレントミラーの入力トランジスタQ31及びQ41と出力トランジスタQ32及びQ42のエミッタ面積が1:n(Q31:Q32及びQ41:Q42)の時、ローパスフィルタを構成する抵抗R31及びR41とn:1(R33:R31及びR43:R41)となるようにし、抵抗とベース電流による電圧降下が等しくなるようにする必要がある。また、ローパスフィルタをオフしている場合は抵抗R33およびR43の影響が無いようにスイッチとして動作するMOSトランジスタQ37およびQ47が導通状態となり、MOSトランジスタQ38およびQ48が非導通となる。
なお、図3及び図4では入力トランジスタQ31及びQ41のコレクタとベースを抵抗R33とMOSトランジスタQ38及びR43とMOSトランジスタQ48、もしくはMOSトランジスタQ37及びQ47を介して接続しているが、ここにカレントミラー回路におけるベース電流の影響を小さくするための、ベースが入力トランジスタのコレクタに接続され、エミッタが抵抗R33及びR43と電圧フォロワ33及び43の間に接続されるトランジスタを用いた構成としても良い。
以上説明したように、本発明は、高周波成分を除去するためにローパスフィルタを用いる場合とローパスフィルタをスルーする場合とを高速に切り替えるカレントミラー回路において有用である。
11,21,31,41,51 電流源
12,22,32,42 入力端子
13,23,33,43 電圧フォロワ
15,25,35,45 インバータ
16,26,36,46,56,66 出力端子
61 バイアス電圧源
63 ローパスフィルタ
Q11〜Q62 トランジスタ
R11〜R65 抵抗
C11〜C61 容量
12,22,32,42 入力端子
13,23,33,43 電圧フォロワ
15,25,35,45 インバータ
16,26,36,46,56,66 出力端子
61 バイアス電圧源
63 ローパスフィルタ
Q11〜Q62 トランジスタ
R11〜R65 抵抗
C11〜C61 容量
Claims (2)
- カレントミラー回路において入力トランジスタの制御電極と、出力トランジスタの制御電極の間に、
第1の入力端子が前記入力トランジスタの制御電極に接続され、出力端子と第2の入力端子が接続された電圧フォロワを備え、
一方の端子が前記入力トランジスタの制御電極に接続された抵抗と、
前記抵抗のもう一方の端子と前記出力トランジスタの制御電極の間に電流経路をなすように接続され、制御電極に外部からの二値制御信号が入力される第1のスイッチングトランジスタと、
前記入力トランジスタと前記出力トランジスタの制御端子の間に電流経路をなすように接続され、制御電極に外部からの二値制御信号が入力される第2のスイッチングトランジスタと、
前記電圧フォロアの出力端子と、前記出力トランジスタの制御端子の間に電流経路をなすように直列に接続され、制御電極に外部からの二値制御信号が入力される第3のスイッチングトランジスタと第4のスイッチングトランジスタと、
一方の端子が前記第3のスイッチングトランジスタの電流入出力端子と前記第4のスイッチングトランジスタの電流入出力端子の間に接続され、もう一方の端子が接地されたコンデンサを有することを特徴とするカレントミラー回路。 - 請求項1に記載のカレントミラー回路において、第1および第4のスイッチングトランジスタと、第2および第3のスイッチングトランジスタの導通状態とを互いに相反するように制御信号を入力する事を特徴とするカレントミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239260A JP2006059057A (ja) | 2004-08-19 | 2004-08-19 | カレントミラー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239260A JP2006059057A (ja) | 2004-08-19 | 2004-08-19 | カレントミラー回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059057A true JP2006059057A (ja) | 2006-03-02 |
Family
ID=36106487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239260A Withdrawn JP2006059057A (ja) | 2004-08-19 | 2004-08-19 | カレントミラー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006059057A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009128745A1 (ru) * | 2008-04-18 | 2009-10-22 | Korkin Vyacheslav Vasil Evich | Биполярное токовое зеркало с регулируемым коэффициентом передачи |
US20120007660A1 (en) * | 2010-07-08 | 2012-01-12 | Derek Hummerston | Bias Current Generator |
US8373500B2 (en) | 2009-01-13 | 2013-02-12 | Samsung Electronics Co., Ltd. | Voltage biasing circuit and data processing system having the same |
JP2015172905A (ja) * | 2014-03-12 | 2015-10-01 | 旭化成エレクトロニクス株式会社 | 電流信号生成回路、電流信号生成icチップ |
US11611315B2 (en) | 2020-04-28 | 2023-03-21 | Samsung Electronics Co., Ltd. | Noise filtering circuit and an electronic circuit including the same |
-
2004
- 2004-08-19 JP JP2004239260A patent/JP2006059057A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009128745A1 (ru) * | 2008-04-18 | 2009-10-22 | Korkin Vyacheslav Vasil Evich | Биполярное токовое зеркало с регулируемым коэффициентом передачи |
US8373500B2 (en) | 2009-01-13 | 2013-02-12 | Samsung Electronics Co., Ltd. | Voltage biasing circuit and data processing system having the same |
US20120007660A1 (en) * | 2010-07-08 | 2012-01-12 | Derek Hummerston | Bias Current Generator |
JP2015172905A (ja) * | 2014-03-12 | 2015-10-01 | 旭化成エレクトロニクス株式会社 | 電流信号生成回路、電流信号生成icチップ |
US11611315B2 (en) | 2020-04-28 | 2023-03-21 | Samsung Electronics Co., Ltd. | Noise filtering circuit and an electronic circuit including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917587B2 (en) | Fast voltage level shifter circuit | |
US7839197B2 (en) | Level shift circuit | |
US8860472B2 (en) | Power switch driving circuits and switching mode power supply circuits thereof | |
KR930011435A (ko) | 반도체 집적회로에서의 신호출력회로 | |
US6778014B2 (en) | CMOS differential amplifier | |
JPH0879050A (ja) | BiCMOS論理回路 | |
US7795949B2 (en) | Circuit for switching a voltage-controlled transistor | |
KR20020067531A (ko) | 부트스트랩형 이중 게이트 클래스 e 증폭기 회로 | |
JP2006059057A (ja) | カレントミラー回路 | |
US6833749B2 (en) | System and method for obtaining hysteresis through body substrate control | |
JP2004048726A (ja) | スイッチ・キャパシタに接続された駆動回路及びその動作方法 | |
JP2639350B2 (ja) | 演算増幅器 | |
US7372315B2 (en) | Switching circuit using semiconductor switching element | |
JPH09213893A (ja) | 半導体装置 | |
JP2005252932A (ja) | カレントミラー回路 | |
KR930007560B1 (ko) | 출력회로 | |
US6369641B1 (en) | Biasing circuits | |
CN112350676A (zh) | 半导体放大电路以及半导体电路 | |
JP2007189413A (ja) | 自動パワー出力制御回路 | |
EP4318171A1 (en) | Biasing control for compound semiconductors | |
US9287874B2 (en) | Level-shifting device | |
US5805016A (en) | Variable capacitor based on frequency of operation | |
JP2004524766A (ja) | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 | |
JPH11154856A (ja) | レベル切換回路 | |
US7145366B2 (en) | Electronic circuit with a differential pair of transistors and logic gate comprising such a circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070709 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070820 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090310 |