JP6308840B2

JP6308840B2 - Charging circuit, discharging circuit, envelope generator

Info

Publication number: JP6308840B2
Application number: JP2014071267A
Authority: JP
Inventors: 順一池内
Original assignee: Korg Inc
Current assignee: Korg Inc
Priority date: 2014-03-31
Filing date: 2014-03-31
Publication date: 2018-04-11
Anticipated expiration: 2034-03-31
Also published as: JP2015194531A

Description

本発明は、楽音のエンベローブを生成するための充電回路、放電回路、エンベローブジェネレータに関する。 The present invention relates to a charging circuit, a discharging circuit, and an envelope generator for generating a musical sound envelope.

特許文献１に示された電圧制御可変振幅増幅器（ＶＣＡ）を用いて楽音のエンベローブを生成する技術が、アナログ技術を用いた従来技術として知られておいる。 A technique for generating an envelope of a musical tone using a voltage controlled variable amplitude amplifier (VCA) disclosed in Patent Document 1 is known as a conventional technique using an analog technique.

特開昭５５−１５５３９６号公報JP-A-55-155396

特許文献１が出願された時期は、アナログ技術を用いてエンベローブを生成することが主流であり、特許文献１に示されたような電圧制御可変振幅増幅器（ＶＣＡ）を用いたチップが流通していた。その後、ディジタル技術の進歩に伴って、ディジタル技術を用いてエンベローブを生成する技術が主流となり、アナログ技術を用いたものはほとんど存在しなくなった。近年は、アナログ技術への魅力から、アナログ技術を用いたエンベローブジェネレータが再び求められるようになった。しかし、既に楽音用の電圧制御可変振幅増幅器を用いたチップは流通しておらず、新しくチップを製造するまでの需要はない。 When patent application 1 was filed, the mainstream is to generate an envelope using analog technology, and chips using a voltage controlled variable amplitude amplifier (VCA) as shown in patent application 1 are in circulation. It was. Since then, with the advancement of digital technology, the technology of generating envelopes using digital technology has become the mainstream, and there is almost no use of analog technology. In recent years, due to the attractiveness of analog technology, an envelope generator using analog technology has come to be demanded again. However, chips using voltage-controlled variable amplitude amplifiers for musical sounds have not been distributed, and there is no demand for new chips.

また、生成する１つのエンベローブの時間は、操作者の指示に応じて２ミリ秒〜２０秒程度の幅で可変にする必要がある。つまり、時間変化を１万倍の範囲で可変にする必要がある。そして、操作しやすい時間変化ためには、操作者の指示を示す入力電圧に対して指数的に時間を変化させることが求められる。このような条件を満たさなければならないので、従来のアナログ技術を用いたエンベローブジェネレータは構成が複雑であり、ディスクリート回路で構成したのでは、合理的なコストでは生産できない。 In addition, the time of one envelope to be generated needs to be variable within a range of about 2 milliseconds to 20 seconds in accordance with an instruction from the operator. That is, it is necessary to make the time change variable in the range of 10,000 times. In order to change the time easily, it is required to change the time exponentially with respect to the input voltage indicating the operator's instruction. Since these conditions must be satisfied, the envelope generator using the conventional analog technology has a complicated configuration, and cannot be produced at a reasonable cost if it is configured by a discrete circuit.

本発明は、このような事情に鑑みてなされたものであり、従来よりも素子数の少ないアナログ回路による充電回路、放電回路、エンベローブジェネレータを提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a charging circuit, a discharging circuit, and an envelope generator using an analog circuit having a smaller number of elements than conventional ones.

ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とする。本発明の充電回路は、入力された電圧を示す電圧を出力するバッファの入力に一端が接続され、他端が接地されたコンデンサに電荷を充電する。本発明の充電回路は、指数変換部と、充電後の電圧に対応した充電レベル電圧（Ｖ_Ｌボルト）を入力する充電レベル点と、充電時間に対応した充電時間電圧（Ｖ_Ｔボルト）を入力する充電時間点と、バッファの出力電圧（Ｖ_ＥＧボルト）を入力する帰還点と、コンデンサに充電する電流が通過する充電電流通過点と、指数変換部と帰還点の間に接続された電流調整用抵抗（Ｒ_ＥＧオーム）を有する。そして、充電電流通過点に、
（（Ｖ_Ｌ−Ｖ_ＥＧ）／Ｒ_ＥＧ）・ｅ＾（ｋ・Ｖ_Ｔ）
の電流を流す。 Let e be the base of the natural logarithm, ^ be a symbol indicating power, and k be a real number. The charging circuit of the present invention charges a capacitor with one end connected to the input of a buffer that outputs a voltage indicating the input voltage and the other end grounded. The charging circuit of the present invention inputs an exponent converter, a charging level point for inputting a charging level voltage ( _VL volts) corresponding to the voltage after charging, and a charging time voltage ( _VT bolt) corresponding to the charging time. Charging time point, a feedback point for inputting the buffer output voltage (V _EG volts), a charging current passing point through which a capacitor charging current passes, and a current adjustment connected between the exponent converter and the feedback point Resistance (R _EG ohm). And at the charging current passing point,
((V _L -V _EG ) / R _EG ) · e ^ (k · V _T )
Current.

本発明の放電回路は、入力された電圧を示す電圧を出力するバッファの入力に一端が接続され、他端が接地されたコンデンサから電荷を放電する。本発明の放電回路は、指数変換部と、放電後の電圧に対応した放電レベル電圧（Ｖ_Ｌボルト）を入力する放電レベル点と、放電時間に対応した放電時間電圧（Ｖ_Ｔボルト）を入力する放電時間点と、前記バッファの出力電圧（Ｖ_ＥＧボルト）を入力する帰還点と、前記コンデンサから放電する電流が通過する放電電流通過点と、前記指数変換部と前記帰還点の間に接続された電流調整用抵抗（Ｒ_ＥＧオーム）を有する。そして、放電電流通過点に、
（（Ｖ_ＥＧ−Ｖ_Ｌ）／Ｒ_ＥＧ）・ｅ＾（ｋ・Ｖ_Ｔ）
の電流を流す。 The discharge circuit of the present invention discharges electric charge from a capacitor having one end connected to the input of a buffer that outputs a voltage indicating the input voltage and the other end grounded. The discharge circuit of the present invention inputs an exponent conversion unit, a discharge level point ( _VL volts) for inputting a discharge level voltage ( _VL volts) corresponding to the voltage after discharge, and a discharge time voltage ( _VT volts) corresponding to the discharge time. A discharge time point to be input, a feedback point to which the output voltage (V _EG volt) of the buffer is input, a discharge current passage point through which a current discharged from the capacitor passes, and a connection between the exponent converter and the feedback point Current adjusting resistor (R _EG ohm). And at the discharge current passage point,
((V _EG −V _L ) / R _EG ) · e ^ (k · V _T )
Current.

本発明のエンベローブジェネレータは、上述の充電回路１つと放電回路２つ（第１放電回路、第２放電回路）とコンデンサとバッファと選択部を備える。コンデンサは、充電回路が電荷を充電し、第１放電回路が電荷を放電し、第２放電回路が電荷を放電する共通のコンデンサである。バッファは、入力がコンデンサの一端に接続され、充電回路の帰還点と、第１放電回路の帰還点と、第２放電回路の帰還点に出力電圧を入力する共通のバッファである。選択部は、充電回路の電流通過点と、第１放電回路の電流通過点と、第２放電回路の電流通過点と、コンデンサの一端と接続されている。選択部は、充電回路がコンデンサに電荷を充電する状態、第１放電回路がコンデンサから電荷を放電する状態、第２放電回路がコンデンサから電荷を放電する状態、充電も放電もしない状態を選択する。本発明のエンベローブジェネレータにおいては、充電回路の充電レベル電圧がアタックレベルに対応した電圧、充電回路の充電時間電圧がアタック時間に対応した電圧、第１放電回路の放電レベル電圧がサステインレベルに対応した電圧、第１放電回路の放電時間電圧がディケイ時間に対応した電圧、第２放電回路の放電レベル電圧が０ボルト、第２放電回路の放電時間電圧がリリース時間に対応した電圧である。 An envelope generator according to the present invention includes one charging circuit, two discharging circuits (first discharging circuit and second discharging circuit), a capacitor, a buffer, and a selection unit. The capacitor is a common capacitor in which the charging circuit charges the charge, the first discharging circuit discharges the charge, and the second discharging circuit discharges the charge. The buffer is a common buffer that has an input connected to one end of the capacitor and inputs an output voltage to the feedback point of the charging circuit, the feedback point of the first discharge circuit, and the feedback point of the second discharge circuit. The selection unit is connected to the current passing point of the charging circuit, the current passing point of the first discharging circuit, the current passing point of the second discharging circuit, and one end of the capacitor. The selection unit selects a state where the charging circuit charges the capacitor, a state where the first discharging circuit discharges the charge from the capacitor, a state where the second discharging circuit discharges the charge from the capacitor, and a state where neither charging nor discharging is performed. . In the envelope generator of the present invention, the charging level voltage of the charging circuit corresponds to the attack level, the charging time voltage of the charging circuit corresponds to the attack time, and the discharging level voltage of the first discharging circuit corresponds to the sustain level. The discharge time voltage of the first discharge circuit corresponds to the decay time, the discharge level voltage of the second discharge circuit is 0 volts, and the discharge time voltage of the second discharge circuit corresponds to the release time.

本発明の充電回路と放電回路であれば、電流調整用抵抗をバッファの出力と指数変換部との間に挿入し、充放電時のエンベローブの形状を整えている。したがって、指数変換部は簡易なアンチログ回路で構成でき、素子数を少なくできる。また、本発明のエンベローブジェネレータも、本発明の素子数を少なくできる充電回路と放電回路で構成できるので、全体の素子数を少なくできる。 In the case of the charging circuit and the discharging circuit of the present invention, a current adjusting resistor is inserted between the output of the buffer and the exponent converter to adjust the shape of the envelope during charging and discharging. Therefore, the exponent conversion unit can be configured with a simple antilog circuit, and the number of elements can be reduced. Further, the envelope generator of the present invention can also be constituted by a charging circuit and a discharging circuit that can reduce the number of elements of the present invention, so that the total number of elements can be reduced.

楽音のエンベローブを示す図。The figure which shows the envelope of a musical tone. 本発明の充電回路の機能構成例を示す図。The figure which shows the function structural example of the charging circuit of this invention. バッファの構成例を示す図。The figure which shows the structural example of a buffer. 本発明の放電回路の機能構成例を示す図。The figure which shows the function structural example of the discharge circuit of this invention. 本発明のエンベローブジェネレータの機能構成例を示す図。The figure which shows the function structural example of the envelope generator of this invention. 選択部の内部構造の例も示した本発明のエンベローブジェネレータの構成例を示す図。The figure which shows the structural example of the envelope generator of this invention which also showed the example of the internal structure of the selection part.

以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。また、ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とする。さらに、図中で配線同士が交差している場合、点が示されているときは接続されており、点が示されていないときは接続されていないことを示している。 Hereinafter, embodiments of the present invention will be described in detail. In addition, the same number is attached | subjected to the structure part which has the same function, and duplication description is abbreviate | omitted. Also, e is the base of the natural logarithm, ^ is a symbol indicating a power, and k is a real number. Furthermore, in the figure, when the wirings cross each other, they are connected when a point is shown, and are not connected when a point is not shown.

図１に、楽音のエンベローブを示す。エンベローブは、アタックＡ１，ディケイＤ１，サステインＳ１，リリースＲ１で構成される。電子楽器（シンセサイザやエフェクタ）のエンベローブジェネレータでは、操作者の操作（操作パネル上のツマミやキーボードへの入力）に従ったアタックレベルに対応した電圧Ｖ_ＡＬ、アタック時間ＡＴに対応した電圧Ｖ_ＡＴ、ディケイ時間ＤＴに対応した電圧Ｖ_ＤＴ、サステインレベルに対応した電圧Ｖ_ＳＬ、リリース時間ＲＴに対応した電圧Ｖ_ＲＴ、および、キーボードを押している時間に対応したサステインレベルを維持する時間などを入力とし、エンベローブを示す電圧Ｖ_ＥＧを生成する。エンベローブジェネレータは、バッファ、バッファの入力に一端が接続されて他端が接地されたコンデンサ、コンデンサの電圧を制御する充放電回路で構成され、バッファの出力が生成されたエンベローブを示す電圧Ｖ_ＥＧである。 FIG. 1 shows a musical sound envelope. The envelope is composed of attack A1, decay D1, sustain S1, and release R1. In an envelope generator of an electronic musical instrument (synthesizer or effector), a voltage V _AL corresponding to an attack level according to an operation of the operator (a knob on the operation panel or an input to a keyboard), a voltage V _AT corresponding to an attack time _AT , The voltage V _DT corresponding to the decay time DT, the voltage V _SL corresponding to the sustain level, the voltage V _RT corresponding to the release time _RT , and the time for maintaining the sustain level corresponding to the time of pressing the keyboard are input. generating a voltage _{V EG} showing the envelope. The envelope generator is composed of a buffer, a capacitor having one end connected to the input of the buffer and the other end grounded, and a charge / discharge circuit for controlling the voltage of the capacitor, and a voltage V _EG indicating the envelope from which the output of the buffer is generated. is there.

以下では、アタックを生成する充電回路と、ディケイ、サステイン、リリースを生成する放電回路とを説明し、その後で充電回路と放電回路を組み合わせたエンベローブジェネレータについて説明する。 Hereinafter, a charging circuit that generates an attack and a discharging circuit that generates decay, sustain, and release will be described, and then an envelope generator that combines the charging circuit and the discharging circuit will be described.

＜充電回路＞
図２に本発明の充電回路の機能構成例を示す。充電回路１００は、入力された電圧を示す電圧を出力するバッファ１６０の入力に一端が接続され、他端が接地されたコンデンサ１５０に電荷を充電する。充電回路１００は、指数変換部１０５と、充電後の電圧に対応した充電レベル電圧（Ｖ_Ｌボルト）を入力する充電レベル点１３１と、充電時間に対応した充電時間電圧（Ｖ_Ｔボルト）を入力する充電時間点１３３と、バッファ１６０の出力電圧（Ｖ_ＥＧボルト）を入力する帰還点１３５と、コンデンサ１５０に充電する電流が通過する充電電流通過点１３４と、正の電源１０１と接続される正バイアス点１３２と、指数変換部１０５と帰還点１３５の間に接続された電流調整用抵抗１２５（Ｒ_ＥＧオーム）を有する。なお、充電レベル点１３１、正バイアス点１３２、充電時間点１３３、充電電流通過点１３４、帰還点１３５は、「点」と表現しているが、端子のように識別できるものでもよいし、配線上の一部のように明確な「点」として識別できないものでもよい。また、充電回路１００の説明では表現を一般化しているが、充電レベル電圧Ｖ_Ｌがアタックレベルを示す電圧Ｖ_ＡＬに対応し、充電時間電圧Ｖ_Ｔがアタック時間ＡＴを示す電圧Ｖ_ＡＴに対応している。ただし、通常はＶ_Ｌ＞Ｖ_ＡＬに設定しており、制御手段によってアタック時間ＡＴの間充電する（図１参照）。また、電圧Ｖ_ＡＴはアタック時間ＡＴを決めるものではなく、電圧Ｖ_ＡＴはアタック時間ＡＴに対応したエンベローブを生成するための充電時の時定数を決めるものである。時定数については、後述する。 <Charging circuit>
FIG. 2 shows a functional configuration example of the charging circuit of the present invention. The charging circuit 100 charges a capacitor 150 having one end connected to the input of a buffer 160 that outputs a voltage indicating the input voltage and the other end grounded. The charging circuit 100 inputs an exponent conversion unit 105, a charging level point 131 for inputting a charging level voltage ( _VL volts) corresponding to the voltage after charging, and a charging time voltage ( _VT bolt) corresponding to the charging time. Charging time point 133 to be input, feedback point 135 to which the output voltage (V _EG volt) of buffer 160 is input, charging current passing point 134 through which the current charging capacitor 150 passes, and positive power source 101 connected to positive power source 101 It has a bias point 132 and a current adjustment resistor 125 (R _EG ohm) connected between the exponent converter 105 and the feedback point 135. The charging level point 131, the positive bias point 132, the charging time point 133, the charging current passing point 134, and the feedback point 135 are expressed as “points”. It may be something that cannot be identified as a clear “point” as in the upper part. Although the expression is generalized in the description of the charging circuit 100, the charging level voltage V _L corresponds to the voltage V _AL indicating the attack level, and the charging time voltage V _T corresponds to the voltage V _AT indicating the attack time AT. ing. However, normally, V _L > V _AL is set, and charging is performed during the attack time AT by the control means (see FIG. 1). The voltage V _AT does not determine the attack time AT, and the voltage V _AT determines the time constant at the time of charging for generating an envelope corresponding to the attack time AT. The time constant will be described later.

指数変換部１０５は、いわゆるアンチログ回路であり、充電時間に対応した充電時間電圧（Ｖ_Ｔボルト）を指数変換する。具体的には、次のように構成すればよい。指数変換部１０５は、ＮＰＮ型トランジスタ１１１、ＰＮＰ型トランジスタ１１２、レベル用抵抗１２１、バイアス用抵抗１２２、時間用抵抗１２３、コレクタ用抵抗１２４を有する。そして、ＮＰＮ型トランジスタ１１１のコレクタとＰＮＰ型トランジスタ１１２のエミッタを充電レベル点１３１に接続する。ＮＰＮ型トランジスタ１１１のエミッタとＰＮＰ型トランジスタ１１２のベースを接続する。ＮＰＮ型トランジスタ１１１のベースとコレクタの間に、レベル用抵抗１２１を接続する。ＮＰＮ型トランジスタ１１１のベースと正バイアス点１３２の間に、バイアス用抵抗１２２を接続する。ＮＰＮ型トランジスタ１１１のベースと充電時間点１３３の間に、時間用抵抗１２３を接続する。ＰＮＰ型トランジスタ１１２のコレクタと充電電流通過点１３４との間に、コレクタ用抵抗１２４を接続する。ＰＮＰ型トランジスタ１１２のベースと帰還点１３５との間に、電流調整用抵抗１２５が接続される。 The exponent conversion unit 105 is a so-called antilog circuit, and exponentially converts a charging time voltage ( _VT bolt) corresponding to the charging time. Specifically, it may be configured as follows. The exponent conversion unit 105 includes an NPN transistor 111, a PNP transistor 112, a level resistor 121, a bias resistor 122, a time resistor 123, and a collector resistor 124. The collector of the NPN transistor 111 and the emitter of the PNP transistor 112 are connected to the charge level point 131. The emitter of the NPN transistor 111 and the base of the PNP transistor 112 are connected. A level resistor 121 is connected between the base and collector of the NPN transistor 111. A bias resistor 122 is connected between the base of the NPN transistor 111 and the positive bias point 132. A time resistor 123 is connected between the base of the NPN transistor 111 and the charging time point 133. A collector resistor 124 is connected between the collector of the PNP transistor 112 and the charging current passage point 134. A current adjustment resistor 125 is connected between the base of the PNP transistor 112 and the feedback point 135.

このように構成すると、充電電流通過点１３４には、
（（Ｖ_Ｌ−Ｖ_ＥＧ）／Ｒ_ＥＧ）・ｅ＾（ｋ・Ｖ_Ｔ）
の電流が流れる。なお、ｋはボルツマン定数や温度などから決まる値である。また、バッファの出力電圧（Ｖ_ＥＧボルト）がエンベローブの形状を示す電圧であり、端子１９０からの出力電圧がエンベローブの形状を示している。ここで、コンデンサ１５０の静電容量をＣ（ファラッド）、充電開始時のコンデンサの電圧Ｖ_ＥＧを０（ボルト）、充電開始時からの時間をｔ（秒）とすると、 With this configuration, the charging current passing point 134 is
((V _L -V _EG ) / R _EG ) · e ^ (k · V _T )
Current flows. Note that k is a value determined from the Boltzmann constant, temperature, and the like. Further, the output voltage (V _EG volt) of the buffer is a voltage indicating the shape of the envelope, and the output voltage from the terminal 190 indicates the shape of the envelope. Here, the capacitance of the capacitor 0.99 C (farad), 0 a voltage V _EG of the capacitor at the start of charging (V), when the time from the start of charging and t (sec),

のように出力電圧は変化する。つまり、時定数はＲ_ＥＧＣ／（ｅ＾（ｋ・Ｖ_Ｔ））である。よって、充電時間電圧Ｖ_Ｔに対して、エンベローブの形状を指数的に変化させることができる。なお、「指数的に変化させることができる」とは、例えば充電時間電圧を１ボルトから２ボルトに変化させたときには、時定数が１００ミリ秒から１秒に変化し、充電時間電圧を２ボルトから３ボルトに変化させたときには、時定数が１秒から１０秒に変化させることができることを意味している。また、電流調整用抵抗１２５の抵抗値Ｒ_ＥＧで、時定数をリニアに調整できる。そして、充電レベル電圧Ｖ_Ｌと抵抗値Ｒ_ＥＧを調整すれば、アタックレベルを示す電圧Ｖ_ＡＬとアタック時間ＡＴとを維持しながら（同じに保ちながら）、エンベローブの形状（曲がり具合）を調整できる。例えば、図１のアタックＡ１とアタックＡ２のように、アタックレベルとアタック時間とが同じで、形状が異なるエンベローブの中から、望ましい形状のエンベローブを選ぶことができる。言い換えると、充電レベル電圧Ｖ_Ｌと抵抗値Ｒ_ＥＧを適宜設計することで、充電時（アタック時）のエンベローブをどのような曲線にするのかを調整できる。したがって、充電回路１００であれば、時定数を指数的に大きく変化させることと、リニアに変化させること（調整すること）が容易にでき、指数変換部１０５を簡易なアンチログ回路で構成できるので、充電回路全体の素子数を少なくできる。 As shown, the output voltage changes. That is, the time constant is R _EG C / (e ^ (k · V _T )). Thus, for charging time voltage V _T, it is possible to change the shape of the envelope exponentially. Note that “can be changed exponentially” means that, for example, when the charging time voltage is changed from 1 volt to 2 volts, the time constant changes from 100 milliseconds to 1 second, and the charging time voltage is changed to 2 volts. This means that the time constant can be changed from 1 second to 10 seconds when changed from 3 to 3 volts. Further, the time constant can be adjusted linearly by the resistance value _REG of the current adjusting resistor 125. If the charge level voltage V _L and the resistance value R _EG are adjusted, the shape (bending) of the envelope can be adjusted while maintaining the voltage _VAL indicating the attack level and the attack time AT (while maintaining the same). . For example, an envelope having a desired shape can be selected from envelopes having the same attack level and attack time but different shapes, such as attack A1 and attack A2 in FIG. In other words, by appropriately designing the charge level voltage V _L and the resistance value R _EG , it is possible to adjust the curve of the envelope during charging (at the time of attack). Therefore, the charging circuit 100 can easily change the time constant exponentially and change (adjust) linearly, and the exponent conversion unit 105 can be configured with a simple antilog circuit. The number of elements in the entire charging circuit can be reduced.

図３に、バッファの構成例を示す。バッファ１６０は、図３（Ａ）に示すようにオペアンプ１６１で構成してもよいし、図３（Ｂ）に示すように電界効果トランジスタ１６２とダイオード１６３と抵抗１６４で構成してもよい。 FIG. 3 shows a configuration example of the buffer. The buffer 160 may be composed of an operational amplifier 161 as shown in FIG. 3A, or may be composed of a field effect transistor 162, a diode 163, and a resistor 164 as shown in FIG. 3B.

＜放電回路＞
図４に本発明の放電回路の機能構成例を示す。放電回路２００は、入力された電圧を示す電圧を出力するバッファ１６０の入力に一端が接続され、他端が接地されたコンデンサ１５０から電荷を放電する。放電回路２００は、指数変換部２０５と、放電後の電圧に対応した放電レベル電圧（Ｖ_Ｌボルト）を入力する放電レベル点２３１と、放電時間に対応した放電時間電圧（Ｖ_Ｔボルト）を入力する放電時間点２３３と、バッファ１６０の出力電圧（Ｖ_ＥＧボルト）を入力する帰還点２３５と、コンデンサから放電する電流が通過する放電電流通過点２３４と、負の電源２０１と接続される負バイアス点２３２と、指数変換部２０５と帰還点２３５の間に接続された電流調整用抵抗２２５（Ｒ_ＥＧオーム）を有する。なお、放電レベル点２３１、負バイアス点２３２、放電時間点２３３、放電電流通過点２３４、帰還点２３５は、「点」と表現しているが、端子のように識別できるものでもよいし、配線上の一部のように明確な「点」として識別できないものでもよい。放電回路２００の説明では表現を一般化しているが、図１のディケイＤ１のときは放電レベル電圧Ｖ_Ｌがサステインレベルを示す電圧Ｖ_ＳＬ、リリースＲ１のときは放電レベル電圧Ｖ_Ｌが０ボルトに対応している。また、放電時間電圧Ｖ_Ｔがディケイ時間ＤＴを示す電圧Ｖ_ＤＴやリリース時間ＲＴを示す電圧Ｖ_ＲＴに対応している。ただし、必ずしもＶ_Ｌ＝Ｖ_ＳＬやＶ_Ｌ＝０でなくてもよく、Ｖ_Ｌ＜Ｖ_ＳＬやＶ_Ｌ＜０に設定してもよい。図１には、Ｖ_ＳＬよりも低い放電レベル電圧Ｖ_ＤＬをサステインレベルに対応した電圧、負の放電レベル電圧Ｖ_ＲＬをリリースレベル（０ボルト）に対応した電圧として設定した例も示している。このように放電レベル電圧を放電後の電圧（サステインレベルの電圧や０ボルト）よりも低く設定し、放電時間（ＤＴまたはＲＴ）のタイミングで放電後の電圧になるように設定してもよい。放電レベル電圧を放電後の電圧よりも低くした場合のディケイとリリースがＤ２，Ｒ２である。また、放電時間電圧Ｖ_Ｔは、ディケイ時間ＤＴやリリース時間ＲＴに対応した放電時の時定数を決めるものである。 <Discharge circuit>
FIG. 4 shows a functional configuration example of the discharge circuit of the present invention. The discharge circuit 200 discharges electric charges from a capacitor 150 having one end connected to the input of a buffer 160 that outputs a voltage indicating the input voltage and the other end grounded. The discharge circuit 200 receives an exponent conversion unit 205, a discharge level point 231 for inputting a discharge level voltage ( _VL volts) corresponding to the voltage after discharge, and a discharge time voltage ( _VT bolt) corresponding to the discharge time. Discharge time point 233 to be output, feedback point 235 to which the output voltage (V _EG volt) of the buffer 160 is input, discharge current passage point 234 through which current discharged from the capacitor passes, and negative bias connected to the negative power supply 201 A current adjusting resistor 225 (R _EG ohm) connected between the point 232 and the exponent converter 205 and the feedback point 235 is provided. The discharge level point 231, the negative bias point 232, the discharge time point 233, the discharge current passage point 234, and the feedback point 235 are expressed as “points”, but may be identified as terminals or wiring It may be something that cannot be identified as a clear “point” as in the upper part. Although the expression is generalized in the description of the discharge circuit 200, the discharge level voltage V _L is the voltage V _SL indicating the sustain level at the decay D1 in FIG. 1, and the discharge level voltage V _L is 0 volts at the release R1. It corresponds. The discharge time voltage _{V T} corresponds to the voltage _{V RT} showing the voltage _{V DT} and release time RT showing the decay time DT. However, it may not necessarily be a _{_V} L ₌ _V _SL and _V L = _0, may be set to _V L _{<V SL} and _V L <0. FIG. 1 also shows an example in which a discharge level voltage V _DL lower than V _SL is set as a voltage corresponding to the sustain level, and a negative discharge level voltage V _RL is set as a voltage corresponding to the release level (0 volt). In this manner, the discharge level voltage may be set lower than the voltage after discharge (sustain level voltage or 0 volt), and may be set to become the voltage after discharge at the timing of the discharge time (DT or RT). Decay and release when the discharge level voltage is lower than the voltage after discharge are D2 and R2. Further, the discharge time voltage V _T determines a time constant at the time of discharge corresponding to the decay time DT and the release time RT.

指数変換部２０５は、いわゆるアンチログ回路であり、放電時間に対応した放電時間電圧（Ｖ_Ｔボルト）を指数変換する。具体的には、次のように構成すればよい。指数変換部２０５は、ＰＮＰ型トランジスタ２１１、ＮＰＮ型トランジスタ２１２、レベル用抵抗２２１、バイアス用抵抗２２２、時間用抵抗２２３、コレクタ用抵抗２２４を有する。そして、ＰＮＰ型トランジスタ２１１のコレクタとＮＰＮ型トランジスタ２１２のエミッタを放電レベル点２３１に接続する。ＰＮＰ型トランジスタ２１１のエミッタとＮＰＮ型トランジスタ２１２のベースを接続する。ＰＮＰ型トランジスタ２１１のベースとコレクタの間に、レベル用抵抗２２１を接続する。ＰＮＰ型トランジスタ２１１のベースと負バイアス点２３２の間に、バイアス用抵抗２２２を接続する。ＰＮＰ型トランジスタ２１１のベースと放電時間点２３３の間に、時間用抵抗２２３を接続する。ＮＰＮ型トランジスタ２１２のコレクタと放電電流通過点２３４との間に、コレクタ用抵抗２２４を接続する。ＮＰＮ型トランジスタ２１２のベースと帰還点２３５との間に、電流調整用抵抗２２５を接続する。 The exponent conversion unit 205 is a so-called antilog circuit, and exponentially converts a discharge time voltage ( _VT bolt) corresponding to the discharge time. Specifically, it may be configured as follows. The exponent conversion unit 205 includes a PNP transistor 211, an NPN transistor 212, a level resistor 221, a bias resistor 222, a time resistor 223, and a collector resistor 224. The collector of the PNP transistor 211 and the emitter of the NPN transistor 212 are connected to the discharge level point 231. The emitter of the PNP transistor 211 and the base of the NPN transistor 212 are connected. A level resistor 221 is connected between the base and collector of the PNP transistor 211. A bias resistor 222 is connected between the base of the PNP transistor 211 and the negative bias point 232. A time resistor 223 is connected between the base of the PNP transistor 211 and the discharge time point 233. A collector resistor 224 is connected between the collector of the NPN transistor 212 and the discharge current passage point 234. A current adjustment resistor 225 is connected between the base of the NPN transistor 212 and the feedback point 235.

このように構成すると、放電電流通過点２３４には、
（（Ｖ_ＥＧ−Ｖ_Ｌ）／Ｒ_ＥＧ）・ｅ＾（ｋ・Ｖ_Ｔ）
の電流が流れる。なお、ｋはボルツマン定数や温度などから決まる値である。また、バッファの出力電圧（Ｖ_ＥＧボルト）がエンベローブの形状を示す電圧であり、端子１９０からの出力電圧がエンベローブの形状を示している。ここで、コンデンサ１５０の静電容量をＣ（ファラッド）、放電開始時のコンデンサの電圧Ｖ_ＥＧをＶ_０（ボルト）、放電開始時からの時間をｔ（秒）とすると、 With this configuration, the discharge current passing point 234 has
((V _EG −V _L ) / R _EG ) · e ^ (k · V _T )
Current flows. Note that k is a value determined from the Boltzmann constant, temperature, and the like. Further, the output voltage (V _EG volt) of the buffer is a voltage indicating the shape of the envelope, and the output voltage from the terminal 190 indicates the shape of the envelope. Here, assuming that the capacitance of the capacitor 150 is C (farad), the capacitor voltage V _EG at the start of discharge is V ₀ (volts), and the time from the start of discharge is t (seconds).

のように出力電圧は変化する。つまり、時定数はＲ_ＥＧＣ／（ｅ＾（ｋ・Ｖ_Ｔ））である。よって、放電時間電圧Ｖ_Ｔに対して、エンベローブの形状を指数的に変化させることができる。また、電流調整用抵抗２２５の抵抗値Ｒ_ＥＧで、時定数をリニアに調整できる。そして、放電レベル電圧Ｖ_Ｌと抵抗値Ｒ_ＥＧを調整すれば、サステインレベルを示す電圧Ｖ_ＳＬとディケイ時間ＤＴとを維持しながら（同じに保ちながら）、エンベローブの形状（曲がり具合）を調整できる。例えば、図１のディケイＤ１とディケイＤ２のように、サステインレベルとディケイ時間とが同じで、形状が異なるエンベローブの中から、望ましい形状のエンベローブを選ぶことができる。言い換えると、放電レベル電圧Ｖ_Ｌと抵抗値Ｒ_ＥＧを適宜設計することで、放電時（ディケイやリリースの時）のエンベローブをどのような曲線にするのかを調整できる。したがって、放電回路２００であれば、時定数を指数的に大きく変化させることと、リニアに変化させること（調整すること）が容易にでき、指数変換部２０５を簡易なアンチログ回路で構成できるので、放電回路全体の素子数を少なくできる。 As shown, the output voltage changes. That is, the time constant is R _EG C / (e ^ (k · V _T )). Therefore, the discharge time voltage V _T, it is possible to change the shape of the envelope exponentially. Further, the time constant can be linearly adjusted by the resistance value _REG of the current adjusting resistor 225. If the discharge level voltage V _L and the resistance value R _EG are adjusted, the envelope shape (bending) can be adjusted while maintaining the voltage V _SL indicating the sustain level and the decay time DT (while maintaining the same). . For example, an envelope having a desired shape can be selected from envelopes having the same sustain level and decay time and different shapes, such as decay D1 and decay D2 in FIG. In other words, by appropriately designing the discharge level voltage V _L and the resistance value R _EG , it is possible to adjust the curve of the envelope during discharge (during decay or release). Therefore, the discharge circuit 200 can easily change the time constant exponentially and change (adjust) linearly, and the exponent conversion unit 205 can be configured with a simple antilog circuit. The number of elements in the entire discharge circuit can be reduced.

＜充電回路と放電回路の共通点＞
充電回路１００と放電回路２００では、電流調整用抵抗１２５，２２５は、指数変換部２０５（いわゆるアンチログ回路）の絶対値を調整する部分であり、放電電流通過点１３４，２３４に流れる電流は、電流調整用抵抗１２５，２２５の抵抗値Ｒ_ＥＧに反比例して変化する。そして、出力（コンデンサ１５０の電圧と同じ）につながっているので、電圧の変化は指数カーブとなる。言い換えると、電流調整用抵抗１２５，２２５の抵抗値Ｒ_ＥＧを大きくしたときの回路の振る舞いと、コンデンサ１５０の容量を大きくしたときの回路の振る舞いは同じである。したがって、電流調整用抵抗１２５，２２５の抵抗値Ｒ_ＥＧを大きくすることで、コンデンサ１５０を小さくすることも可能である。また、充電回路１００と放電回路２００では、充電レベル電圧または放電レベル電圧と電流調整用抵抗１２５，２２５の抵抗値Ｒ_ＥＧを調整することで、上述のようにエンベローブの形状を変えることができる。 <Common points of charging circuit and discharging circuit>
In the charging circuit 100 and the discharging circuit 200, the current adjusting resistors 125 and 225 are portions for adjusting the absolute value of the exponent conversion unit 205 (so-called antilog circuit), and the currents flowing through the discharge current passing points 134 and 234 are It varies inversely with the resistance value _{R EG} of the current adjustment resistor 125, 225. And since it is connected to the output (same as the voltage of the capacitor 150), the change in voltage becomes an exponential curve. In other words, the behavior of the circuit when the large and behavior of the circuit when increasing the resistance value R _EG of the current regulation resistor 125 and 225, the capacitance of the capacitor 150 is the same. Therefore, by increasing the resistance value _{R EG} of the current adjustment resistor 125 and 225, it is also possible to reduce the capacitor 150. Further, in the charging circuit 100 and discharging circuit 200, by adjusting the resistance value R _EG charge level voltage or discharge level voltage and current adjusting resistor 125 and 225, it is possible to change the shape of the envelope, as described above.

＜エンベローブジェネレータ＞
図５に本発明のエンベローブジェネレータの機能構成例を示す。エンベローブジェネレータ１０は、バッファ１６０、バッファ１６０の入力に一端が接続されて他端が接地されたコンデンサ１５０、１つの充電回路１００と２つの放電回路２００−１，２００−２と選択部３００とを備える。選択部３００は、制御部３１０を備えている。コンデンサ１５０は、充電回路１００が電荷を充電し、放電回路２００−１が電荷を放電し、放電回路２００−２が電荷を放電する共通のコンデンサである。バッファ１６０は、充電回路１００の帰還点１３５と、放電回路２００−１の帰還点２３５−１と、第２放電回路２００−２の帰還点２３５−２に出力電圧を入力する共通のバッファである。エンベローブジェネレータ１０では、充電回路１００の充電レベル電圧がアタックレベルに対応した電圧、充電回路１００の充電時間電圧がアタック時間に対応した電圧、放電回路２００−１の放電レベル電圧がサステインレベルに対応した電圧、放電回路２００−１の放電時間電圧がディケイ時間に対応した電圧、放電回路２００−２の放電レベル電圧がリリースレベル（０ボルト）に対応した電圧、放電回路２００−２の放電時間電圧がリリース時間に対応した電圧である。 <Envelope generator>
FIG. 5 shows a functional configuration example of the envelope generator of the present invention. The envelope generator 10 includes a buffer 160, a capacitor 150 having one end connected to the input of the buffer 160 and the other end grounded, one charging circuit 100, two discharging circuits 200-1, 200-2, and a selection unit 300. Prepare. The selection unit 300 includes a control unit 310. The capacitor 150 is a common capacitor in which the charging circuit 100 charges charges, the discharging circuit 200-1 discharges charges, and the discharging circuit 200-2 discharges charges. The buffer 160 is a common buffer that inputs an output voltage to the feedback point 135 of the charging circuit 100, the feedback point 235-1 of the discharging circuit 200-1, and the feedback point 235-2 of the second discharging circuit 200-2. . In the envelope generator 10, the charging level voltage of the charging circuit 100 corresponds to the attack level, the charging time voltage of the charging circuit 100 corresponds to the attack time, and the discharging level voltage of the discharging circuit 200-1 corresponds to the sustain level. The voltage, the discharge time voltage of the discharge circuit 200-1 corresponds to the decay time, the discharge level voltage of the discharge circuit 200-2 corresponds to the release level (0 volts), and the discharge time voltage of the discharge circuit 200-2 The voltage corresponds to the release time.

選択部３００は、充電回路１００の充電電流通過点１３４と、放電回路２００−１の放電電流通過点２３４−１と、放電回路２００−２の放電電流通過点２３４−２と、コンデンサ１５０の一端と接続される。選択部３００は、充電回路１００がコンデンサ１５０に電荷を充電する状態、放電回路２００−１がコンデンサ１５０から電荷を放電する状態、放電回路２００−２がコンデンサ１５０から電荷を放電する状態、充電も放電もしない状態を選択する。制御部３１０は、バッファ１６０の出力を監視しながら、操作者の操作に従って、上述の制御を行えばよい。選択する具体的な手段は、アナログスイッチのような電子的なスイッチまたはリレーのような機械的なスイッチによる切り替えでもよいし、ダイオードなどを組み合わせた電気的な切り替えでもよい。 The selection unit 300 includes a charging current passing point 134 of the charging circuit 100, a discharging current passing point 234-1 of the discharging circuit 200-1, a discharging current passing point 234-2 of the discharging circuit 200-2, and one end of the capacitor 150. Connected. The selection unit 300 includes a state in which the charging circuit 100 charges the capacitor 150, a state in which the discharging circuit 200-1 discharges charge from the capacitor 150, a state in which the discharging circuit 200-2 discharges charge from the capacitor 150, and charging Select a state that does not discharge. The control unit 310 may perform the above-described control according to the operation of the operator while monitoring the output of the buffer 160. Specific means for selection may be switching by an electronic switch such as an analog switch or a mechanical switch such as a relay, or may be electrical switching combining a diode or the like.

図６に、選択部３００の内部構造の例も示した本発明のエンベローブジェネレータの構成例を示す。選択部３００は、６つのダイオード３２１〜３２６と制御部３１０を備える。制御部３１０は、出力電圧が高い状態と低い状態の２つの状態を選択できるアタック制御端子３１１、ディケイ・サステイン制御端子３１２、リリース制御端子３１３を有する。ダイオード３２１のアノードとダイオード３２２のアノードと充電回路１００の充電電流通過点１３４が接続される。ダイオード３２３のカソードとダイオード３２４のカソードと放電回路２００−１の放電電流通過点２３４−１が接続される。ダイオード３２５のカソードとダイオード３２６のカソードと放電回路２００−２の放電電流通過点２３４−２が接続される。ダイオード３２１のカソードとダイオード３２３のアノードとダイオード３２５のアノードとコンデンサ１５０の一端とが接続される。ダイオード３２２のカソードが制御部３１０のアタック制御端子３１１に接続される。ダイオード３２４のアノードが制御部３１０のディケイ・サステイン制御端子３１２に接続される。ダイオード３２６のアノードが制御部３１０のリリース制御端子３１３に接続される。 FIG. 6 shows a configuration example of the envelope generator of the present invention, which also shows an example of the internal structure of the selection unit 300. The selection unit 300 includes six diodes 321 to 326 and a control unit 310. The control unit 310 includes an attack control terminal 311, a decay / sustain control terminal 312, and a release control terminal 313 that can select two states of a high output voltage and a low output voltage. The anode of the diode 321, the anode of the diode 322, and the charging current passing point 134 of the charging circuit 100 are connected. The cathode of the diode 323, the cathode of the diode 324, and the discharge current passing point 234-1 of the discharge circuit 200-1 are connected. The cathode of the diode 325, the cathode of the diode 326, and the discharge current passing point 234-2 of the discharge circuit 200-2 are connected. The cathode of the diode 321, the anode of the diode 323, the anode of the diode 325, and one end of the capacitor 150 are connected. The cathode of the diode 322 is connected to the attack control terminal 311 of the control unit 310. The anode of the diode 324 is connected to the decay / sustain control terminal 312 of the controller 310. The anode of the diode 326 is connected to the release control terminal 313 of the control unit 310.

アタック制御端子３１１とディケイ・サステイン制御端子３１２とリリース制御端子３１３の出力電圧のすべてが高い状態のときに、充電回路１００がコンデンサ１５０に電荷を充電する。アタック制御端子３１１とディケイ・サステイン制御端子３１２の出力電圧が低い状態で、リリース制御端子３１３の出力が高い状態のときに、放電回路２００−１がコンデンサ１５０から電荷を放電する。アタック制御端子３１１とリリース制御端子３１３の出力電圧が低い状態で、ディケイ・サステイン制御端子３１２の出力電圧が高い状態のときに、放電回路２００−２がコンデンサ１５０から電荷を放電する。また、アタック制御端子３１１の出力電圧が低い状態で、ディケイ・サステイン制御端子３１２とリリース制御端子３１３の出力電圧が高い状態のときに、コンデンサ１５０には充電も放電もされない。 When all of the output voltages of the attack control terminal 311, the decay / sustain control terminal 312, and the release control terminal 313 are high, the charging circuit 100 charges the capacitor 150 with charges. When the output voltage of the attack control terminal 311 and the decay / sustain control terminal 312 is low and the output of the release control terminal 313 is high, the discharge circuit 200-1 discharges the electric charge from the capacitor 150. When the output voltage of the attack control terminal 311 and the release control terminal 313 is low and the output voltage of the decay / sustain control terminal 312 is high, the discharge circuit 200-2 discharges the electric charge from the capacitor 150. Further, when the output voltage at the attack control terminal 311 is low and the output voltages at the decay / sustain control terminal 312 and the release control terminal 313 are high, the capacitor 150 is neither charged nor discharged.

出力電圧が「高い状態」、「低い状態」とは、ダイオード３２１〜３２６に順方向の電流が流れるか流れないかを切り替える程度の「高い状態」と「低い状態」を意味している。具体的には、コンデンサ１５０の一端が取り得る電圧以上の電圧が「高い状態」であり、取り得る電圧以下の電圧が「低い状態」である。例えば、アタック制御端子３１１の出力電圧が低い状態では、ダイオード３２２には順方向に電流がなられる状態なので、ダイオード３２１のアノードの電圧も低い状態になる。したがって、ダイオード３２１には電流が流れないので、スイッチを切った状態と同じになる。つまり、アタック制御端子３１１の出力電圧を低い状態にすると、充電回路１００は切り離されて状態と等価になる。逆に、アタック制御端子３１１の出力電圧を高い状態にすると、ダイオード３２２には電流が流れない（切断されたのと等価になる）。したがって、ダイオード３２１に流れる電流は充電回路１００でコントロールできる。ディケイ・サステイン制御端子３１２の出力電圧を高い状態にすると、ダイオード３２４に電流が流れ、ダイオード３２３のカソードの電圧が高い状態になる。したがって、ダイオード３２３には電流が流れない。つまり、放電回路２００−１は切り離された状態と等価になる。逆に、ディケイ・サステイン制御端子３１２の出力電圧を低い状態にすると、ダイオード３２４には電流は流れない（切断されたのと等価になる）。したがって、ダイオード３２３に流れる電流は放電回路２００−１でコントロールできる。リリース制御端子３１３は、ディケイ・サステイン制御端子３１２と同じである。 The “high state” and “low state” of the output voltage mean a “high state” and a “low state” at which the forward current flows through the diodes 321 to 326 or not. Specifically, a voltage equal to or higher than a voltage that can be taken by one end of the capacitor 150 is “high state”, and a voltage equal to or lower than a possible voltage is “low state”. For example, in a state where the output voltage of the attack control terminal 311 is low, the diode 322 is in a state where a current is generated in the forward direction. Therefore, the anode voltage of the diode 321 is also low. Therefore, since no current flows through the diode 321, the state is the same as when the switch is turned off. That is, when the output voltage of the attack control terminal 311 is lowered, the charging circuit 100 is disconnected and becomes equivalent to the state. Conversely, when the output voltage of the attack control terminal 311 is set to a high state, no current flows through the diode 322 (equivalent to being disconnected). Therefore, the current flowing through the diode 321 can be controlled by the charging circuit 100. When the output voltage of the decay / sustain control terminal 312 is set to a high state, a current flows through the diode 324 and the voltage of the cathode of the diode 323 becomes high. Therefore, no current flows through the diode 323. That is, the discharge circuit 200-1 is equivalent to a disconnected state. Conversely, when the output voltage of the decay / sustain control terminal 312 is set to a low state, no current flows through the diode 324 (equivalent to being disconnected). Therefore, the current flowing through the diode 323 can be controlled by the discharge circuit 200-1. The release control terminal 313 is the same as the decay / sustain control terminal 312.

本発明のエンベローブジェネレータによれば、本発明の素子数を少なくできる充電回路と放電回路で構成できるので、全体の素子数を少なくできる。よって、ディスクリート回路で構成してもコストを低減できる。また、選択部３００を、ダイオードを用いた構成にすれば、機械的な構成品を用いる必要もなくなる。したがって、ディスクリート回路で構成したときでも、小型かつ低コストに製造しやすい。 According to the envelope generator of the present invention, since it can be constituted by a charging circuit and a discharging circuit that can reduce the number of elements of the present invention, the total number of elements can be reduced. Therefore, the cost can be reduced even if the circuit is constituted by a discrete circuit. Further, if the selector 300 is configured using a diode, it is not necessary to use a mechanical component. Therefore, even when constituted by a discrete circuit, it is easy to manufacture in a small size and at a low cost.

１０エンベローブジェネレータ１００充電回路
１０１，２０１電源１０５，２０５指数変換部
１１１，２１２ＮＰＮ型トランジスタ１１２，２１１ＰＮＰ型トランジスタ
１２１，２２１レベル用抵抗１２２，２２２バイアス用抵抗
１２３，２２３時間用抵抗１２４，２２４コレクタ用抵抗
１２５，２２５電流調整用抵抗１３１充電レベル点
１３２正バイアス点１３３充電時間点
１３４充電電流通過点１３５，２３５帰還点
１５０コンデンサ１６０バッファ
１６１オペアンプ１６２電界効果トランジスタ
１６３，３２１，３２２，３２３，３２４，３２５，３２６ダイオード
１６４抵抗１９０端子
２００放電回路２３１放電レベル点
２３２負バイアス点２３３放電時間点
２３４放電電流通過点３００選択部
３１０制御部３１１アタック制御端子
３１２ディケイ・サステイン制御端子３１３リリース制御端子 DESCRIPTION OF SYMBOLS 10 Envelope generator 100 Charging circuit 101,201 Power supply 105,205 Exponential conversion part 111,212 NPN type transistor 112,211 PNP type transistor 121,221 Level resistance 122,222 Bias resistance 123,223 Time resistance 124,224 Collector Resistors 125 and 225 Current adjustment resistors 131 Charge level point 132 Positive bias point 133 Charging time point 134 Charging current passing point 135 and 235 Feedback point 150 Capacitor 160 Buffer 161 Operational amplifier 162 Field effect transistors 163, 321, 322, 323 and 324 , 325, 326 Diode 164 Resistance 190 Terminal 200 Discharge circuit 231 Discharge level point 232 Negative bias point 233 Discharge time point 234 Discharge current passing point 300 Selector 310 Control unit 311 Attack control terminal 312 Decay / sustain control terminal 313 Release control terminal

Claims

バッファの入力に一端が接続され、他端が接地されたコンデンサに電荷を充電する充電回路であって、
ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とし、
指数変換部と、充電後の電圧に対応した充電レベル電圧（Ｖ_Ｌボルト）を入力する充電レベル点と、充電時間に対応した充電時間電圧（Ｖ_Ｔボルト）を入力する充電時間点と、前記バッファの出力電圧（Ｖ_ＥＧボルト）を入力する帰還点と、前記コンデンサに充電する電流が通過する充電電流通過点と、前記指数変換部と前記帰還点の間に接続された電流調整用抵抗（Ｒ_ＥＧオーム）を有し、
前記充電電流通過点に、
（（Ｖ_Ｌ−Ｖ_ＥＧ）／Ｒ_ＥＧ）・ｅ＾（ｋ・Ｖ_Ｔ）
の電流を流す
ことを特徴とする充電回路。 A charging circuit that charges a capacitor with one end connected to the input of the buffer and the other end grounded,
e is the base of the natural logarithm, ^ is a symbol indicating a power, k is a real number,
And exponential conversion unit, and the charge level point for inputting a charge level voltage corresponding to the voltage after charging (V _L volts), the charging time point of inputting the charging time voltage corresponding to the charging time (V _T V), wherein A feedback point for inputting the output voltage (V _EG volt) of the buffer, a charging current passage point through which the current charged in the capacitor passes, and a current adjusting resistor (between the exponent converter and the feedback point) R _EG ohm)
At the charging current passage point,
((V _L -V _EG ) / R _EG ) · e ^ (k · V _T )
A charging circuit characterized by flowing a current of.

バッファの入力に一端が接続され、他端が接地されたコンデンサに電荷を充電する充電回路であって、
充電後の電圧に対応した電圧（充電レベル電圧）を入力する充電レベル点、充電時間に対応した電圧（充電時間電圧）を入力する充電時間点、前記バッファの出力電圧を入力する帰還点、前記コンデンサに充電する電流が通過する充電電流通過点、正の電源と接続される正バイアス点、ＮＰＮ型トランジスタ、ＰＮＰ型トランジスタ、レベル用抵抗、バイアス用抵抗、時間用抵抗、コレクタ用抵抗、電流調整用抵抗を有し、
前記ＮＰＮ型トランジスタのコレクタと前記ＰＮＰ型トランジスタのエミッタと前記充電レベル点が接続され、
前記ＮＰＮ型トランジスタのエミッタと前記ＰＮＰ型トランジスタのベースが接続され、
前記ＮＰＮ型トランジスタのベースと前記ＮＰＮ型トランジスタのコレクタの間に、前記レベル用抵抗が接続され、
前記ＮＰＮ型トランジスタのベースと前記正バイアス点の間に、前記バイアス用抵抗が接続され、
前記ＮＰＮ型トランジスタのベースと前記充電時間点の間に、前記時間用抵抗が接続され、
前記ＰＮＰ型トランジスタのコレクタと前記充電電流通過点との間に、前記コレクタ用抵抗が接続され、
前記ＰＮＰ型トランジスタのベースと前記帰還点との間に、前記電流調整用抵抗が接続される
ことを特徴とする充電回路。 A charging circuit that charges a capacitor with one end connected to the input of the buffer and the other end grounded,
A charging level point for inputting a voltage (charging level voltage) corresponding to a voltage after charging, a charging time point for inputting a voltage (charging time voltage) corresponding to a charging time, a feedback point for inputting an output voltage of the buffer, Charging current passing point through which current to charge capacitor passes, positive bias point connected to positive power supply, NPN transistor, PNP transistor, level resistor, bias resistor, time resistor, collector resistor, current adjustment Has resistance for,
The collector of the NPN transistor, the emitter of the PNP transistor and the charge level point are connected,
An emitter of the NPN transistor and a base of the PNP transistor are connected;
The level resistor is connected between the base of the NPN transistor and the collector of the NPN transistor,
The bias resistor is connected between the base of the NPN transistor and the positive bias point,
The time resistor is connected between the base of the NPN transistor and the charging time point,
The collector resistor is connected between the collector of the PNP transistor and the charging current passage point,
The charging circuit, wherein the current adjusting resistor is connected between a base of the PNP transistor and the feedback point.

バッファの入力に一端が接続され、他端が接地されたコンデンサから電荷を放電する放電回路であって、
ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とし、
指数変換部と、放電後の電圧に対応した放電レベル電圧（Ｖ_Ｌボルト）を入力する放電レベル点と、放電時間に対応した放電時間電圧（Ｖ_Ｔボルト）を入力する放電時間点と、前記バッファの出力電圧（Ｖ_ＥＧボルト）を入力する帰還点と、前記コンデンサから放電する電流が通過する放電電流通過点と、前記指数変換部と前記帰還点の間に接続された電流調整用抵抗（Ｒ_ＥＧオーム）を有し、
前記放電電流通過点に、
（（Ｖ_ＥＧ−Ｖ_Ｌ）／Ｒ_ＥＧ）・ｅ＾（ｋ・Ｖ_Ｔ）
の電流を流す
ことを特徴とする放電回路。 A discharge circuit for discharging electric charge from a capacitor having one end connected to an input of a buffer and the other end grounded;
e is the base of the natural logarithm, ^ is a symbol indicating a power, k is a real number,
An exponent converter, a discharge level point for inputting a discharge level voltage ( _VL volts) corresponding to the voltage after discharge, a discharge time point for inputting a discharge time voltage ( _VT bolt) corresponding to the discharge time, A feedback point for inputting the output voltage (V _EG volt) of the buffer, a discharge current passage point through which a current discharged from the capacitor passes, and a current adjustment resistor (between the exponent converter and the feedback point) R _EG ohm)
At the discharge current passing point,
((V _EG −V _L ) / R _EG ) · e ^ (k · V _T )
A discharge circuit characterized by flowing a current of.

バッファの入力に一端が接続され、他端が接地されたコンデンサから電荷を放電する放電回路であって、
放電後の電圧に対応した電圧（放電レベル電圧）を入力する放電レベル点、放電時間に対応した電圧（放電時間電圧）を入力する放電時間点、前記バッファの出力電圧を入力する帰還点、前記コンデンサから放電する電流が通過する放電電流通過点、負の電源と接続される負バイアス点、ＰＮＰ型トランジスタ、ＮＰＮ型トランジスタ、レベル用抵抗、バイアス用抵抗、時間用抵抗、コレクタ用抵抗、電流調整用抵抗を有し、
前記ＰＮＰ型トランジスタのコレクタと前記ＮＰＮ型トランジスタのエミッタと前記放電レベル点が接続され、
前記ＰＮＰ型トランジスタのエミッタと前記ＮＰＮ型トランジスタのベースが接続され、
前記ＰＮＰ型トランジスタのベースと前記ＰＮＰ型トランジスタのコレクタの間に、前記レベル用抵抗が接続され、
前記ＰＮＰ型トランジスタのベースと前記負バイアス点の間に、前記バイアス用抵抗が接続され、
前記ＰＮＰ型トランジスタのベースと前記放電時間点の間に、前記時間用抵抗が接続され、
前記ＮＰＮ型トランジスタのコレクタと前記放電電流通過点との間に、前記コレクタ用抵抗が接続され、
前記ＮＰＮ型トランジスタのベースと前記帰還点との間に、前記電流調整用抵抗が接続される
ことを特徴とする放電回路。 A discharge circuit for discharging electric charge from a capacitor having one end connected to an input of a buffer and the other end grounded;
A discharge level point for inputting a voltage (discharge level voltage) corresponding to a voltage after discharge, a discharge time point for inputting a voltage (discharge time voltage) corresponding to a discharge time, a feedback point for inputting an output voltage of the buffer, Discharge current passing point through which current discharged from the capacitor passes, negative bias point connected to negative power supply, PNP transistor, NPN transistor, level resistor, bias resistor, time resistor, collector resistor, current adjustment Has resistance for,
The collector of the PNP transistor, the emitter of the NPN transistor, and the discharge level point are connected,
An emitter of the PNP transistor and a base of the NPN transistor are connected;
The level resistor is connected between the base of the PNP transistor and the collector of the PNP transistor,
The bias resistor is connected between the base of the PNP transistor and the negative bias point,
The time resistor is connected between the base of the PNP transistor and the discharge time point,
The collector resistor is connected between the collector of the NPN transistor and the discharge current passing point,
The discharge circuit, wherein the current adjusting resistor is connected between a base of the NPN transistor and the feedback point.

請求項１または２記載の充電回路と、
請求項３または４記載の放電回路である第１放電回路と、
請求項３または４記載の放電回路である第２放電回路と、
前記充電回路が電荷を充電し、前記第１放電回路が電荷を放電し、前記第２放電回路が電荷を放電する共通のコンデンサと、
入力が前記コンデンサの一端に接続され、前記充電回路の帰還点と、前記第１放電回路の帰還点と、前記第２放電回路の帰還点に出力電圧を入力する共通のバッファと、
前記充電回路の充電電流通過点と、前記第１放電回路の放電電流通過点と、前記第２放電回路の放電電流通過点と、前記コンデンサの一端と接続された選択部と
を備え、
前記充電回路の充電レベル電圧がアタックレベルを示す電圧、前記充電回路の充電時間電圧がアタック時間を示す電圧、前記第１放電回路の放電レベル電圧がサステインレベルを示す電圧、前記第１放電回路の放電時間電圧がディケイ時間を示す電圧、前記第２放電回路の放電レベル電圧が０ボルト、前記第２放電回路の放電時間電圧がリリース時間を示す電圧とし、
前記選択部は、前記充電回路が前記コンデンサに電荷を充電する状態、前記第１放電回路が前記コンデンサから電荷を放電する状態、前記第２放電回路が前記コンデンサから電荷を放電する状態を選択する
エンベローブジェネレータ。 The charging circuit according to claim 1 or 2,
A first discharge circuit which is the discharge circuit according to claim 3 or 4,
A second discharge circuit which is the discharge circuit according to claim 3 or 4,
A common capacitor for charging the charge circuit, the first discharge circuit discharging charge, and the second discharge circuit discharging charge;
An input connected to one end of the capacitor; a common buffer for inputting an output voltage to a feedback point of the charging circuit; a feedback point of the first discharge circuit; and a feedback point of the second discharge circuit;
A charging current passing point of the charging circuit; a discharging current passing point of the first discharging circuit; a discharging current passing point of the second discharging circuit; and a selection unit connected to one end of the capacitor;
A voltage at which a charging level voltage of the charging circuit indicates an attack level, a voltage at which a charging time voltage of the charging circuit indicates an attack time, a voltage at which a discharging level voltage of the first discharging circuit indicates a sustain level, a voltage of the first discharging circuit The discharge time voltage is a voltage indicating a decay time, the discharge level voltage of the second discharge circuit is 0 volt, the discharge time voltage of the second discharge circuit is a voltage indicating a release time,
The selection unit selects a state in which the charging circuit charges the capacitor, a state in which the first discharge circuit discharges charge from the capacitor, and a state in which the second discharge circuit discharges charge from the capacitor. Envelope generator.

請求項５記載のエンベローブジェネレータであって、
前記選択部は、
第１ダイオードと、第２ダイオードと、第３ダイオードと、第４ダイオードと、第５ダイオードと、第６ダイオードと、
制御部と
を備え、
前記制御部は、出力電圧が高い状態と低い状態の２つの状態を選択できるアタック制御端子、ディケイ・サステイン制御端子、リリース制御端子を有し、
前記第１ダイオードのアノードと前記第２ダイオードのアノードと前記充電回路の充電電流通過点が接続され、
前記第３ダイオードのカソードと前記第４ダイオードのカソードと第１放電回路の放電電流通過点が接続され、
前記第５ダイオードのカソードと前記第６ダイオードのカソードと第２放電回路の放電電流通過点が接続され、
前記第１ダイオードのカソードと前記第３ダイオードのアノードと前記第５ダイオードのアノードと前記コンデンサの一端とが接続され、
前記第２ダイオードのカソードが前記制御部のアタック制御端子に接続され、
前記第４ダイオードのアノードが前記制御部のディケイ・サステイン制御端子に接続され、
前記第６ダイオードのアノードが前記制御部のリリース制御端子に接続され、
前記アタック制御端子と前記ディケイ・サステイン制御端子と前記リリース制御端子の出力電圧のすべてが高い状態のときに、前記充電回路が前記コンデンサに電荷を充電し、
前記アタック制御端子と前記ディケイ・サステイン制御端子の出力電圧が低い状態で、前記リリース制御端子の出力が高い状態のときに、前記第１放電回路が前記コンデンサから電荷を放電し、
前記アタック制御端子と前記リリース制御端子の出力電圧が低い状態で、前記ディケイ・サステイン制御端子の出力電圧が高い状態のときに、前記第２放電回路が前記コンデンサから電荷を放電する
ことを特徴とするエンベローブジェネレータ。
An envelope generator according to claim 5, wherein
The selection unit includes:
A first diode, a second diode, a third diode, a fourth diode, a fifth diode, and a sixth diode;
A control unit and
The control unit has an attack control terminal, a decay / sustain control terminal, and a release control terminal that can select two states of a high output voltage and a low output voltage,
An anode of the first diode, an anode of the second diode, and a charging current passing point of the charging circuit are connected;
A cathode of the third diode, a cathode of the fourth diode and a discharge current passing point of the first discharge circuit are connected;
A cathode of the fifth diode, a cathode of the sixth diode and a discharge current passing point of the second discharge circuit are connected;
A cathode of the first diode, an anode of the third diode, an anode of the fifth diode, and one end of the capacitor are connected;
A cathode of the second diode is connected to an attack control terminal of the control unit;
An anode of the fourth diode is connected to a decay / sustain control terminal of the control unit;
An anode of the sixth diode is connected to a release control terminal of the control unit;
When all of the output voltages of the attack control terminal, the decay / sustain control terminal, and the release control terminal are in a high state, the charging circuit charges the capacitor with a charge,
When the output voltage of the attack control terminal and the decay / sustain control terminal is low and the output of the release control terminal is high, the first discharge circuit discharges the charge from the capacitor,
The second discharge circuit discharges electric charge from the capacitor when the output voltage of the attack control terminal and the release control terminal is low and the output voltage of the decay / sustain control terminal is high. Envelope generator.