JP6308135B2 - コネクタ、データ受信装置、データ送信装置及びデータ送受信システム - Google Patents

Description

本開示は、コネクタ、データ受信装置、データ送信装置及びデータ送受信システムに関する。

近年の情報化社会の発展に伴い、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）やサーバ等の情報処理装置において扱われる情報量（データ量、信号量）は、爆発的に増加している。このようなデータ量の増加に伴い、装置間でのデータの送受信に関して、より多くのデータをより高速に伝送する必要性が増している。

しかし、データの伝送量の増加及びデータの伝送速度の高速化は、一般的に、信号の劣化を引き起こす。そのため、データの伝送量を増加させつつ、信号の劣化を抑えることができる技術が求められている。

例えば、特許文献１には、デジタル信号を伝送するためのＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）（登録商標）規格に対応したコネクタについて、当該コネクタが接続される基板のコネクタ実装部について、基板の厚さの変更等に応じて当該コネクタ実装部の特性インピーダンスを調整することにより、信号の劣化を抑える技術が開示されている。

特開２００９−１２９６４９号公報

しかし、特許文献１に記載の技術は、装置におけるレセプタクル側のコネクタ実装部に関する技術であり、レセプタクル側のコネクタ及びケーブルにおけるプラグ側のコネクタに関しては既存の技術が用いられている。従って、データの伝送量をより増加させようとする場合には、特許文献１に記載されている技術では、信号の劣化を抑える対策としては不十分である可能性がある。

そこで、本開示では、信号の劣化をより抑えることが可能な、新規かつ改良されたコネクタ、データ受信装置、データ送信装置及びデータ送受信システムを提案する。

本開示によれば、第１の方向に延伸され、信号を伝送する信号ピンと、前記信号ピンが一方の面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を備える、コネクタが提供される。

また、本開示によれば、第１の方向に延伸され、信号を伝送する信号ピンと、誘電体によって形成され、前記信号ピンが表面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を有するコネクタ、を備え、前記コネクタを介して、任意の装置に対して信号を送信する、データ送信装置が提供される。

また、本開示によれば、第１の方向に延伸され、信号を伝送する信号ピンと、誘電体によって形成され、前記信号ピンが表面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を有するコネクタ、を備え、前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置が提供される。

また、本開示によれば、第１の方向に延伸され、信号を伝送する信号ピンと、誘電体によって形成され、前記信号ピンが表面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を有するコネクタ、を介して、任意の機器に対して信号を送信する、データ送信装置と、前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置と、を備える、データ送受信システムが提供される。

本開示によれば、導電体層、基板（誘電体層）及び信号ピンが順に積層されることにより、いわゆるマイクロストリップラインが形成される。従って、信号ピンを流れる電流（信号）が、他の信号ピンに及ぼす影響を抑えることができる。

以上説明したように本開示によれば、信号の劣化をより抑えることが可能となる。

一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。 ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。 ＴｙｐｅＣのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図３ＡにおけるＡ−Ａ断面に対応する断面図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図３ＢにおけるＣ−Ｃ断面に対応する断面図である。 本開示の第１の実施形態に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。 第１の実施形態に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図４ＡにおけるＡ−Ａ断面に対応する断面図である。 第１の実施形態に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図４ＢにおけるＣ−Ｃ断面に対応する断面図である。 ガードラインが配設された構成を説明するための説明図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。 第１の実施形態に係るコネクタ構造における電界分布の様子を示す等電界線図である。 第１の実施形態に係るコネクタ構造における電界分布の様子を示す等電界線図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。 一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。 第１の実施形態に係るコネクタ構造におけるアイパターンを示す電圧特性図である。 第１の実施形態に係るコネクタ構造におけるアイパターンを示す電圧特性図である。 第１の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。 第１の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。 第１の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストーク特性を示す電圧特性図である。 一般的なＴｙｐｅＤのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。 一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１０ＡにおけるＡ−Ａ断面に対応する断面図である。 一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１０ＢにおけるＣ−Ｃ断面に対応する断面図である。 本開示の第２の実施形態に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。 第２の実施形態に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１１ＡにおけるＡ−Ａ断面に対応する断面図である。 第２の実施形態に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１１ＢにおけるＣ−Ｃ断面に対応する断面図である。 一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。 一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。 第２の実施形態に係るコネクタ構造における電界分布の様子を示す等電界線図である。 第２の実施形態に係るコネクタ構造における電界分布の様子を示す等電界線図である。 一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。 一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。 第２の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。 第２の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。 第２の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストーク特性を示す電圧特性図である。 第１の実施形態に係るコネクタの変形例における関係する信号のピン配置の一例を示す概略図である。 図１６Ａに示すコネクタの、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す概略図である。 図１６Ａに示すコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１６ＢにおけるＡ−Ａ断面に対応する概略図である。 図１６Ｃに対応するコネクタの、嵌合部以外の領域のみ、信号ピンの断面積が拡張される変形例を示す概略図である。 第１の実施形態に係るコネクタにおいて、基板上にデバイスが設けられる様子を示す概略図である。 第１の実施形態及び第２の実施形態の変形例に係るデバイスである、ＡＣ／ＤＣ変換回路の回路構成の一例を示す概略図である。 第１の実施形態及び第２の実施形態の変形例に係るデバイスである、レジスタ及び通信回路の構成の一例を示す概略図である。 第１の実施形態及び第２の実施形態の変形例に係るデバイスである、バッテリの構成の一例を示す概略図である。 ディスクレコーダとテレビジョン受像機との間で、ＨＤＭＩケーブルによって伝送される各チャンネルのデータ構成例について説明するための説明図である。 ソース機器とシンク機器とを接続させた場合のＣＥＣ制御のシーケンス例を示すシーケンス図である。 ＨＤＭＩケーブルで接続された機器が検出された場合の、それぞれの機器のＣＥＣ対応確認処理手順を示すフロー図である。 電源供給制御における、ソース機器とシンク機器とから構成される通信システムの構成例を示す機能ブロック図である。 電源供給制御における制御シーケンスを示すシーケンス図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、以下の説明においては、本開示の一実施例に係るコネクタ、データ受信装置、データ送信装置及びデータ送受信システムの一例として、ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）規格に対応したコネクタ（以下、ＨＤＭＩコネクタと呼ぶ。）、データ受信装置、データ送信装置及びデータ送受信システムを例に挙げて説明を行う。ただし、本実施形態はかかる例に限定されず、他の通信方式、通信規格に準ずるコネクタ、データ受信装置、データ送信装置及びデータ送受信システムにおいても適用可能である。

また、本開示の一実施形態に係るコネクタは、ケーブルにおけるプラグ側コネクタ並びにデータ受信装置及びデータ送信装置におけるレセプタクル側コネクタのいずれにも適用可能である。以下の説明では、ケーブルにおけるプラグ側コネクタのことを、単に「プラグ側コネクタ」と呼び、データ受信装置及びデータ送信装置におけるレセプタクル側コネクタのことを、単に「レセプタクル側コネクタ」と呼ぶこととする。また、単に「コネクタ」と言った場合には、特に記載のない限り、プラグ側コネクタ及びレセプタクル側コネクタの少なくともいずれかを示すものとする。更に、以下の説明では、プラグ側コネクタがいわゆるオス側の端子形状を有し、レセプタクル側コネクタがいわゆるメス側の端子形状を有する一例について説明するが、本実施形態はかかる例に限定されず、プラグ側コネクタの端子形状とレセプタクル側コネクタの端子形状との関係は、逆であってもよい。

なお、説明は以下の順序で行うものとする。
１．伝送データ量増加についての検討
２．第１の実施形態
２．１．一般的なＴｙｐｅＣコネクタの構造例
２．２．第１の実施形態に係るコネクタの構造例
２．３．特性比較
３．第２の実施形態
３．１．一般的なＴｙｐｅＤコネクタの構造例
３．２．第２の実施形態に係るコネクタの構造例
３．３．特性比較
４．変形例
４．１．信号ピンの断面積の拡張
４．２．基板上へのデバイスの実装
５．適用例
５．１．ＣＥＣ制御
５．２．電源供給制御
６．まとめ

＜１．伝送データ量増加についての検討＞
まず、本項において、本開示を明確なものとするために、本発明者らが本開示に想到するに至った背景について説明する。

近年、映像機器間において、映像信号（映像データ、音声データ等）を高速伝送する通信インターフェースとして、ＨＤＭＩが広く普及している。ＨＤＭＩ規格に基づく通信においては、一般的に、ディスク再生装置等の映像信号源となる機器と、表示装置（モニタ受像機、テレビジョン受像器等）とが、ＨＤＭＩケーブルを介して接続される。なお、以下の説明においては、映像信号等の信号を出力する機器のことを、ソース機器、出力装置、送信装置等と呼び、映像信号等の信号が入力される機器のことを、シンク機器、入力装置、受信装置等と呼ぶこととする。

上記のディスク再生装置や表示装置といったＣＥ（Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ）機器においては、より高画質、高音質の映像を扱うことに対する需要が増加している。従って、近年、ＨＤＭＩ規格に基づくデータ伝送においては、映像データ、音声データ等の映像信号について、より多くのデータ量を伝送することが求められている。

ＨＤＭＩ規格によれば、ＨＤＭＩコネクタにおけるピン数は１９個である。一般的なＨＤＭＩコネクタにおいては、それらのピンのうちの１２個が、映像信号の伝送に関する用途に用いられ、その他のピンは、ＣＥＣ（Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｔｒｏｌ）制御、電源、ホットプラグ検出（ＨＰＤ：Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔｏｒ）等の用途に用いられる。なお、一般的なＨＤＭＩコネクタにおけるピン配置を含め、ＨＤＭＩ規格の詳細については、例えば「ＨＤＭＩ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ １．４」等を参照することができる。

ここで、図１Ａを参照して、一般的なＴｙｐｅＡのＨＤＭＩコネクタにおけるピン配置について説明する。なお、ＴｙｐｅＤのＨＤＭＩコネクタのピン配置は、ＴｙｐｅＡのＨＤＭＩコネクタのピン配置と同様である。

図１Ａは、一般的なＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。ただし、図１Ａにおいては、映像信号の伝送に関係する１２個の信号ピンのみを図示し、その他の信号ピンについては図示を省略している。また、図１Ａでは、入力装置におけるレセプタクル側のＨＤＭＩコネクタの端子面を示している。

図１Ａを参照すると、一般的なＴｙｐｅＡのＨＤＭＩコネクタの端子面においては、外殻（シェル）９４３に覆われた誘電体９４２に埋め込まれた信号ピン９４１が、２列に、千鳥状に並べられている。また、複数の信号ピン９４１のそれぞれには、互いに異なる種類の信号が印加されており、図１Ａには、その信号の種類が図示されている。

具体的には、ピン番号が１、２、３番の信号ピンに、それぞれ、「Ｄａｔａ２＋」、「Ｄａｔａ２ Ｓｈｉｅｌｄ」、「Ｄａｔａ２−」が割り当てられる。また、同様に、ピン番号が４、５、６番の信号ピンに、それぞれ、「Ｄａｔａ１＋」、「Ｄａｔａ１ Ｓｈｉｅｌｄ」、「Ｄａｔａ１−」が割り当てられる。更に、同様に、ピン番号が７、８、９番の信号ピンに、それぞれ、「Ｄａｔａ０＋」、「Ｄａｔａ０ Ｓｈｉｅｌｄ」、「Ｄａｔａ０−」が割り当てられる。また、ピン番号が１０、１１、１２番の信号ピンには、それぞれ、「ｃｌｏｃｋ＋」、「ｃｌｏｃｋ Ｓｈｉｅｌｄ」、「ｃｌｏｃｋ−」が割り当てられる。

つまり、それぞれのデータライン（Ｄａｔａ０／１／２）及びクロック（ｃｌｏｃｋ）は、差動ラインＤａｔａｉ＋、Ｄａｔａｉ−、Ｄａｔａｉ Ｓｈｉｅｌｄの３本のラインで構成される（ｉ＝０、１、２）。また、差動ラインＤａｔａｉ＋及びＤａｔａｉ−は、データ伝送時には、差動信号間でカップリングを形成する（差動結合を形成する）。ＨＤＭＩソース機器は、Ｄａｔａ０／１／２を用いて、それぞれ最大３．４２５ＧｂｐｓでＲ（赤）、Ｇ（緑）、Ｂ（青）のデジタルビデオデータ（映像データ）をシリアルデータとして、シリアルビデオデータの１０分周となるピクセルクロック(最大３４０．２５ＭＨｚ)をクロックとしてＨＤＭＩシンク機器へ伝送する。

ここで、以下では、座標軸を定義してコネクタについての説明を行う。具体的には、コネクタの端子面において、信号ピンが並べられている方向をｘ軸方向と定義する。また、一対のコネクタを嵌合する際にコネクタ同士を嵌め込む方向のことをｙ軸方向と定義する。更に、ｘ軸及びｙ軸と互いに直交する方向をｚ軸方向と定義する。

なお、ｘ軸の正負について、ＨＤＭＩ規格に則り信号ピンの番号が増加する方向（図１Ａにおいては図の左方向）をｘ軸の正方向と定義する。また、ｙ軸の正負について、プラグ側コネクタからレセプタクル側コネクタに向かう方向（図１Ａにおいては紙面に垂直に紙面に向かう方向）を、ｙ軸の正方向と定義する。更に、ｚ軸の正負について、図１Ａにおいて図の上方向を、ｚ軸の正方向と定義する。

ここで、より多くの映像信号を伝送するための方法として、信号ピンの割り当てを変更することが考えられる。具体的には、図１Ａにおいて、差動ライン（差動データレーン）ペアのシールドとして用いられている信号ピン、すなわち、「Ｄａｔａ２ Ｓｈｉｅｌｄ」、「Ｄａｔａ１ Ｓｈｉｅｌｄ」及び「Ｄａｔａ０ Ｓｈｉｅｌｄ」、並びに、クロック信号伝送用の信号ピンである「ｃｌｏｃｋ＋」、「ｃｌｏｃｋ−」及び「ｃｌｏｃｋ Ｓｈｉｅｌｄ」を、新たなデータラインに対応する信号ピンとして用いる方法が考えられる。

そのような、信号ピンの割り当てを変更する方法の一例について、図１Ｂに示す。図１Ｂは、ＴｙｐｅＡ、ＴｙｐｅＤのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。

図１Ｂを参照すると、図１Ａにおいてシールドとして用いられていた、ピン番号が２、５、８、１１の信号ピンに、新たな差動ラインペアである「Ｄａｔａ３＋」、「Ｄａｔａ３−」、「Ｄａｔａ４＋」、「Ｄａｔａ４−」がそれぞれ割り当てられる。また、図１Ａにおいてクロックとして用いられていた、ピン番号が１０、１２の信号ピンに、新たな差動ラインペアである「Ｄａｔａ５＋」、「Ｄａｔａ５−」がそれぞれ割り当てられる。

更に、図１Ａに示す一般的な信号ピン配置においてシールドとして接続されていたＳＴＰケーブルのドレイン線がプラグ側コネクタのシェル部分に接続され、ソース機器及びシンク機器のレセプタクル側コネクタのシェル部分が接地接続されることにより、ケーブルのシールドが確保される構造を有することができる。また、クロックは、個々のデータレーンのデータからビットクロックをシンク機器で抽出し、それを１０分周することにより、シンク機器において自分でピクセルクロックを生成することにする。

このように、差動ラインペアの数を３から６に拡張することにより、個々のラインの伝送速度はそのまま保ちつつ、データ伝送量を２倍に増加させることができる。しかしながら、図１Ｂに示すようなピン配置においては、伝送される信号の劣化が懸念される。

何故ならば、図１Ｂに示すように、新たに定義した「Ｄａｔａ３＋」、「Ｄａｔａ３−」、「Ｄａｔａ４＋」及び「Ｄａｔａ４−」の信号ピンでは、元から存在する差動ラインペアに比べて、ペアとなる差動ライン間の物理的な距離が離れている。従って、新たに定義した信号ピンにおいては差動信号間でのカップリングが生じにくくなり、インピーダンスの不整合が生じることが考えられる。

また、各差動ラインペア間に、シールドの機能を果たすラインが存在しないため、隣接するラインからのクロストークの影響を受けやすくなり、信号が劣化する可能性が高い。

このような信号の劣化に対する対策としては、例えば、コネクタ内における信号ピンの形状及び配設位置を工夫することにより、信号の劣化を抑えることが考えられる。具体的には、例えば、信号ピンの配線幅を小さくすることにより、相対的に、信号ピン間の間隔を広くし、クロストークの影響を抑えることが考えられる。

また、例えば、信号ピンを、コネクタの外周部を構成する接地導体のより近傍に延伸させ、信号ピンに印加される差動信号をシングルエンドで伝送させることにより、信号の劣化を抑えることが考えられる。

ここで、ＨＤＭＩコネクタには、ＴｙｐｅＡからＴｙｐｅＥまでの異なるタイプのコネクタが存在する。その中でも、ＴｙｐｅＣ、ＴｙｐｅＤは、それぞれ、ミニＨＤＭＩコネクタ、マイクロＨＤＭＩコネクタと呼ばれるものであり、標準タイプであるＴｙｐｅＡと比べて、より小さいコネクタサイズを有する。例えば、コネクタの端子面の面積は、ＴｙｐｅＡが１４ｍｍ×４．５ｍｍであるのに対して、ＴｙｐｅＣは１０．５ｍｍ×２．５ｍｍであり、ＴｙｐｅＤは５．８ｍｍ×２．０ｍｍと定められている。

従って、上記のような信号劣化に対する対策は、ＴｙｐｅＡのように、比較的コネクタサイズが大きく、信号ピンの形状及び配設位置の変更の自由度が高い場合には有効であると考えられるが、ＴｙｐｅＣやＴｙｐｅＤのように、比較的コネクタサイズが小さいコネクタにおいては、信号ピンの形状及び配設位置の変更の自由度が低くなるため、信号の劣化の抑制について十分な効果を得られない可能性がある。

以上、検討した内容をまとめると、データ伝送量を増加させるためには、ＨＤＭＩコネクタにおける信号ピンの割り当てを変更する方法が考えられる。ただし、信号ピンに割り当てられるデータラインの数を増加させることにより、信号が劣化してしまう可能性がある。信号の劣化を抑えるために、信号ピンの形状及び配設位置を変更する方法も考えられるが、ＴｙｐｅＣやＴｙｐｅＤといった、比較的サイズの小さいＨＤＭＩコネクタにおいては、当該方法によって十分な効果を得ることは難しい。従って、より広範なタイプのコネクタに適用することが可能な、より汎用的な信号劣化を抑制するための方法が求められている。

本発明者らは、以上検討した内容に基づいて、信号の劣化をより抑えることが可能な、本開示に係るコネクタ、データ受信装置、データ送信装置及びデータ送受信システムに想到するに至った。以下では、その好適な実施形態について詳述する。

＜２．第１の実施形態＞
まず、本開示の第１の実施形態に係るコネクタの構造について説明する。なお、第１の実施形態に係るコネクタは、ＴｙｐｅＣのＨＤＭＩコネクタに対応している。

ＴｙｐｅＣのＨＤＭＩコネクタは、図１Ａ及び図１Ｂに示したＴｙｐｅＡのＨＤＭＩコネクタとは、端子面における信号ピンの配設位置が異なる。ここで、図２Ａ及び図２Ｂを参照して、ＴｙｐｅＣのＨＤＭＩコネクタのピン配置について説明する。図２Ａは、一般的なＴｙｐｅＣのＨＤＭＩコネクタにおける高速差動信号を伝送するピン配置を示す概略図である。図２Ｂは、ＴｙｐｅＣのＨＤＭＩコネクタにおける、新たに高速差動データラインが増加されたピン配置の一例を示す概略図である。ただし、図２Ａ及び図２Ｂにおいては、映像信号の伝送に関係する信号ピンのみを図示し、その他の信号ピンについては図示を省略している。また、図２Ａ及び図２Ｂでは、レセプタクル側コネクタの端子面を示している。

なお、ＴｙｐｅＣのＨＤＭＩコネクタのピン配置についての以下の説明では、図１Ａ及び図１Ｂを参照して説明したＴｙｐｅＡのＨＤＭＩコネクタのピン配置との相違点について主に説明し、重複する構成や機能については詳細な説明を省略する。

まず、図２Ａを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタの端子面においては、外殻（シェル）９７３に覆われた誘電体９７２に複数の信号ピン９７１が埋め込まれている。ただし、図１Ａに示す一般的なＴｙｐｅＡのＨＤＭＩコネクタのピン配置とは異なり、一般的なＴｙｐｅＣのＨＤＭＩコネクタの端子面においては、信号ピン９７１はｘ軸方向に１列に並べられる。また、複数の信号ピン９７１のそれぞれには、互いに異なる種類の信号が印加されており、図２Ａには、その信号の種類が図示されている。

具体的には、ピン番号が１、２、３番の信号ピンに、それぞれ、「Ｄａｔａ２ Ｓｈｉｅｌｄ」、「Ｄａｔａ２＋」、「Ｄａｔａ２−」が割り当てられる。また、同様に、ピン番号が４、５、６番の信号ピンに、それぞれ、「Ｄａｔａ１ Ｓｈｉｅｌｄ」、「Ｄａｔａ１＋」、「Ｄａｔａ１−」が割り当てられる。更に、同様に、ピン番号が７、８、９番の信号ピンに、それぞれ、「Ｄａｔａ０ Ｓｈｉｅｌｄ」、「Ｄａｔａ０＋」、「Ｄａｔａ０−」が割り当てられる。また、ピン番号が１０、１１、１２番の信号ピンには、それぞれ、「ｃｌｏｃｋ Ｓｈｉｅｌｄ」、「ｃｌｏｃｋ＋」、「ｃｌｏｃｋ−」が割り当てられる。

つまり、それぞれのデータライン（Ｄａｔａ０／１／２）及びクロック（ｃｌｏｃｋ）は、差動ラインＤａｔａｉ＋、Ｄａｔａｉ−、Ｄａｔａｉ Ｓｈｉｅｌｄの３本のラインで構成される（ｉ＝０、１、２）。また、差動ラインＤａｔａｉ＋及びＤａｔａｉ−は、データ伝送時には、差動信号間でカップリングを形成する（差動結合を形成する）。なお、それぞれのデータライン（Ｄａｔａ０／１／２）及びクロック（ｃｌｏｃｋ）の機能については、図１Ａに示す一般的なＴｙｐｅＡのＨＤＭＩコネクタのピン配置と同様であるため、ここでは詳細な説明は省略する。

次に、図２Ｂを参照すると、本開示の第１の実施形態に係るコネクタのピン配置においては、図２Ａに示す一般的なＴｙｐｅＣのＨＤＭＩコネクタのピン配置と比較して、信号ピンに割り当てられるデータラインの数が増加されている。

具体的には、図２Ａにおいてシールドとして用いられていた、ピン番号が１、４、７、１０の信号ピンに、新たな差動ラインペアである「Ｄａｔａ３＋」、「Ｄａｔａ３−」、「Ｄａｔａ４＋」、「Ｄａｔａ４−」がそれぞれ割り当てられる。また、図２Ａにおいてクロックとして用いられていた、ピン番号が１１、１２の信号ピンに、新たな差動ラインペアである「Ｄａｔａ５＋」、「Ｄａｔａ５−」がそれぞれ割り当てられる。このように、差動ラインペアの数を３から６に拡張することにより、個々のラインの伝送速度はそのまま保ちつつ、データ伝送量を２倍に増加させることができる。なお、ケーブルにおけるシールド確保の方法、及びクロックの生成方法については、図１Ｂを参照して説明した、ＴｙｐｅＡのＨＤＭＩコネクタと同様であるため、ここでは詳細な説明は省略する。

以上、図２Ａ及び図２Ｂを参照して、ＴｙｐｅＣのＨＤＭＩコネクタにおけるピン配置について説明した。ここで、一般的なコネクタ構造を有するＴｙｐｅＣのＨＤＭＩコネクタに、図２Ｂに示すような、新たにデータラインの数が増加されたピン配置を適用すると、上記＜１．伝送データ量増加についての検討＞で説明したＴｙｐｅＡのＨＤＭＩコネクタと同様、信号の劣化が生じる。一方、以下に説明する本開示の第１の実施形態に係るコネクタ構造によれば、図２Ｂに示すような、新たにデータラインが増加されたピン配置に対しても、信号の劣化を抑えることが可能となる。

以下の説明においては、第１の実施形態に係るコネクタの構造について明確にするために、まず、［２．１．一般的なＴｙｐｅＣコネクタの構造例］で、一般的なＴｙｐｅＣのＨＤＭＩコネクタの一構造例について説明する。次に、［２．２．第１の実施形態に係るコネクタの構造例］において、本開示の第１の実施形態に係るコネクタの一構造例について説明するとともに、一般的なＴｙｐｅＣのＨＤＭＩコネクタとの構造の違いについて説明する。そして、［２．３．特性比較］において、両者の構造において伝送される信号の特性について比較することにより、第１の実施形態に係るコネクタにおける、信号の劣化を抑制する効果について説明する。

［２．１．一般的なＴｙｐｅＣコネクタの構造例］
まず、図３Ａ−図３Ｃを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタの一構造例について説明する。図３Ａは、一般的なＴｙｐｅＣのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図３Ｂは、一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図３ＡにおけるＡ−Ａ断面に対応する断面図である。図３Ｃは、一般的なＴｙｐｅＣのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図３ＢにおけるＣ−Ｃ断面に対応する断面図である。なお、図３Ａ−図３Ｃは、プラグ側コネクタとレセプタクル側コネクタとが嵌合している様子を示している。

まず、プラグ側コネクタの構造について説明する。図３Ａ−図３Ｃを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタのプラグ側コネクタ８１０は、信号ピン８１１、誘電体８１２及び外殻（シェル）８１３を備える。信号ピン８１１は、第１の方向、すなわちｙ軸方向に延設されており誘電体８１２にその一部が埋め込まれる。

シェル８１３は、信号ピン８１１及び誘電体８１２を覆うように形成され、シェル８１３のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図３Ａ−図３Ｃに示すように、プラグ側コネクタ８１０と、後述するレセプタクル側コネクタ８２０とは、シェル８１３の開放面を介して接続される。また、シェル８１３は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ８２０を介して、例えばグラウンド電位に固定される。

更に、信号ピン８１１は、シェル８１３の開放面近傍の所定の領域において、誘電体８１２からその先端部が露出されており、当該露出部は、シェル８１３の開放面に向かって突出する突出部を構成する。プラグ側コネクタ８１０と、後述するレセプタクル側コネクタ８２０とが嵌合される際に、信号ピン８１１の突出部が、後述するレセプタクル側コネクタ８２０の信号ピン８２１と接触することにより、プラグ側コネクタ８１０と、後述するレセプタクル側コネクタ８２０とが電気的に接続される。なお、信号ピン８１１の突出部の一部領域には、レセプタクル側コネクタ８２０の信号ピン８２１に向かって更に突出する接触部が設けられてもよい。そして、プラグ側コネクタ８１０の信号ピン８１１とレセプタクル側コネクタ８２０の信号ピン８２１とは、当該接触部を介して接触してもよい。

次に、レセプタクル側コネクタの構造について説明する。図３Ａ−図３Ｃを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタのレセプタクル側コネクタ８２０は、信号ピン８２１、誘電体８２２及び外殻（シェル）８２３を備える。信号ピン８２１は、第１の方向、すなわちｙ軸方向に延設されており誘電体８２２にその一部が埋め込まれる。

シェル８２３は、信号ピン８２１及び誘電体８２２を覆うように形成され、シェル８２３のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル８２３は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。

また、シェル８２３の開放面の開口部の面積は、プラグ側コネクタ８１０のシェル８１３の開放面における断面積よりもわずかに大きく形成されている。そして、図３Ａ−図３Ｃに示すように、プラグ側コネクタ８１０と、レセプタクル側コネクタ８２０とは、プラグ側コネクタ８１０のシェル８１３に開放面が設けられる一端が、レセプタクル側コネクタ８２０のシェル８２３の開放面の開口部に挿入されることによって、嵌合される。なお、図３Ａ及び図３Ｂに破線で示す領域は、プラグ側コネクタ８１０とレセプタクル側コネクタ８２０との嵌合部Ｓを表している。

更に、信号ピン８２１は、開放面近傍の所定の領域において、誘電体８２２からその表面の一部領域が露出された露出部を有する。プラグ側コネクタ８１０と、レセプタクル側コネクタ８２０とが嵌合される際には、信号ピン８２１の露出部が、上述したプラグ側コネクタ８１０の信号ピン８１１の突出部（接触部）と接触する。

以上、図３Ａ−図３Ｃを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタの構造について説明した。

［２．２．第１の実施形態に係るコネクタの構造例］
次に、図４Ａ−図４Ｃを参照して、本開示の第１の実施形態に係るコネクタの一構造例について説明する。図４Ａは、本開示の第１の実施形態に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図４Ｂは、第１の実施形態に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図４ＡにおけるＡ−Ａ断面に対応する断面図である。図４Ｃは、第１の実施形態に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図４ＢにおけるＣ−Ｃ断面に対応する断面図である。なお、図４Ａ−図４Ｃは、プラグ側コネクタとレセプタクル側コネクタとが嵌合している様子を示している。

まず、プラグ側コネクタの構造について説明する。図４Ａ−図４Ｃを参照すると、第１の実施形態に係るプラグ側コネクタ１０は、信号ピン１１０、誘電体１２０、基板１３０及び外殻（シェル）１４０を備える。

信号ピン１１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン１１０は、誘電体によって形成される基板１３０の表面上に、配線パターンとして形成される。

シェル１４０は、信号ピン１１０及び基板１３０を覆うように形成され、シェル１４０のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図４Ａ−図４Ｃに示すように、プラグ側コネクタ１０と、後述するレセプタクル側コネクタ２０とは、シェル１４０の開放面を介して接続される。また、シェル１４０は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ２０を介して、例えばグラウンド電位に固定される。

また、基板１３０の裏面、すなわち、信号ピン１１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図４Ａ−図４Ｃを参照すると、本実施形態においては、シェル１４０の、基板１３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板１３０の裏面と接している。つまり、基板１３０の裏面に形成される導電体層とシェル１４０とが一体的に形成されている。なお、本実施形態においては、基板１３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル１４０の一面が肉厚化されなくてもよく、例えば、基板１３０の裏面に形成された導電体層と、シェル１４０とが、ビアホール等によって電気的に接続される構造であってもよい。

更に、基板１３０上に形成された信号ピン１１０の上部（ｚ軸の正方向）には、誘電体１２０が積層されてもよい。ただし、誘電体１２０が形成される場合には、誘電体１２０は、信号ピン１１０の全面を覆うように形成されるのではなく、シェル１４０の開放面近傍の所定の領域において信号ピン１１０の一部領域が露出するように形成される。プラグ側コネクタ１０と、後述するレセプタクル側コネクタ２０とが嵌合する際に、プラグ側コネクタ１０の信号ピン１１０の当該露出部が、レセプタクル側コネクタ２０の信号ピン２１０（配線パターン）と接触することにより、プラグ側コネクタ１０と、後述するレセプタクル側コネクタ２０とが電気的に接続される。なお、信号ピン１１０の露出部の一部領域には、レセプタクル側コネクタ２０の信号ピン２１０に向かって突出する接触部が設けられてもよい。そして、プラグ側コネクタ１０の信号ピン１１０とレセプタクル側コネクタ２０の信号ピン２１０とは、当該接触部を介して接触してもよい。

次に、レセプタクル側コネクタの構造について説明する。図４Ａ−図４Ｃを参照すると、第１の実施形態に係るレセプタクル側コネクタ２０は、信号ピン２１０、誘電体２２０、基板２３０及び外殻（シェル）２４０を備える。

信号ピン２１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン２１０は、誘電体によって形成される基板２３０の表面上に、配線パターンとして形成される。

シェル２４０は、信号ピン２１０及び基板２３０を覆うように形成され、シェル２４０のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル２４０は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。

また、シェル２４０の開放面の開口部の面積は、プラグ側コネクタ１０のシェル１４０の開放面における断面積よりもわずかに大きく形成されている。そして、図４Ａ−図４Ｃに示すように、プラグ側コネクタ１０と、レセプタクル側コネクタ２０とは、プラグ側コネクタ１０のシェル１４０に開放面が設けられる一端が、レセプタクル側コネクタ２０のシェル２４０の開放面の開口部に挿入されることによって、嵌合される。なお、図４Ａ及び図４Ｂに破線で示す領域は、プラグ側コネクタ１０とレセプタクル側コネクタ２０との嵌合部Ｔを表している。

また、基板２３０の裏面、すなわち、信号ピン２１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図４Ａ−図４Ｃを参照すると、本実施形態においては、シェル２４０の、基板２３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板２３０の裏面と接している。つまり、基板２３０の裏面に形成される導電体層とシェル２４０とが一体的に形成されている。なお、本実施形態においては、基板２３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル２４０の一面が肉厚化されなくてもよく、例えば、基板２３０の裏面に形成された導電体層と、シェル２４０とが、ビアホール等によって電気的に接続される構造であってもよい。

更に、基板２３０上に形成された信号ピン２１０の上部（ｚ軸の正方向）には、誘電体２２０が積層されてもよい。ただし、誘電体２２０が形成される場合には、誘電体２２０は、シェル２４０の開放面近傍の所定の領域において信号ピン２１０の一部領域が露出するように形成される。レセプタクル側コネクタ２０の信号ピン２１０の当該露出部が、プラグ側コネクタ１０の信号ピン１１０（配線パターン）の露出部及び／又は接触部と接触することにより、プラグ側コネクタ１０と、レセプタクル側コネクタ２０とが電気的に接続される。

また、図４Ｂを参照すると、プラグ側コネクタ１０の信号ピン１１０及びレセプタクル側コネクタ２０の信号ピン２１０は、信号ピン１１０、２１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン１１０、２１０の間隔が、隣接する他の信号ピン１１０、２１０との間隔よりも小さく形成されてよい。なお、信号ピン１１０、２１０の間隔は、嵌合部Ｔでは等しい間隔であってよく、信号ピン１１０、２１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン１１０、２１０の間隔が、隣接する他の信号ピン１１０、２１０との間隔よりも小さく形成されるのは、嵌合部Ｔ以外の領域であってよい。

更に、嵌合部Ｔにおける信号ピン１１０、２１０の配線間隔は、図３Ａ−図３Ｃに示す嵌合部Ｓにおける信号ピン８１１、８２１の配線間隔と同様であってもよい。つまり、第１の実施形態に係るコネクタの信号ピンと、一般的なＴｙｐｅＣのＨＤＭＩコネクタの信号ピンとは、嵌合部においては同一の配線間隔を有していてよい。

以上、図４Ａ−図４Ｃを参照して説明したように、第１の実施形態に係るコネクタにおいては、一般的なＴｙｐｅＣのコネクタと比べて、以下の点で相違する。すなわち、第１の実施形態に係るコネクタは、誘電体によって形成され、一方の面に信号ピン（信号ピンに対応する配線パターン）が、他側の面にグラウンド電位を有する導電体層が形成された基板を備える。また、第１の実施形態に係るコネクタにおいては、信号ピンのうち、差動信号が伝送され、隣接して延設される１対の信号ピンの間隔が、隣接する他の信号ピンとの間隔よりも小さく形成される。ここで、これらの構成を有することによって生じる、第１の実施形態に係るコネクタが奏する効果について説明する。

上記のように、第１の実施形態に係るコネクタ１０、２０は、誘電体で形成される基板１３０、２３０上に信号ピン１１０、２１０が形成され、更に、基板１３０、２３０の信号ピン１１０、２１０が形成される面とは逆側の面に、グラウンド電位を有する導電体層が形成される。すなわち、第１の実施形態に係るコネクタは、グラウンドプレーン（導電体層）、誘電体層（基板１３０、２３０）、配線（信号ピン１１０、２１０）が、順に積層される構成を有する。このような構成を有することにより、信号ピン１１０、２１０を流れる電流（信号）に起因する電磁界が、基板１３０、２３０と導電体との間に閉じ込められ、いわゆるマイクロストリップライン（マイクロストリップ構造）が形成される。よって、第１の実施形態に係るコネクタにおいては、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。

更に、上記のように、第１の実施形態に係るコネクタ１０、２０においては、信号ピン１１０、２１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン１１０、２１０の間隔が、隣接する他の信号ピン１１０、２１０との間隔よりも小さく形成されてよい。対となる差動信号が伝送される１対の信号ピン１１０、２１０の間隔をより狭くすることにより、当該１対の信号ピン１１０、２１０を流れる電流（信号）に起因する電磁界が、当該１対の信号ピン１１０、２１０の間及び基板１３０、２３０と導電体との間に閉じ込められ、いわゆる差動ストリップライン（差動ストリップ構造）が形成される。なお、差動結合のリターンパスは配線面の裏面のグラウンドプレーンに確保される。従って、差動データライン間で結合が形成されるため、差動インピーダンスを維持したまま信号ピンの配線幅と配線間隔を縮小することが可能になる。つまり、隣接する異種信号配線との間隔を拡大することが可能となり、クロストークの低減と信号品質の向上が実現される。よって、第１の実施形態に係るコネクタにおいては、対となる差動信号が伝送される信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。

なお、第１の実施形態に係るコネクタに、図２Ｂに示す、新たにデータラインが増加されたピン配置が適用される場合、新たに追加された差動信号のペアのうち、「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」の各信号が割り当てられる信号ピンは、それぞれの差動信号のペア同士が、隣り合う位置には配置されていない。従って、第１の実施形態に係るコネクタにおいては、互いに隣り合う位置に形成される「Ｄａｔａ０＋」と「Ｄａｔａ０−」、「Ｄａｔａ１＋」と「Ｄａｔａ１−」、「Ｄａｔａ２＋」と「Ｄａｔａ２−」及び「Ｄａｔａ５＋」と「Ｄａｔａ５−」が印加される信号ピンについては、差動ストリップラインによって信号が伝送され、互いに隣り合う位置に形成されない「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」が印加される信号ピンについては、シングルエンドのマイクロストリップラインによって信号が伝送される。

また、本開示の第１の実施形態に係るコネクタは、以上説明したように、図２Ｂに示すような、新たにデータラインが増加されたピン配置において、その効果をより得ることができるが、図２Ａに示す一般的なピン配置にも適用することができる。本開示の第１の実施形態に係るコネクタが、図２Ａに示す一般的なピン配置に適用される場合であっても、各信号ピンについてマイクロストリップライン又は差動ストリップラインが形成されることにより、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。

なお、本開示の第１の実施形態に係るコネクタにおいては、図４Ｂを参照して説明したように、嵌合部Ｔにおける信号ピン１１０、２１０の間隔は、一般的なＴｙｐｅＣのＨＤＭＩコネクタの嵌合部Ｓにおける信号ピン８１１、８２１の間隔と同一であってよい。このような構成を有することにより、第１の実施形態に係るコネクタと一般的なＴｙｐｅＣのＨＤＭＩコネクタとの互換性が保証される。つまり、第１の実施形態に係るコネクタと、一般的なＴｙｐｅＣのＨＤＭＩコネクタとを嵌合する際に、ＨＤＭＩ規格によって定められた所定の信号ピン同士が電気的に接続される。従って、図２Ａに示す一般的なピン配置に対応する信号の伝送が行われる場合であっても、第１の実施形態に係るコネクタを適用することが可能となる。

ここで、図５を参照して、本開示の第１の実施形態に係るコネクタにおける変形例について説明する。本開示の第１の実施形態に係るコネクタにおいては、グラウンド電位を有するガードラインが、信号ピンを挟む位置に、信号ピンと略平行に更に延設されてもよい。更に、当該ガードラインは、シングルエンドによって信号を伝送する信号ピンを挟むように配設されてもよい。図５は、ガードラインが配設された構成を説明するための説明図である。

図５は、図４Ｂに示す第１の実施形態に係るコネクタにおいて、ガードラインが新たに配設された様子を示す。つまり、図５は、第１の実施形態に係るコネクタにガードラインが設けられた構成を、ｚ軸の正方向から見た様子を示している。図５を参照すると、例えば、プラグ側コネクタ１０の、シングル結合によって信号を伝送する信号ピン１１０を挟むように、ガードライン１５０が配設される。また、例えば、同様に、レセプタクル側コネクタ２０の、シングルエンドによって信号を伝送する信号ピン２１０を挟むように、ガードライン２５０が配設される。また、ガードライン１５０、２５０の電位はグラウンド電位に設定されている。ガードライン１５０、２５０が設けられることにより、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。

［２．３．特性比較］
次に、図３Ａ−図３Ｃに示す一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造と、図４Ａ−図４Ｃに示す本開示の第１の実施形態に係るコネクタ構造とにおいて、信号ピンに流れる信号の特性を比較した結果について説明する。なお、以下に示す、図６Ａ及び図６Ｂ、図７Ａ及び図７Ｂ、図８Ａ及び図８Ｂ、並びに図９Ａ−Ｅは、図２Ｂに示す、新たにデータラインが増加されたピン配置に対応する信号を流した場合の結果を示している。

まず、図６Ａ及び図６Ｂ並びに図７Ａ及び図７Ｂを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタと、第１の実施形態に係るコネクタとの、信号ピン近傍の電界分布の違いについて説明する。

図６Ａ及び図６Ｂ並びに図７Ａ及び図７Ｂは、コネクタに、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子を示している。図６Ａ及び図６Ｂは、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。また、図７Ａ及び図７Ｂは、第１の実施形態に係るコネクタ構造における電界分布の様子を示す等電界線図である。なお、図６Ａ及び図６Ｂ並びに図７Ａ及び図７Ｂにおいては、電界分布の強さを、ハッチングの濃淡で模式的に示しており、ハッチングが濃い領域ほど、電界が集中している様子を示している。

図６Ａは、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造における、図３Ａに対応する断面における等電界線図であり、図６Ｂは、図６Ａに示すＤ−Ｄ断面における等電界線図である。

図７Ａは、第１の実施形態に係るコネクタ構造における、図４Ａに対応する断面における等電界線図であり、図７Ｂは、図７Ａに示すＤ−Ｄ断面における等電界線図である。ただし、図７Ａ及び図７Ｂに示す等電界線図は、第１の実施形態に係るコネクタ構造において、図５に示すガードラインを更に備える構造について、電界分布を求めたものである。

なお、図６Ａ及び図６Ｂ並びに図７Ａ及び図７Ｂに示す等電界線図は、上記の各断面における各領域（信号ピン、基板、外殻、誘電体等）に対応する誘電率を設定したモデルを作成し、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子をシミュレーションした結果を示している。

図６Ａを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造においては、信号ピン８１１、８２１の表面（ｙ軸方向に延伸する面のうち、ｚ軸の正方向に位置する面）と裏面（ｙ軸方向に延伸する面のうち、ｚ軸の負方向に位置する面）とで電界分布にほとんど差がないことが分かる。また、図６Ｂを参照すると、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造においては、例えば領域Ｅに示すように、一部の信号ピン１１０間には、電界が集中し、カップリングが形成されている様子が示されているが、例えば領域Ｆ（「Ｄａｔａ０−」、「Ｄａｔａ４−」、「Ｄａｔａ５＋」に跨る領域）や領域Ｇ（「Ｄａｔａ１−」、「Ｄａｔａ４＋」、「Ｄａｔａ０＋」に跨る領域）に示すように、差動信号のペア以外の領域にも電界が集中しており、信号ピン８１１を流れる電流（信号）が、他の信号ピン８１１に影響を及ぼしてしまっていることが分かる。

一方、図７Ａを参照すると、第１の実施形態に係るコネクタ構造においては、信号ピン１１０、２１０と基板１３０、２３０との間に電界が集中しており、いわゆるマイクロストリップラインが形成されていることが分かる。また、図７Ｂを参照すると、第１の実施形態に係るコネクタ構造においては、隣接して配設されている信号ピンである「Ｄａｔａ０」、「Ｄａｔａ１」、「Ｄａｔａ２」、「Ｄａｔａ５」の信号ピン１１０、２１０のペアの間には、電界が集中し、いわゆる差動ストリップラインが形成されている様子が示されている。また、「Ｄａｔａ３−」、「Ｄａｔａ３＋」、「Ｄａｔａ４−」及び「Ｄａｔａ４＋」の信号ピン１１０、２１０では、信号ピン１１０、２１０とＧＮＤ導体（シェル１４０）との間の基板内に電界が集中しており、シングルエンドの電界分布が形成されていることが分かる。従って、信号ピン１１０、２１０を流れる電流（信号）が、他の信号ピン１１０、２１０に及ぼす影響が抑えられていることが分かる。

次に、図８Ａ及び図８Ｂ並びに図９Ａ−図９Ｅを参照して、一般的なＴｙｐｅＣのＨＤＭＩコネクタと、第１の実施形態に係るコネクタとの、アイパターン及びクロストークに代表される信号伝送特性の違いについて説明する。

図８Ａ及び図８Ｂは、図３Ａ−図３Ｃに示す、一般的なＴｙｐｅＣのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図８Ａは、図２Ｂに示す「Ｄａｔａ２」のラインについてのアイパターンを示しており、図８Ｂは、図２Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。

また、図９Ａ及び図９Ｂは、図４Ａ−図４Ｃに示す、第１の実施形態に係るコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図９Ａは、図２Ｂに示す「Ｄａｔａ２」のラインについてのアイパターンを示しており、図９Ｂは、図２Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。

また、図９Ｃ及び図９Ｄは、図５に示す、第１の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図９Ｃは、図２Ｂに示す「Ｄａｔａ２」のラインについてのアイパターンを示しており、図９Ｄは、図２Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。更に、図９Ｅは、図５に示す、第１の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストーク特性を示す電圧特性図である。

なお、図８Ａ及び図８Ｂ並びに図９Ａ−図９Ｅにおいて、「Ｄａｔａ２」に対応するアイパターンは、図２Ａに示す一般的なピン配置において既に存在するデータライン（既存のデータライン）の伝送特性を代表するものであり、「Ｄａｔａ４」に対応するアイパターンは、図２Ｂに示す新たにデータラインが増加されたピン配置において新たに追加されるデータライン（新規のデータライン）の伝送特性を代表するものである。

図８Ａ及び図８Ｂと、図９Ａ及び図９Ｂとを比較すると、既存のデータラインである「Ｄａｔａ２」、新規のデータラインである「Ｄａｔａ４」ともに、第１の実施形態に係るコネクタ構造を有することで、信号の伝送特性が向上していることが分かる。すなわち、第１の実施形態に係るコネクタ構造によって、信号の劣化が抑制されている。

また、図９Ａ及び図９Ｂと、図９Ｃ及び図９Ｄとを比較すると、既存のデータラインである「Ｄａｔａ２」、新規のデータラインである「Ｄａｔａ４」ともに、ガードライン１５０を設けることにより、信号の伝送特性が更に向上していることが分かる。すなわち、第１の実施形態に係るコネクタ構造にガードライン１５０が更に設けられることによって、信号の劣化がより抑制される。また、図９Ｅを参照すると、第１の実施形態に係るコネクタ構造において、良好なクロストーク特性が得られることが分かる。

＜３．第２の実施形態＞
次に、本開示の第２の実施形態に係るコネクタの構造について説明する。なお、第２の実施形態に係るコネクタは、ＴｙｐｅＤのＨＤＭＩコネクタに対応している。

図１Ａ及び図１Ｂを参照して上記説明したように、ＴｙｐｅＤのＨＤＭＩコネクタは、図１Ａ及び図１Ｂに示すピン配置を有する。ここで、一般的なＴｙｐｅＤのＨＤＭＩコネクタに、図１Ｂに示すような、新たにデータラインの数が増加されたピン配置を適用すると、上記＜１．伝送データ量増加についての検討＞で説明したＴｙｐｅＡのＨＤＭＩコネクタと同様、信号の劣化が生じる。一方、以下に説明する本開示の第２の実施形態に係るコネクタ構造によれば、図１Ｂに示すような、新たにデータラインが増加されたピン配置に対しても、信号の劣化を抑えることが可能となる。

以下の説明においては、第２の実施形態に係るコネクタの構造について明確にするために、まず、［３．１．一般的なＴｙｐｅＤコネクタの構造例］で、一般的なＴｙｐｅＤのＨＤＭＩコネクタの一構造例について説明する。次に、［３．２．第２の実施形態に係るコネクタの構造例］において、本開示の第２の実施形態に係るコネクタの一構造例について説明するとともに、一般的なＴｙｐｅＤのＨＤＭＩコネクタとの構造の違いについて説明する。そして、［３．３．特性比較］において、両者の構造において伝送される信号の特性について比較することにより、第２の実施形態に係るコネクタにおける、信号の劣化を抑制する効果について説明する。

なお、図１Ａ及び図１Ｂに示すように、ＴｙｐｅＤのＨＤＭＩコネクタに対応するピン配置では、端子面において、信号ピンがｘ軸方向に沿って、ｚ軸方向に２列に、千鳥状に並べられる。そして、図１Ａ及び図１Ｂにおける上下方向において、上（ｚ軸方向における上方向）の列に形成される信号ピンと、下（ｚ軸方向における下方向）の列に形成される信号ピンとは、ｘ軸における配設位置は異なるものの、その構造は上下対称になっている。従って、以下に示す図１０Ａ−図１０Ｃ及び図１１Ａ−図１１Ｃにおいては、ｚ軸方向における下側の信号ピン（図１Ａ及び図１Ｂにおいて下の列に形成される信号ピン）の構造について主に説明し、ｚ軸方向における上側の信号ピン（図１Ａ及び図１Ｂにおいて上の列に形成される信号ピン）については、下側の信号ピンの構造を折り返したものに対応するため、説明を省略する。

［３．１．一般的なＴｙｐｅＤコネクタの構造例］
まず、図１０Ａ−図１０Ｃを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタの一構造例について説明する。図１０Ａは、一般的なＴｙｐｅＤのＨＤＭＩコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図１０Ｂは、一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１０ＡにおけるＡ−Ａ断面に対応する断面図である。図１０Ｃは、一般的なＴｙｐｅＤのＨＤＭＩコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１０ＢにおけるＣ−Ｃ断面に対応する断面図である。なお、図１０Ａ−図１０Ｃは、プラグ側コネクタとレセプタクル側コネクタとが嵌合している様子を示している。

まず、プラグ側コネクタの構造について説明する。図１０Ａ−図１０Ｃを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタのプラグ側コネクタ９１０は、信号ピン９１１、誘電体９１２及び外殻（シェル）９１３を備える。信号ピン９１１は、第１の方向、すなわちｙ軸方向に延設されており誘電体９１２にその一部が埋め込まれる。

シェル９１３は、信号ピン９１１及び誘電体９１２を覆うように形成され、シェル９１３のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図１０Ａ−図１０Ｃに示すように、プラグ側コネクタ９１０と、後述するレセプタクル側コネクタ９２０とは、シェル９１３の開放面を介して接続される。また、シェル９１３は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ９２０を介して、例えばグラウンド電位に固定される。

更に、信号ピン９１１は、シェル９１３の開放面近傍の所定の領域が誘電体９１２からその先端部が露出されており、当該露出部は、所定の角度でｚ軸の正方向に折り曲げられる屈曲部を構成する。プラグ側コネクタ９１０と、後述するレセプタクル側コネクタ９２０とが嵌合される際に、信号ピン９１１の屈曲部が、後述するレセプタクル側コネクタ９２０の信号ピン９２１と接触することにより、プラグ側コネクタ９１０と、後述するレセプタクル側コネクタ９２０とが電気的に接続される。

なお、ｚ軸方向における上側の信号ピン９２１については、上述のように、下側の信号ピンと上下対称な構造を有するため、当該屈曲部は、所定の角度でｚ軸の負方向に折り曲げられて形成される。

次に、レセプタクル側コネクタの構造について説明する。図１０Ａ−図１０Ｃを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタのレセプタクル側コネクタ９２０は、信号ピン９２１、誘電体９２２及び外殻（シェル）９２３を備える。信号ピン９２１は、第１の方向、すなわちｙ軸方向に延設されており誘電体９２２にその一部が埋め込まれる。

シェル９２３は、信号ピン９２１及び誘電体９２２を覆うように形成され、シェル９２３のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル９２３は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。

また、シェル９２３の開放面の開口部の面積は、プラグ側コネクタ９１０のシェル９１３の開放面における断面積よりもわずかに大きく形成されている。そして、図１０Ａ−図１０Ｃに示すように、プラグ側コネクタ９１０と、レセプタクル側コネクタ９２０とは、プラグ側コネクタ９１０のシェル９１３に開放面が設けられる一端が、レセプタクル側コネクタ９２０のシェル９２３の開放面の開口部に挿入されることによって、嵌合される。なお、図１０Ａ及び図１０Ｂに破線で示す領域は、プラグ側コネクタ９１０とレセプタクル側コネクタ９２０との嵌合部Ｕを表している。

更に、信号ピン９２１は、シェル９２３の開放面近傍の所定の領域において、誘電体９２２からその表面の一部領域が露出された露出部を有する。プラグ側コネクタ９１０と、レセプタクル側コネクタ９２０とが嵌合される際には、信号ピン９２１の露出部が、上述したプラグ側コネクタ９１０の信号ピン９１１の屈曲部と接触する。

なお、上述したように、一般的なＴｙｐｅＤのコネクタにおいては、以上説明した信号ピン９１１、９２１、誘電体９１２、９２２と同様の構造が、シェル９１３、９２３の内部に、上下対称に、ｚ軸方向における上側の信号ピン９１１、９２１、誘電体９１２、９２２として更に設けられる。

以上、図１０Ａ−図１０Ｃを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタの構造について説明した。

［３．２．第２の実施形態に係るコネクタの構造例］
次に、図１１Ａ−図１１Ｃを参照して、本開示の第２の実施形態に係るコネクタの一構造例について説明する。図１１Ａは、本開示の第２の実施形態に係るコネクタを、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す断面図である。図１１Ｂは、第２の実施形態に係るコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１１ＡにおけるＡ−Ａ断面に対応する断面図である。図１１Ｃは、第２の実施形態に係るコネクタの、ｘ軸とｚ軸とによって構成される断面において、図１１ＢにおけるＣ−Ｃ断面に対応する断面図である。

まず、プラグ側コネクタの構造について説明する。図１１Ａ−図１１Ｃを参照すると、第２の実施形態に係るプラグ側コネクタ３０は、信号ピン３１０、誘電体３２０、基板３３０及び外殻（シェル）３４０を備える。

信号ピン３１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン３１０は、誘電体によって形成される基板３３０の表面上に、配線パターンとして形成される。

シェル３４０は、信号ピン３１０及び基板３３０を覆うように形成され、シェル３４０のｙ軸の正方向の一面は、外部に対して開放される開放面になっている。図１１Ａ−図１１Ｃに示すように、プラグ側コネクタ３０と、後述するレセプタクル側コネクタ４０とは、シェル３４０の開放面を介して接続される。また、シェル３４０は、導電体によって形成され、その電位は、後述するレセプタクル側コネクタ４０を介して、例えばグラウンド電位に固定される。

また、基板３３０の裏面、すなわち、信号ピン３１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図１１Ａ−図１１Ｃを参照すると、本実施形態においては、シェル３４０の、基板３３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板３３０の裏面と接している。つまり、基板３３０の裏面に形成される導電体層とシェル３４０とが一体的に形成されている。なお、本実施形態においては、基板３３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル３４０の一面が肉厚化されなくてもよく、例えば、基板３３０の裏面に形成された導電体層と、シェル３４０とが、ビアホール等によって電気的に接続される構造であってもよい。

更に、基板３３０上に形成された信号ピンの３１０の上部（ｚ軸の正方向）には、誘電体３２０が積層されてもよい。ただし、誘電体３２０が形成される場合には、誘電体３２０は、信号ピン３１０の全面を覆うように形成されるのではなく、シェル３４０の開放面近傍の所定の領域において信号ピン３１０の表面の一部領域が露出するように形成される。プラグ側コネクタ３０と、後述するレセプタクル側コネクタ４０とが嵌合する際に、プラグ側コネクタ３０の信号ピン３１０の当該露出部が、レセプタクル側コネクタ４０の信号ピン４１０と接触することにより、プラグ側コネクタ３０と、後述するレセプタクル側コネクタ４０とが電気的に接続される。なお、信号ピン３１０の露出部の一部領域には、レセプタクル側コネクタ４０の信号ピン４１０に向かって突出する接触部が設けられてもよい。そして、プラグ側コネクタ３０の信号ピン３１０とレセプタクル側コネクタ４０の信号ピン４１０とは、当該接触部を介して接触してもよい。

次に、レセプタクル側コネクタの構造について説明する。図１１Ａ−図１１Ｃを参照すると、第２の実施形態に係るレセプタクル側コネクタ４０は、信号ピン４１０、誘電体４２０、基板４３０及び外殻（シェル）４４０を備える。

信号ピン４１０は、第１の方向、すなわちｙ軸方向に延設される。また、信号ピン４１０は、誘電体によって形成される基板４３０の表面上に、配線パターンとして形成される。

シェル４４０は、信号ピン４１０及び基板４３０を覆うように形成され、シェル４４０のｙ軸の負方向の一面は、外部に対して開放される開放面になっている。また、シェル４４０は、導電体によって形成され、その電位は、例えばグラウンド電位に固定される。

また、シェル４４０の開放面の開口部の面積は、プラグ側コネクタ３０のシェル３４０の開放面における断面積よりもわずかに大きく形成されている。そして、図１１Ａ−図１１Ｃに示すように、プラグ側コネクタ３０と、レセプタクル側コネクタ４０とは、プラグ側コネクタ３０のシェル３４０に開放面が設けられる一端が、レセプタクル側コネクタ４０のシェル４４０の開放面の開口部に挿入されることによって、嵌合される。なお、図１１Ａ及び図１１Ｂに破線で示す領域は、プラグ側コネクタ３０とレセプタクル側コネクタ４０との嵌合部Ｖを表している。

また、基板４３０の裏面、すなわち、信号ピン４１０が形成される面と逆側の面には、グラウンド電位を有する導電体層が形成される。図１１Ａ−図１１Ｃを参照すると、本実施形態においては、シェル４４０の、基板４３０の裏面と対向する面が、他の面よりも肉厚に形成され、基板４３０の裏面と接している。つまり、基板４３０の裏面に形成される導電体層とシェル４４０とが一体的に形成されている。なお、本実施形態においては、基板４３０の裏面にグラウンド電位を有する導電体層が形成されればよく、導電体層の構造はかかる例に限定されない。つまり、シェル４４０の一面が肉厚化されなくてもよく、例えば、基板４３０の裏面に形成された導電体層と、シェル４４０とが、ビアホール等によって電気的に接続される構造であってもよい。

更に、基板４３０上に形成された信号ピン４１０の上部（ｚ軸の正方向）には、誘電体４２０が積層されてもよい。ただし、誘電体４２０が形成される場合には、誘電体４２０は、シェル４４０の開放面近傍の所定の領域において信号ピン４１０の表面の一部領域が露出するように形成される。レセプタクル側コネクタ４０の信号ピン４１０の当該露出部が、プラグ側コネクタ３０の信号ピン３１０の露出部及び／又は接触部と接触することにより、プラグ側コネクタ３０と、レセプタクル側コネクタ４０とが電気的に接続される。

なお、上述したように、第２の実施形態に係るコネクタにおいては、以上説明した信号ピン３１０、４１０、誘電体３２０、４２０、基板３３０、４３０及び導電体層と同様の構造が、シェル３４０、４４０の内部に、上下対称に、ｚ軸方向における上側の信号ピン３１０、４１０、誘電体３２０、４２０、基板３３０、４３０及び導電体層として更に設けられる。つまり、第２の実施形態に係るコネクタ構造は、上記説明した第１の実施形態に係るコネクタ構造における信号ピン１１０、２１０、誘電体１２０、２２０、基板１３０、２３０及び導電体層の構造が、２組備えられた構造に対応する。

また、図１１Ｂを参照すると、プラグ側コネクタ３０の信号ピン３１０及びレセプタクル側コネクタ４０の信号ピン４１０は、信号ピン３１０、４１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン３１０、４１０の間隔が、隣接する他の信号ピン３１０、４１０との間隔よりも小さく形成されてよい。なお、信号ピン３１０、４１０の間隔は、嵌合部Ｖでは等しい間隔であってよく、信号ピン３１０、４１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン３１０、４１０の間隔が、隣接する他の信号ピン３１０、４１０との間隔よりも小さく形成されるのは、嵌合部Ｖ以外の領域であってよい。

更に、嵌合部Ｖにおける信号ピン３１０、４１０の配線間隔は、図１０Ａ−図１０Ｃに示す嵌合部Ｕにおける信号ピン９１１、９２１の配線間隔と同様であってもよい。つまり、第２の実施形態に係るコネクタの信号ピンと、一般的なＴｙｐｅＤのＨＤＭＩコネクタの信号ピンとは、嵌合部においては同一の配線間隔を有していてよい。

以上、図１１Ａ−図１１Ｃを参照して説明したように、第２の実施形態に係るコネクタの構造は、一般的なＴｙｐｅＤのコネクタの構造と比べて、以下の点で相違する。すなわち、第２の実施形態に係るコネクタは、誘電体によって形成され、一方の面に信号ピン（信号ピンに対応する配線パターン）が、他側の面にグラウンド電位を有する導電体層が形成された基板を備える。また、第２の実施形態に係るコネクタにおいては、信号ピンのうち、差動信号が伝送され、隣接して延設される１対の信号ピンの間隔が、隣接する他の信号ピンとの間隔よりも小さく形成される。第２の実施形態に係るコネクタは、上述した第１の実施形態に係るコネクタと同様、上記構成を有することにより、以下の効果を奏する。

上記のように、第２の実施形態に係るコネクタ３０、４０では、誘電体で形成される基板３３０、４３０上に信号ピン３１０、４１０が形成され、更に、基板３３０、４３０の信号ピン３１０、４１０が形成される面とは逆側の面に、グラウンド電位を有する導電体層が形成される。すなわち、第２の実施形態に係るコネクタは、グラウンドプレーン（導電体層）、誘電体層（基板３３０、４３０）、配線（信号ピン３１０、４１０）が、順に積層される構成を有する。このような構成を有することにより、信号ピン３１０、４１０を流れる電流（信号）に起因する電磁界が、基板３３０、４３０に閉じ込められ、いわゆるマイクロストリップライン（マイクロストリップ構造）が形成される。よって、第２の実施形態に係るコネクタにおいては、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。

更に、上記のように、第２の実施形態に係るコネクタ３０、４０においては、信号ピン３１０、４１０のうち、差動信号が伝送され、隣接して延設される１対の信号ピン３１０、４１０の間隔が、隣接する他の信号ピン３１０、４１０との間隔よりも小さく形成されてよい。対となる差動信号が伝送される１対の信号ピン３１０、４１０の間隔をより狭くすることにより、当該１対の信号ピン３１０、４１０を流れる電流（信号）に起因する電磁界が、当該１対の信号ピン３１０、４１０の間及び基板３３０、４３０に閉じ込められ、いわゆる差動ストリップライン（差動ストリップ構造）が形成される。なお、差動結合のリターンパスは配線面の裏面のグラウンドプレーンに確保される。従って、差動データライン間で結合が形成されるため、差動インピーダンスを維持したまま信号ピンの配線幅と配線間隔を縮小することが可能になる。つまり、隣接する異種信号配線との間隔を拡大することが可能となり、クロストークの低減と信号品質の向上が実現される。よって、第２の実施形態に係るコネクタにおいては、対となる差動信号が伝送される信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。

なお、第２の実施形態に係るコネクタに、図１Ｂに示す新たにデータラインが増加されたピン配置が適用される場合、新たに追加された差動信号のペアのうち、「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」の各信号が割り当てられる信号ピンは、それぞれの差動信号のペア同士が、隣り合う位置には配置されていない。従って、第２の実施形態に係るコネクタにおいては、互いに隣り合う位置に形成される「Ｄａｔａ０＋」と「Ｄａｔａ０−」、「Ｄａｔａ１＋」と「Ｄａｔａ１−」、「Ｄａｔａ２＋」と「Ｄａｔａ２−」及び「Ｄａｔａ５＋」と「Ｄａｔａ５−」が印加される信号ピンについては、差動ストリップラインによって信号が伝送され、互いに隣り合う位置に形成されない「Ｄａｔａ３＋」と「Ｄａｔａ３−」及び「Ｄａｔａ４＋」と「Ｄａｔａ４−」が印加される信号ピンについては、シングルエンドのマイクロストリップラインによって信号が伝送されてよい。

また、本開示の第２の実施形態に係るコネクタは、以上説明したように、図１Ｂに示すような、新たにデータラインが増加されたピン配置において、その効果をより得ることができるが、図１Ａに示す一般的なピン配置にも適用することができる。本開示の第２の実施形態に係るコネクタが、図１Ａに示す一般的なピン配置に適用される場合であっても、各信号ピンについてマイクロストリップライン又は差動ストリップラインが形成されることにより、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を抑えることができ、信号の劣化を抑えることができる。

なお、本開示の第２の実施形態に係るコネクタにおいては、図１１Ｂを参照して説明したように、嵌合部Ｖにおける信号ピン３１０、４１０の間隔は、一般的なＴｙｐｅＤのＨＤＭＩコネクタの嵌合部Ｕにおける信号ピン９１１、９２１の間隔と同一であってよい。このような構成を有することにより、第２の実施形態に係るコネクタと一般的なＴｙｐｅＤのＨＤＭＩコネクタとの互換性が保証される。つまり、第２の実施形態に係るコネクタと、一般的なＴｙｐｅＤのＨＤＭＩコネクタとを嵌合する際に、ＨＤＭＩ規格によって定められた所定の信号ピン同士が電気的に接続される。従って、図１Ａに示す一般的なピン配置に対応する信号の伝送が行われる場合であっても、第２の実施形態に係るコネクタを適用することが可能となる。

ここで、本開示の第２の実施形態に係るコネクタにおいては、第１の実施形態に係るコネクタの変形例と同様、グラウンド電位を有するガードラインが、信号ピンを挟む位置に、信号ピンと略平行に更に延設されてもよい。更に、当該ガードラインは、シングルエンドによって信号を伝送する信号ピンを挟むように配設されてもよい。なお、上述のように、図１１Ａ−図１１Ｃに示す第２の実施形態に係るコネクタは、図４Ａ−図４Ｃに示す第１の実施形態に係るコネクタ構造における信号ピン、基板及び導電体層の構造が、２組備えられた構造に対応する。従って、第２の実施形態に係るコネクタにおいて、ガードラインが設置された場合の基板上の信号ピン（配線パターン）の構成は、第１の実施形態に係るコネクタと同様である。つまり、第２の実施形態に係るコネクタにおいては、図５に示すように、プラグ側コネクタ及びレセプタクル側コネクタの双方において、シングルエンドによって信号を伝送する信号ピンを挟むように、ガードラインが配設されてよい。また、ガードラインの電位はグラウンド電位に設定されている。ガードラインが設けられることにより、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。

以上、第２の実施形態に係るコネクタが有する効果について説明した。以上説明したように、コネクタ内に、信号ピン、基板及び導電体層の構造（マイクロストリップ構造）が複数組備えられる構成においても、第１の実施形態と同様の効果を得ることができる。

［３．３．特性比較］
次に、図１０Ａ−図１０Ｃに示す一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造と、図１１Ａ−図１１Ｃに示す本開示の第２の実施形態に係るコネクタ構造とにおいて、信号ピンに流れる信号の特性を比較した結果について説明する。なお、以下に示す、図１２Ａ及び図１２Ｂ、図１３Ａ及び図１３Ｂ、図１４Ａ及び図１４Ｂ、並びに図１５Ａ−図１５Ｃは、図１Ｂに示す、新たにデータラインが増加されたピン配置に対応する信号を流した場合の結果を示している。

まず、図１２Ａ及び図１２Ｂ並びに図１３Ａ及び図１３Ｂを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタと、第２の実施形態に係るコネクタとの、信号ピン近傍の電界分布の違いについて説明する。

図１２Ａ及び図１２Ｂ並びに図１３Ａ及び図１３Ｂは、コネクタに、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子を示している。図１２Ａ及び図１２Ｂは、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における電界分布の様子を示す等電界線図である。また、図１３Ａ及び図１３Ｂは、第２の実施形態に係るコネクタ構造における電界分布の様子を示す等電界線図である。なお、図１２Ａ及び図１２Ｂ並びに図１３Ａ及び図１３Ｂにおいては、電界分布の強さを、ハッチングの濃淡で模式的に示しており、ハッチングが濃い領域ほど、電界が集中している様子を示している。

図１２Ａは、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造における、図１０Ａに対応する断面における等電界線図であり、図１２Ｂは、図１２Ａに示すＤ−Ｄ断面における等電界線図である。

図１３Ａは、第２の実施形態に係るコネクタ構造における、図１１Ａに対応する断面における等電界線図であり、図１３Ｂは、図１３Ａに示すＤ−Ｄ断面における等電界線図である。ただし、図１３Ａ及び図１３Ｂに示す等電界線図は、第２の実施形態に係るコネクタ構造において、図５に示すガードラインを更に備える構造について、電界分布を求めたものである。

また、図１２Ａ及び図１２Ｂ並びに図１３Ａ及び図１３Ｂに示す等電界線図は、上記の各断面における各領域（信号ピン、基板、外殻、誘電体等）に対応する誘電率を設定したモデルを作成し、ＨＤＭＩ規格によって定められる映像信号伝送時の所定の信号を印加した場合の、信号ピン近傍の電界分布の様子をシミュレーションした結果を示している。

図１２Ａを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造においては、信号ピン３１０、４１０の表面（ｙ軸方向に延伸する面のうち、ｚ軸の正方向に位置する面）と裏面（ｙ軸方向に延伸する面のうち、ｚ軸の負方向に位置する面）とで電界分布にほとんど差がないことが分かる。また、図１２Ｂを参照すると、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造においては、例えば領域Ｈ（「Ｄａｔａ１＋」、「Ｄａｔａ１−」、「Ｄａｔａ４＋」に跨る領域）や領域Ｉ（「Ｄａｔａ４−」近傍の領域）に示すように、差動信号のペア以外の領域にも電界が集中しており、信号ピン３１０を流れる電流（信号）が、他の信号ピン３１０に影響を及ぼしてしまっていることが分かる。

一方、図１３Ａを参照すると、第２の実施形態に係るコネクタ構造においては、信号ピン３１０、４１０とシェル３４０、４４０との間、すなわち、基板３３０、４３０に電界が集中しており、いわゆるマイクロストリップラインが形成されていることが分かる。また、図１３Ｂを参照すると、第２の実施形態に係るコネクタ構造においては、隣接して配設されている「Ｄａｔａ１」の信号ピン３１０、４１０の作動信号のペアの間に電界が集中し、いわゆる差動ストリップラインが形成されている様子が示されている。また、「Ｄａｔａ４−」及び「Ｄａｔａ４＋」の信号ピン３１０、４１０では、信号ピン３１０、４１０とシェル３４０、４４０との間、すなわち、基板３３０、４３０に電界が集中しており、シングルエンドの電界分布が形成されていることが分かる。従って、信号ピン３１０、４１０を流れる電流（信号）が、他の信号ピン３１０、４１０に及ぼす影響が抑えられていることが分かる。

次に、図１４Ａ及び図１４Ｂ並びに図１５Ａ−図１５Ｃを参照して、一般的なＴｙｐｅＤのＨＤＭＩコネクタと、第２の実施形態に係るコネクタとの、アイパターン及びクロストークに代表される信号伝送特性の違いについて説明する。

図１４Ａ及び図１４Ｂは、図１０Ａ−図１０Ｃに示す、一般的なＴｙｐｅＤのＨＤＭＩコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図１４Ａは、図１Ｂに示す「Ｄａｔａ１」のラインについてのアイパターンを示しており、図１４Ｂは、図１Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。

また、図１５Ａ及び図１５Ｂは、例えば図５に示す、第２の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるアイパターンを示す電圧特性図である。なお、図１５Ａは、図１Ｂに示す「Ｄａｔａ１」のラインについてのアイパターンを示しており、図１５Ｂは、図１Ｂに示す「Ｄａｔａ４」のラインについてのアイパターンを示している。更に、図１５Ｃは、例えば図５に示す、第２の実施形態に係るコネクタ構造にガードラインが更に配置されたコネクタ構造におけるクロストークを示す電圧特性図である。

なお、図１４Ａ及び図１４Ｂ並びに図１５Ａ−図１５Ｃにおいて、「Ｄａｔａ１」に対応するアイパターンは、図１Ａに示す一般的なピン配置において既に存在するデータライン（既存のデータライン）の伝送特性を代表するものであり、「Ｄａｔａ４」に対応するアイパターンは、図１Ｂに示す新たにデータラインが増加されたピン配置において新たに追加されるデータライン（新規のデータライン）の伝送特性を代表するものである。

図１４Ａ及び図１４Ｂと、図１５Ａ及び図１５Ｂとを比較すると、既存のデータラインである「Ｄａｔａ１」、新規のデータラインである「Ｄａｔａ４」ともに、第２の実施形態に係るコネクタ構造を有することで、信号の伝送特性が向上していることが分かる。すなわち、第２の実施形態に係るコネクタ構造によって、信号の劣化が抑制される。また、図１５Ｃを参照すると、第２の実施形態に係るコネクタ構造において、良好なクロストーク特性が得られることが分かる。

＜４．変形例＞
次に、本開示の第１の実施形態及び本開示の第２の実施形態に係るコネクタにおける変形例について説明する。
［４．１．信号ピンの断面積の拡張］

本開示の第１の実施形態及び本開示の第２の実施形態に係るコネクタにおいては、信号ピンの断面積が拡張されてもよい。信号ピンの断面積が拡張された変形例について、図１６Ａ−図１６Ｄを参照して説明する。なお、図１６Ａ−図１６Ｄを参照する以下の説明においては、本開示の第１の実施形態に係るコネクタを例に挙げて説明を行う。ただし、本変形例は、本開示の第２の実施形態に係るコネクタに対しても適用することが可能である。

図１６Ａは、本開示の第１の実施形態に係るコネクタの変形例における関係する信号のピン配置の一例を示す概略図である。ただし、図１６Ａにおいては、本変形例について説明するために必要な、コネクタの端子面において最端部及びその近隣に配置される信号ピンのみを図示し、その他の信号ピンについては図示を省略している。また、図１６Ａは、プラグ側コネクタの端子面を示している。

図１６Ａを参照すると、例えば端子面において最端部に位置するＨＰＤ信号ピンの配線幅が、他の信号ピン９９１の配線幅よりも広く形成されている。このように、端子面において最端部に配置される信号ピン９９１においては、ｘ軸の正方向に外殻（シェル）９９３に向かって配線幅を拡張することにより、信号ピン９９１同士の配線間隔を変更することなく、その配線幅を拡張することができる。

なお、上述したように、図１６Ａでは、本開示の第１の実施形態に係るコネクタ（ＴｙｐｅＣのＨＤＭＩコネクタに対応）を例に挙げて説明しているため、信号ピンはｘ軸方向に１列に並べられている。従って、図１６Ａでは、端子面において最端部に位置し、配線幅が拡張され得る信号ピンとしてＨＰＤ信号ピンを示している。一方、他の種類のコネクタであれば端子面において最端部に位置し、その断面積が拡張される信号ピンは、どのような種類の信号が印加される信号ピンであってもよい。例えば、ＴｙｐｅＡ、ＴｙｐｅＤ及びＴｙｐｅＥのＨＤＭＩコネクタであれば、信号ピンはｘ軸方向に２列に、千鳥状に並べられるため、ＨＰＤ信号ピンに加えて、電源用信号ピン（＋５Ｖ Ｐｏｗｅｒピン）も、その断面積が拡張されてよい。

また、図１６Ｂは、図１６Ａに示すコネクタの、ｙ軸とｚ軸とによって構成される断面であり、かつ、信号ピンを通る断面で切断した場合の一構造例を示す概略図である。更に、図１６Ｃは、図１６Ａに示すコネクタの、ｘ軸とｙ軸とによって構成される断面において、図１６ＢにおけるＡ−Ａ断面に対応する概略図である。なお、図１６Ｂ及び図１６Ｃは、上記説明した図１１Ａ及び図１１Ｂに対応する図であるため、図１１Ａ及び図１１Ｂにおいて既に説明した構成については、詳細な説明を省略する。ただし、図１６Ｂ及び図１６Ｃにおいては、本変形例についての説明を簡略なものとするために、コネクタの各構成部材を模式的に示している。

また、図１６Ｂ及び図１６Ｃにおいては、説明を簡略化するために、プラグ側コネクタ及びレセプタクル側コネクタの外殻は図示を省略している。また、図１６Ｃにおいては、説明を簡単にするために、コネクタ内において端部に位置し断面積が拡張される信号ピン及びその近隣に配置される信号ピンのみを図示し、その他の信号ピンについては図示を省略する。

図１６Ｂ及び図１６Ｃを参照すると、プラグ側コネクタ１０及びレセプタクル側コネクタ２０において、ＨＰＤ信号が印加される信号ピン１１０、２１０の断面積が拡張されている。また、信号ピン１１０、２１０の断面積が拡張される方向は、図１６Ａ及び図１６Ｃに示すように、ｘ軸の正方向に外殻に向かって拡張されてもよいし、図１６Ｂに示すように、ｚ軸方向に拡張されてもよい。

ただし、図１６Ｂに示すように、プラグ側コネクタ１０とレセプタクル側コネクタ２０とを嵌合させた際に、プラグ側コネクタ１０の信号ピン１１０とレセプタクル側コネクタ２０の信号ピン２１０との接触を保つために、嵌合部においては、信号ピン１１０、２１０のｚ軸方向の幅（高さ）は変更されない。なお、嵌合部において信号ピン１１０、２１０のｚ軸方向の幅（高さ）が変更されないことにより、本変形例を施したコネクタと、本変形例を施さないコネクタとの間における接続も保証される。

また、図１６Ｂを参照すると、プラグ側コネクタ１０の信号ピン１１０は、ｙ軸の負方向に延伸され、ケーブル内の配線に接続される。また、レセプタクル側コネクタ２０の信号ピン２１０は、ｙ軸の正方向に延伸され、受信装置又は送信装置内で装置内の所定の基板に接続される。

つまり、本変形例においては、プラグ側コネクタ１０において、信号ピン１１０の断面積が拡張され、ケーブル内の配線に直接接続される。また、レセプタクル側コネクタ２０において、信号ピン２１０の断面積が拡張され、装置内の基板に直接接続される。

以上説明したように、本変形例においては、信号ピン１１０の断面積が拡張されることにより、当該信号ピンにより大きな電流を、減衰をより抑えながら流すことが可能となり、コネクタの信頼性が向上する。ここで、ＨＰＤ信号ピン及び電源用信号ピンは、＋５Ｖの電源電圧が印加される電源電圧印加ピンである。このように、本変形例は、ＨＰＤ信号ピン及び／又は電源用信号ピンに代表される、比較的高電圧が印加される電源電圧印加ピンに適用されることにより、その効果をより得ることができる。

また、下記＜５．適用例＞で後述するように、ＨＤＭＩコネクタを介して接続される装置間においては、その信号ピンを利用して互いに電源を供給する機能を有することができる。本変形例は、このような装置間の電源供給において電源供給路となる信号ピンに好適に適用することができる。

更に、本開示の第１の実施形態に係るコネクタの変形例においては、プラグ側コネクタとレセプタクル側コネクタとの嵌合部以外の領域のみ、信号ピンの断面積が拡張されてもよい。プラグ側コネクタとレセプタクル側コネクタとの嵌合部以外の領域のみ、信号ピンの配線幅が拡張される場合の変形例を、図１６Ｄに示す。図１６Ｄは、図１６Ｃに対応するコネクタの、嵌合部以外の領域のみ、信号ピンの断面積が拡張される変形例を示す概略図である。

図１６Ｄを参照すると、嵌合部においては、プラグ側コネクタ１０の信号ピン１１０及びレセプタクル側コネクタ２０の信号ピン２１０の断面積が、ｘ軸方向にも変更されない。つまり、嵌合部においては、当該コネクタが属する規格に沿った信号ピンの寸法及び形状が確保されており、同じ規格に準じる一般的なコネクタとの接続が保証される。
［４．２．基板上へのデバイスの実装］

本開示の第１の実施形態及び本開示の第２の実施形態に係るコネクタは、図４Ａ−図４Ｃ及び図１１Ａ−図１１Ｃに示すように、コネクタ内に基板１３０、２３０、３３０、４３０を有する。上述したように、基板１３０、２３０、３３０、４３０の表面には、信号ピン１１０、２１０、３１０、４１０が形成されるが、信号ピン１１０、２１０、３１０、４１０が形成されない空き領域も存在する。本開示の第１の実施形態及び本開示の第２の実施形態に係るコネクタにおいては、基板１３０、２３０、３３０、４３０の表面におけるこの空き領域に、信号ピンにおける信号の伝送に作用する各種のデバイス（回路）が実装されてもよい。

基板上に各種のデバイスが実装される変形例について、図１７及び図１８Ａ−Ｃを参照して説明する。なお、図１７及び図１８Ａ−Ｃを参照する以下の説明においては、本開示の第１の実施形態に係るコネクタを例に挙げて説明を行う。ただし、本変形例は、本開示の第２の実施形態に係るコネクタに対しても適用することが可能である。

図１７に、本開示の第１の実施形態に係るコネクタにおいて、基板の表面の空き領域に、各種のデバイス（回路）が実装される様子を示す。図１７は、本開示の第１の実施形態に係るコネクタにおいて、基板上にデバイスが設けられる様子を示す概略図である。

図１７に示すように、プラグ側コネクタ１０の基板１３０には、その表面のうち信号ピン１１０が形成されない領域（空き領域）に、信号ピン１１０における信号の伝送に作用するデバイス１６０が搭載されてよい。また、図示は省略するが、レセプタクル側コネクタ２０の基板２３０には、その表面のうち信号ピン２１０が形成されない領域（空き領域）に、信号ピン２１０における信号の伝送に作用するデバイスが搭載されてよい。

以下では、本変形例において基板１３０、２３０の空き領域に設けられるデバイスの具体的な構成例について、図１８Ａ−図１８Ｃを参照して説明する。

例えば、基板１３０、２３０の表面の空き領域には、信号ピンによって伝送される信号のＡＣ伝送とＤＣ伝送とを変換するＡＣ／ＤＣ変換回路が設けられてもよい。このようなＡＣ／ＤＣ変換回路の回路構成の一例を図１８Ａに示す。図１８Ａは、本開示の第１の実施形態及び第２の実施形態の変形例に係るデバイスである、ＡＣ／ＤＣ変換回路の回路構成の一例を示す概略図である。

図１８Ａを参照すると、例えばＡＣ結合伝送を行うデータ送信装置５１０と、ＤＣ結合伝送を行うデータ受信装置５２０とが、ケーブル５３０を介して接続されている。データ送信装置５１０は、差動ドライバ５１１及びＤＣ成分除去フィルタ（キャパシタ）５１２を有し、差動ドライバ５１１によって発生させた所定のＤＣ信号を、ＤＣ成分除去フィルタ５１２を介して、接続相手であるデータ受信装置５２０に送信することができる。

データ受信装置５２０は、差動レシーバー５２１及びＤＣバイアス用プルアップ抵抗５２２を有し、データ受信装置５２０から送信されたＤＣ信号を受信することができる。

ここで、データ送信装置５１０とケーブル５３０との間には、コネクタ１０、２０が設けられており、更に、コネクタ１０、２０の基板１３０、２３０の空き領域には、コモンモード電圧生成用抵抗５３１及びスイッチ５３２が設けられる。

コモンモード電圧生成用抵抗５３１は、ＡＣ結合伝送によって、受信装置のＤＣバイアス用プルアップ抵抗５２２によって印加されるバイアス電圧に生じるコモンコード成分を除去するための電圧シフト抵抗である。スイッチ５３２は、信号伝送が行われていない間、コモンモード電圧生成用抵抗５３１を、出力電圧を０レベルへ落とす終端抵抗として動作させるためのものである。

このように、コネクタ１０、２０の基板１３０、２３０の空き領域に、レベルシフト抵抗等の回路を設けることにより、ケーブル内において、ＤＣ結合インターフェースに対して、ＡＣ結合伝送を行うための互換性を確保する機能を実現し、送信装置及び受信装置でのモード変換の必要性を除去し、送信装置と受信装置との接続を容易にする。

また、例えば、基板１３０、２３０の表面の空き領域には、信号ピンによって伝送される信号の特性に関する情報を保持するレジスタ、及び、前記レジスタによって保持される情報を前記コネクタを介して接続される任意の装置に通知するための通信回路が設けられてもよい。このようなレジスタ及び通信回路の構成の一例を図１８Ｂに示す。図１８Ｂは、本開示の第１の実施形態及び第２の実施形態の変形例に係るデバイスである、レジスタ及び通信回路の構成の一例を示す概略図である。

図１８Ｂを参照すると、基板１３０、２３０の表面の空き領域には、ケイパビリティレジスタ５７０及び通信回路５８０が設けられてもよい。ケイパビリティレジスタ５７０は、信号ピン１１０、２１０によって伝送される信号の特性に関する情報を保持する。信号ピン１１０、２１０によって伝送される信号の特性に関する情報とは、例えば、当該信号の帯域に関する情報であってよい。つまり、ケイパビリティレジスタ５７０は、自身が搭載されているコネクタ（ケーブル）の能力、特性に関する情報を保持することができる。

また、通信回路５８０は、ケイパビリティレジスタ５７０が保持している信号の特性に関する情報を、信号ピン１１０、２１０を介して、接続相手である装置に通知することができる。通信回路５８０は、例えばＩ２Ｃ回路であってよい。ただし、通信回路５８０の種類は特に限定されず、他の公知のあらゆる通信回路が用いられてよい。

このように、コネクタ内にレジスタ及び通信回路が設けられることにより、レジスタに保持されているコネクタ（ケーブル）の能力、特性に関する情報を、通信回路によって接続相手の装置に通知することができる。従って、当該コネクタを介して接続される装置間において、ケーブルの特性に合わせてデータの伝送方式を決定することが可能となり、より伝送劣化の少ない、より確実なデータの伝送が実現される。

また、ケイパビリティレジスタ５７０は、自身が搭載されているコネクタ（ケーブル）についての認証用データを更に保持してもよい。当該認証用データを利用することにより、当該コネクタを介して接続される装置間において、当該コネクタ及びケーブルが、正規品であるかどうかを判断することができる。

更に、基板１３０、２３０の表面の空き領域には、メモリが更に実装されてよい。そして、当該メモリに、データ伝送における各種の情報が一時的に記憶されてもよい。コネクタにメモリが搭載されることにより、当該コネクタを介して接続される装置間において、当該メモリに記憶された情報を利用した一時的な通信が可能となる。

また例えば、基板１３０、２３０の表面の空き領域には、電源用信号を供給するバッテリが設けられてもよい。このようなバッテリの構成の一例を図１８Ｃに示す。図１８Ｃは、本開示の第１の実施形態及び第２の実施形態の変形例に係るデバイスである、バッテリの構成の一例を示す概略図である。

図１８Ｃに示すように、基板１３０、２３０の表面の空き領域にバッテリ５９０が実装され、バッテリ５９０から信号ピン１１０、２１０の少なくともいずれかに、電源電圧に相当する電圧が供給されてもよい。基板１３０、２３０の表面の空き領域にバッテリ５９０が実装され、バッテリ５９０から電源が供給されることにより、例えば、バッテリ５９０が搭載されたコネクタを介して接続される装置において、何らかのトラブルにより当該装置からの電源供給が途絶えた場合に、最小限の機能のみを実行させることができる。

また、バッテリ５９０は充電可能な二次電池であってもよい。バッテリ５９０が二次電池である場合、バッテリ５９０が搭載されたコネクタを介して接続される装置からの電源供給によって、バッテリ５９０が充電されてもよい。

なお、基板１３０、２３０の表面の空き領域には、コネクタ（ケーブル）の特性に合わせた等価器が設けられてもよい。基板１３０、２３０の表面の空き領域に等価器が設けられることにより、より安定したデータ伝送が実現される。

以上、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおける、基板上に各種のデバイスが実装される変形例について説明した。基板の空き領域に各種のデバイスが実装されることにより、コネクタ自体が各種の信号処理を行うことが可能となるため、当該コネクタによって接続される送信装置及び受信装置における信号処理を簡略化することができる。

なお、上記で説明したデバイスは、基板上に実装されるデバイスの一例であり、本開示の第１の実施形態及び本開示の第２の実施形態に係るコネクタにおいては、かかる例に限定されず、任意のデバイスが実装されてもよい。

＜５．適用例＞
次に、本開示の第１の実施形態及び本開示の第２の実施形態に係るコネクタの、データ受信装置及び／又はデータ送信装置への適用例について説明する。

ＨＤＭＩインターフェースを用いた装置間の通信においては、様々なアプリケーションが考案されている。本開示の第１の実施形態及び本開示の第２の実施形態に係るコネクタは、ＨＤＭＩインターフェースを用いた装置間の通信における各種のアプリケーションに好適に適用することができる。以下では、ＨＤＭＩインターフェースを用いた装置間の通信におけるアプリケーションの一例として、「ＣＥＣ制御」及び「電源供給制御」を例に挙げて説明を行う。なお、第１の実施形態及び本開示の第２の実施形態に係るコネクタは、かかる例に限定されず、ＨＤＭＩインターフェースを用いた装置間の通信における他のあらゆるアプリケーションに適用することができる。

［５．１．ＣＥＣ制御］
まず、ＣＥＣ制御について説明する。ＨＤＭＩ規格の伝送ラインには、ソース機器とシンク機器間での制御にはＣＥＣ(Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｔｒｏｌ)ラインと称される、双方向に制御データの伝送が可能なラインが、映像データの伝送ラインとは別に用意されている。このＣＥＣラインを使って相手の機器を制御することが可能である。また、ＣＥＣ制御実行時に、ＨＤＭＩケーブルのＣＥＣのラインを用いた制御が実行できるかどうかを、ＤＤＣのラインを使用した接続認証時の処理に基づいて機器内で自動的に行うことができる。

以下のＣＥＣ制御についての説明では、具体例として、ソース機器がディスクレコーダであり、シンク機器がテレビジョン受像機である場合について説明する。また、当該ディスクレコーダ及び当該テレビジョン受像機は、レセプタクル側コネクタとして、本開示の第１の実施形態に係るコネクタ又は第２の実施形態に係るコネクタを備えるものとする。更に、当該ディスクレコーダ及び当該テレビジョン受像機を接続するＨＤＭＩケーブルは、プラグ側コネクタとして、本開示の第１の実施形態に係るコネクタ又は第２の実施形態に係るコネクタを備えるものとする。

まず、図１９を参照して、ディスクレコーダ６０とテレビジョン受像機７０との間で、ＨＤＭＩケーブル１によって伝送される各チャンネルのデータ構成例について説明する。ＨＤＭＩ規格では、映像データを伝送するチャンネルとして、チャンネル０（Ｄａｔａ０）と、チャンネル１（Ｄａｔａ１）と、チャンネル２（Ｄａｔａ２）の３つのチャンネルが用意されており、さらにピクセルクロックを伝送するクロックチャンネル（ｃｌｏｃｋ）が用意されている。また、電源の伝送ラインと、制御データ伝送チャンネルとしての、ＤＤＣ及びＣＥＣが用意してある。ＤＤＣ（Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ）は、主として表示制御のためのデータチャンネルであり、ＣＥＣ（Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｔｒｏｌ）は、主としてケーブルで接続された相手の機器を制御するための制御データを伝送するためのデータチャンネルである。

各チャンネルの構成について説明すると、チャンネル０は、Ｂデータ（青色データ）のピクセルデータと、垂直同期データと水平同期データと補助データとを伝送する。チャンネル１は、Ｇデータ（緑色データ）のピクセルデータと、２種類の制御データ（ＣＴＬ０、ＣＴＬ１）と、補助データとを伝送する。チャンネル２は、Ｒデータ（赤色データ）のピクセルデータと、２種類の制御データ（ＣＴＬ２、ＣＴＬ３）と、補助データとを伝送する。なお、ＨＤＭＩ方式の規格上では、青色データ、緑色データ赤色データの代わりに、シアン、マゼンタ、黄の減法混色の原色データを伝送することも可能である。

制御データ伝送チャンネルとしてのＣＥＣについては、映像データを伝送するチャンネル（チャンネル０、１、２）よりも低いクロック周波数でデータ伝送が、双方向に行われるチャンネルである。

ＣＥＣ以外のチャンネル（チャンネル０，チャンネル１，チャンネル２，クロックチャンネル，ＤＤＣ）で伝送されるデータ構成については、既に実用化されているＨＤＭＩ方式で伝送されるデータ構成と同じである。

また、ソース機器６０とシンク機器７０は、データ伝送を行うためのＨＤＭＩ伝送部６１０、７１０、及び、Ｅ−ＥＤＩＤ情報（Ｅｎｈａｎｃｅｄ Ｅｘｔｅｎｄｅｄ Ｄｉｓｐｌａｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｄａｔａ)を記憶する記憶部としてのＥＤＩＤ ＲＯＭ６１０ａ、７１０ａを備える。このＥＤＩＤ ＲＯＭ６１０ａ、７１０ａに記憶されるＥ−ＥＤＩＤ情報は、機器が扱う（即ち表示可能な、又は記録再生可能な）映像データのフォーマットなどを記載した情報である。但し本例の場合には、このＥ−ＥＤＩＤ情報を拡張して、機器の詳細に関する情報、具体的には制御機能対応情報を記憶させるようにしてある。本例の場合には、ＨＤＭＩケーブル１での接続を検出した場合に、相手の機器のＥＤＩＤ ＲＯＭ６１０ａ又は７１０ａの記憶情報を読み出して、Ｅ−ＥＤＩＤ情報の照合を行う。

なお、ソース機器６０及びシンク機器７０は、ソース機器６０全体及びシンク機器７０全体の動作制御を行う制御部であるＣＰＵ６２０、７２０を備える。更に、ソース機器６０及びシンク機器７０は、ＣＰＵ６２０、７２０によって実行されるプログラムや、ＣＰＵ６２０、７２０によって処理される各種の情報が一時的に格納されるメモリ６３０、７３０を備える。ＨＤＭＩケーブル１のＤＤＣライン及びＣＥＣラインによって伝送されるデータは、ＣＰＵ６２０、７２０による制御により送受信される。

次に、ソース機器とシンク機器とを接続させた場合のＣＥＣ制御のシーケンス例を、図２０に示す。ここでは、ＣＥＣ規格でのオプション機能である「レコード ＴＶ スクリーン（Ｒｅｃｏｒｄ ＴＶ Ｓｃｒｅｅｎ）」を使って説明する。

ユーザの操作により、ＨＤＭＩケーブル１で接続されたソース機器であるディスクレコーダに、テレビジョン受像機の画面と同じチャンネルの番組録画実行のコンテンツの指示が行われると（ステップＳ１）、ソース機器はシンク機器に対し、「Ｒｅｃｏｒｄ ＴＶ Ｓｃｒｅｅｎ」のコマンドをＣＥＣラインで伝送して、要求する（ステップＳ２）。

シンク機器は、ステップＳ２の要求に応じて、現在表示中のデジタル放送番組のサービス情報の返答を行う（ステップＳ３）。もしくは、シンク機器が表示中の番組が、ＨＤＭＩケーブル１を経由してソース機器から入力されている場合には、ソース機器が映像源である旨の情報の返答を行う（ステップＳ４）。ソース機器は、ステップＳ３又はＳ４の返答に応じて、録画実施におけるステータスの返送（ステップＳ５）、もしくはこの機能を実施できないメッセージの返送（ステップＳ６）を、シンク機器に対して行う。なお、ステップＳ１のユーザ操作は、シンク機器（テレビジョン受像機）に対して行うようにしてもよい。

次に、ＨＤＭＩケーブル１で機器接続を行った際の処理例を、図２１のフローチャートを参照して説明する。

図２１は、ＨＤＭＩケーブル１で接続された機器が検出された場合の、それぞれの機器のＣＥＣ対応確認処理手順を示す。本例の場合には、この確認処理は、ソース機器とシン
ク機器の双方で行われる。

図２１のフローチャートの処理について説明すると、ＨＤＭＩ規格で決められた機能として、ホットプラグディテクト（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）と称される機能がある。これは、ソース機器が、シンク機器内でソース機器から送られる＋５Ｖ電源にプルアップされたＨＰＤ端子の電圧を観測し、ＨＤＭＩコネクタにソース機器が接続されるとその電圧が「Ｈ」電圧となることを利用して、ソース機器とシンク機器との接続を検出する機能である。

この機能を利用して、ＨＤＭＩケーブル１で機器接続があるか否か判断し（ステップＳ１１）、機器接続を検出できない場合は本処理を終了する。機器接続が検出された場合は、相手機器のＥＤＩＤ ＲＯＭに記憶されたＥ−ＥＤＩＤデータを、ＤＤＣのラインを使って読み出す（ステップＳ１２）。そして、読み出されたデータと、自らの機器に保存しているＥ−ＥＤＩＤデータベースとを比較する（ステップＳ１３）。

当該比較によって、相手機器のデータがあるかどうかを判断する（ステップＳ１４）。データが無い場合は、新たに接続された機器と判断し、新たに読み出したＥ−ＥＤＩＤデータを、データベースに登録する（ステップＳ１７）。データが存在する場合は、引き続きデータが一致するかどうかを判断する（ステップＳ１５）。ここで一致した場合は、相手機器のＣＥＣ対応が変化していないと判断し、本処理を終了する。異なる場合は、読み出したデータを記憶したデータベースに、新たなデータを上書きし更新し（ステップＳ１６）、本処理を終了する。この様にして、接続された機器のＥ−ＥＤＩＤデータをそれぞれが読み出すことで、最新のＣＥＣ対応の状況を知ることができる。

以上、図１９−図２１を参照して、ＨＤＭＩインターフェースを用いた装置間の通信におけるＣＥＣ制御の一例について説明した。上記のソース機器６０、シンク機器７０及びＨＤＭＩケーブル１のコネクタに、本開示の第１の実施形態及び第２の実施形態に係るコネクタを用いることにより、より高速、より大量のデータ伝送が行われる場合であっても、信号の劣化を抑えることが可能となるため、より信頼性の高いＣＥＣ制御を行うことが可能となる。

なお、上記説明したようなＣＥＣ制御の詳細については、例えば特許第４１８２９９７号公報を参照することができる。

［５．２．電源供給制御］
次に、電源供給制御について説明する。ＨＤＭＩ規格では、ＨＤＭＩコネクタによって接続された機器に対して電源を供給できるように、その電源電圧と電流が規定されている。例えば、ＨＤＭＩ規格では、ソース機器からシンク機器に対して、＋５Ｖの電源を、最小５５ｍＡ、最大５００ｍＡだけ供給できることになっている。また、ＨＤＭＩコネクタによって接続された受信装置と送信装置について、電源供給を要求する要求情報を送信装置から受信装置に送信し、この要求情報の送信に伴って、受信装置からＨＤＭＩケーブルを介して送信装置の内部回路に電源を供給することが可能である。

なお、以下の電源供給についての説明では、ソース機器及びシンク機器は、レセプタクル側コネクタとして、本開示の第１の実施形態に係るコネクタ又は第２の実施形態に係るコネクタを備えるものとする。更に、当該ソース機器及び当該シンク機器を接続するＨＤＭＩケーブルは、プラグ側コネクタとして、本開示の第１の実施形態に係るコネクタ又は第２の実施形態に係るコネクタを備えるものとする。

以下、図２２及び図２３を参照して、電源供給制御の実施の形態について説明する。図２２は、実施の形態としての通信システムの構成例を示している。

当該通信システムは、ソース機器８０と、シンク機器９０とを有している。ソース機器８０及びシンク機器９０は、ＨＤＭＩケーブル５００を介して接続されている。例えば、ソース機器８０は、撮像部および記録部の図示は省略しているが、デジタルカメラレコーダ、デジタルスチルカメラ等のバッテリ駆動のモバイル機器であり、シンク機器９０は十分な電源回路を持つテレビ受信機である。

ソース機器８０は、制御部８５１と、再生部８５２と、ＨＤＭＩ送信部（ＨＤＭＩソース）８５３と、電源回路８５４と、切換回路８５５と、ＨＤＭＩコネクタ８５６とを有している。制御部８５１は、再生部８５２、ＨＤＭＩ送信部８５３及び切換回路８５５の動作を制御する。再生部８５２は、図示しない記録媒体から、所定のコンテンツの、ベースバンドの画像データ（非圧縮の映像信号）、及びこの画像データに付随する音声データ（音声信号）を再生し、ＨＤＭＩ送信部８５３に供給する。再生部８５２における再生コンテンツの選択は、ユーザの操作に基づき、制御部８５１によって制御される。

ＨＤＭＩ送信部（ＨＤＭＩソース）８５３は、ＨＤＭＩに準拠した通信により、再生部８５２から供給されるベースバンドの画像と音声のデータを、ＨＤＭＩコネクタ８５６からＨＤＭＩケーブル５００を介して、シンク機器９０に、一方向に送信する。

電源回路８５４は、ソース機器８０の内部回路及びシンク機器９０に供給する電源を発生する。この電源回路８５４は、例えば、バッテリから電源を発生するバッテリ回路である。切換回路８５５は、電源回路８５４で発生される電源を内部回路及びシンク機器９０に選択的に供給し、また、シンク機器９０から供給される電源を、選択的に、内部回路に供給する。この切換回路８５５は、電源供給部及び電源切換部を構成している。

シンク機器９０は、ＨＤＭＩコネクタ９５１と、制御部９５２と、記憶部９５３と、ＨＤＭＩ受信部（ＨＤＭＩシンク）９５４と、表示部９５５と、電源回路９５６と、切換回路９５７とを有している。制御部９５２は、ＨＤＭＩ受信部９５４、表示部９５５、電源回路９５６及び切換回路９５７の動作を制御する。記憶部９５３は、制御部９５２に接続されている。この記憶部９５３には、制御部９５２による制御に必要な、Ｅ−ＥＤＩＤ(Ｅｎｈａｎｃｅｄ−ＥｘｔｅｎｄｅｄＤｉｓｐｌａｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ)等の情報が記憶されている。

ＨＤＭＩ受信部（ＨＤＭＩシンク）９５４は、ＨＤＭＩに準拠した通信により、ＨＤＭＩケーブル５００を介してＨＤＭＩコネクタ９５１に供給されるベースバンドの画像と音声のデータを受信する。ＨＤＭＩ受信部９５４は、受信した画像データを表示部９５５に供給する。また、ＨＤＭＩ受信部９５４は、受信した音声のデータを、例えば、図示しないスピーカに供給する。このＨＤＭＩ受信部９５４の詳細については後述する。

電源回路９５６は、シンク機器９０の内部回路及びソース機器８０に供給する電源を発生する。この電源回路９５６は、例えば、ＡＣ電源から電源（直流電源）を発生する十分な電源回路である。切換回路９５７は、電源回路９５６で発生される電源を内部回路及びソース機器８０に選択的に供給し、また、ソース機器８０からシンク機器９０に供給される電源を、選択的に、内部回路に供給する。この切換回路９５７は、電源供給部を構成している。

次に、図２３を参照して、電源供給制御における制御シーケンスについて説明する。

図２３を参照すると、まず、（ａ）ソース機器８０の切換回路８５５が、ソース機器８０の電源回路８５４からの電源がソース機器８０の内部回路及びＨＤＭＩコネクタ８５６に供給される状態に切り換えられる。また、（ｂ）シンク機器９０の切換回路９５７が、ソース機器８０の電源回路８５４からの電源がＨＤＭＩケーブル５００を介してシンク機器９０の内部回路に供給される状態に切り換えられる。当該（ａ）及び（ｂ）に示す状態で、ソース機器８０にＨＤＭＩケーブル５００を介してシンク機器９０が接続されると、（ｃ）ソース機器８０の電源回路８５４からの＋５Ｖ電源がＨＤＭＩケーブル５００を介してシンク機器９０の内部回路に供給される。なお、ソース機器８０の内部回路には、当該ソース機器８０の電源回路８５４からの＋５Ｖ電源が供給される。

（ｄ）この場合、シンク機器９０のＨＤＭＩコネクタ９５１の１９ピン（ＨＰＤ）の電圧が高くなり、それに伴って、ソース機器８０のＨＤＭＩコネクタ８５６の１９ピン（ＨＰＤ）の電圧が高くなる。そのため、ソース機器８０の制御部８５１はシンク機器９０が接続されたことを認識できる。

（ｅ）その後、ユーザ操作、あるいは、電源回路８５４を構成するバッテリの残量情報等に基づいて、ソース機器８０は、電源供給リクエストである＜Ｒｅｑｕｅｓｔ Ｐｏｗｅｒ Ｓｕｐｐｌｙ＞コマンドを、ＣＥＣラインを介して、シンク機器９０に送信する。

（ｆ）シンク機器９０は、＜Ｒｅｑｕｅｓｔ Ｐｏｗｅｒ Ｓｕｐｐｌｙ＞コマンドで要求される電圧値、電流値の供給が可能か否かを判断し、（ｇ）その結果を含む電源供給レスポンスである＜Ｒｅｓｐｏｎｓｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ＞コマンドを、ＣＥＣラインを介して、ソース機器８０に送信する。

（ｈ）シンク機器９０は、要求される電圧値、電流値の供給が可能であるとき、電源回路９５６からの電源の電圧値、電流値を、ソース機器８０が要求する電圧値、電流値に対応するように制御し、切換回路９５７を、シンク機器９０の電源回路９５６からの電源がシンク機器９０の内部回路及びＨＤＭＩコネクタ９５１に供給される状態に切り換える。（ｉ）これにより、シンク機器９０の電源回路９５６からの電源がＨＤＭＩケーブル５００を介してソース機器８０に供給される。

（ｊ）ソース機器８０はシンク機器９０からの＜Ｒｅｓｐｏｎｓｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ＞コマンドを判断し、（ｋ）供給が可能であるとのレスポンスであるときは、切換回路８５５を、シンク機器９０の電源回路９５６からの電源がＨＤＭＩケーブル５００を介してソース機器８０の内部回路に供給される状態に切り換える。これにより、シンク機器９０から供給される電源が、ソース機器８０の内部回路に供給される状態となる。

（ｌ）その後、ソース機器８０で電源が不要となると、ソース機器８０は、シンク機器９０に、電源供給が不要である旨を示す＜Ｒｅｑｕｅｓｔ Ｐｏｗｅｒ Ｓｕｐｐｌｙ＞コマンドを送信する。（ｍ）シンク機器９０は、当該＜Ｒｅｑｕｅｓｔ Ｐｏｗｅｒ Ｓｕｐｐｌｙ＞コマンドを検出し、ソース機器８０に、＜Ｒｅｓｐｏｎｓｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ＞コマンドを返信する。（ｎ）これに対応して、ソース機器８０は、切換回路８５５を上記（ａ）に示す状態に戻すとともに、（ｐ）シンク機器９０は、切換回路９５７を上記（ｂ）に示す状態に戻す。これにより、ソース機器８０及びシンク機器９０における電源供給の状態は最初の状態に戻る。

以上、図２２及び図２３を参照して、ＨＤＭＩインターフェースを用いた装置間の通信における電源供給制御について説明した。上記のソース機器８０、シンク機器９０及びＨＤＭＩケーブル５００のコネクタに、本開示の第１の実施形態及び第２の実施形態に係るコネクタを用いることにより、より高速、より大量のデータ伝送が行われる場合であっても、信号の劣化を抑えることが可能となるため、より信頼性の高い電源供給制御を行うことが可能となる。更に、上記［４．１．信号ピンの断面積の拡張］で説明した変形例を、上記電源供給制御において電源供給路として用いられる信号ピンに適用することにより、その信頼性を更に向上させることが可能となる。

なお、上記説明したような、電源供給制御の詳細については、例えば特開２００９−４４７０６号公報を参照することができる。

＜６．まとめ＞
以上説明したように、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおいては、誘電体で形成される基板上に信号ピンが形成され、更に、基板の信号ピンが形成される面とは逆側の面に、グラウンド電位を有する導電体層が形成される。かかる構造により、信号ピン、基板及び導電体層によって、マイクロストリップラインが形成されるため、信号ピンを流れる電流（信号）が、他の信号ピンに及ぼす影響を抑えることができ、信号の劣化を抑えることができる。

また、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおいては、信号ピンのうち、差動信号が伝送され、隣接して延設される１対の信号ピンの間隔が、隣接する他の信号ピンとの間隔よりも小さく形成されてよい。かかる構造により、間隔が小さく形成された信号ピンのペアによって差動ストリップライン（差動ストリップ構造）が形成されるため、当該信号ピンのペアを流れる電流（信号）が、他の信号ピンに及ぼす影響を抑えることができ、信号の劣化を抑えることができる。更に、当該信号ピンのペアの間隔が小さく形成されることにより、相対的に、隣接する異種信号配線との間隔が拡大されるため、クロストークが低減され、信号品質の向上が実現される。

従って、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおいては、シールドに用いられる信号ピン及びクロックに用いられる信号ピンに新たにデータラインが割り当てられたような、新たにデータラインが増加されたピン配置であっても、信号を劣化させることなく、データを伝送することが可能となる。

更に、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおいては、グラウンド電位を有するガードラインが、信号ピンを挟む位置に、信号ピンと略平行に更に延設されてもよい。かかる構造により、信号ピンを流れる電流（信号）が、他の信号ピンに及ぼす影響を更に抑えることができ、信号の劣化をより抑えることができる。

また、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおいては、プラグ側コネクタとレセプタクル側コネクタとの嵌合部における信号ピンの配線間隔が、一般的なＨＤＭＩコネクタの嵌合部における信号ピンの配線間隔と同一であってよい。かかる構造により、本開示の第１の実施形態及び第２の実施形態に係るコネクタと、一般的なＨＤＭＩコネクタとの互換性が保証されるため、ユーザは、コネクタの種類を気にすることなく装置間を接続することができ、ユーザの利便性が向上する。

更に、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおいては、信号ピンの断面積が拡張されてよい。かかる構造により、当該信号ピンにより大きな電流を、減衰をより抑えながら流すことが可能となり、コネクタの信頼性が向上する。ＨＤＭＩコネクタにおいては、電源電圧が印加されるＨＰＤ信号ピン及び電源用信号ピンの断面積を拡張することにより、その効果をより得ることができる。

また、本開示の第１の実施形態及び第２の実施形態に係るコネクタにおいては、コネクタの内部に基板が設けられる。従って、当該基板上に、信号ピンにおける信号の伝送に作用する各種のデバイス（回路）が実装することができる。かかる構造により、コネクタ自体が各種の信号処理を行うことが可能となるため、コネクタによって接続される送信装置及び受信装置における信号処理を簡略化することができる。

更に、本開示の第１の実施形態及び第２の実施形態に係るコネクタは、ＨＤＭＩインターフェースを用いた装置間の通信における、各種のアプリケーションに好適に適用することができる。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

例えば、上記の実施形態では、コネクタの一例としてＴｙｐｅＣのＨＤＭＩコネクタ及びＴｙｐｅＤのＨＤＭＩコネクタを例に挙げて説明したが、本技術はかかる例に限定されない。例えば、本実施形態に係るコネクタは、他のタイプのＨＤＭＩコネクタであってもよい。更に、本実施形態に係るコネクタは、ＨＤＭＩコネクタに限定されず、例えば、ＨＤＭＩ規格以外の他の規格に準ずるコネクタであってもよい。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）第１の方向に延伸され、信号を伝送する信号ピンと、前記信号ピンが一方の面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を備える、コネクタ。
（２）複数の前記信号ピンを備え、複数の前記信号ピンのうち、差動信号が伝送され、隣接して延設される１対の前記信号ピンの間隔は、当該１対の前記信号ピンと隣接する他の前記信号ピンとの間隔よりも小さい、前記（１）に記載のコネクタ。
（３）前記信号ピン及び前記基板を覆うように形成され、前記第１の方向に、外部に対して開放される開放面を有する外殻、を更に備え、前記外殻は、グラウンド電位を有する導電体によって形成され、前記導電体層は、前記外殻と電気的に接続される、前記（１）又は（２）に記載のコネクタ。
（４）前記導電体層は、前記外殻の少なくとも一部を構成する、前記（３）に記載のコネクタ。
（５）前記基板上には、グラウンド電位を有するガードラインが、前記信号ピンを挟む位置に、前記信号ピンと略平行に更に延設される、前記（１）〜（４）のいずれか１項に記載のコネクタ。
（６）前記信号ピンは、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部において、略等しい配線間隔を有して延設される、前記（１）〜（５）のいずれか１項に記載のコネクタ。
（７）複数の前記信号ピンを備え、複数の前記信号ピンのうち、電源用信号が印加される電源用信号ピンの前記第１の方向と略垂直な切断面における断面積は、前記電源用信号ピン以外の前記信号ピンの断面積よりも大きく形成される、前記（１）〜（６）のいずれか１項に記載のコネクタ。
（８）前記電源用信号ピンの前記断面積は、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部以外の領域において、前記電源用信号ピン以外の前記信号ピンの断面積よりも大きく形成される、前記（７）に記載のコネクタ。
（９）前記基板上には、前記信号ピンにおける信号の伝送に作用するデバイスが搭載される、前記（１）〜（８）のいずれか１項に記載のコネクタ。
（１０）前記デバイスは、前記信号ピンによって伝送される信号のＡＣ伝送とＤＣ伝送とを変換するＡＣ／ＤＣ変換回路である、前記（９）に記載のコネクタ。
（１１）前記デバイスは、前記信号ピンによって伝送される信号の特性に関する情報を保持するレジスタ、及び、前記レジスタによって保持される情報を前記コネクタを介して接続される任意の装置に通知するための通信回路である、前記（９）に記載のコネクタ。
（１２）前記デバイスは、前記信号ピンの少なくともいずれかに電源電圧を供給するバッテリである、前記（９）に記載のコネクタ。
（１３）第１の方向に延伸され、信号を伝送する信号ピンと、誘電体によって形成され、前記信号ピンが表面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を有するコネクタ、を備え、前記コネクタを介して、任意の装置に対して信号を送信する、データ送信装置。
（１４）第１の方向に延伸され、信号を伝送する信号ピンと、誘電体によって形成され、前記信号ピンが表面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を有するコネクタ、を備え、前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置。
（１５）第１の方向に延伸され、信号を伝送する信号ピンと、誘電体によって形成され、前記信号ピンが表面に形成される基板と、前記基板の、前記信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、を有するコネクタ、を介して、任意の機器に対して信号を送信する、データ送信装置と、前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置と、を備える、データ送受信システム。

１０、２０、３０、４０ コネクタ
１１０、２１０、３１０、４１０ 信号ピン
１２０、２２０、３２０、４２０ 誘電体
１３０、２３０、３３０、４３０ 基板
１４０、２４０、３４０、４４０ 外殻（シェル）
１５０、２５０ ガードライン
１６０ デバイス

Claims (13)

1. 第１の方向に延伸され、信号を伝送する複数の信号ピンと、
   誘電体によって形成され、前記複数の信号ピンが一方の面に形成される基板と、
   前記基板の、前記複数の信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
   を備えるコネクタであって、
   前記導電体層は、前記基板と比べて厚く形成されており、
   前記複数の信号ピンのうち、差動信号が伝送され、隣接して延設される１対の前記信号ピンの間隔は、当該１対の信号ピンと隣接する他の前記信号ピンとの間隔よりも小さく、
   前記複数の信号ピンは、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部において、略等しい配線間隔を有して延設されている、
   コネクタ。
2. 前記信号ピン及び前記基板を覆うように形成され、前記第１の方向に、外部に対して開放される開放面を有する外殻、を更に備え、
   前記外殻は、グラウンド電位を有する導電体によって形成され、
   前記導電体層は、前記外殻と電気的に接続される、
   請求項１に記載のコネクタ。
3. 前記導電体層は、前記外殻の少なくとも一部を構成する、
   請求項２に記載のコネクタ。
4. 前記基板上には、グラウンド電位を有するガードラインが、前記信号ピンを挟む位置に、前記信号ピンと略平行に更に延設される、
   請求項１〜３のいずれか１項に記載のコネクタ。
5. 前記複数の信号ピンのうち、電源用信号が印加される電源用信号ピンの前記第１の方向と略垂直な切断面における断面積は、前記電源用信号ピン以外の前記信号ピンの断面積よりも大きく形成される、
   請求項１〜４のいずれか１項に記載のコネクタ。
6. 前記電源用信号ピンの前記断面積は、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部以外の領域において、前記電源用信号ピン以外の前記信号ピンの断面積よりも大きく形成される、
   請求項５に記載のコネクタ。
7. 前記基板上には、前記信号ピンにおける信号の伝送に作用するデバイスが搭載される、
   請求項１〜６のいずれか１項に記載のコネクタ。
8. 前記デバイスは、前記信号ピンによって伝送される信号のＡＣ伝送とＤＣ伝送とを変換するＡＣ／ＤＣ変換回路である、
   請求項７に記載のコネクタ。
9. 前記デバイスは、前記信号ピンによって伝送される信号の特性に関する情報を保持するレジスタ、及び、前記レジスタによって保持される情報を前記コネクタを介して接続される任意の装置に通知するための通信回路である、
   請求項７に記載のコネクタ。
10. 前記デバイスは、前記信号ピンの少なくともいずれかに電源電圧を供給するバッテリである、
    請求項７に記載のコネクタ。
11. 第１の方向に延伸され、信号を伝送する複数の信号ピンと、
    誘電体によって形成され、前記複数の信号ピンが表面に形成される基板と、
    前記基板の、前記複数の信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
    を有するコネクタ、
    を備え、
    前記コネクタにおいては、
    前記導電体層は、前記基板と比べて厚く形成されており、
    前記複数の信号ピンのうち、差動信号が伝送され、隣接して延設される１対の前記信号ピンの間隔は、当該１対の信号ピンと隣接する他の前記信号ピンとの間隔よりも小さく、
    前記複数の信号ピンは、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部において、略等しい配線間隔を有して延設されており、
    前記コネクタを介して、任意の装置に対して信号を送信する、データ送信装置。
12. 第１の方向に延伸され、信号を伝送する複数の信号ピンと、
    誘電体によって形成され、前記複数の信号ピンが表面に形成される基板と、
    前記基板の、前記複数の信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
    を有するコネクタ、
    を備え、
    前記コネクタにおいては、
    前記導電体層は、前記基板と比べて厚く形成されており、
    前記複数の信号ピンのうち、差動信号が伝送され、隣接して延設される１対の前記信号ピンの間隔は、当該１対の信号ピンと隣接する他の前記信号ピンとの間隔よりも小さく、
    前記複数の信号ピンは、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部において、略等しい配線間隔を有して延設されており、
    前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置。
13. 第１の方向に延伸され、複数の信号を伝送する信号ピンと、
    誘電体によって形成され、前記複数の信号ピンが表面に形成される基板と、
    前記基板の、前記複数の信号ピンが形成される面とは逆側の面に形成され、グラウンド電位を有する導電体層と、
    を有するコネクタ、
    を介して、任意の機器に対して信号を送信する、データ送信装置と、
    前記コネクタを介して、任意の装置から送信される信号を受信する、データ受信装置と、
    を備え、
    前記コネクタにおいては、
    前記導電体層は、前記基板と比べて厚く形成されており、
    前記複数の信号ピンのうち、差動信号が伝送され、隣接して延設される１対の前記信号ピンの間隔は、当該１対の信号ピンと隣接する他の前記信号ピンとの間隔よりも小さく、
    前記複数の信号ピンは、前記コネクタの、前記コネクタと対となる他のコネクタと嵌合する嵌合部において、略等しい配線間隔を有して延設されている、
    データ送受信システム。

Images