JP6307655B1 - 映像信号処理装置 - Google Patents

映像信号処理装置 Download PDF

Info

Publication number
JP6307655B1
JP6307655B1 JP2017204804A JP2017204804A JP6307655B1 JP 6307655 B1 JP6307655 B1 JP 6307655B1 JP 2017204804 A JP2017204804 A JP 2017204804A JP 2017204804 A JP2017204804 A JP 2017204804A JP 6307655 B1 JP6307655 B1 JP 6307655B1
Authority
JP
Japan
Prior art keywords
signal
input
unit
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017204804A
Other languages
English (en)
Other versions
JP2019078856A (ja
Inventor
信幸 村上
信幸 村上
Original Assignee
イメージニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017204804A priority Critical patent/JP6307655B1/ja
Application filed by イメージニクス株式会社 filed Critical イメージニクス株式会社
Publication of JP6307655B1 publication Critical patent/JP6307655B1/ja
Application granted granted Critical
Priority to US15/992,312 priority patent/US10554927B2/en
Priority to CA3006830A priority patent/CA3006830C/en
Priority to CA3181840A priority patent/CA3181840A1/en
Priority to EP18179991.7A priority patent/EP3474269A1/en
Priority to EP18179994.1A priority patent/EP3474270A1/en
Priority to CN201810805277.XA priority patent/CN109698922B/zh
Priority to KR1020180087691A priority patent/KR101997228B1/ko
Priority to TW107126728A priority patent/TWI648990B/zh
Publication of JP2019078856A publication Critical patent/JP2019078856A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/013Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/003Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048Allocation of pilot signals, i.e. of signals known to the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0102Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/22Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

【課題】端子の入出力の機能を自動的に切り替える映像信号処理装置を提供する。【解決手段】映像信号処理装置1であって、入力端子11と、入力端子から入力された映像信号を変換して変換信号を生成する変換部12と、変換信号を出力する入出力端子18と、入出力端子から入力された信号を検知する検知部14と、検知された信号が制御信号であるか否かを判定する判定部15と、判定部の判定結果に応じて、変換信号を出力する出力端子17と、を有してなる、ことを特徴とする。【選択図】図1

Description

本発明は、映像信号処理装置に関する。
例えば、PC(Personal Computer)やビデオカメラなどの映像出力装置から出力された映像をモニタなどの表示装置の画面に表示する場合、スキャンコンバータなどの映像信号処理装置が映像出力装置と表示装置との間に接続される。映像信号処理装置は、入力側の映像出力装置からの信号(映像信号)の周波数を出力側の表示装置に合わせて変換して出力する。映像信号処理装置は、映像出力装置からの映像信号が入力される入力端子と、映像信号を処理した処理信号を出力する出力端子と、を備える。
映像信号処理装置の中には、映像出力装置からの信号を同期信号に同期させて表示装置に出力するものがある。このような映像信号処理装置は、同期信号の発生装置からの同期信号が入力される同期信号入力端子を備える。すなわち、映像信号処理装置は、入力端子と出力端子との2種類の端子に加えて、同期信号入力端子を備える。つまり、映像信号処理装置は、3種類の端子が配置される領域を確保しなければならない。そのため、映像信号処理装置の小型化は、端子の数による制限を受ける。
これまでにも、1つの端子に異なる端子の機能を兼用させることにより、装置を小型化する技術が提案されている(例えば、特許文献1参照)。
特開2002−94982号公報
特許文献1に開示された装置は、1つの入出力端子と、入出力端子を入力状態に切り替えるスイッチと、を備える。入出力端子は、通常は出力状態であり、スイッチが押下されることにより画像の取り込みが可能な入力状態となり、画像の取り込みが終了すると出力状態に戻る。すなわち、同装置は、出力状態から入力状態への切り替えにスイッチの押下操作を必要とする。そのため、同装置の使用者は、同装置に信号を入力する度にスイッチの押下操作を実行しなければならない。
本発明は、以上のような従来技術の問題点を解消するためになされたもので、端子の入出力の機能を自動的に切り替える映像信号処理装置を提供することを目的とする。
本発明にかかる映像信号処理装置は、入力端子と、入力端子から入力された映像信号を変換して変換信号を生成する変換部と、変換信号を出力する入出力端子と、入出力端子から入力された信号を検知する検知部と、検知された信号が制御信号であるか否かを判定する判定部と、判定部の判定結果に応じて、変換信号を出力する出力端子と、を有してなる、ことを特徴とする。
本発明によれば、端子の入出力の機能を自動的に切り替える映像信号処理装置を提供することができる。
本発明にかかる映像信号処理装置の実施の形態を示す機能ブロック図である。 図1の映像信号処理装置が出力モードで動作するときの信号の流れを示す機能ブロック図である。 図1の映像信号処理装置が入力モードで動作するときの信号の流れを示す機能ブロック図である。 図1の映像信号処理装置の動作モードの切替動作を示すフローチャートである。 本発明にかかる映像信号処理装置の別の実施の形態を示す機能ブロック図である。
●映像信号処理装置●
以下、図面を参照しながら、本発明にかかる映像信号処理装置(以下「本装置」という。)の実施の形態について説明する。
●映像信号処理装置の構成
図1は、本装置の実施の形態を示す機能ブロック図である。
本装置1は、入力装置2と、出力装置3(3a,3b)と、の間に接続され、入力装置2から入力された映像信号を出力装置3に応じて変換して出力する。本装置1は、例えば、スキャンコンバータである。本装置1は、入力端子11と、変換部12と、処理部13と、検知部14と、判定部15と、切替部16と、出力端子17と、入出力端子18と、記憶部19と、を有してなる。
入力装置2は、映像信号を出力する、例えば、PCやビデオカメラなどの映像出力装置である。入力装置2は、入力端子11に接続される。
出力装置3は、映像信号や後述する処理信号に基づいて映像を表示する、例えば、モニタなどの表示装置である。出力装置3は、出力端子17や入出力端子18に接続される。
後述するように、入出力端子18には、出力装置3に代えて同期信号生成装置4が接続される場合がある。同期信号生成装置4は、本装置1が入力装置2からの映像信号を表示するタイミングを決定する同期信号を生成して出力する。
同期信号は、例えば、NTSC(National Television System Committee)のブラックバースト信号や、480iの2値複合同期信号、1080iの2値・3値複合同期信号、などのいわゆるゲンロック(Generation Lock)信号である。同期信号は、本発明における特定信号である。
入力端子11は、入力装置2に接続され、入力装置2からの映像信号を受信する。入力端子11は、映像信号を変換部12へ出力する。入力端子11は、例えば、BNC(Bayonet Neill Concelman)端子である。映像信号は、例えば、SMPTE(Society of Motion Picture and Television Engineers)の各規格に準拠したSDI(Serial Digital Interface)信号である。
なお、本発明における入力端子は、HDMI(登録商標)(High-Definition Multimedia Interface)端子でもよい。また、映像信号は、例えば、TMDS(Transition Minimized Differential Signaling)信号や、DVI(Digital Visual Interface)信号でもよい。
変換部12は、入力端子11から入力された映像信号を変換して変換信号を生成する。変換部12は、変換信号を処理部13と切替部16とに出力する。変換部12の動作と、変換信号と、については、後述する。
処理部13は、判定部15の判定結果に応じて、変換信号を処理して処理信号を生成する。処理部13は、判定部15の判定結果に応じて、変換信号または処理信号のいずれか一方を、出力端子17に出力する。処理部13の動作と、処理信号と、については、後述する。
検知部14は、入出力端子18から入力された信号を検知する。検知部14の動作と、入出力端子18から入力された信号と、については、後述する。
判定部15は、検知部14に検知された信号が特定信号であるか否かを判定する。判定部15の判定結果は、処理部13と切替部16とに出力される。判定部15の動作については、後述する。
切替部16は、判定部15の判定結果に応じて、変換信号を入出力端子18に出力するか否かを決定する。すなわち、切替部16は、判定部15の判定結果に応じて、変換信号を入出力端子18から出力させるか否かを決定する。切替部16の動作については、後述する。
ここで、変換部12と処理部13と検知部14と判定部15と切替部16とは、例えば、CPU(Central Processing Unit)、MPU(Micro Processing Unit)、DSP(Digital Signal Processor)などのプロセッサや、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)などの集積回路により構成される。
なお、本発明における変換部と処理部と検知部と判定部と切替部とは、例えば、1つのプロセッサや集積回路で構成されてもよく、あるいは、複数のプロセッサや集積回路で構成されてもよい。
出力端子17は、判定部15の判定結果に応じて、変換信号または処理信号を、出力装置3(3a)に出力する。出力端子17は、本発明における第2端子である。出力端子17は、例えば、BNC端子である。
入出力端子18は、切替部16からの変換信号を出力装置3(3b)に出力すると共に、後述する同期信号生成装置4からの信号を受信して判定部15に出力する。すなわち、入出力端子18は、信号が入力される入力端子としての機能と、信号を出力する出力端子としての機能と、を有する端子である。入出力端子18は、本発明における第1端子である。入出力端子18は、例えば、出力端子17と同規格のBNC端子である。
記憶部19は、本装置1が後述する処理を実行するために必要な情報を記憶する。記憶部19は、例えば、RAM(Random Access Memory)、フラッシュメモリなどの半導体メモリ素子、などにより構成される。記憶部19に記憶される情報については、後述する。
●映像信号処理装置の動作
次に、本装置1の動作について、説明する。本装置1は、出力モードと入力モードとの2つの動作モードを有する。動作モードは、判定部15の判定結果に応じて、出力モードまたは入力モードのいずれかに切り替えられる。
●出力モード
図2は、本装置1が出力モードで動作するときの信号の流れを示す機能ブロック図である。同図は、入力端子11に入力装置2が接続され、出力端子17に出力装置3aが接続され、入出力端子18に出力装置3bが接続されている状態、すなわち、入出力端子18に同期信号生成装置4が接続されていない状態での信号の流れを示す。
出力モードは、入出力端子18が出力端子として機能する動作モードである。本装置1が出力モードのとき、本装置1は、入力端子11に入力された映像信号を変換して出力装置3に応じた変換信号を生成し、変換信号を出力端子17と入出力端子18とから出力する。
変換部12は、入力装置2からの映像信号の同期周波数(以下「入力同期周波数」という。)を、出力端子17に接続された出力装置3aや入出力端子18に接続された出力装置3bに応じた同期周波数(以下「出力同期周波数」という。)に変換することにより、変換信号を生成する。すなわち、変換信号は、映像信号の入力同期周波数を出力機器に応じた出力同期周波数に変換した信号である。入力同期周波数と出力同期周波数との関係は、予め記憶部19に記憶されている。変換部12は、変換信号を処理部13と切替部16とに出力する。
なお、本発明における変換部は、例えば、ディップスイッチなどの切替操作により、入力同期周波数と出力同期周波数との関係を変更してもよい。
処理部13は、変換部12からの変換信号を処理することなく、出力端子17に出力する。出力端子17は、変換信号を出力装置3aに出力する。
一方、切替部16は、変換部12からの変換信号を入出力端子18に出力する。入出力端子18は、変換信号を出力装置3bに出力する。
このように、本装置1が出力モードで動作するとき、本装置1は、変換信号を出力端子17と入出力端子18とから出力する。
●入力モード
図3は、本装置1が入力モードで動作するときの信号の流れを示す機能ブロック図である。同図は、入力端子11に入力装置2が接続され、出力端子17に出力装置3aが接続され、入出力端子18に同期信号生成装置4が接続されている状態での信号の流れを示す。
入力モードは、入出力端子18が入力端子として機能する動作モードである。本装置1が入力モードのとき、本装置1は、入力端子11に入力された映像信号を変換して出力装置3に応じた変換信号を生成すると共に、変換信号を入出力端子18に入力された同期信号に同期させて処理信号を生成し、処理信号を出力端子17から出力する。
入力モードの変換部12の動作は、出力モードの変換部12の動作と同じである。すなわち、変換部12は、変換信号を生成して、変換信号を処理部13と切替部16とに出力する。
処理部13は、検知部14と判定部15とを介して、入出力端子18から同期信号を受信する。処理部13は、変換信号を同期信号に同期させて(変換信号の位相を同期信号の位相に合わせて)処理信号を生成し、処理信号を出力端子17に出力する。出力端子17は、処理信号を出力装置3aに出力する。すなわち、本装置1は、同期信号生成装置4からの同期信号に基づいて、いわゆるゲンロック機能を実現する。
一方、切替部16は、本装置1が入力モードで動作するとき、変換信号を入出力端子18に出力しない。
●出力モードと入力モードとの切替動作
前述のとおり、本装置1は、判定部15の判定結果に応じて、出力モードと入力モードとを切り替える。
図4は、本装置1の動作モードの切替動作を示すフローチャートである。
本装置1は、検知部14を用いて入出力端子18からの同期信号の有無を検知し、判定部15と切替部16とを用いて動作モードを切り替える。
検知部14は、出力モードと入力モードのいずれのモードにおいても、入出力端子18からの信号の有無を検知する(S1)。このとき、検知部14は、入力装置2から本装置1への映像信号の入力(本装置1から変換信号や処理信号の出力)の有無に関わらず、入出力端子18からの信号の有無を検知する。検知部14が検知する信号は、同期信号生成装置4からの同期信号である。
同期信号は、周波数が約15kHz−64kHzのアナログビデオ系のコンポジット信号である。そのため、同期信号の周波数は、本装置1が入出力する映像信号(例えば、SDI信号)の周波数(約270MHz−3GHz)と比較して、かなり低い。検知部14は、同期信号の周波数帯域(約15kHz−64kHz)の信号の有無を検知することにより、入出力端子18からの信号の有無を検知する。
検知部14が入出力端子18からの信号を検知しないとき(S1の「No」)、本装置1は、出力モードで動作する。すなわち、処理部13は、変換部12からの変換信号を処理することなく、出力端子17に出力する(S2)。切替部16は、変換部12からの変換信号を入出力端子18に出力する(S3)。つまり、検知部14が信号を検知しないとき、出力端子17は変換信号を出力し、入出力端子18は変換信号を出力する。
なお、出力モードにおける処理部の処理は、切替部の処理と同時に実行されてもよく、あるいは、切替部の処理の後に実行されてもよい。
検知部14が入出力端子18からの信号を検知したとき(S1の「Yes」)、判定部15は、検知部14に検知された信号(以下「検知信号」という。)が有効な同期信号か否かを判定する(S4)。
判定部15は、検知信号の周波数スペクトラム(周波数スペクトル)に基づいて、検知信号が有効な同期信号か否かを判定する。アナログビデオ系の同期信号の周波数スペクトラムは、約15kHz−64kHzにおいて最大になる性質を有する。先ず、判定部15は、検知信号の周波数スペクトラムを生成する。次いで、判定部15は、生成した周波数スペクトラムの約15kHz−64kHzにおける強度と、検知部14が検知信号を検知している時間と、を所定の閾値と比較することにより、同期信号の有効性を判定する。閾値は、予め記憶部19に記憶される。このように、判定部15が同期信号の周波数帯域に限定して周波数スペクトラムに基づく判定を実行することで、本装置1は、容易に同期信号の有効性を判定することができる。
強度と時間のいずれもが閾値以上のとき(S4の「Yes」)、判定部15は、検知信号が有効な同期信号であると判定する。判定部15は、検知信号が有効な同期信号であるという判定結果(以下「有効判定結果」という。)を処理部13と切替部16とに出力する。
判定部15の判定結果が有効判定結果であるとき(S4の「Yes」)、本装置1は、入力モードで動作する。すなわち、処理部13は、入出力端子18からの同期信号に基づいて処理信号を生成して、処理信号を出力端子17へ出力する(S5)。切替部16は、変換部12からの変換信号の入出力端子18への出力を停止する(S6)。換言すれば、判定部15の判定結果が有効判定結果であるとき、切替部16は、変換信号を入出力端子18から出力させない決定をする。つまり、検知信号が有効な同期信号であるとき、出力端子17は処理信号を出力し、入出力端子18は同期信号の入力端子として機能する(信号を出力しない)。
なお、入力モードにおける処理部の処理は、切替部の処理と同時に実行されてもよく、あるいは、切替部の処理の後に実行されてもよい。
強度と時間のいずれかが閾値未満のとき(S4の「No」)、判定部15は、検知信号が無効な同期信号(例えば、ノイズ信号)である、すなわち、検知信号が同期信号でないと判定する。判定部15は、検知信号が無効な同期信号であるという判定結果(以下「無効判定結果」という。)を処理部13と切替部16とに出力する。
判定部15の判定結果が無効判定結果であるとき(S4の「No」)、本装置1は、出力モードで動作する。すなわち、処理部13は、変換部12からの変換信号を処理することなく、出力端子17に出力する(S2)。切替部16は、変換部12からの変換信号を入出力端子18に出力する(S3)。換言すれば、判定部15の判定結果が無効判定結果であるとき、切替部16は、変換信号を入出力端子18から出力させる決定をする。
このように、検知信号が同期信号であるとき、処理部13は処理信号を生成して同処理信号を出力端子17へ出力し、切替部16は変換信号の入出力端子18への出力を停止する。このとき、入出力端子18は、有効な同期信号の入力端子として機能する。一方、検知信号が同期信号でないとき、処理部13は変換信号を出力端子17へ出力し、切替部16は変換信号を入出力端子18へ出力する。このとき、入出力端子18は、検知信号の入力端子として機能すると共に、変換信号の出力端子として機能する。換言すれば、入出力端子18は、常に検知信号の入力端子として機能し、判定部15の判定結果が無効判定結果のとき変換信号の出力端子としての機能も兼ねる。すなわち、本装置1は、判定部15の判定結果に応じて、入出力端子18に接続されている装置が同期信号生成装置4か否かを判定し、入出力端子18の入出力の機能を自動的に切り替える。
●まとめ
以上説明した実施の形態によれば、本装置1は、変換信号を出力する入出力端子18と、入出力端子18から入力された信号を検知する検知部14と、検知信号が同期信号であるか否かを判定する判定部15と、判定結果に応じて変換信号を出力する出力端子17と、を備える。本装置1は、判定結果(入出力端子18に接続された装置からの信号)に応じて、変換信号を出力端子17から出力するか否かを切り替える。すなわち、本装置1は、入出力端子18に接続された装置から同期信号が入力されているときは入出力端子18を入力端子として機能させる。一方、本装置1は、入出力端子18に接続された装置から同期信号が入力されていないときは入出力端子18を出力端子として機能させる。このように、本装置1は、入出力端子18に接続された装置からの信号に応じて、入出力端子18の入出力の機能を自動的、つまり、従来のようにスイッチの操作など無しに、切り替える。
また、以上説明した実施の形態によれば、本装置1は、処理部13を備える。処理部13は、検知信号が同期信号であるとき変換信号を同期信号に同期させて処理信号を生成して出力端子17に出力し、検知信号が同期信号でないとき変換信号を出力端子17に出力する。すなわち、処理部13は、判定結果に応じて、処理信号を生成する。そのため、本装置1は、判定結果(入出力端子18に接続された装置からの信号)に応じて、変換信号を出力端子17から出力するか、処理信号を出力端子17から出力するか、を切り替えることができる。
さらにまた、以上説明した実施の形態によれば、本装置1は、切替部16を備える。切替部16は、検知信号が同期信号であるとき変換信号の入出力端子18への出力を停止し、検知信号が同期信号でないとき変換信号を入出力端子18に出力する。すなわち、本装置1は、判定部15の判定結果に応じて、入出力端子18に接続されている装置が同期信号生成装置4か否かを判定し、入出力端子18の入出力の機能を自動的に切り替えることができる。
さらにまた、以上説明した実施の形態によれば、切替部16は、検知信号が同期信号であるとき変換信号の入出力端子18への出力を停止する。すなわち、本装置1は、出力モードにおいて入出力端子18からの変換信号の出力を行わない。すなわち、検知部14は、変換信号に基づくノイズ信号の影響を受けることなく、入出力端子18からの信号を検知する。また、判定部15は、変換信号に基づくノイズ信号の影響を受けることなく、検知信号が有効な同期信号か否かを判定することができる。このように、検知部14の検知精度や判定部15の判定結果の精度は、向上する。その結果、本装置1は、変換信号に基づくノイズ信号の影響を受けることなく、同期信号の正確な位相を特定することができる。すなわち、本装置1のゲンロック機能の精度は、向上する。
なお、本装置は、出力モードの処理(デジタル信号の出力処理)に適した第1回路と、入力モードの処理(アナログ信号の入力処理)に適した第2回路と、判定部の判定結果に応じて第1回路と第2回路のいずれかを選択する選択部としてのマイクロプロセッサ(Microprocessor)と、を備えてもよい。すなわち、本装置は、検知信号が同期信号でないとき(出力モードのとき)第1回路を用いて動作し、検知信号が同期信号であるとき(入力モードのとき)第2回路を用いて動作する。その結果、本装置は、デジタル信号(変換信号)の影響(ノイズ信号など)を受けることなく、第2回路を用いて同期信号の正確な位相を特定することができる。
また、本装置は、少なくとも1の入出力端子を備えればよく、出力端子の数と入出力端子の数とは、本実施の形態に限定されない。すなわち、例えば、本装置は、複数の入出力端子を備えてもよく、あるいは、入出力端子のみを備えてもよい。この場合、検知部は、各入出力端子からの信号を検知するように構成され、処理部は、出力端子として機能する入出力端子に処理信号または変換信号を出力するように構成される。
さらに、以上説明した実施の形態における本装置は、変換部と処理部とを個別に備えていた。これに代えて、本装置は、変換部と処理部の双方として機能する変換処理部を備えてもよい。
図5は、本装置の別の実施の形態を示す機能ブロック図である。
同図は、本装置1Aが、変換処理部10と、入力端子11と、検知部14と、判定部15と、切替部16と、出力端子17と、入出力端子18と、記憶部19と、を有してなる音声信号処理装置であることを示す。本装置1Aが備える入力端子11、検知部14、判定部15、切替部16、出力端子17、入出力端子18は、先に説明した実施の形態における本装置1が備える入力端子11、検知部14、判定部15、切替部16、出力端子17、入出力端子18と同様の機能を有する。変換処理部10は、入力端子11から入力された映像信号を変換して変換信号を生成すると共に、判定部15の判定結果に応じて変換信号を処理して処理信号を生成する。すなわち、変換処理部10は、先に説明した実施の形態における変換部12としての機能と、処理部13としての機能と、を備える。変換処理部10は、判定部15の判定結果に応じて、変換信号または処理信号のいずれか一方を、切替部16と出力端子17とに出力する。
1 映像信号処理装置
11 入力端子
12 変換部
13 処理部
14 検知部
15 判定部
16 切替部
17 出力端子(第2端子)
18 入出力端子(第1端子)
19 記憶部
2 入力装置
3 出力装置
4 同期信号生成装置

Claims (12)

  1. 入力端子と、
    前記入力端子から入力された映像信号を変換して変換信号を生成する変換部と、
    前記変換信号を出力する第1端子と、
    前記第1端子から入力された信号を検知する検知部と、
    前記検知された信号が特定信号であるか否かを判定する判定部と、
    前記判定部の判定結果に応じて、前記変換信号を出力する第2端子と、
    を有してなる、
    ことを特徴とする映像信号処理装置。
  2. 前記判定部の判定結果に応じて、前記変換信号を処理して処理信号を生成して前記第2端子に出力する処理部、
    を備える、
    請求項1記載の映像信号処理装置。
  3. 前記検知された信号が前記特定信号であるとき、前記処理部は、前記特定信号に基づいて、前記処理信号を生成する、
    請求項2記載の映像信号処理装置。
  4. 前記検知された信号が前記特定信号でないとき、前記処理部は、前記変換信号を前記第2端子に出力する、
    請求項2記載の映像信号処理装置。
  5. 前記特定信号は、同期信号であり、
    前記処理部は、前記変換信号を前記同期信号に同期させて前記処理信号を生成する、
    請求項2記載の映像信号処理装置。
  6. 前記変換部は、前記映像信号の入力同期周波数を、前記第2端子に接続された出力装置に応じた出力同期周波数に変換する、
    請求項2記載の映像信号処理装置。
  7. 前記判定部の判定結果に応じて、前記変換信号を前記第1端子から出力させるか否かを決定する切替部、
    を備える、
    請求項1記載の映像信号処理装置。
  8. 前記検知された信号が前記特定信号であるとき、前記切替部は、前記変換信号の前記第1端子への出力を停止する、
    請求項7記載の映像信号処理装置。
  9. 前記検知された信号が前記特定信号でないとき、前記切替部は、前記変換信号を前記第1端子に出力する、
    請求項7記載の映像信号処理装置。
  10. 前記判定部は、前記検知された信号の周波数スペクトルに基づいて、前記検知された信号が前記特定信号であるか否かを判定する、
    請求項1記載の映像信号処理装置。
  11. 前記検知部が前記信号を検知しないとき、
    前記第1端子は、前記変換信号を出力し、
    前記第2端子は、前記変換信号を出力する、
    請求項1記載の映像信号処理装置。
  12. 前記変換信号の出力用の第1回路と、
    前記特定信号の入力用の第2回路と、
    前記判定部の判定結果に応じて、前記第1回路と前記第2回路のいずれかを選択する選択部と、
    を備える、
    請求項1記載の映像信号処理装置。
JP2017204804A 2017-10-23 2017-10-23 映像信号処理装置 Active JP6307655B1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2017204804A JP6307655B1 (ja) 2017-10-23 2017-10-23 映像信号処理装置
US15/992,312 US10554927B2 (en) 2017-10-23 2018-05-30 Video signal processing apparatus
CA3006830A CA3006830C (en) 2017-10-23 2018-05-31 Video signal processing apparatus
CA3181840A CA3181840A1 (en) 2017-10-23 2018-05-31 Video signal processing apparatus
EP18179991.7A EP3474269A1 (en) 2017-10-23 2018-06-27 Video signal processing apparatus
EP18179994.1A EP3474270A1 (en) 2017-10-23 2018-06-27 Video signal processing apparatus
CN201810805277.XA CN109698922B (zh) 2017-10-23 2018-07-20 影像信号处理装置
KR1020180087691A KR101997228B1 (ko) 2017-10-23 2018-07-27 영상 신호 처리 장치
TW107126728A TWI648990B (zh) 2017-10-23 2018-08-01 影像信號處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017204804A JP6307655B1 (ja) 2017-10-23 2017-10-23 映像信号処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018036551A Division JP6359218B1 (ja) 2017-10-23 2018-03-01 映像信号処理装置

Publications (2)

Publication Number Publication Date
JP6307655B1 true JP6307655B1 (ja) 2018-04-04
JP2019078856A JP2019078856A (ja) 2019-05-23

Family

ID=61828539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017204804A Active JP6307655B1 (ja) 2017-10-23 2017-10-23 映像信号処理装置

Country Status (4)

Country Link
US (1) US10554927B2 (ja)
EP (1) EP3474269A1 (ja)
JP (1) JP6307655B1 (ja)
CA (2) CA3181840A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001086416A (ja) * 1999-09-13 2001-03-30 Matsushita Electric Ind Co Ltd テレビジョン受像機
JP2013064784A (ja) * 2011-09-15 2013-04-11 Ricoh Co Ltd 画像表示装置、入出力切替え方法およびプログラム

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033462B2 (ja) * 1995-02-15 2000-04-17 日本ビクター株式会社 ディスプレイ装置
US5530484A (en) 1995-05-19 1996-06-25 Thomson Multimedia S.A Image scanning format converter suitable for a high definition television system
JPH10290440A (ja) * 1997-04-14 1998-10-27 Matsushita Electric Ind Co Ltd ディジタル放送送信方法、ディジタル放送送信装置、及びディジタル放送再生装置
US7589789B2 (en) * 1999-05-08 2009-09-15 Lg Electronics Inc. Video converting device and method for digital TV
JP3998399B2 (ja) 1999-12-03 2007-10-24 松下電器産業株式会社 映像信号変換装置
JP4310674B2 (ja) * 2000-01-11 2009-08-12 ソニー株式会社 電子機器に接続されているデバイスの選択方法及びこの選択方法を備えた電子機器
JP4352567B2 (ja) 2000-03-17 2009-10-28 ソニー株式会社 データ処理装置及び方法
KR100351816B1 (ko) * 2000-03-24 2002-09-11 엘지전자 주식회사 포맷 변환 장치
KR100472436B1 (ko) * 2000-08-29 2005-03-07 삼성전자주식회사 디지털 텔레비전에서의 적응적 외부 입력 비디오 신호의처리장치
JP2002094982A (ja) 2000-09-14 2002-03-29 Hitachi Kokusai Electric Inc 画像入出力機器
JP3693104B2 (ja) * 2001-09-14 2005-09-07 ソニー株式会社 映像信号処理装置、及び映像信号処理方法
US7542097B2 (en) 2002-05-20 2009-06-02 Sony Corporation Video signal processing apparatus and method
JP3980567B2 (ja) * 2003-03-26 2007-09-26 シャープ株式会社 液晶テレビジョン受像機、液晶表示制御方法、並びに、そのプログラムおよび記録媒体
US20050177653A1 (en) * 2004-02-06 2005-08-11 Via Technologies, Inc. Apparatus and method for installing a AV system easily and flexibly
US7554605B2 (en) * 2004-02-06 2009-06-30 Via Technologies, Inc. Method for progressive and interlace TV signal simultaneous output
JP4648719B2 (ja) 2005-02-04 2011-03-09 リーダー電子株式会社 ログ機能及び警告機能を持つゲンロック装置
JP2006287646A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 映像装置
JP4948077B2 (ja) 2005-10-14 2012-06-06 ルネサスエレクトロニクス株式会社 送受信装置及びそれを用いた通信システム
US7542099B2 (en) * 2005-12-15 2009-06-02 Pesa Switching Systems, Inc. Apparatus and method for performing internal routing and signal processing
US8325236B2 (en) * 2006-03-03 2012-12-04 Sharp Laboratories Of America, Inc. Methods and systems for cable-connection detection
CN100562171C (zh) 2006-06-15 2009-11-18 大唐移动通信设备有限公司 检测同步点及切换点位置的方法、装置及中继设备
US20070298656A1 (en) * 2006-06-22 2007-12-27 Good Mind Industries Co., Ltd. Switch apparatus for multiple high definition multimedia interface sources
US20080062328A1 (en) * 2006-09-11 2008-03-13 Brett Bilbrey Signal format selection based on physical connections
JP4099211B1 (ja) * 2007-10-29 2008-06-11 イメージニクス株式会社 映像切替器と映像切替方法
US8848054B2 (en) * 2010-07-29 2014-09-30 Crestron Electronics Inc. Presentation capture with automatically configurable output
JP6004628B2 (ja) * 2011-10-19 2016-10-12 キヤノン株式会社 電子機器
JP2013156612A (ja) * 2012-02-01 2013-08-15 Canon Inc 表示装置
CN104572532B (zh) 2013-10-25 2018-08-31 联想(北京)有限公司 一种信息处理方法和电子设备
JP6448189B2 (ja) * 2013-12-27 2019-01-09 キヤノン株式会社 映像処理装置
CN103702060B (zh) * 2013-12-31 2016-03-09 京东方科技集团股份有限公司 超高清显示装置及视频信号转换方法
WO2016081636A1 (en) * 2014-11-18 2016-05-26 Branch Media Labs, Inc. Seamless setup and control for home entertainment devices and content

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001086416A (ja) * 1999-09-13 2001-03-30 Matsushita Electric Ind Co Ltd テレビジョン受像機
JP2013064784A (ja) * 2011-09-15 2013-04-11 Ricoh Co Ltd 画像表示装置、入出力切替え方法およびプログラム

Also Published As

Publication number Publication date
CA3181840A1 (en) 2019-04-23
CA3006830A1 (en) 2019-04-23
EP3474269A1 (en) 2019-04-24
US10554927B2 (en) 2020-02-04
JP2019078856A (ja) 2019-05-23
US20190124291A1 (en) 2019-04-25
CA3006830C (en) 2023-02-14

Similar Documents

Publication Publication Date Title
KR100846450B1 (ko) 해상도 자동 선택방법 및 이를 적용한 영상수신장치
JP6763554B2 (ja) カメラ装置、電子黒板システム及び描画信号生成方法
JP2007241261A (ja) 表示装置
US20140068514A1 (en) Display controlling apparatus and display controlling method
CN101098393A (zh) 视频信号缩放设备
US7307670B2 (en) Bad editing detection device
KR101997228B1 (ko) 영상 신호 처리 장치
JP6359218B1 (ja) 映像信号処理装置
JP6307655B1 (ja) 映像信号処理装置
JP2008118223A (ja) プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置
JP2007074439A (ja) 映像処理装置
US7268828B2 (en) Television receiver and control method thereof for displaying video signals based on different television modes
US7554605B2 (en) Method for progressive and interlace TV signal simultaneous output
KR100745299B1 (ko) 디지털티브이의화면동기장치및방법
KR100189055B1 (ko) 감시 카메라
KR100487319B1 (ko) 티브이의 입력신호 처리장치 및 방법
KR102183906B1 (ko) 영상 융합 방법 및 시스템
KR100767861B1 (ko) 영상표시 장치에서의 입력신호 처리 장치 및 방법
JP2020120212A (ja) 処理装置およびその制御方法
JP2009267753A (ja) 画像フォーマット変換装置
JP2018124377A (ja) 表示装置、表示システム、及び、表示方法
JP2008309821A (ja) 画像表示装置
JP2002218411A (ja) 映像信号処理装置
JPH10333625A (ja) ディスプレイ装置
JP2014204243A (ja) 画像合成装置、画像合成方法、および、画像合成装置用のプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171023

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171023

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R150 Certificate of patent or registration of utility model

Ref document number: 6307655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250