JP6295547B2 - データ処理回路及びそれを用いた制御装置 - Google Patents
データ処理回路及びそれを用いた制御装置Info
- Publication number
- JP6295547B2 JP6295547B2 JP2013176572A JP2013176572A JP6295547B2 JP 6295547 B2 JP6295547 B2 JP 6295547B2 JP 2013176572 A JP2013176572 A JP 2013176572A JP 2013176572 A JP2013176572 A JP 2013176572A JP 6295547 B2 JP6295547 B2 JP 6295547B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pulse width
- parallel
- generation unit
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
入力されるパラレルデータに対して所定の信号変換を行ってシリアル転送のための所定のパラレルデータを生成するシリアル転送データ生成部と、
パラレル転送用クロックの周期設定値データ及びスキュー調整値に基づいて、パラレル転送用クロックのパラレルデータを生成するパラレル転送用クロック生成部と、
入力信号に従って所定の搬送波パルス信号をパルス幅変調してパルス幅変調後のパラレルデータを生成するパルス幅変調データ生成部と、
入力される選択信号に基づいて、前記シリアル転送データ生成部から出力されるパラレルデータと、前記パラレル転送用クロック生成部から出力されるパラレルデータと、前記パルス幅変調データ生成部から出力されるパラレルデータとのうちの1つを選択して出力するセレクタと、
前記セレクタから出力されるパラレルデータをシリアル出力信号に変換して出力するシリアライザとを備え、
前記パルス幅変調データ生成部は、入力されるパルス幅変調データに基づいて前記シリアル出力信号においてデューティ比の設定を行うためのパラレルデータを生成することを特徴とする。
2…シリアル転送データ生成部、
3…パラレル転送用クロック生成部、
4…PWM変調データ生成部、
5…セレクタ、
6…シリアライザ、
7…ラッチ回路、
8…シフトレジスタ回路、
9…位相シフト回路、
10…8B/10Bエンコーダ、
11…A/D変換器、
12…パラレルデータ生成部、
13…平滑フィルタ、
14…スイッチ、
15…DCモータ、
16…電圧源、
17…サーボモータ、
18…LED照明回路、
19…電熱線、
20,30,40,50…遅延回路、
21〜23,31〜34,41〜44,51〜54…遅延型フリップフロップ、
24…パラレルデータ生成部、
61,62…ノアゲート、
63…ナンドゲート、
71…外部DCモータ駆動回路、
72…外部サーボモータ駆動回路、
73…外部LED照明駆動回路、
74…外部電熱線駆動回路。
Claims (10)
- 入力されるデータに対して所定の信号変換を行って所定のパラレルデータを生成するパラレルデータ生成部と、
入力信号に従って所定の搬送波パルス信号をパルス幅変調してパルス幅変調後のパラレルデータを生成するパルス幅変調データ生成部と、
入力される選択信号に基づいて、前記パラレルデータ生成部から出力されるパラレルデータと、前記パルス幅変調データ生成部から出力されるパラレルデータとのうちの1つを選択して出力するセレクタと、
前記セレクタから出力されるパラレルデータをシリアル出力信号に変換して出力するシリアライザとを備え、
前記パルス幅変調データ生成部は、入力されるパルス幅変調データに基づいて前記シリアル出力信号においてデューティ比の設定を行うためのパラレルデータを生成し、
前記パラレルデータ生成部は、パラレル転送用クロックの周期設定値データ及びスキュー調整値に基づいて、パラレル転送用クロックのパラレルデータを生成するパラレル転送用クロック生成部を含むことを特徴とするデータ処理回路。 - 前記パラレルデータ生成部は、8ビット幅のデータを10ビット幅のパラレルデータに変換することを特徴とする請求項1記載のデータ処理回路。
- 前記パラレル転送用クロック生成部は、前記シリアル出力信号において前記クロック周期設定値で設定された周期で発振し、前記スキュー調整値に基づいてスキュー調整を行うためのパラレルデータを生成することを特徴とする請求項1記載のデータ処理回路。
- 前記シリアライザは複数列のシフトレジスタを含むシフトレジスタ回路を備え、前記複数列のシフトレジスタからそれぞれ出力される各シリアル出力信号を、入力されるパラレルデータに同期する第1のクロック信号から逓倍された多相の第2のクロック信号で同期化することを特徴とする請求項1〜3のうちのいずれか1つに記載のデータ処理回路。
- 前記パルス幅変調データ生成部は、入力される基準電圧データに基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項1〜4のうちのいずれか1つに記載のデータ処理回路。
- 前記パルス幅変調データ生成部は、入力される目標のモータの回転速度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項1〜4のうちのいずれか1つに記載のデータ処理回路。
- 前記パルス幅変調データ生成部は、入力される目標のモータ回転角度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項1〜4のうちのいずれか1つに記載のデータ処理回路。
- 前記パルス幅変調データ生成部は、入力される目標照度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項1〜4のうちのいずれか1つに記載のデータ処理回路。
- 前記パルス幅変調データ生成部は、入力される目標温度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項1〜4のうちのいずれか1つに記載のデータ処理回路。
- 被制御装置を制御するための制御装置であって、
請求項4〜9のうちのいずれか1つに記載のデータ処理回路を備え、
前記データ処理回路のシリアライザから出力されるシリアル出力信号を用いて前記被制御装置を制御することを特徴とする制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013176572A JP6295547B2 (ja) | 2013-08-28 | 2013-08-28 | データ処理回路及びそれを用いた制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013176572A JP6295547B2 (ja) | 2013-08-28 | 2013-08-28 | データ処理回路及びそれを用いた制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015046749A JP2015046749A (ja) | 2015-03-12 |
JP2015046749A5 JP2015046749A5 (ja) | 2016-07-07 |
JP6295547B2 true JP6295547B2 (ja) | 2018-03-20 |
Family
ID=52671937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013176572A Expired - Fee Related JP6295547B2 (ja) | 2013-08-28 | 2013-08-28 | データ処理回路及びそれを用いた制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6295547B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017015597A (ja) | 2015-07-02 | 2017-01-19 | 株式会社リコー | 集積回路におけるセルフテスト回路およびデータ処理回路 |
JP7078842B2 (ja) | 2018-02-08 | 2022-06-01 | 富士通株式会社 | 送信装置、受信装置、クロック転送方法およびプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307757A (ja) * | 1996-05-10 | 1997-11-28 | Brother Ind Ltd | 情報記録装置 |
JPH10285971A (ja) * | 1997-04-08 | 1998-10-23 | Futaba Corp | サーボモータ装置 |
JP3520051B2 (ja) * | 2001-01-26 | 2004-04-19 | 日本バルーフ株式会社 | 高周波形リモートセンサー制御装置 |
JP2004170841A (ja) * | 2002-11-22 | 2004-06-17 | Konica Minolta Holdings Inc | 画像形成装置 |
WO2005101773A1 (ja) * | 2004-04-16 | 2005-10-27 | Thine Electronics, Inc. | 送信回路、受信回路及びクロック抽出回路並びにデータ伝送方法及びデータ伝送システム |
JP2006217488A (ja) * | 2005-02-07 | 2006-08-17 | Ricoh Co Ltd | パラレル−シリアル変換回路およびパラレル−シリアル変換方法 |
JP2007096903A (ja) * | 2005-09-29 | 2007-04-12 | Rohm Co Ltd | パラレルシリアル変換回路およびそれを用いた電子機器 |
JP4796408B2 (ja) * | 2006-03-03 | 2011-10-19 | 株式会社リコー | 画像形成装置 |
JP5402985B2 (ja) * | 2011-05-20 | 2014-01-29 | コニカミノルタ株式会社 | 画像形成装置、画像形成装置の制御方法、および画像形成装置の制御プログラム |
JP2013033699A (ja) * | 2011-06-30 | 2013-02-14 | Panasonic Corp | 照明制御システム |
JP5849757B2 (ja) * | 2012-02-17 | 2016-02-03 | セイコーエプソン株式会社 | レシーバー回路、通信システム及び電子機器 |
-
2013
- 2013-08-28 JP JP2013176572A patent/JP6295547B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015046749A (ja) | 2015-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI551053B (zh) | 脈寬調變訊號產生電路與方法 | |
JP6307829B2 (ja) | 回路装置及び電子機器 | |
JP2010534014A (ja) | リモートコントロール赤外線信号発生器 | |
US7750713B2 (en) | Spread spectrum clock generator | |
CN106130523A (zh) | 用于开关晶体管驱动器的***和方法 | |
JP6295547B2 (ja) | データ処理回路及びそれを用いた制御装置 | |
CN118038799A (zh) | 信号产生装置、驱动芯片、显示***及驱动方法 | |
US9035710B2 (en) | PWM signal generating circuit, printer, and PWM signal generating method | |
CN105099286A (zh) | 电动机驱动电路及使用其的冷却装置、电子设备 | |
ES2398850T3 (es) | Circuito de cooperación | |
JP2009118449A (ja) | 高集積システムのためのクロックデータ復旧回路及び方法 | |
JP2006527569A (ja) | 高分解能pwm発生器又はディジタル制御発振器 | |
US6577202B1 (en) | Multiple duty cycle tap points for a precise and programmable duty cycle generator | |
EP2211463A1 (en) | Timing generation circuit and phase shift circuit | |
JP2001337735A (ja) | クロック変調装置 | |
CN111865310A (zh) | 时间交错式模拟至数字转换器装置及其控制方法 | |
US7327300B1 (en) | System and method for generating a pulse width modulated signal having variable duty cycle resolution | |
CN107271891B (zh) | 一种序列脉冲上升沿加抖的装置 | |
JP6277696B2 (ja) | モータ制御装置及びモータ制御方法 | |
CN107276568B (zh) | 一种序列脉冲下降沿加抖的装置 | |
US6414858B1 (en) | Multi-mode pulse-width modulator for power control applications | |
JP7377608B2 (ja) | 高性能パルス幅変調(pwm)信号を生成するためのシステム及び方法 | |
JP6094130B2 (ja) | Pwm信号生成装置 | |
JPH06350415A (ja) | モジュールクロック信号発生回路とエレクトロニクスシステム | |
TWI455122B (zh) | 混合式雷射二極體驅動器及其驅動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160520 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6295547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |