JP6271004B2 - 基板における埋込みブリッジ構造 - Google Patents

基板における埋込みブリッジ構造 Download PDF

Info

Publication number
JP6271004B2
JP6271004B2 JP2016525856A JP2016525856A JP6271004B2 JP 6271004 B2 JP6271004 B2 JP 6271004B2 JP 2016525856 A JP2016525856 A JP 2016525856A JP 2016525856 A JP2016525856 A JP 2016525856A JP 6271004 B2 JP6271004 B2 JP 6271004B2
Authority
JP
Japan
Prior art keywords
substrate
interconnects
dielectric layer
die
bridge structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016525856A
Other languages
English (en)
Other versions
JP2016536787A (ja
JP2016536787A5 (ja
Inventor
チン−クァン・キム
オマー・ジェームズ・ブチール
ドン・ウク・キム
ホン・ボク・ウィ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016536787A publication Critical patent/JP2016536787A/ja
Publication of JP2016536787A5 publication Critical patent/JP2016536787A5/ja
Application granted granted Critical
Publication of JP6271004B2 publication Critical patent/JP6271004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

（関連出願の相互参照）
本出願は、内容の全体が参照によって本明細書に組み込まれる、２０１３年１０月３０日に米国特許商標庁に出願された、米国非仮特許出願第１４／０６７，６７７号の優先権および利益を主張する。
様々な特徴は基板における埋込みブリッジ構造に関する。
図１は、第１のダイ１００と、第２のダイ１０２と、インターポーザ１０４と、実装基板１０６とを含む半導体デバイス構成を示す。図１に示すように、第１のダイ１００は、はんだボールの第１のセット１０８を介してインターポーザ１０４に結合される。第２のダイ１０２は、はんだボールの第２のセット１１０を介してインターポーザ１０４に結合される。インターポーザ１０４は、相互配線の第１のセット１１２と、相互配線の第２のセット１１４とを含む。相互配線の第１のセット１１２は、第１のダイ１００と第２のダイ１０２との間の電気的接続を可能にするように構成される。特に、第１のダイ１００は、はんだボールの第１のセット１０８、相互配線の第１のセット１１２、およびはんだボールの第２のセット１１０を介して第２のダイ１０２に電気的に結合される。
インターポーザ１０４は、はんだボールの第３のセット１１６を介して実装基板１０６に結合される。相互配線の第２のセット１１４は、第１のダイ１００と実装基板１０６との間の電気的接続を可能にするように構成される。図１に示すように、第１のダイ１００は、はんだボールの第１のセット１０８、相互配線の第２のセット１１４、およびはんだボールの第３のセット１１６を介して実装基板１０６に電気的に結合される。
図２は、第１のダイ２００と、第２のダイ２０２と、ブリッジ構造２０４と、実装基板２０６とを含む半導体デバイス構成を示す。図２に示すように、第１のダイ２００は、バンプおよびはんだボールの第１のセット２０８を介してブリッジ構造２０４に結合される。第２のダイ２０２は、バンプおよびはんだボールの第２のセット２１０を介してブリッジ構造２０４に結合される。ブリッジ構造２０４は、相互配線の第１のセット２１２と、誘電体層２１４とを含む。相互配線の第１のセット２１２は金属層（たとえば、銅）である。ブリッジ構造２０４は実装基板２０６上に位置する。ブリッジ構造２０４は、第１のダイ２００と第２のダイ２０２との間の電気的接続を可能にするように構成される。詳細には、ブリッジ構造２０４の相互配線の第１のセット２１２は、第１のダイ２００と第２のダイ２０２との間の電気的接続を可能にするように構成される。特に、第１のダイ２００は、バンプおよびはんだボールの第１のセット２０８、相互配線の第１のセット２１２、バンプおよびはんだボールの第２のセット２１０を介して第２のダイ２０２に電気的に結合される。
図３は、第１のダイ３００と、第２のダイ３０２と、ブリッジ構造３０４と、実装基板３０６とを含む半導体デバイス構成を示す。図３に示すように、第１のダイ３００は、バンプおよびはんだボールの第１のセット３０８を介してブリッジ構造３０４に結合される。第２のダイ３０２は、バンプおよびはんだボールの第２のセット３１０を介してブリッジ構造３０４に結合される。ブリッジ構造３０４は、相互配線の第１のセット３１２と、誘電体層３１４とを含む。相互配線の第１のセット３１２は金属層（たとえば、銅）である。ブリッジ構造３０４は実装基板３０６に部分的に埋め込まれる。詳細には、ブリッジ構造の誘電体層３１４は、実装基板３０６の誘電体層３２０に埋め込まれる。図３にさらに示すように、ブリッジ構造３０４の相互配線の第１のセットは、実装基板の誘電体層３２０の上方に位置する。ブリッジ構造３０４は、第１のダイ３００と第２のダイ３０２との間の電気的接続を可能にするように構成される。詳細には、ブリッジ構造３０４の相互配線の第１のセット３１２は、第１のダイ３００と第２のダイ３０２との間の電気的接続を可能にするように構成される。特に、第１のダイ３００は、バンプおよびはんだボールの第１のセット３０８、相互配線の第１のセット３１２、バンプおよびはんだボールの第２のセット３１０を介して第２のダイ３０２に電気的に結合される。
図１〜図３の半導体デバイス構成にはいくつかの欠点がある。たとえば、図１および図２の構成では高さの大きい半導体デバイスが作製され、現在でも、より小形の半導体デバイスを製造することが要求されている。図３に示す半導体デバイス構成の欠点の１つは、製造が困難であることである。したがって、ダイ間の電気的接続を可能にする新規のデバイス（たとえば、ブリッジ構造）が必要である。理想的には、そのような新規の半導体デバイスは製造が容易である。
様々な特徴は基板における埋込みブリッジ構造に関する。
第１の例は、第１の誘電体層と、ブリッジ構造とを含む基板を実現する。ブリッジ構造は、第１の誘電体層に埋め込まれる。ブリッジ構造は、第１のダイと第２のダイとの間の電気的接続を可能にするように構成される。第１のダイおよび第２のダイは基板に結合されるように構成される。ブリッジ構造は、相互配線の第１のセットと、第２の誘電体層とを含む。相互配線の第１のセットは、第１の誘電体層に埋め込まれる。
一態様によれば、ブリッジ構造は、相互配線の第２のセットをさらに含む。
一態様によれば、第２の誘電体層は第１の誘電体層に埋め込まれる。
一態様によれば、第１の誘電体層は、ブリッジ構造の相互配線の第１のセットと、ブリッジ構造における相互配線の第２のセットと、ブリッジ構造におけるパッドのセットとを含む。
一態様によれば、ブリッジ構造は、パッドのセットをさらに含む。いくつかの実装形態では、パッドのセットは、第１のダイ用のバンプおよび相互配線の第１のセットに結合するように構成される。パッドのセットは、第２のダイ用のバンプおよび相互配線の第２のセットに結合するようにも構成される。
一態様によれば、基板は、プリント回路基板に結合されるように構成された実装基板である。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、第１の誘電体層と、第１の誘電体層に埋め込まれたブリッジ手段とを含む装置を実現する。ブリッジ手段は、第１のダイと第２のダイとの間の電気的接続を可能にするように構成される。第１のダイおよび第２のダイは基板に結合されるように構成される。ブリッジ手段は、相互配線の第１のセットと、第２の誘電体層とを含む。相互配線の第１のセットは、第１の誘電体層に埋め込まれる。
一態様によれば、ブリッジ手段は、相互配線の第２のセットをさらに含む。
一態様によれば、第２の誘電体層は第１の誘電体層に埋め込まれる。
一態様によれば、第１の誘電体層は、ブリッジ手段の相互配線の第１のセットと、ブリッジ構造における相互配線の第２のセットと、ブリッジ構造におけるパッドのセットとを含む。
一態様によれば、ブリッジ手段は、パッドのセットをさらに含む。
一態様によれば、パッドのセットは、第１のダイ用のバンプおよび相互配線の第１のセットに結合するように構成される。パッドのセットは、第２のダイ用のバンプおよび相互配線の第２のセットに結合するようにも構成される。
一態様によれば、基板は、プリント回路基板（ＰＣＢ）に結合されるように構成された実装基板である。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、基板を提供するための方法を実現する。この方法では、第１の誘電体層を形成する。この方法では、第１の誘電体層に埋め込まれた相互配線の第１のセットを、相互配線の第１のセットが第１の誘電体層を介して結合されるように形成する。相互配線の第１のセットは、第１の誘電体におけるブリッジ構造として構成される。ブリッジ構造は、第１のダイと第２のダイとの間の電気的接続を可能にするように構成される。この方法では、相互配線の第１のセット上に第２の誘電体層を形成する。
一態様によれば、この方法では、第１の誘電体層に相互配線の第２のセットをさらに形成する。
一態様によれば、第２の誘電体層は第１の誘電体層に埋め込まれる。
一態様によれば、誘電体層は、ブリッジ構造の相互配線の第１のセットと、ブリッジ構造における相互配線の第２のセットと、ブリッジ構造におけるパッドのセットとを含む。
一態様によれば、この方法は、相互配線の第１のセットに結合されたパッドのセットをさらに含む。いくつかの実装形態では、パッドのセットは、第１のダイ用のバンプおよび相互配線の第１のセットに結合するように構成される。パッドのセットは、第２のダイ用のバンプおよび相互配線の第２のセットに結合するようにも構成される。
一態様によれば、基板は、プリント回路基板（ＰＣＢ）に結合されるように構成された実装基板である。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
様々な特徴、性質、および利点は、同様の参照文字が全体を通じて対応して識別する図面と併せて読まれたとき、以下に記載の詳細な説明から明らかになる場合がある。
２つのダイ間の電気的接続を可能にするように構成されたインターポーザを示す図である。 ２つのダイ間の電気的接続を可能にするように構成された基板上のブリッジ構造を示す図である。 ２つのダイ間の電気的接続を可能にするように構成された基板上の別のブリッジ構造を示す図である。 ２つのダイ間の電気的接続を可能にするように構成された基板に埋め込まれたブリッジ構造を示す図である。 埋込みブリッジ構造の側面図である。 埋込みブリッジ構造の上面図である。 埋込みブリッジ構造の底面図である。 ２つのダイ間の電気的接続を可能にするように構成された基板に埋め込まれた別のブリッジ構造を示す図である。 埋込みブリッジ構造の側面図である。 埋込みブリッジ構造の上面図である。 埋込みブリッジ構造の底面図である。 ２つのダイ間の電気的接続を可能にするように構成された基板に埋め込まれた別のブリッジ構造を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するためのシーケンスの一部を示す図である。 埋込みブリッジ構造を含む基板を形成するための方法の例示的な流れ図である。 埋込みブリッジ構造を含む基板を形成するための方法の例示的な流れ図である。 本明細書に記載の基板、集積回路、および／またはＰＣＢを組み込んでもよい様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様を完全に理解することが可能なように具体的な詳細を示す。しかしながら、それらの態様が、これらの具体的な詳細なしに実施できることが、当業者には理解されよう。たとえば、各態様を不必要に詳しく説明して曖昧にすることを避けるために、回路がブロック図で示される場合がある。他の例では、本開示の態様を曖昧にしないように、周知の回路、構造、および技術は詳細には示されていない場合がある。
（概説）
いくつかの新規の特徴は、第１の誘電体層と、ブリッジ構造とを含む基板に関する。ブリッジ構造は、第１の誘電体層に埋め込まれる。ブリッジ構造は、第１のダイと第２のダイとの間の電気的接続を可能にするように構成される。第１のダイおよび第２のダイは基板に結合されるように構成される。ブリッジ構造は、相互配線の第１のセットと、第２の誘電体層とを含む。相互配線の第１のセットは、第１の誘電体層に埋め込まれる。いくつかの実装形態によれば、ブリッジ構造は、相互配線の第２のセットをさらに含む。いくつかの実装形態では、第２の誘電体層は第１の誘電体層に埋め込まれる。いくつかの実装形態では、第１の誘電体層は、ブリッジ構造の相互配線の第１のセットと、ブリッジ構造における相互配線の第２のセットと、ブリッジ構造におけるパッドのセットとを含む。いくつかの実装形態では、ブリッジ構造は、パッドのセットをさらに含む。いくつかの実装形態では、パッドのセットは、第１のダイ用のバンプおよび相互配線の第１のセットに結合するように構成される。パッドのセットは、第２のダイ用のバンプおよび相互配線の第２のセットに結合するようにも構成される。いくつかの実装形態では、基板は、プリント回路基板（ＰＣＢ）に結合されるように構成された実装基板である。
（基板における例示的な埋込みブリッジ構造）
図４は、第１のダイ４００と、第２のダイ４０２と、ブリッジ構造４０４と、基板４０６とを含むデバイス構成（たとえば、半導体デバイス構成）を示す。いくつかの実装形態では、基板４０６は実装基板である。基板４０６は、第１の誘電体層４３０と、第２の誘電体層４３２と、第３の誘電体層４３４とを含む。いくつかの実装形態では、第１、第２、および第３の誘電体層４３０、４３２、および４３４は基板４０６の単一の誘電体層であってもよい。図４に示すように、第１のダイ４００は、相互配線の第１のセット４０８を介してブリッジ構造４０４に結合される。相互配線の第１のセットは、いくつかの実施形態ではバンプおよびはんだボールのセットを含む。第２のダイ４０２は、相互配線の第２のセット４１０を介してブリッジ構造４０４に結合される。相互配線の第２のセット４１０は、いくつかの実施形態ではバンプおよびはんだボールのセットを含む。
ブリッジ構造４０４は、相互配線の第３のセット４１２と、誘電体層４１４と、パッドの第１のセット４１６と、パッドの第２のセット４１８と、ビアの第１のセット４２０と、ビアの第２のセット４２２とを含む。相互配線の第３のセット４１２は、ブリッジ構造４０４の第１の金属層（たとえば、銅）である。ビアの第１および第２のセット４２０および４２２は、ブリッジ構造４０４の第２の金属層（たとえば、銅）である。いくつかの実装形態では、ブリッジ構造４０４は、埋込みブリッジ構造である。
図４にさらに示すように、ブリッジ構造４０４は、基板４０６に埋め込まれている。詳細には、ブリッジ構造４０４の相互配線の第３のセット４１２は、基板４０６の誘電体層４３０に埋め込まれる。誘電体層４１４は相互配線の第３のセット４１２の上方に位置する。いくつかの実装形態では、ブリッジ構造４０４は、第１のダイ４００と第２のダイ４０２との間の電気的接続を可能にするように構成される。詳細には、ブリッジ構造４０４の相互配線の第３のセット４１２は、第１のダイ４００と第２のダイ４０２との間の電気的接続を可能にするように構成される。特に、第１のダイ４００は、相互配線の第１のセット４０８（たとえば、バンプおよび／またははんだボール）、パッドの第１のセット４１６、ビアの第１のセット４２０、相互配線の第３のセット４１２、ビアの第２のセット４２２、パッドの第２のセット４１８、相互配線の第２のセット４１０（たとえば、バンプおよび／またははんだボール）を介して第２のダイ４０２に電気的に結合される。いくつかの実装形態では、ブリッジ構造４０４の誘電体層４１４は、実装基板４０６の第１の誘電体層４３０に埋め込まれる。
図４にさらに示すように、基板４０６の誘電体層４３０は、少なくとも２つの金属層、すなわち、第１の金属層（たとえば、相互配線の第３のセット４１２）および第２の金属層（たとえば、パッドのセット４１６および／または４１８）を含むように構成される。
図５Ａ〜図５Ｃは、図４のブリッジ基板の側面図、上面図、および底面図を示す。図５Ａは、図４のブリッジ構造４０４の側面図を示す。図５Ａに示すように、ブリッジ構造４０４は、相互配線の第３のセット４１２と、誘電体層４１４と、パッドの第１のセット４１６と、パッドの第２のセット４１８と、ビアの第１のセット４２０と、ビアの第２のセット４２２とを含む。相互配線の第３のセット４１２は、ブリッジ構造４０４の第１の金属層（たとえば、銅）である。パッドの第１および第２のセット４２０および４２２は、ブリッジ構造４０４の第２の金属層（たとえば、銅）である。図５Ｂは、図４のブリッジ構造４０４の上面図を示す。図５Ｃは、図４のブリッジ構造４０４の底面図を示す。いくつかの実装形態では、ブリッジ構造４０４は、基板における埋込みブリッジ構造（たとえば、実装基板の誘電体層）である。
相互配線の第３のセット４１２が基板４０６に埋め込まれるようにブリッジ構造４０４を基板４０６に埋め込むことの１つの利点は、誘電体層４１４が相互配線の第３のセット４１２の絶縁を可能にすることである。そのような場合、基板４０６上にはんだレジスト層を形成する必要がなくなる場合がある。しかし、いくつかの実装形態では、基板４０６の表面の上方にはんだレジスト層を形成されてもよいことに留意されたい。
（基板内に相互配線層を有する例示的な埋込みブリッジ構造）
いくつかの実装形態では、埋込みブリッジ構造はいくつかの相互配線層を含んでもよい。図６は、そのような埋込みブリッジ構造の一例を示す。詳細には、図６は、第１のダイ６００と、第２のダイ６０２と、ブリッジ構造６０４と、基板６０６とを含むデバイス構成（たとえば、半導体デバイス構成）を示す。いくつかの実装形態では、基板６０６は実装基板である。基板６０６は、第１の誘電体層６３０と、第２の誘電体層６３２と、第３の誘電体層６３４とを含む。いくつかの実装形態では、第１、第２、および第３の誘電体層６３０、６３２、および６３４は基板６０６の単一の誘電体層であってもよい。図６に示すように、第１のダイ６００は、相互配線の第１のセット６０８を介してブリッジ構造６０４に結合される。相互配線の第１のセットは、いくつかの実施形態ではバンプおよびはんだボールのセットを含む。第２のダイ６０２は、相互配線の第２のセット６１０を介してブリッジ構造６０４に結合される。相互配線の第２のセット６１０は、いくつかの実施形態ではバンプおよびはんだボールのセットを含む。
ブリッジ構造６０４は、相互配線の第３のセット６１２と、誘電体層６１４と、パッドの第１のセット６１６と、パッドの第２のセット６１８と、ビアの第１のセット６２０と、ビアの第２のセット６２２とを含む。相互配線の第３のセット６１２は、ブリッジ構造６０４の第１の金属層（たとえば、銅）である。ビアの第１および第２のセット６２０および６２２は、ブリッジ構造６０４の第２の金属層（たとえば、銅）である。いくつかの実装形態では、ブリッジ構造６０４は、埋込みブリッジ構造である。
図６にさらに示すように、ブリッジ構造６０４は、基板６０６に埋め込まれている。詳細には、ブリッジ構造６０４の相互配線の第３のセット６１２は、基板６０６の誘電体層６３０に埋め込まれる。誘電体層６１４は相互配線の第３のセット６１２の上方に位置する。いくつかの実装形態では、ブリッジ構造６０４は、第１のダイ６００と第２のダイ６０２との間の電気的接続を可能にするように構成される。詳細には、ブリッジ構造６０４の相互配線の第３のセット６１２は、第１のダイ６００と第２のダイ６０２との間の電気的接続を可能にするように構成される。特に、第１のダイ６００は、相互配線の第１のセット６０８（たとえば、バンプおよび／またははんだボール）、パッドの第１のセット６１６、ビアの第１のセット６２０、相互配線の第３のセット６１２、ビアの第２のセット６２２、パッドの第２のセット６１８、相互配線の第２のセット６１０（たとえば、バンプおよび／またははんだボール）を介して第２のダイ６０２に電気的に結合される。いくつかの実装形態では、ブリッジ構造６０４の誘電体層６１４は、基板６０６の第１の誘電体層６３０に埋め込まれる。
図６にさらに示すように、基板６０６の誘電体層６３０は、少なくとも２つの金属層、すなわち、第１の金属層（たとえば、相互配線の第３のセット６１２）および第２の金属層（たとえば、パッドのセット６１６および／または６１８）を含むように構成される。
図７Ａ〜図７Ｃは、図６のブリッジ基板の側面図、上面図、および底面図を示す。図７Ａは、図６のブリッジ構造６０４の側面図を示す。図７Ａに示すように、ブリッジ構造６０４は、相互配線の第３のセット６１２と、誘電体層６１４と、パッドの第１のセット６１６と、パッドの第２のセット６１８と、ビアの第１のセット６２０と、ビアの第２のセット６２２と、相互配線の第４のセット６２６とを含む。相互配線の第３のセット６１２は、ブリッジ構造６０４の第１の金属層（たとえば、銅）である。ビアの第１および第２のセット６２０および６２２は、ブリッジ構造６０４の第２の金属層（たとえば、銅）である。相互配線の第４のセット６２６は、ブリッジ構造６０４の第３の金属層（たとえば、銅）である。図７Ｂは、図６のブリッジ構造６０４の上面図を示す。図７Ｃは、図６のブリッジ構造６０４の底面図を示す。図７Ｃでは、相互配線の第３のセット６１２が誘電体層６２８によって覆われていることを表すように点線で示されている。いくつかの実装形態では、ブリッジ構造６０４は、基板における埋込みブリッジ構造（たとえば、実装基板の誘電体層）である。
いくつかの実装形態では、埋込みブリッジ構造の誘電体層（たとえば、誘電体層６１４）は、埋込みブリッジ構造の長さおよび／または幅を超えた位置まで延びてもよい。たとえば、誘電体層は、いくつかの実施形態では基板の一部を覆ってもまたはすべてを覆ってもよい。
図８は、埋込みブリッジ構造を含む基板の例を示し、この場合、ブリッジ構造を覆う誘電体層は、基板の他の部分も覆う。詳細には、図８は、第１のダイ８００と、第２のダイ８０２と、ブリッジ構造８０４と、基板８０６とを含むデバイス構成（たとえば、半導体デバイス構成）を示す。いくつかの実装形態では、基板８０６は実装基板である。基板８０６は、第１の誘電体層８３０と、第２の誘電体層８３２と、第３の誘電体層８３４とを含む。いくつかの実装形態では、第１、第２、および第３の誘電体層８３０、８３２、および８３４は基板８０６の単一の誘電体層であってもよい。図８に示すように、第１のダイ８００は、相互配線の第１のセット８０８を介してブリッジ構造８０４に結合される。相互配線の第１のセットは、いくつかの実施形態ではバンプおよびはんだボールのセットを含む。第２のダイ８０２は、相互配線の第２のセット８１０を介してブリッジ構造８０４に結合される。相互配線の第２のセット８１０は、いくつかの実施形態ではバンプおよびはんだボールのセットを含む。
ブリッジ構造８０４は、相互配線の第３のセット８１２と、誘電体層８１４と、パッドの第１のセット８１６と、パッドの第２のセット８１８と、ビアの第１のセット８２０と、ビアの第２のセット８２２とを含む。相互配線の第３のセット８１２は、ブリッジ構造８０４の第１の金属層（たとえば、銅）である。ビアの第１および第２のセット８２０および８２２は、ブリッジ構造８０４の第２の金属層（たとえば、銅）である。いくつかの実装形態では、ブリッジ構造８０４は、埋込みブリッジ構造である。
図８にさらに示すように、ブリッジ構造８０４は、基板８０６に埋め込まれている。詳細には、ブリッジ構造８０４の相互配線の第３のセット８１２は、基板８０６の誘電体層８３０に埋め込まれる。誘電体層８１４は相互配線の第３のセット８１２の上方に位置する。特に、誘電体層８１４は、基板８０６の他の部分を含む、相互配線の第３のセット８１２よりも広い部分を覆う。いくつかの実装形態では、ブリッジ構造８０４は、第１のダイ８００と第２のダイ８０２との間の電気的接続を可能にするように構成される。詳細には、ブリッジ構造８０４の相互配線の第３のセット８１２は、第１のダイ８００と第２のダイ８０２との間の電気的接続を可能にするように構成される。特に、第１のダイ８００は、相互配線の第１のセット８０８（たとえば、バンプおよび／またははんだボール）、パッドの第１のセット８１６、ビアの第１のセット８２０、相互配線の第３のセット８１２、ビアの第２のセット８２２、パッドの第２のセット８１８、相互配線の第２のセット８１０（たとえば、バンプおよび／またははんだボール）を介して第２のダイ８０２に電気的に結合される。
埋込みブリッジ構造（たとえば、ブリッジ構造４０４、６０４、８０４）を含む基板を形成／製造するプロセスが当業者に自明ではないので、本開示で説明する埋込みブリッジ構造が自明ではないことに留意されたい。
基板に埋め込まれるいくつかのブリッジ構造について説明したが、次に、埋込みブリッジ構造を含む基板を形成しおよび／または製造するためのシーケンスについて以下に説明する。後述のシーケンスおよび方法は、埋込みブリッジ構造を含む基板を形成しおよび／または製造するための効率的でコスト効果的なプロセスを実現する。
（埋込みブリッジ構造を含む基板を形成／製造するための例示的なシーケンス）
図９Ａ〜図９Ｋは、埋込みブリッジ構造を含む基板（たとえば、実装基板）を形成／製造するための例示的なシーケンスを示す。説明を明快かつ単純にするために、図９Ａ〜図９Ｋのシーケンスは、１つまたは複数の埋込みブリッジ構造を含む基板を形成／製造するすべてのステップおよび／または段階を必ずしも含まないことに留意されたい。さらに、いくつかの例では、いくつかのステップおよび／または段階は、シーケンスの説明を簡単にするために、単一のステップおよび／または段階として組み合わされている場合がある。いくつかの実装形態では、図９Ａ〜図９Ｋのプロセスは修正セミアディティブプロセス（ｍＳＡＰ）である。いくつかの実装形態では、図９Ａ〜図９Ｋのプロセスはセミアディティブプロセス（ＳＡＰ）である。
図９Ａに示すように、（段階１において）キャリア基板９００を形成する。キャリア基板９００は、キャリアコア９０１と、第１のキャリア金属層９０２と、第２のキャリア金属層９０４と、第１のシード層９０６と、第２のシード層９０８とを含んでもよい。いくつかの実装形態では、キャリアコア９０１は誘電体層（たとえば、硬化された誘電体層）である。第１のキャリア金属層９０２は、キャリアコア９０１の第１の表面（たとえば、上面）上に位置する。第２のキャリア金属層９０４は、キャリアコア９０１の第２の表面（たとえば、底面）上に位置する。いくつかの実装形態では、第１のキャリア金属層９０２および第２のキャリア金属層９０４は銅層である。第１のシード層９０６は、第１のキャリア金属９０２上に位置する。第２のシード層９０８は、第２のキャリア金属９０４上に位置する。いくつかの実装形態では、第１および第２のシード層９０６〜９０８は銅層である。
（段階２において）キャリア基板９００上に第１のフォトレジスト層９１０および第２のフォトレジスト層９１２を形成する。詳細には、第１のシード層９０６上に第１のフォトレジスト層９１０を形成し、第２のシード層９０８上に第２のフォトレジスト層９１２を形成する。
（段階３において）第１および第２のフォトレジスト層９１０〜９１２をそれらの一部を選択的に除去するように選択的にエッチングしてもよい。様々な実装形態では、第１および第２のフォトレジスト層９１０〜９１２をエッチングするためにそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、第１および第２のフォトレジスト層９１０〜９１２をエッチングすることによって、第１および第２のフォトレジスト層９１０〜９１２に１つまたは複数のキャビティ（たとえば、第１のキャビティ９１３、第２のキャビティ９１５）を形成してもよい。たとえば、第１のフォトレジスト層９１０をエッチングすることによって、第１のフォトレジスト層９１０に第１のキャビティ９１３が形成され、第２のフォトレジスト層９１２をエッチングすることによって、第２のフォトレジスト層９１２に第２のキャビティ９１５が形成される。
図９Ｂに示すように、（段階４において）キャリア基板９００上に第１の金属層および第２の金属層を形成する。いくつかの実装形態では、第１の金属層は、第１のフォトレジスト層９１０のキャビティ内に形成される。たとえば、第１の金属層９１４は第１のキャビティ９１３内に形成される。いくつかの実装形態では、第１の金属層は金属めっき層（たとえば、銅めっき層）である。いくつかの実装形態では、第２の金属層は、第２のフォトレジスト層９１２のキャビティ内に形成される。たとえば、第２の金属層９１６は第２のキャビティ９１５内に形成される。いくつかの実装形態では、第２の金属層は金属めっき層（たとえば、銅めっき層）である。
（段階５において）第１および第２のフォトレジスト層９１０〜９１２を除去する。様々な実装形態では、第１および第２のフォトレジスト層９１０〜９１２を除去するためにそれぞれに異なるプロセスを使用してもよい。段階５に示すように、第１および第２のフォトレジスト層９１０〜９１２を除去すると、キャリア基板９００上に第１の金属層９１４および第２の金属層９１６が残る。
（段階６において）基板９００上に第１の誘電体層９２０および第２の誘電体層９２２を選択的に形成する。いくつかの実装形態では、第１の誘電体層９２０は、基板９００の第１の表面（たとえば、上面）の一部上にのみ形成される。いくつかの実装形態では、第２の誘電体層９２２は、基板９００の第２の表面（たとえば、底面）の一部上にのみ形成される。いくつかの実装形態では、第１および第２の誘電体層９２０および９２２を形成することは、第１および第２の誘電体層９２０および９２２の一部を選択的にエッチングすることを含んでもよい。
（段階７において）第１の金属層および第２の金属層を形成する。詳細には、第１の誘電体層９２０上に第１のシード層９２１を形成し、第２の誘電体層９２２上に第２のシード層９２３を形成する。いくつかの実装形態では、第１および第２のシード層９２１および９２３は銅層である。
（段階８において）第１のフォトレジスト層９２４および第２のフォトレジスト層９２６を選択的に形成する。詳細には、基板９００の第１の表面上に第１のフォトレジスト層９２４を形成し、基板９００の第２の表面上に第２のフォトレジスト層９２６を形成する。いくつかの実装形態では、第１のフォトレジスト層９２４を選択的に形成することは、基板９００の第１の表面を第１のフォトレジスト層９２４で覆いならびに／あるいは第１のフォトレジスト層９２４の露光および／または現像を行うことを含む。いくつかの実装形態では、第１のフォトレジスト層９２４を形成することは、第１のフォトレジスト層９２４の一部をエッチングすることを含んでもよい。いくつかの実装形態では、第２のフォトレジスト層９２６を選択的に形成することは、基板９００の第２の表面を第２のフォトレジスト層９２６で覆いならびに／あるいは第２のフォトレジスト層９２６の露光および／または現像を行うことを含む。いくつかの実装形態では、第２のフォトレジスト層９２６を形成することは、第２のフォトレジスト層９２６の一部をエッチングすることを含んでもよい。
（段階９において）第１の金属層９２７および第２の金属層９２９を選択的に形成する。第１の金属層９２７は、第１のシード層９２１の上方に選択的に形成される。第２の金属層９２９は、第２のシード層９２３の上方に選択的に形成される。
（段階１０において）第１および第２のフォトレジスト層９２４および９２６を除去する。様々な実装形態では、第１および第２のフォトレジスト層９２４および９２６を除去するためにそれぞれに異なるプロセスを使用してもよい。
いくつかの実装形態では、第１のブリッジ構造９１８（たとえば、第１の埋込みブリッジ構造）が第１の誘電体層９２０、第１のシード層９２１、および第１の金属層９２７によって画定されてもよい。いくつかの実装形態では、第２のブリッジ構造９１９（たとえば、第２の埋込みブリッジ構造）が第２の誘電体層９２２、第２のシード層９２３、および第２の金属層９２９によって画定されてもよい。
（段階１１において）キャリア基板９００の第１の表面（たとえば、上面）上に第１の誘電体層９３０および金属層９３２を形成する。いくつかの実装形態では、第１の誘電体層９３０は、第１の金属層９１４の一部またはすべてを覆う。いくつかの実装形態では、第１の誘電体層９３０は、第１のシード層９０６の一部またはすべてを覆う。（段階１１において）キャリア基板９００の第２の表面（たとえば、底面）上に第２の誘電体層９３４および金属層９３６をも形成する。いくつかの実装形態では、第２の誘電体層９３４は、第２の金属層９１６の一部またはすべてを覆う。いくつかの実装形態では、第２の誘電体層９３４は、第２のシード層９０８の一部またはすべてを覆う。
図９Ｄに示すように、第１の誘電体層９３０および金属層９３２の一部を選択的に除去するために（段階１２において）第１の誘電体層９３０および金属層９３２を選択的にエッチングしてしてもよい。様々な実装形態は、第１の誘電体層９３０および金属層９３２をエッチングするためにそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、第１の誘電体層９３０および金属層９３２をエッチングすることによって、第１の誘電体層９３０および金属層９３２に１つまたは複数のキャビティ（たとえば、キャビティ９３１）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第１の誘電体層９３０および金属層９３２をエッチングすることによって、第１の誘電体層９３０および金属層９３２にキャビティ９３１が形成される。
図９Ｄにさらに示すように、第２の誘電体層９３４および金属層９３６の一部を選択的に除去するために（段階１２において）第２の誘電体層９３４および金属層９３６を選択的にエッチングしてもよい。様々な実装形態では、第２の誘電体層９３４および金属層９３６をエッチングするためにそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、第２の誘電体層９３４および金属層９３６をエッチングすることによって、第２の誘電体層９３４および金属層９３６に１つまたは複数のキャビティ（たとえば、キャビティ９３３）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第２の誘電体層９３４および金属層９３６をエッチングすることによって、第２の誘電体層９３４および金属層９３６にキャビティ９３３が形成される。いくつかの実装形態では、金属層９３２および金属層９３６の上部に追加的な金属層（図示せず）を付加してもよい。そのような場合、金属層９３２および９３６は銅シード層であってもよい。
段階１３において、キャリア基板９００に対してパターニングプロセスを実行する。いくつかの実装形態では、パターニングは、１つまたは複数のビアキャビティを画定する場合がある金属層をキャビティ（たとえば、第１のキャビティ９３１、第２のキャビティ９３３）内に形成することを含む。たとえば、ビアキャビティ９３１に金属層（たとえば、銅層）を充填することによって第１の誘電体層９３０に第１のビア９３７を形成し、ビアキャビティ９３３に金属層（たとえば、銅層）を充填することによって第２の誘電体層９３４に第２のビア９３９を形成する。さらに、（段階１３における）パターニングは、金属層９３２および９３６を選択的にエッチングすることによって１つまたは複数のビアパッドを形成することを含んでもよい。たとえば、金属層９３２を選択的にエッチングすることによって第１のビアパッド９３８を形成してもよい。第１のビアパッド９３８は、第１のビア９３４に結合される。いくつかの実装形態では、金属層９３６を選択的にエッチングすることによって第２のビアパッド９４０を形成してもよい。第２のビアパッド９４０は第２のビア９３９に結合される。
いくつかの実装形態では、キャリア基板９００内にいくつかの誘電体層、ビア、および／またはパッドを形成するために段階１２および段階１３を（たとえば、複数回）繰り返してもよい。図９Ｆの段階１４は、キャリア基板９００上に追加的な誘電体層、ビア、および／またはパッドを形成することを示す。図９Ｆの段階１４は、いくつかの実装形態において段階７および段階８のプロセスを再度適用した後のキャリア基板９００を示す。段階１４に示すように、第３の誘電体層９４２および第４の誘電体層９４４を形成する。
（段階１５において）キャリア基板９００の第１の表面（たとえば、上面）上に第５の誘電体層９４６および金属層９４８を形成する。（段階１５において）キャリア基板９００の第２の表面（たとえば、底面）上に第６の誘電体層９５０および金属層９５２をも形成する。いくつかの実装形態では、金属層９４８および金属層９５２の上部に追加的な金属層（図示せず）を付加してもよい。そのような場合、金属層９４８および９５２は銅シード層であってもよい。
図９Ｇに示すように、第５の誘電体層９４６および金属層９４８の一部を選択的に除去するために（段階１６において）第５の誘電体層９４６および金属層９４８を選択的にエッチングしてもよい。様々な実装形態は、それぞれに異なるプロセスを使用して第５の誘電体層９４６および金属層９４８をエッチングしてもよい。いくつかの実装形態では、第５の誘電体層９４６および金属層９４８をエッチングすることによって、第５の誘電体層９４６および金属層９４８に１つまたは複数のキャビティ（たとえば、キャビティ９５１）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第５の誘電体層９４６および金属層９４８をエッチングすることによって、第５の誘電体層９４６および金属層９４８にキャビティ９５１が形成される。
図９Ｇは、第６の誘電体層９５０および金属層９５２の一部を選択的に除去するために（段階１６において）第６の誘電体層９５０および金属層９５２を選択的にエッチングしてもよいことも示す。様々な実装形態は、第６の誘電体層９５０および金属層９５２をエッチングするためにそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、第６の誘電体層９５０および金属層９５２をエッチングすることによって、第６の誘電体層９５０および金属層９５２に１つまたは複数のキャビティ（たとえば、キャビティ９５３）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第６の誘電体層９５０および金属層９５２をエッチングすることによって、第６の誘電体層９５０および金属層９５２にキャビティ９５３が形成される。
図９Ｇの段階１７は、第１のフォトレジスト層９７０および第２のフォトレジスト層９７２を基板上に塗布し（たとえば、形成し）、選択的にエッチングした後の基板を示す。いくつかの実装形態では、第１および第２のフォトレジスト層９７０および９７２をエッチングすることは、フォトレジスト層９７０および９７２を露光することと、第１および第２のフォトレジスト層９７０および９７２を現像することとを含む。しかし、様々な実装形態では、フォトレジスト層９７０および９７２を選択的にエッチングしてもよい。いくつかの実装形態では、第１および第２のフォトレジスト層９７０および９７２を選択的にエッチングすることによって、第１および第２のフォトレジスト層９７０および９７２に１つまたは複数のキャビティ（たとえば、キャビティ９７１、キャビティ９７３）を形成してもよい。
図９Ｈに示すように、段階１８において、基板（たとえば、基板９００）に対してパターニングプロセスを実行する。いくつかの実装形態では、パターニングは、１つまたは複数の相互配線（たとえば、トレース）、ビア、および／またはビアパッドを画定する場合がある金属層をキャビティ（たとえば、キャビティ９５１、キャビティ９５３、キャビティ９７１、キャビティ９７１）内に形成することを含む。いくつかの実装形態では、パターニングプロセスはパターニングめっきプロセスを含んでもよい。いくつかの実装形態では、金属層は銅金属層であってもよい。たとえば、いくつかの実装形態では、ビアキャビティ９５１に金属層（たとえば、銅層）を充填することによってビア９７４を形成し、キャビティ９７１に金属層（たとえば、銅層）を充填することによって相互配線９７７（たとえば、トレース、パッド）を形成し、キャビティ９５３および９７３に金属層（たとえば、銅層）を充填することによってビア９７６および相互配線９７８（たとえば、トレース、パッド）を形成する。
（段階１９において）第１および第２のフォトレジスト層９７０および９７２を除去する。様々な実装形態では、フォトレジスト層９７０および９７２をそれぞれに異なるように除去してもよい。
図９Ｉに示すように、段階２０において、金属層（たとえば、金属層９４８および９５２）を選択的にエッチングおよび／または除去する。いくつかの実装形態では、金属層９４８および９５２はシード層である。いくつかの実装形態では、シード層（たとえば、層９４８および９５２）を選択的にエッチングすることによって、基板（たとえば、基板９００）上にいくつかの表面相互配線（たとえば、第１の表面相互配線９７７、第２の表面相互配線９７８）を形成する。
いくつかの実装形態では、（段階２１において）キャリア基板９００を２つ以上の部分に分離する。たとえば、いくつかの実装形態では、キャリア基板９００は、３つの部分、第１の基板９６０、第２の基板９６２、および第３の基板９６４に分離される。第３の基板９６４は、キャリアコア９０１と第１および第２のキャリア層９０２〜９０４とを含む。
第１の基板９６０は、誘電体層９３４、９４４、および９５０を含む。第１の基板９６０はいくつかのビア（たとえば、ビア９３７）と、いくつかのビアパッド（たとえば、パッド９４０）と、相互配線９７８（たとえば、トレース、パッド）も含む。第２の基板９６２は、誘電体層９３０、９４２、および９４６を含む。第２の基板９６２はいくつかのビア（たとえば、ビア９３９）と、いくつかのビアパッド（たとえば、パッド９３８）と、相互配線９７７（たとえば、トレース、パッド）も含む。いくつかの実装形態では、埋込み相互配線（たとえば、埋込みトレース）および／または表面相互配線（たとえば、表面トレース）を含む基板を形成するために第１および／または第２の基板９６０および９６２を使用してもよい。いくつかの実装形態では、埋込みブリッジ構造を含む基板を形成するために第１および／または第２の基板９６０および９６２を使用してもよい。相互配線（たとえば、相互配線９３８、９４０、９７７、９７８）が１つの金属層を有するように示されているが、いくつかの実装形態では、これらの相互配線が複数の金属層を含んでもよいことに留意されたい。たとえば、これらの相互配線はシード層ならびに別の金属層を含んでもよい。
段階２２は、基板がキャリア基板から分離された後の状態を示す。段階２２に示すように、基板９６０を基板９６４から分離する。いくつかの実装形態では、基板を形成するプロセスは段階２２において終了してよい。いくつかの実装形態では、基板を形成するプロセスはさらに段階２３に継続してもよい。
図９Ｊの段階２３は、第１のフォトレジスト層９８０を基板上に塗布し（たとえば、形成し）、選択的にエッチングした後の基板（たとえば、第１の基板９６０、第２の基板９６２）を示す。いくつかの実装形態では、第１のフォトレジスト層９８０をエッチングすることは、フォトレジスト層９８０を露光することと、第１のフォトレジスト層９８０を現像することとを含む。しかし、様々な実装形態では、フォトレジスト層９８０を選択的にエッチングしてもよい。いくつかの実装形態では、第１のフォトレジスト層９８０を選択的にエッチングすることによって、第１のフォトレジスト層９８０に１つまたは複数のキャビティ（たとえば、キャビティ９８１、キャビティ９８２）を形成してもよい。
段階２４において、基板（たとえば、基板９６０）に対してパターニングプロセスを実行する。いくつかの実装形態では、パターニングは、１つまたは複数の相互配線（たとえば、トレース）、ビア、および／またはビアパッドを画定する場合がある金属層をキャビティ（たとえば、キャビティ９８１、キャビティ９８２）内に形成することを含む。いくつかの実装形態では、パターニングプロセスはパターニングめっきプロセスを含んでもよい。いくつかの実装形態では、金属層は銅金属層であってもよい。たとえば、いくつかの実装形態では、キャビティ９８１に金属層（たとえば、銅層）を充填することによって相互配線９８３（たとえば、トレース）を形成し、キャビティ９８２に金属層（たとえば、銅層）を充填することによって相互配線９８４（たとえば、トレース、パッド）を形成する。
図９Ｋに示すように、（段階２５において）第１のフォトレジスト層９８０を除去する。様々な実装形態では、フォトレジスト層９８０をそれぞれに異なるように除去してもよい。
段階２６において、シード層（たとえば、シード層９０６）を選択的にエッチングしおよび／または除去する。いくつかの実装形態では、シード層（たとえば、シード層９０６）を選択的にエッチングすることによって、基板（たとえば、基板９６０）上にいくつかの表面相互配線（たとえば、第１の表面相互配線９９０、第２の表面相互配線９９２、および第３の表面相互配線９９３）を形成する。段階２６は、いくつかの実装形態では、シード層（たとえば、シード層９０６）を選択的にエッチングすることによって基板におけるブリッジ構造の一部またはすべてを露光してもよいことも示す。段階２６に示すように、基板は１つまたは複数の誘電体層を含んでもよい。様々な実装形態では、基板内にそれぞれ異なる数の誘電体層を形成してもよい。
図９Ｋにさらに示すように、基板上に（段階２７で）はんだレジスト層９９８を形成する。いくつかの実装形態では、はんだレジスト層９９８は、基板の第１の表面（たとえば、底面）上に形成される。はんだレジスト層９９８は、基板の第２の表面全体を覆ってもまたは基板の第２の表面の一部のみを覆ってもよい。いくつかの実装形態では、はんだレジスト層９９８は、相互配線（たとえば、表面相互配線、埋込み相互配線）および／またはパッドのいくつかの部分を覆ってもまたはすべてを覆ってもよい。いくつかの実装形態では、基板の第２の表面（たとえば、上面）上に第２のはんだレジスト層（図示せず）を形成してもよい。第２のはんだレジスト層は第２の表面の一部を覆ってもよい。
（埋込みブリッジ構造を含む基板を形成／製造するための方法の例示的な流れ図）
図１０は、埋込みブリッジ構造を含む基板（たとえば、実装基板）を形成／製造するためのハイレベルな方法の例示的な流れ図を示す。説明を明快かつ単純にするために、図１０のフロー図は、１つまたは複数の埋込みブリッジ構造を含む基板を形成／製造するステップのすべてを必ずしも含まないことに留意されたい。さらに、いくつかの例では、いくつかのステップは、シーケンスの説明を簡単にするために、単一のステップとして組み合わされている場合がある。
図１０に示すように、この方法では、（ステップ１００５において）第１の誘電体層を形成する。様々な実装形態では、誘電体層をそれぞれに異なるように形成してもよい。図９Ｄは、誘電体層を形成する一例を示す。たとえば、図９Ｄの段階１１は、誘電体層（たとえば、誘電体層９３０および９３４）が形成されている状態を示す。
この方法では、次いで、（ステップ１０１０において）第１の誘電体層に埋め込まれたブリッジ構造を形成する。ブリッジ構造は、第１のダイと第２のダイとの間の電気的接続を可能にするように構成される。第１のダイおよび第２のダイは基板に結合されるように構成される。ブリッジ構造は、相互配線の第１のセットと、第２の誘電体層とを含む。相互配線の第１のセットは、第１の誘電体層に埋め込まれる。図９Ｂ〜図９Ｄの段階６〜１０は、いくつかの実装形態における、ブリッジ構造を形成する例を示す。しかし、様々な実装形態では、基板に埋め込まれたブリッジ構造を形成するためにそれぞれに異なるシーケンスおよび／またはプロセスを使用してもよい。
この方法では、（ステップ１０１５において）基板上にはんだレジスト層も形成する。いくつかの実装形態では、はんだレジスト層を形成することは、誘電体層の第１の表面および／または第２の表面上にはんだレジスト層を形成することを含む。いくつかの実装形態では、（１０１５において）はんだレジスト層が形成されるときに、はんだレジスト層は誘電体層の第１の表面の一部を覆ってもまたはすべてを覆ってもよい。いくつかの実装形態では、はんだレジスト層は、相互配線および／またはパッドのいくつかの部分を覆ってもまたはすべてを覆ってもよい。
（埋込みブリッジ構造を含む基板を形成／製造するための方法の例示的な流れ図）
図１１は、埋込みブリッジ構造を含む基板（たとえば、実装基板）を形成／製造するためのハイレベルな方法の例示的な流れ図を示す。説明を明快かつ単純にするために、図１１のフロー図は、１つまたは複数の埋込みブリッジ構造を含む基板を形成／製造するステップのすべてを必ずしも含まないことに留意されたい。さらに、いくつかの例では、いくつかのステップは、シーケンスの説明を簡単にするために、単一のステップとして組み合わされている場合がある。
図１１に示すように、この方法では、（ステップ１１０５において）第１の誘電体層を形成する。様々な実装形態では、誘電体層をそれぞれに異なるように形成してもよい。図９Ｄは、誘電体層を形成する一例を示す。たとえば、図９Ｄの段階１１は、誘電体層（たとえば、誘電体層９３０および９３４）が形成されている状態を示す。
この方法では、次いで、（ステップ１１１０において）第１の誘電体層に埋め込まれた相互配線の第１のセットを、相互配線の第１のセットが第１の誘電体層を介して結合されるように形成する。相互配線の第１のセットは、第１の誘電体におけるブリッジ構造として構成される。ブリッジ構造は、第１のダイと第２のダイとの間の電気的接続を可能にするように構成される。
この方法では、次いで、（ステップ１１１５において）相互配線の第１のセット上に第２の誘電体層を形成する。図９Ｂ〜図９Ｄの段階６〜１１は、いくつかの実装形態における、ブリッジ構造を形成する例を示す。詳細には、図９Ｂ〜図９Ｄの段階６〜１１は、基板に相互配線の第１のセットおよび第２の誘電体層を形成する例を示す。しかし、様々な実装形態では、基板（たとえば、誘電体層）に埋め込まれたブリッジ構造を形成するためにそれぞれに異なるシーケンスおよび／またはプロセスを使用してもよい。
この方法では、（ステップ１１２０において）基板上にはんだレジスト層も形成する。いくつかの実装形態では、はんだレジスト層を形成することは、誘電体層の第１の表面および／または第２の表面上にはんだレジスト層を形成することを含む。いくつかの実装形態では、（１１２０において）はんだレジスト層が形成されるときに、はんだレジスト層は誘電体層の第１の表面の一部を覆ってもまたはすべてを覆ってもよい。いくつかの実装形態では、はんだレジスト層は、相互配線および／またはパッドのいくつかの部分を覆ってもまたはすべてを覆ってもよい。
（例示的な電子デバイス）
図１２は、上述した基板、半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体化されてもよい様々な電子デバイスを示す。たとえば、携帯電話１２０２、ラップトップコンピュータ１２０４、および固定位置端末１２０６は、本明細書に記載のように、集積回路（ＩＣ）１２００を含んでもよい。ＩＣ１２００は、たとえば、本明細書において説明する集積回路、ダイ、またはパッケージのいずれかであってもよい。図１２に示すデバイス１２０２、１２０４、１２０６は例示にすぎない。限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含む、他の電子デバイスが、ＩＣ１２００を搭載してもよい。
図４、図５Ａ〜図５Ｃ、図６、図７Ａ〜図７Ｃ、図８、図９Ａ〜図９Ｋ、図１０、図１１、および／または図１２に示される構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能として再構成されおよび／または組み合わされてもよく、あるいは、いくつかの構成要素、ステップ、または機能において具現化されてもよい。本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および／または機能が付加されてもよい。
「例示的」という用語は、本明細書において「一例、事例、または実例として役立つ」ことを意味するように使用される。「例示的な」として本明細書において説明されるいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利なものと解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書において、２つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していなくても、それでも互いに結合するものと見なされてもよい。
また、実施形態は、流れ図、フロー図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。流れ図は、順次プロセスとして動作を説明している場合があるが、動作の多くは、並列または同時に実行することができる。さらに、動作の順序は入れ替えられてもよい。プロセスは、その動作が完了したとき、終了する。
本明細書において記載される本発明の種々の特徴は、本発明から逸脱することなく、異なるシステムにおいて実施することができる。本開示の前述の態様は例にすぎず、本発明を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、数多くの代替、修正、および変形が、当業者には明らかになるであろう。
１００ 第１のダイ
１０２ 第２のダイ
１０４ インターポーザ
１０６ 実装基板
１０８ はんだボールの第１のセット
１１０ はんだボールの第２のセット
１１２ 相互配線の第１のセット
１１４ 相互配線の第２のセット
１１６ はんだボールの第３のセット
２００ 第１のダイ
２０２ 第２のダイ
２０４ ブリッジ構造
２０６ 実装基板
２０８ はんだボールの第１のセット
２１０ はんだボールの第２のセット
２１２ 相互配線の第１のセット
２１４ 誘電体層
３００ 第１のダイ
３０２ 第２のダイ
３０４ ブリッジ構造
３０６ 実装基板
３０８ はんだボールの第１のセット
３１０ はんだボールの第２のセット
３１２ 相互配線の第１のセット
３１４ 誘電体層
３２０ 誘電体層
４００ 第１のダイ
４０２ 第２のダイ
４０４ ブリッジ構造
４０６ 基板
４０８ 相互配線の第１のセット
４１０ 相互配線の第２のセット
４１２ 相互配線の第３のセット
４１４ 誘電体層
４１６ パッドの第１のセット
４１８ パッドの第２のセット
４２０ ビアの第１のセット
４２２ ビアの第２のセット
４３０ 第１の誘電体層
４３２ 第２の誘電体層
４３４ 第３の誘電体層
６００ 第１のダイ
６０２ 第２のダイ
６０４ ブリッジ構造
６０６ 基板
６０８ 相互配線の第１のセット
６１０ 相互配線の第２のセット
６１２ 相互配線の第３のセット
６１４ 誘電体層
６１６ パッドの第１のセット
６１８ パッドの第２のセット
６２０ ビアの第１のセット
６２２ ビアの第２のセット
６２６ 相互配線の第４のセット
６２８ 誘電体層
６３０ 第１の誘電体層
６３２ 第２の誘電体層
６３４ 第３の誘電体層
８００ 第１のダイ
８０２ 第２のダイ
８０４ ブリッジ構造
８０６ 基板
８０８ 相互配線の第１のセット
８１０ 相互配線の第２のセット
８１２ 相互配線の第３のセット
８１４ 誘電体層
８１６ パッドの第１のセット
８１８ パッドの第２のセット
８２０ ビアの第１のセット
８２２ ビアの第２のセット
８３０ 第１の誘電体層
８３２ 第２の誘電体層
８３４ 第３の誘電体層
９００ 基板
９０１ キャリアコア
９０２ 第１のキャリア金属層
９０４ 第２のキャリア金属層
９０６ 第１のシード層
９０８ 第２のシード層
９１０ 第１のフォトレジスト層
９１２ 第２のフォトレジスト層
９１３ 第１のキャビティ
９１４ 第１の金属層
９１５ 第２のキャビティ
９１６ 第２の金属層
９１８ 第１のブリッジ構造
９１９ 第２のブリッジ構造
９２０ 第１の誘電体層
９２１ 第１のシード層
９２２ 第２の誘電体層
９２３ 第２のシード層
９２４ 第１のフォトレジスト層
９２６ 第２のフォトレジスト層
９２７ 第１の金属層
９２９ 第２の金属層
９３０ 誘電体層
９３１ ビアキャビティ
９３２ 金属層
９３４ 誘電体層
９３６ 金属層
９３８ パッド
９３９ ビア
９４０ パッド
９４２ 第３の誘電体層
９４４ 第４の誘電体層
９４６ 第５の誘電体層
９４８ 金属層
９５０ 第６の誘電体層
９５１ ビアキャビティ
９５２ 金属層
９５３ キャビティ
９６０ 第１の基板
９６２ 第２の基板
９６４ 第３の基板
９７０ 第１のフォトレジスト層
９７１ キャビティ
９７２ 第２のフォトレジスト層
９７４ ビア
９７６ ビア
９７７ 相互配線
９７８ 相互配線
９８０ 第１のフォトレジスト層
９８１ キャビティ
９８２ キャビティ
９８３ 相互配線
９８４ 相互配線
９９８ はんだレジスト層
１２０２ 携帯電話
１２０４ ラップトップコンピュータ
１２０６ 固定位置端末

Claims (27)

  1. 基板であって、
    第１の表面及び第２の表面であって、前記第１の表面が前記第２の表面に対して反対側に位置する、第１の表面及び第２の表面と、
    前記第２の表面に隣接する第１の誘電体層と、
    前記第１の誘電体層に埋め込まれたブリッジ構造であって、第１のダイと第２のダイとの間の電気的接続を可能にするように構成され、前記第１および第２のダイは、前記基板に結合されるように構成され、前記ブリッジ構造は、相互配線の第１のセットと第２の誘電体層とを備え、前記相互配線の第１のセットは、前記第１の誘電体層に埋め込まれるブリッジ構造と、
    第１のはんだレジスト層であって、前記第１のはんだレジスト層が、前記基板の第１の表面の一部を覆い、前記第１のはんだレジスト層が、前記第１のダイに結合するように構成される第１の相互配線及び前記第２のダイに結合するように構成される第２の相互配線を備える第１のはんだレジスト層と、を備える基板。
  2. 前記ブリッジ構造は、相互配線の第２のセットをさらに含む、請求項１に記載の基板。
  3. 前記第２の誘電体層は、前記第１の誘電体層に埋め込まれる、請求項１に記載の基板。
  4. 前記ブリッジ構造は、パッドのセットをさらに含む、請求項１に記載の基板。
  5. 前記パッドのセットは、前記第１のダイ用のバンプおよび相互配線の第１のセットに結合するように構成され、前記パッドのセットは、前記第２のダイ用のバンプおよび相互配線の第２のセットに結合するようにも構成される、請求項４に記載の基板。
  6. 前記基板は、プリント回路基板（ＰＣＢ）に結合されるように構成された実装基板である、請求項１に記載の基板。
  7. 音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の基板。
  8. 前記第１の表面は、前記基板の底面である、請求項１に記載の基板。
  9. 第２のはんだレジスト層をさらに含み、前記第２のはんだレジスト層が、前記基板の上面の一部を覆う、請求項８に記載の基板。
  10. 第１の表面及び第２の表面を備える基板であって、前記第１の表面が前記第２の表面に対して反対側に位置する、基板と、
    前記第２の表面に隣接する第１の誘電体層と、
    前記第１の誘電体層に埋め込まれたブリッジ手段であって、第１のダイと第２のダイとの間の電気的接続を可能にするように構成され、前記第１および第２のダイは、前記基板に結合されるように構成され、前記ブリッジ手段は、相互配線の第１のセットと第２の誘電体層とを備え、前記相互配線の第１のセットは、前記第１の誘電体層に埋め込まれるブリッジ手段と、
    第１のはんだレジスト層であって、前記第１のはんだレジスト層が、前記基板の第１の表面の一部を覆い、前記第１のはんだレジスト層が、前記第１のダイに結合するように構成される第１の相互配線及び前記第２のダイに結合するように構成される第２の相互配線を備える第１のはんだレジスト層と、を備える装置。
  11. 前記ブリッジ手段は、相互配線の第２のセットをさらに含む、請求項１０に記載の装置。
  12. 前記第２の誘電体層は、前記第１の誘電体層に埋め込まれる、請求項１０に記載の装置。
  13. 前記ブリッジ手段は、パッドのセットをさらに含む、請求項１０に記載の装置。
  14. 前記パッドのセットは、前記第１のダイ用のバンプおよび相互配線の第１のセットに結合するように構成され、前記パッドのセットは、前記第２のダイ用のバンプおよび相互配線の第２のセットに結合するようにも構成される、請求項１３に記載の装置。
  15. 前記基板は、プリント回路基板（ＰＣＢ）に結合されるように構成された実装基板である、請求項１０に記載の装置。
  16. 音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１０に記載の装置。
  17. 前記第１の表面は、前記基板の底面である、請求項１０に記載の装置。
  18. 第２のはんだレジスト層をさらに含み、前記第２のはんだレジスト層が、前記基板の上面の一部を覆う、請求項１７に記載の装置。
  19. 基板を形成するための方法であって、
    第１の表面及び第２の表面を提供するステップであって、前記第１の表面が、前記第２の表面に対して反対側に位置する、第１の表面及び第２の表面を提供するステップと、
    第１の誘電体層を形成するステップであって、前記第１の誘電体層が、前記第２の表面に隣接して位置するステップと、
    前記第１の誘電体層に埋め込まれた相互配線の第１のセットを、前記相互配線の第１のセットが前記第１の誘電体層を介して結合されるように形成するステップであって、前記相互配線の第１のセットは、前記第１の誘電体層におけるブリッジ構造として構成され、前記ブリッジ構造は、第１のダイと第２のダイとの間の電気的接続を可能にするように構成されるステップと、
    前記相互配線の第１のセット上に第２の誘電体層を形成するステップと、
    前記基板の第１の表面の一部を覆うように第１のはんだレジスト層を形成するステップと、
    前記第１のはんだレジスト層内に埋め込まれた第１の相互配線を形成するステップであって、前記第１の相互配線が、前記第１のダイに結合するように構成されるステップと、
    前記第１のはんだレジスト層内に埋め込まれた第２の相互配線を形成するステップであって、前記第２の相互配線が、前記第２のダイに結合するように構成されるステップと、
    を含む方法。
  20. 前記第１の誘電体層に相互配線の第２のセットを形成するステップをさらに含む、請求項１９に記載の方法。
  21. 前記第２の誘電体層は、前記第１の誘電体層に埋め込まれる、請求項１９に記載の方法。
  22. 前記相互配線の第１のセットに結合されたパッドのセットをさらに備える、請求項１９に記載の方法。
  23. 前記パッドのセットは、前記第１のダイ用のバンプおよび相互配線の第１のセットに結合するように構成され、前記パッドのセットは、前記第２のダイ用のバンプおよび相互配線の第２のセットに結合するようにも構成される、請求項２２に記載の方法。
  24. 前記基板は、プリント回路基板（ＰＣＢ）に結合されるように構成された実装基板である、請求項１９に記載の方法。
  25. 前記基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項１９に記載の方法。
  26. 前記第１の表面は、前記基板の底面である、請求項１９に記載の方法。
  27. 前記基板の上面の一部を覆うように第２のはんだレジスト層を形成するステップをさらに含む、請求項２６に記載の方法。
JP2016525856A 2013-10-30 2014-10-28 基板における埋込みブリッジ構造 Active JP6271004B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/067,677 US9642259B2 (en) 2013-10-30 2013-10-30 Embedded bridge structure in a substrate
US14/067,677 2013-10-30
PCT/US2014/062683 WO2015066047A1 (en) 2013-10-30 2014-10-28 Embedded bridge structure in a substrate

Publications (3)

Publication Number Publication Date
JP2016536787A JP2016536787A (ja) 2016-11-24
JP2016536787A5 JP2016536787A5 (ja) 2017-07-20
JP6271004B2 true JP6271004B2 (ja) 2018-01-31

Family

ID=51866362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016525856A Active JP6271004B2 (ja) 2013-10-30 2014-10-28 基板における埋込みブリッジ構造

Country Status (5)

Country Link
US (1) US9642259B2 (ja)
EP (1) EP3063790B1 (ja)
JP (1) JP6271004B2 (ja)
CN (1) CN105745752B (ja)
WO (1) WO2015066047A1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9508636B2 (en) 2013-10-16 2016-11-29 Intel Corporation Integrated circuit package substrate
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US9595494B2 (en) * 2015-05-04 2017-03-14 Qualcomm Incorporated Semiconductor package with high density die to die connection and method of making the same
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US9852994B2 (en) * 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
WO2017111950A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Electronic assembly that includes a bridge
WO2017111959A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Projecting contacts and method for making the same
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法
KR101966328B1 (ko) * 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102473408B1 (ko) * 2016-03-29 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
WO2018004692A1 (en) * 2016-07-01 2018-01-04 Pietambaram Srinivas V Molded embedded bridge for enhanced emib applications
US20180005944A1 (en) * 2016-07-02 2018-01-04 Intel Corporation Substrate with sub-interconnect layer
US10283688B2 (en) * 2016-08-22 2019-05-07 Nichia Corporation Light emitting device
CN106356360B (zh) * 2016-10-24 2019-03-01 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI824467B (zh) 2016-12-14 2023-12-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US20190311983A1 (en) * 2016-12-27 2019-10-10 Intel Corporation Stacking multiple dies having dissimilar interconnect structure layout and pitch
KR20180086804A (ko) 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
US10943869B2 (en) 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US20190019776A1 (en) * 2017-07-11 2019-01-17 Texas Instruments Incorporated Structures and methods for capacitive isolation devices
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US11569173B2 (en) 2017-12-29 2023-01-31 Intel Corporation Bridge hub tiling architecture
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
TWI670824B (zh) 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US11373951B2 (en) 2018-03-27 2022-06-28 Intel Corporation Via structures having tapered profiles for embedded interconnect bridge substrates
US10872862B2 (en) * 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11114308B2 (en) 2018-09-25 2021-09-07 International Business Machines Corporation Controlling of height of high-density interconnection structure on substrate
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
KR102615197B1 (ko) * 2018-11-23 2023-12-18 삼성전자주식회사 반도체 패키지
US11735533B2 (en) * 2019-06-11 2023-08-22 Intel Corporation Heterogeneous nested interposer package for IC chips
US11646274B2 (en) * 2019-06-18 2023-05-09 Intel Corporation Multi-package assemblies having foam structures for warpage control
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11532580B2 (en) * 2019-08-29 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure, semiconductor structure including interconnect structure and method for forming the same
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11444019B2 (en) * 2020-04-06 2022-09-13 Qualcomm Incorporated Package comprising a substrate with interconnect routing over solder resist layer and an integrated device coupled to the substrate and method for manufacturing the package
KR20220065550A (ko) * 2020-11-13 2022-05-20 삼성전기주식회사 연결구조체 내장기판
IT202100001637A1 (it) * 2021-01-27 2022-07-27 St Microelectronics Srl Sistema elettronico incapsulato formato da piastrine accoppiate elettricamente e isolate galvanicamente
KR20220135442A (ko) * 2021-03-30 2022-10-07 삼성전기주식회사 연결구조체 내장기판 및 이를 포함하는 기판구조체
US20230035627A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Split die integrated circuit (ic) packages employing die-to-die (d2d) connections in die-substrate standoff cavity, and related fabrication methods
US11848272B2 (en) 2021-08-16 2023-12-19 International Business Machines Corporation Interconnection between chips by bridge chip
CN116884947B (zh) * 2023-09-05 2024-01-23 长电集成电路(绍兴)有限公司 半导体封装结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP4978269B2 (ja) 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US7863096B2 (en) 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8654538B2 (en) 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5645592B2 (ja) * 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package

Also Published As

Publication number Publication date
EP3063790A1 (en) 2016-09-07
US9642259B2 (en) 2017-05-02
JP2016536787A (ja) 2016-11-24
CN105745752B (zh) 2019-03-12
WO2015066047A1 (en) 2015-05-07
CN105745752A (zh) 2016-07-06
EP3063790B1 (en) 2018-06-13
US20150116965A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP6271004B2 (ja) 基板における埋込みブリッジ構造
CN107078101B (zh) 在封装层中包括硅桥接的集成器件封装
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
CN107735860B (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
US10037941B2 (en) Integrated device package comprising photo sensitive fill between a substrate and a die
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
JP6980530B2 (ja) 相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを備える基板
WO2016081320A1 (en) Integrated device package comprising silicon bridge in photo imageable layer
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
WO2016018950A1 (en) PACKAGE ON PACKAGE (PoP) INTEGRATED DEVICE COMPRISING A PLURALITY OF SOLDER RESIST LAYERS
US20160183379A1 (en) Substrate comprising an embedded capacitor
JP6196396B2 (ja) ダイトゥーワイヤコネクタを備えるダイパッケージ、およびダイパッケージに結合するように構成されたワイヤトゥーダイコネクタ
US9807884B2 (en) Substrate comprising embedded elongated capacitor
JP6956095B2 (ja) 集積回路（ｉｃ）パッケージ間にフレキシブルコネクタを備える集積デバイス
US10157824B2 (en) Integrated circuit (IC) package and package substrate comprising stacked vias

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170605

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171226

R150 Certificate of patent or registration of utility model

Ref document number: 6271004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250