JP6265776B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP6265776B2
JP6265776B2 JP2014031218A JP2014031218A JP6265776B2 JP 6265776 B2 JP6265776 B2 JP 6265776B2 JP 2014031218 A JP2014031218 A JP 2014031218A JP 2014031218 A JP2014031218 A JP 2014031218A JP 6265776 B2 JP6265776 B2 JP 6265776B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
type semiconductor
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014031218A
Other languages
Japanese (ja)
Other versions
JP2015156448A (en
Inventor
竜舞 斎藤
竜舞 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014031218A priority Critical patent/JP6265776B2/en
Publication of JP2015156448A publication Critical patent/JP2015156448A/en
Application granted granted Critical
Publication of JP6265776B2 publication Critical patent/JP6265776B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、主に、実装基板上に横給電型の半導体発光素子が実装された半導体発光装置に関する。   The present invention mainly relates to a semiconductor light emitting device in which a laterally feeding type semiconductor light emitting element is mounted on a mounting substrate.

発光ダイオード（ＬＥＤ）は、一般に、ｎ型半導体層、発光性を有する活性層、および、ｐ型半導体層が順次積層する光半導体積層と、当該光半導体積層に電流を注入するための一対の電極と、を有する構成である。一方の電極からｎ型半導体層に注入される電子と、他方の電極からｐ型半導体層に注入される正孔とが、活性層において再結合し、この再結合にかかるエネルギが光（および熱）として放出される。光半導体積層にＧａＮ（窒化ガリウム）等の窒化物半導体を用いた場合、そのＬＥＤは、紫外光ないし青色光を発光し、また、蛍光体を利用することにより白色光を発光することができる。   A light-emitting diode (LED) generally includes an n-type semiconductor layer, a light-emitting active layer, a p-type semiconductor layer sequentially laminated, and a pair of electrodes for injecting current into the photo-semiconductor laminate It is the composition which has. Electrons injected from one electrode into the n-type semiconductor layer and holes injected from the other electrode into the p-type semiconductor layer recombine in the active layer, and the energy required for this recombination is light (and heat). ). When a nitride semiconductor such as GaN (gallium nitride) is used for the optical semiconductor stack, the LED emits ultraviolet light or blue light, and can emit white light by using a phosphor.

このようなＬＥＤは、電極の構成により、縦給電型と横給電型とに分類することができる。縦給電型のＬＥＤは、光半導体積層の両面、つまりｎ型半導体層側の面とｐ側半導体層側の面とに電極が形成される構成である。また、横給電型のＬＥＤは、光半導体積層の一方の面、つまりｎ型半導体層側の面またはｐ側半導体層側の面のどちらか一方の面に電極が形成される構成である。具体的には、たとえば、ｐ型半導体層側の面の一部に、ｐ型半導体層および活性層が除去されてｎ型半導体層が表出する領域が形成され、ｐ型半導体層側の面において、ｐ型半導体層の表面と、ｎ型半導体層が表出する領域と、に電極が形成される構成である。   Such LEDs can be classified into a vertical feed type and a lateral feed type depending on the configuration of the electrodes. The vertically fed LED has a configuration in which electrodes are formed on both sides of the optical semiconductor stack, that is, the surface on the n-type semiconductor layer side and the surface on the p-side semiconductor layer side. The laterally fed LED has a structure in which an electrode is formed on one surface of the optical semiconductor stack, that is, one of the surface on the n-type semiconductor layer side and the surface on the p-side semiconductor layer side. Specifically, for example, a region where the p-type semiconductor layer and the active layer are removed to expose the n-type semiconductor layer is formed on a part of the surface on the p-type semiconductor layer side, and the surface on the p-type semiconductor layer side is formed. The electrode is formed on the surface of the p-type semiconductor layer and the region where the n-type semiconductor layer is exposed.

特許文献１には、縦給電型のＬＥＤを、電場等を利用して、効率的に基板に実装する方法が開示されている。特許文献１によれば、一辺数十μｍ程度の微細ＬＥＤを複数散在させた溶媒中に実装基板を浸漬し、実装基板の実装すべき位置に対応して電場勾配を形成することにより、複数の微細ＬＥＤを１回のプロセスで同時に実装することができる、とされている。   Patent Document 1 discloses a method of efficiently mounting a vertically fed LED on a substrate using an electric field or the like. According to Patent Document 1, a mounting substrate is immersed in a solvent in which a plurality of fine LEDs each having a side of several tens of μm are scattered, and an electric field gradient is formed corresponding to a position where the mounting substrate is to be mounted. It is said that fine LEDs can be simultaneously mounted in a single process.

特開２００１−２５７２１８号公報JP 2001-257218 A

本発明の主な目的は、新規な構成を有する半導体発光装置を提供することにある。また、本発明の他の目的は、横給電型ＬＥＤが実装される実装基板であって、当該ＬＥＤの平面回転方向における実装自由度が高い実装基板を提供することにある。   A main object of the present invention is to provide a semiconductor light emitting device having a novel structure. Another object of the present invention is to provide a mounting board on which a laterally fed LED is mounted, and has a high degree of freedom in mounting in the plane rotation direction of the LED.

本発明の主な観点によれば、実装基板と、該実装基板上に実装される半導体発光素子と、を含む半導体発光装置であって、前記実装基板は、支持基板と、前記支持基板上に一方向に延在して形成される導線部材と、前記支持基板上に前記導線部材の終端部分に接続して形成され、該支持基板表面からの高さが該導線部材よりも高い第１基板電極と、前記支持基板上に、前記第１基板電極と間隙を空けて、かつ、前記導線部材を避けて該第１基板電極を囲うように形成され、該支持基板表面からの高さが該導線部材よりも高い第２基板電極と、を備え、前記半導体発光素子は、前記第１基板電極および前記第２基板電極の上方に配置され、発光性を有する光半導体積層と、前記光半導体積層の下面中央に形成され、前記第１基板電極に接触する中央電極と、前記光半導体積層の下面周縁に、前記中央電極と間隙を空けて該中央電極を囲うように形成され、前記導線部材には接触せずに前記第２基板電極と接触する周縁電極と、を備え、前記第１基板電極および前記中央電極は強磁性体材料を含み、該第１基板電極または該中央電極のどちらか一方は自発磁化されている半導体発光装置、が提供される。
According to a main aspect of the present invention, there is provided a semiconductor light emitting device including a mounting substrate and a semiconductor light emitting element mounted on the mounting substrate, wherein the mounting substrate is provided on the support substrate and the support substrate. A conductive wire member formed extending in one direction, and a first substrate formed on the support substrate so as to be connected to a terminal portion of the conductive wire member and having a height from the support substrate surface higher than that of the conductive wire member An electrode is formed on the support substrate so as to be spaced from the first substrate electrode and to surround the first substrate electrode while avoiding the conductor member, and the height from the surface of the support substrate is A second substrate electrode higher than a conducting wire member, and the semiconductor light emitting element is disposed above the first substrate electrode and the second substrate electrode and has a light emitting property, and the optical semiconductor laminate Formed in the center of the lower surface of the first substrate electrode and in contact with the first substrate electrode A central electrode and a peripheral electrode formed on the periphery of the lower surface of the optical semiconductor stack so as to surround the central electrode with a space between the central electrode and to contact the second substrate electrode without contacting the conductor member And the first substrate electrode and the central electrode include a ferromagnetic material, and either the first substrate electrode or the central electrode is spontaneously magnetized .

新規な構成を有する半導体発光装置が得られる。また、横給電型ＬＥＤの平面回転方向における実装自由度が高い実装基板が得られる。   A semiconductor light emitting device having a novel configuration can be obtained. In addition, a mounting substrate having a high degree of freedom in mounting in the plane rotation direction of the laterally fed LED is obtained.

図１Ａおよび図１Ｂは、実装基板を作製する様子を示す断面図および平面図である。1A and 1B are a cross-sectional view and a plan view showing how a mounting substrate is manufactured. 図２Ａおよび図２Ｂは、実装基板を作製する様子を示す断面図および平面図である。2A and 2B are a cross-sectional view and a plan view showing how a mounting board is manufactured. 図３Ａおよび図３Ｂは、実装基板を作製する様子を示す断面図および平面図である。3A and 3B are a cross-sectional view and a plan view showing how a mounting substrate is manufactured. 、, および、and, 図４Ａ〜図４Ｈは、実施例１によるＬＥＤアレイを作製する様子を示す断面図および平面図である。4A to 4H are a cross-sectional view and a plan view showing how the LED array according to Example 1 is manufactured. 図５Ａおよび図５Ｂは、実施例１によるＬＥＤアレイを個々のＬＥＤ素子に分割し、当該ＬＥＤ素子を実装基板に定着させる様子を全体的に示す断面図である。FIGS. 5A and 5B are cross-sectional views generally showing a state in which the LED array according to Example 1 is divided into individual LED elements and the LED elements are fixed to a mounting substrate. および、and, 図６Ａ〜図６Ｃは、実施例１によるＬＥＤ装置を示す平面図および断面図である。6A to 6C are a plan view and a cross-sectional view showing the LED device according to the first embodiment. 図７Ａ〜図７Ｃは、実施例２によるＬＥＤ装置を作製する様子の一部を示す断面図である。7A to 7C are cross-sectional views illustrating a part of the LED device according to the second embodiment. 図８Ａおよび図８Ｂは、実施例２によるＬＥＤ装置を示す平面図および断面図である。8A and 8B are a plan view and a cross-sectional view showing the LED device according to the second embodiment. および、and, 図９Ａ〜図９Ｄは、実施例３によるＬＥＤ装置を作製する様子の一部を示す断面図である。9A to 9D are cross-sectional views illustrating a part of the LED device according to the third embodiment. 図１０Ａおよび図１０Ｂは、実施例３によるＬＥＤ装置を示す平面図および断面図である。10A and 10B are a plan view and a cross-sectional view showing the LED device according to the third embodiment. 図１１Ａおよび図１１Ｂは、実施例３によるＬＥＤ装置の変形例を示す平面図である。11A and 11B are plan views showing a modification of the LED device according to the third embodiment.

図１〜図６を参照して、実施例１による半導体発光装置（ＬＥＤ装置）１０１について説明する。ＬＥＤ装置１０１は、実装基板１１０上に実施例１による半導体発光素子（ＬＥＤ素子）１２２が実装された構成を有する。また、ＬＥＤ装置１０１の製造方法は、実装基板１１０を作製する工程（図１〜図３）と、ＬＥＤ素子１２２（発光構造体１２１）が多数連なったＬＥＤアレイ１２０を作製する工程（図４）と、ＬＥＤアレイ１２０を個々のＬＥＤ素子１２２に分割した後、そのＬＥＤ素子１２２を実装基板１１０に実装する工程と（図５）、を有する。   With reference to FIGS. 1-6, the semiconductor light-emitting device (LED apparatus) 101 by Example 1 is demonstrated. The LED device 101 has a configuration in which a semiconductor light emitting element (LED element) 122 according to the first embodiment is mounted on a mounting substrate 110. Moreover, the manufacturing method of the LED device 101 includes a process of manufacturing the mounting substrate 110 (FIGS. 1 to 3) and a process of manufacturing the LED array 120 in which a large number of LED elements 122 (light emitting structures 121) are connected (FIG. 4). And, after dividing the LED array 120 into individual LED elements 122, mounting the LED elements 122 on the mounting substrate 110 (FIG. 5).

図１〜図３を参照して、実装基板１１０の作製方法について説明する。実装基板１１０は、支持基板１１上に、基板電極２３，２４が形成された構成を有する。   A method for manufacturing the mounting substrate 110 will be described with reference to FIGS. The mounting substrate 110 has a configuration in which substrate electrodes 23 and 24 are formed on the support substrate 11.

図１Ａおよび図１Ｂは、支持基板１１上に、第１および第２の配線パターン２１，２２を形成する様子を示す断面図、および、第１および第２の配線パターン２１，２１の形状を示す平面図である。なお、図１ＢにおけるＩＡ−ＩＡ断面が、図１Ａに示す断面図に対応する。   1A and 1B are cross-sectional views showing how the first and second wiring patterns 21 and 22 are formed on the support substrate 11, and the shapes of the first and second wiring patterns 21 and 21. It is a top view. Note that the IA-IA cross section in FIG. 1B corresponds to the cross sectional view shown in FIG. 1A.

図１Ａに示すように、まず、ＰＥＴ（ポリエチレンテレフタレート）樹脂等から構成される支持基板１１表面に、電気メッキ法などにより、ＣｕやＡｌなどを含む導電膜２０を成膜する。導電膜２０の膜厚は、２５μｍ程度である。なお、導電膜２０には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。   As shown in FIG. 1A, first, a conductive film 20 containing Cu, Al, or the like is formed on the surface of a support substrate 11 made of PET (polyethylene terephthalate) resin or the like by electroplating or the like. The film thickness of the conductive film 20 is about 25 μm. The conductive film 20 is preferably made of a material excluding a ferromagnetic material, that is, a diamagnetic material or a paramagnetic material.

その後、レジストマスクを用いたウェットエッチング法により、導電膜２０の一部をエッチングして、第１および第２の配線パターン２１，２２を形成する。なお、第１および第２の配線パターン２１，２２の間隙には、溝部２０ｄが画定される。   Thereafter, a part of the conductive film 20 is etched by wet etching using a resist mask to form first and second wiring patterns 21 and 22. A groove 20d is defined in the gap between the first and second wiring patterns 21 and 22.

図１Ｂに示すように、第１の配線パターン２１は、支持基板１１平面において、一方向に延在する形状を有している。第２の配線パターン２２は、第１の配線パターン２１の終端部２１ｔを取り囲む第１の部分２２ａと、その第１の部分２２ａと連続して一方向に延在する第２の部分２２ｂと、を含む形状を有している。第１の部分２２ａは、たとえば、円環形状において第１の配線パターン２１に対応する領域を一部切欠いた形状を有している。なお、溝部２０ｄは、第２の配線パターン２２の第１の部分２２ａに囲まれる領域において、第１の配線パターン２１に対応する領域を除く領域に画定される。   As shown in FIG. 1B, the first wiring pattern 21 has a shape extending in one direction on the plane of the support substrate 11. The second wiring pattern 22 includes a first portion 22a surrounding the terminal portion 21t of the first wiring pattern 21, a second portion 22b extending in one direction continuously to the first portion 22a, It has the shape containing. The first portion 22a has, for example, an annular shape in which a region corresponding to the first wiring pattern 21 is partially cut out. The groove 20 d is defined in a region excluding a region corresponding to the first wiring pattern 21 in a region surrounded by the first portion 22 a of the second wiring pattern 22.

図２Ａおよび図２Ｂは、第１の配線パターン２１上に第１電極層２３ａを形成する様子を示す断面図、および、第１電極層２３ａの形状を示す平面図である。なお、図２ＢにおけるＩＩＡ−ＩＩＡ断面が、図２Ａに示す断面図に対応する。   2A and 2B are a cross-sectional view showing a state in which the first electrode layer 23a is formed on the first wiring pattern 21, and a plan view showing the shape of the first electrode layer 23a. Note that the IIA-IIA cross section in FIG. 2B corresponds to the cross sectional view shown in FIG. 2A.

図２Ａおよび図２Ｂに示すように、第１の配線パターン２１の終端部２１ｔに、リフトオフ法により、強磁性体材料およびはんだ部材を含む、円形状の第１電極層２３ａを形成する。具体的には、まず、支持基板１１上の、第１の配線パターン２１の終端部２１ｔを除く領域に、フォトレジストパターンを形成する。続いて、電子ビーム蒸着法などにより、第１の配線パターン２１の終端部２１ｔおよびフォトレジストパターン上に、ＦｅやＮｉ等を含む強磁性体膜を成膜する。その後、フォトレジストパターンとともに、その上に成膜された強磁性体膜を除去（リフトオフ）する。これにより、第１の配線パターン２１の終端部２１ｔに強磁性体膜が残存し、パターニングされた強磁性体膜、つまり第１電極層２３ａを得る。第１電極層２３ａの層厚は、５μｍ程度である。   As shown in FIGS. 2A and 2B, a circular first electrode layer 23a including a ferromagnetic material and a solder member is formed on the terminal portion 21t of the first wiring pattern 21 by a lift-off method. Specifically, first, a photoresist pattern is formed on the support substrate 11 in a region excluding the terminal portion 21 t of the first wiring pattern 21. Subsequently, a ferromagnetic film containing Fe, Ni, or the like is formed on the termination portion 21t of the first wiring pattern 21 and the photoresist pattern by an electron beam evaporation method or the like. Thereafter, together with the photoresist pattern, the ferromagnetic film formed thereon is removed (lifted off). As a result, the ferromagnetic film remains at the terminal end 21t of the first wiring pattern 21, and a patterned ferromagnetic film, that is, the first electrode layer 23a is obtained. The layer thickness of the first electrode layer 23a is about 5 μm.

ここで、第１電極層２３ａおよび第１の配線パターン２１の終端部２１ｔを含む構成を、第１基板電極２３と呼ぶこととする。また、第１の配線パターン２１の終端部２１ｔを除く領域を、第１配線部材２１ｗと呼ぶこととする。   Here, a configuration including the first electrode layer 23 a and the terminal portion 21 t of the first wiring pattern 21 is referred to as a first substrate electrode 23. The region excluding the terminal end 21t of the first wiring pattern 21 is referred to as a first wiring member 21w.

図３Ａおよび図３Ｂは、第２の配線パターン２２上に第２電極層２４ａを形成した後、第１基板電極２３を磁化させる様子を示す断面図、および、第２基板電極２４の形状を示す平面図である。なお、図３ＢにおけるＩＩＩＡ−ＩＩＩＡ断面が、図３Ａに示す断面図に対応する。   3A and 3B are cross-sectional views showing a state in which the first substrate electrode 23 is magnetized after the second electrode layer 24a is formed on the second wiring pattern 22, and the shape of the second substrate electrode 24 is shown. It is a top view. Note that the IIIA-IIIA cross section in FIG. 3B corresponds to the cross sectional view shown in FIG. 3A.

図３Ａおよび図３Ｂに示すように、第２の配線パターン２２の第１の部分２２ａに、リフトオフ法により、ＣｕやＡｌなどの反磁性体材料または常磁性体材料、および、はんだ部材を含む第２電極層２４ａを形成する。支持基板１１表面から第２電極層２４ａ表面までの高さは、第１基板電極２３の高さと一致している。なお、第２電極層２４ａは、第２の配線パターン２２の第２の部分２２ｂに形成してもかまわない。   As shown in FIGS. 3A and 3B, the first portion 22a of the second wiring pattern 22 includes a diamagnetic material such as Cu or Al or a paramagnetic material, and a solder member by a lift-off method. A two-electrode layer 24a is formed. The height from the surface of the support substrate 11 to the surface of the second electrode layer 24 a matches the height of the first substrate electrode 23. Note that the second electrode layer 24 a may be formed on the second portion 22 b of the second wiring pattern 22.

ここで、第２電極層２４ａおよび第２の配線パターン２２の第１の部分２２ａを含む構成を、第２基板電極２４と呼ぶこととする。また、第２の配線パターン２２の第２の部分２２ｂを、第２配線部材２２ｗと呼ぶこととする。   Here, the configuration including the second electrode layer 24 a and the first portion 22 a of the second wiring pattern 22 is referred to as a second substrate electrode 24. Further, the second portion 22b of the second wiring pattern 22 is referred to as a second wiring member 22w.

その後、強磁性体材料を含む第１基板電極２３に磁場を印加し、第１基板電極２３（特に第１電極層２３ａ）を飽和磁化（自発磁化）させる。これにより、第１基板電極２３は、自発的に磁場を発生させる。なお、第２基板電極２４、第１配線部材２１ｗおよび第２配線部材２２ｗは、反磁性体材料または常磁性体材料により構成されている、つまり強磁性体材料により構成されていないため、自発磁化されることはない。   Thereafter, a magnetic field is applied to the first substrate electrode 23 containing a ferromagnetic material, and the first substrate electrode 23 (particularly the first electrode layer 23a) is saturated (spontaneous magnetization). Thereby, the first substrate electrode 23 spontaneously generates a magnetic field. The second substrate electrode 24, the first wiring member 21w, and the second wiring member 22w are made of a diamagnetic material or a paramagnetic material, that is, not made of a ferromagnetic material. It will never be done.

以上により、実装基板１１０が完成する。なお、第１基板電極２３および第１配線部材２１ｗ、ならびに、第２基板電極２４および第２配線部材２２ｗは、支持基板１１上に複数形成されているものとする。   As described above, the mounting substrate 110 is completed. It is assumed that a plurality of the first substrate electrode 23 and the first wiring member 21w, and the second substrate electrode 24 and the second wiring member 22w are formed on the support substrate 11.

図４を参照して、ＬＥＤアレイ１２０の作製方法について説明する。図４Ａ〜図４Ｇは、ＬＥＤアレイ１２０を形成する様子を示す断面図である。   With reference to FIG. 4, the manufacturing method of LED array 120 is demonstrated. 4A to 4G are cross-sectional views showing how the LED array 120 is formed.

最初に、成長基板１２として、Ｃ面サファイア基板を準備する。なお、成長基板１２には、サファイア基板のほかに、スピネル基板やＺｎＯ（酸化亜鉛）基板などを用いることができる。その後、成長基板１２をサーマルクリーニングする。具体的には、水素雰囲気中において、成長基板１２を、１０００℃で１０分間加熱する。   First, a C-plane sapphire substrate is prepared as the growth substrate 12. In addition to the sapphire substrate, a spinel substrate, a ZnO (zinc oxide) substrate, or the like can be used as the growth substrate 12. Thereafter, the growth substrate 12 is thermally cleaned. Specifically, the growth substrate 12 is heated at 1000 ° C. for 10 minutes in a hydrogen atmosphere.

次に、図４Ａに示すように、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、成長基板１２上に、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１）で表現される窒化物半導体層（光半導体積層３０）を形成する。 Next, as shown in FIG. 4A, Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y) is formed on the growth substrate 12 by MOCVD (metal organic chemical vapor deposition) or the like. A nitride semiconductor layer (optical semiconductor stack 30) represented by ≦ 1) is formed.

具体的には、まず、基板温度を５００℃にし、１０．４μｍｏｌ／ｍｉｎの流量でＴＭＧ（トリメチルガリウム）を、３．３ＳＬＭの流量でＮＨ３を、３分間供給する。これにより、成長基板１２上にＧａＮからなるバッファ層が成長する。続いて、基板温度を１０００℃にして、バッファ層を結晶化させる。 Specifically, first, the substrate temperature is set to 500 ° C., TMG (trimethylgallium) is supplied at a flow rate of 10.4 μmol / min, and NH 3 is supplied at a flow rate of 3.3 SLM for 3 minutes. As a result, a buffer layer made of GaN grows on the growth substrate 12. Subsequently, the substrate temperature is set to 1000 ° C. to crystallize the buffer layer.

その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２０分間供給する。これにより、バッファ層上にＧａＮからなる下地層が成長する。バッファ層および下地層は、下地バッファ層３１を構成する。 Thereafter, while maintaining the substrate temperature, TMG is supplied at a flow rate of 45 μmol / min and NH 3 is supplied at a flow rate of 4.4 SLM for 20 minutes. Thereby, an underlayer made of GaN grows on the buffer layer. The buffer layer and the base layer constitute the base buffer layer 31.

その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２．７×１０−９μｍｏｌ／ｍｉｎの流量でＳｉＨ４を、１２０分間供給する。これにより、下地バッファ層３１上に、層厚が７μｍ程度であるＳｉドープＧａＮ層（ｎ型ＧａＮ層）が成長する。ｎ型ＧａＮ層は、ｎ型半導体層３２を構成する。 Thereafter, while maintaining the substrate temperature, TMG is supplied at a flow rate of 45 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and SiH 4 is supplied at a flow rate of 2.7 × 10 −9 μmol / min for 120 minutes. As a result, a Si-doped GaN layer (n-type GaN layer) having a thickness of about 7 μm is grown on the underlying buffer layer 31. The n-type GaN layer constitutes the n-type semiconductor layer 32.

その後、基板温度を７００℃にし、３．６μｍｏｌ／ｍｉｎの流量でＴＭＧを、１０μｍｏｌ／ｍｉｎの流量でＴＭＩ（トリメチルインジウム）を、４．４ＳＬＭの流量でＮＨ３を、３３秒間供給し、ＩｎＧａＮからなる井戸層（層厚２．２ｎｍ程度）を成長させる。続いて、ＴＭＩの供給を停止して、ＴＭＧおよびＮＨ３を３２０秒間供給し、ＧａＮからなる障壁層（層厚１５ｎｍ程度）を成長させる。そして、井戸層および障壁層の成長を交互に（たとえば５周期分）繰り返して、ｎ型半導体層３２上に、多重量子井戸構造を有する活性層３３を形成する。 Thereafter, the substrate temperature is set to 700 ° C., TMG is supplied at a flow rate of 3.6 μmol / min, TMI (trimethylindium) is supplied at a flow rate of 10 μmol / min, and NH 3 is supplied at a flow rate of 4.4 SLM for 33 seconds. A well layer (with a thickness of about 2.2 nm) is grown. Subsequently, the supply of TMI is stopped, TMG and NH 3 are supplied for 320 seconds, and a barrier layer (layer thickness of about 15 nm) made of GaN is grown. Then, the growth of the well layer and the barrier layer is repeated alternately (for example, for five periods) to form the active layer 33 having a multiple quantum well structure on the n-type semiconductor layer 32.

その後、基板温度を８７０℃にし、８．１μｍｏｌ／ｍｉｎの流量でＴＭＧを、７．５μｍｏｌ／ｍｉｎの流量でＴＭＡ（トリメチルアルミニウム）を、４．４ＳＬＭの流量でＮＨ３を、２．９×１０−７μｍｏｌ／ｍｉｎの流量でＣＰ２Ｍｇ（ビスシクロペンタディエニルマグネシウム）を、５分間供給する。これにより、活性層３３上に、層厚が４０ｎｍ程度であるＭｇドープＡｌＧａＮ層（ｐ型ＡｌＧａＮ層）が成長する。続いて、ＴＭＡの供給を停止して、１８μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２．９×１０−７μｍｏｌ／ｍｉｎの流量でＣＰ２Ｍｇを、７分間供給する。これにより、ｐ型ＡｌＧａＮ層上に、層厚が１５０ｎｍ程度であるＭｇドープＧａＮ層（ｐ型ＧａＮ層）が成長する。ｐ型ＡｌＧａＮ層およびｐ型ＧａＮ層は、ｐ型半導体層３４を構成する。 Thereafter, the substrate temperature is set to 870 ° C., TMG is supplied at a flow rate of 8.1 μmol / min, TMA (trimethylaluminum) is supplied at a flow rate of 7.5 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and 2.9 × 10. CP2Mg (biscyclopentadienylmagnesium) is supplied for 5 minutes at a flow rate of −7 μmol / min. Thereby, an Mg-doped AlGaN layer (p-type AlGaN layer) having a thickness of about 40 nm is grown on the active layer 33. Subsequently, the supply of TMA is stopped, and TMG is supplied at a flow rate of 18 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and CP2Mg is supplied at a flow rate of 2.9 × 10 −7 μmol / min for 7 minutes. . Thereby, an Mg-doped GaN layer (p-type GaN layer) having a thickness of about 150 nm is grown on the p-type AlGaN layer. The p-type AlGaN layer and the p-type GaN layer constitute a p-type semiconductor layer 34.

以上により、成長基板１２上に、下地バッファ層３１を介して、ｎ型半導体層３２、活性層３３、および、ｐ型半導体層３４、が順次積層する光半導体積層３０が形成される。   As described above, the optical semiconductor stack 30 in which the n-type semiconductor layer 32, the active layer 33, and the p-type semiconductor layer 34 are sequentially stacked is formed on the growth substrate 12 via the base buffer layer 31.

次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層３０の一部分をエッチングして、光半導体積層３０に穴部（ビア）３０ｈを形成する。ビア３０ｈは、少なくともｐ型半導体層３４および活性層３３を貫通し、ビア３０ｈの底面にはｎ型半導体層３２が表出する。   Next, a part of the optical semiconductor stack 30 is etched by a dry etching method using chlorine gas using a resist mask to form a hole (via) 30 h in the optical semiconductor stack 30. The via 30h penetrates at least the p-type semiconductor layer 34 and the active layer 33, and the n-type semiconductor layer 32 is exposed on the bottom surface of the via 30h.

次に、図４Ｂに示すように、ビア３０ｈ内を覆う絶縁層４１を形成する。まず、スパッタ法などにより、ビア３０ｈを含む光半導体積層３０の全面にＳｉＯ２膜を成膜する。続いて、レジストマスクを用いたＣＦ４／Ａｒ混合ガスによるドライエッチング法により、ビア３０ｈ内および光半導体積層３０表面のビア３０ｈ周辺を除く領域に成膜されたＳｉＯ２膜をエッチングする。これにより、パターニングされたＳｉＯ２膜、つまり絶縁層４１が形成される。なお、絶縁層４１としては、ＳｉＯ２のほかに、ＳｉＮなどを用いることができる。 Next, as shown in FIG. 4B, an insulating layer 41 covering the inside of the via 30h is formed. First, a SiO 2 film is formed on the entire surface of the optical semiconductor stack 30 including the via 30 h by sputtering or the like. Subsequently, the SiO 2 film formed in the region other than the via 30 h and the periphery of the via 30 h on the surface of the optical semiconductor stack 30 is etched by a dry etching method using a CF 4 / Ar mixed gas using a resist mask. Thereby, a patterned SiO 2 film, that is, the insulating layer 41 is formed. As the insulating layer 41, SiN or the like can be used in addition to SiO 2 .

次に、図４Ｃに示すように、リフトオフ法により、光半導体積層３０（ｐ型半導体層３４）上の絶縁層４１周辺に、ｐ側電極５０を形成する。ｐ側電極５０は、たとえばＩＴＯ（インジウム錫酸化物）膜／Ａｇ膜／ＴｉＷ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜／Ｔｉ膜の導電性多層膜からなる。ｐ側電極５０には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。   Next, as shown in FIG. 4C, the p-side electrode 50 is formed around the insulating layer 41 on the optical semiconductor stack 30 (p-type semiconductor layer 34) by a lift-off method. The p-side electrode 50 is made of, for example, a conductive multilayer film of ITO (indium tin oxide) film / Ag film / TiW film / Ti film / Pt film / Au film / Ti film. The p-side electrode 50 is preferably made of a material excluding a ferromagnetic material, that is, a diamagnetic material or a paramagnetic material.

ｐ側電極５０は、ｐ型半導体層３４表面において、ｐ型半導体層３４と電気的に接続している。ｐ側電極５０の高さ（ｐ型半導体層３４表面からｐ側電極５０表面までの高さ）は、大よそ１μｍ程度である。   The p-side electrode 50 is electrically connected to the p-type semiconductor layer 34 on the surface of the p-type semiconductor layer 34. The height of the p-side electrode 50 (height from the surface of the p-type semiconductor layer 34 to the surface of the p-side electrode 50) is about 1 μm.

次に、図４Ｄに示すように、ビア３０ｈ底面の絶縁層３１を除去した後、ビア３０ｈ内を覆うｎ側電極４２を形成する。まず、レジストマスクを用いたＣＦ４／Ａｒ混合ガスによるドライエッチング法により、ビア３０ｈ底面に位置する絶縁層４１の一部をエッチングする。これにより、ビア３０ｈ底面に、ｎ型半導体層３２が露出する。その後、リフトオフ法により、ビア３０ｈ内および絶縁膜４１上にｎ側電極４２を形成する。ｎ側電極４２は、たとえばＴｉ膜／Ａｇ膜／Ｐｔ膜／Ｔｉ膜／Ｎｉ膜／Ａｕ膜の金属多層膜からなる。なお、ｎ側電極４２は、強磁性体材料であるＮｉを含有している。強磁性体材料としては、Ｎｉのほかに、ＦｅやＣｏなどを用いることができる。 Next, as shown in FIG. 4D, after the insulating layer 31 on the bottom surface of the via 30h is removed, an n-side electrode 42 covering the inside of the via 30h is formed. First, a part of the insulating layer 41 located on the bottom surface of the via 30h is etched by a dry etching method using a CF 4 / Ar mixed gas using a resist mask. As a result, the n-type semiconductor layer 32 is exposed on the bottom surface of the via 30h. Thereafter, an n-side electrode 42 is formed in the via 30 h and on the insulating film 41 by a lift-off method. The n-side electrode 42 is made of, for example, a metal multilayer film of Ti film / Ag film / Pt film / Ti film / Ni film / Au film. The n-side electrode 42 contains Ni that is a ferromagnetic material. As the ferromagnetic material, in addition to Ni, Fe, Co, or the like can be used.

ｎ側電極４２は、ビア３０ｈ内を通って、ｎ型半導体層３２と電気的に接続し、ｐ側電極５０と間隙を空けて設けられる。ｎ側電極４２の高さ（光半導体積層３０表面からｎ側電極４２表面までの高さ）は、概ねｐ側電極５０の高さと同等（１μｍ程度）である。   The n-side electrode 42 passes through the via 30 h and is electrically connected to the n-type semiconductor layer 32 and provided with a gap from the p-side electrode 50. The height of the n-side electrode 42 (height from the surface of the optical semiconductor laminate 30 to the surface of the n-side electrode 42) is substantially the same as the height of the p-side electrode 50 (about 1 μm).

次に、図４Ｅに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、ｐ側電極５０の外側に位置する光半導体積層３０を１μｍ程度の深さでエッチングし、分離溝３０ｄを形成する。光半導体積層３０における分離溝３０ｄの内側の領域を、素子領域１２２Ａと呼ぶこととする。分離溝３０ｄは、ＬＥＤ素子１２２の外縁を画定する。   Next, as shown in FIG. 4E, the optical semiconductor stack 30 positioned outside the p-side electrode 50 is etched to a depth of about 1 μm by a dry etching method using chlorine gas using a resist mask, and the separation groove 30d is formed. Form. A region inside the separation groove 30d in the optical semiconductor stack 30 is referred to as an element region 122A. The separation groove 30 d defines the outer edge of the LED element 122.

その後、レジストマスクを用いたスパッタリング法により、分離溝３０ｄ内を覆い、ＳｉＯ２からなる保護絶縁膜７１（膜厚１００〜６００ｎｍ程度）を形成する。 Thereafter, the inside of the separation groove 30d is covered by a sputtering method using a resist mask, and a protective insulating film 71 (film thickness of about 100 to 600 nm) made of SiO 2 is formed.

以上により、成長基板１２上に、発光構造体１２１が形成される。   Thus, the light emitting structure 121 is formed on the growth substrate 12.

次に、図４Ｆに示すように、発光構造体１２１表面に、仮支持体として、厚膜なカプトンテープ７３を貼付する。その後、レーザリフトオフ法により、成長基板１２と発光構造体１２１（光半導体積層３０）とを分離する。   Next, as shown in FIG. 4F, a thick Kapton tape 73 is attached to the surface of the light emitting structure 121 as a temporary support. Thereafter, the growth substrate 12 and the light emitting structure 121 (the optical semiconductor stack 30) are separated by a laser lift-off method.

具体的には、成長基板１２（サファイア基板）側からＫｒＦエキシマレーザ光（波長２４８ｎｍ，照射エネルギ密度８００〜９００ｍＪ／ｃｍ２）を照射する。そのレーザ光は、成長基板１２を透過して、下地バッファ層３１（ＧａＮ層）に吸収される。下地バッファ層３１は、その光吸収に伴う発熱により分解される。これにより、成長基板１２と光半導体積層３０とが分離され、ｎ型半導体層３２が露出する。 Specifically, KrF excimer laser light (wavelength 248 nm, irradiation energy density 800 to 900 mJ / cm 2 ) is irradiated from the growth substrate 12 (sapphire substrate) side. The laser light passes through the growth substrate 12 and is absorbed by the underlying buffer layer 31 (GaN layer). The underlying buffer layer 31 is decomposed by heat generated by the light absorption. As a result, the growth substrate 12 and the optical semiconductor stack 30 are separated, and the n-type semiconductor layer 32 is exposed.

次に、図４Ｇに示すように、成長基板１２と分離された発光構造体１２１（光半導体積層３０）を、６５℃〜７５℃のアルカリ溶液に５分程度浸漬する。これにより、露出したｎ型半導体層３２表面に、微細な凸状構造物（いわゆるマイクロコーン）を多数含む微細凹凸層３２ｍが形成される。微細凹凸層３２ｍの形成は、ＬＥＤ素子の光取出し効率（ｎ型半導体層表面から出射される光量／活性層において放出される光量）の向上に寄与する。その後、アセトンなどを用いて、カプトンテープ７３を剥離する。   Next, as shown in FIG. 4G, the light emitting structure 121 (the optical semiconductor stack 30) separated from the growth substrate 12 is immersed in an alkaline solution at 65 ° C. to 75 ° C. for about 5 minutes. Thereby, the fine uneven | corrugated layer 32m containing many fine convex-shaped structures (what is called microcone) is formed in the exposed n-type semiconductor layer 32 surface. The formation of the fine concavo-convex layer 32m contributes to the improvement of the light extraction efficiency (the amount of light emitted from the surface of the n-type semiconductor layer / the amount of light emitted from the active layer) of the LED element. Thereafter, the Kapton tape 73 is peeled off using acetone or the like.

以上により、ＬＥＤアレイ１２０が完成する。なお、成長基板１２と発光構造体１２１とを分離した後、露出したｎ型半導体層３２に分離溝３０ｄに対応する切り込み溝を形成してもよい。   Thus, the LED array 120 is completed. In addition, after separating the growth substrate 12 and the light emitting structure 121, a cut groove corresponding to the separation groove 30 d may be formed in the exposed n-type semiconductor layer 32.

図４Ｈは、素子領域１２２Ａ内のＬＥＤアレイ１２０を示す平面図である。なお、ＩＶＧ−ＩＶＧ断面が、図４Ｇに示す断面図に対応する。   FIG. 4H is a plan view showing the LED array 120 in the element region 122A. The IVG-IVG cross section corresponds to the cross section shown in FIG. 4G.

素子領域１２２Ａは、たとえば一辺５０μｍの正方形状である。素子領域１２２Ａの中央領域には、たとえば素子領域１２２Ａと中心を一致させて、円形状のｎ側電極４２が配置されている。素子領域１２２Ａの周縁領域には、ｎ側電極４２と間隙を空けて、また、ｎ側電極４２を取り囲むようにｐ側電極５０が配置されている。ｎ側電極４２およびｐ側電極５０の間隙（絶縁層４１を覗く部分）は、たとえば円環形状を有している。   The element region 122A has, for example, a square shape with a side of 50 μm. In the central region of the element region 122A, for example, a circular n-side electrode 42 is arranged so that the center coincides with the element region 122A. In the peripheral region of the element region 122 </ b> A, a p-side electrode 50 is disposed so as to leave a gap with the n-side electrode 42 and surround the n-side electrode 42. A gap between the n-side electrode 42 and the p-side electrode 50 (portion looking into the insulating layer 41) has, for example, an annular shape.

図５を参照して、ＬＥＤ装置１０１の製造方法について説明する。図５Ａおよび図５Ｂは、ＬＥＤアレイ１２０を個々のＬＥＤ素子１２２に分割し、そのＬＥＤ素子１２２を実装基板１１０上に定着させる様子を全体的に示す断面図である。まず、イソプロピルアルコール等の有機溶媒１５１が充填された容器１５２を準備し、その容器１５２の底部に実装基板１１０を載置する。   With reference to FIG. 5, the manufacturing method of the LED device 101 is demonstrated. 5A and 5B are cross-sectional views generally showing how the LED array 120 is divided into individual LED elements 122 and the LED elements 122 are fixed on the mounting substrate 110. First, a container 152 filled with an organic solvent 151 such as isopropyl alcohol is prepared, and the mounting substrate 110 is placed on the bottom of the container 152.

図５Ａに示すように、有機溶媒１５１にＬＥＤアレイ１２０を浸漬して、超音波を印加する。超音波の振動により、ＬＥＤアレイ１２０は、個々のＬＥＤ素子１２２に分割される。具体的には、発光構造体１２１（光半導体積層３０）が分離溝３０ｄに沿って分割され、素子領域１２２Ａにおける発光構造体１２１に対応するＬＥＤ素子１２２を得る（図４Ｅないし図４Ｇ参照）。   As shown in FIG. 5A, the LED array 120 is immersed in an organic solvent 151 and ultrasonic waves are applied. The LED array 120 is divided into individual LED elements 122 by ultrasonic vibration. Specifically, the light emitting structure 121 (the optical semiconductor stack 30) is divided along the separation groove 30d to obtain the LED element 122 corresponding to the light emitting structure 121 in the element region 122A (see FIGS. 4E to 4G).

個々のＬＥＤ素子１２２は、超音波の振動により、有機溶媒１５１中に広く分散するとともに、重力により、実装基板１１０が載置された容器１５２の底部に向かって沈殿する。このとき、実装基板１１０の第１基板電極２３は磁化されており（図３Ａ参照）、また、ＬＥＤ素子１２２のｎ側電極４２は強磁性体材料を含有している（図４Ｄ参照）ため、ＬＥＤ素子１２２は、磁力により、第１基板電極２３に向って引き寄せられる。   The individual LED elements 122 are widely dispersed in the organic solvent 151 by ultrasonic vibration, and are precipitated toward the bottom of the container 152 on which the mounting substrate 110 is placed by gravity. At this time, the first substrate electrode 23 of the mounting substrate 110 is magnetized (see FIG. 3A), and the n-side electrode 42 of the LED element 122 contains a ferromagnetic material (see FIG. 4D). The LED element 122 is attracted toward the first substrate electrode 23 by a magnetic force.

図５Ｂに示すように、ＬＥＤ素子１２２が誘導されて、ｎ側電極４２が第１基板電極２３と接触すると、ｎ側電極４２および第１基板電極２３の磁気的な結合により、ＬＥＤ素子１２２は実装基板１１０上に定着する。なお、実装基板１１０上に定着せずに沈殿したＬＥＤ素子１２２（未定着素子と呼ぶ）があるときは、超音波を印加するなどして、再度、未定着素子を有機溶媒１５１中に分散させ、未定着素子の実装基板１１０への定着を試行する。このときにも、実装基板１１０上に定着しているＬＥＤ素子１２２は、ｎ側電極４２および第１基板電極２３の磁気的な結合により、有機溶媒１５１中に再分散されることはない。   As shown in FIG. 5B, when the LED element 122 is guided and the n-side electrode 42 comes into contact with the first substrate electrode 23, the LED element 122 is formed by magnetic coupling between the n-side electrode 42 and the first substrate electrode 23. Fixing is performed on the mounting substrate 110. When there is an LED element 122 (referred to as an unfixed element) that has settled without being fixed on the mounting substrate 110, the unfixed element is dispersed again in the organic solvent 151 by applying ultrasonic waves or the like. Then, the fixing of the unfixed element to the mounting substrate 110 is tried. Also at this time, the LED element 122 fixed on the mounting substrate 110 is not redispersed in the organic solvent 151 due to the magnetic coupling between the n-side electrode 42 and the first substrate electrode 23.

このように、第１基板電極２３を自発磁化した強磁性体材料で構成し、ｎ側電極４２を強磁性体材料で構成することにより、ＬＥＤ素子１２２を、実装基板１１０上の所望の位置に精確に定着させることができる。なお、ＬＥＤ素子を実装基板上に定着させる工程においては、予め、有機溶媒中にＬＥＤ素子が分散した素子分散溶媒を準備しておき、当該素子分散溶媒を、実装基板表面に滴下・供給する工程としてもよい。また、第１基板電極２３を自発磁化させた構成ではなく、ｎ側電極４２を自発磁化させた構成にしてもよいであろう。   In this way, the first substrate electrode 23 is made of a spontaneously magnetized ferromagnetic material, and the n-side electrode 42 is made of a ferromagnetic material, so that the LED element 122 can be placed at a desired position on the mounting substrate 110. It can be fixed accurately. In the step of fixing the LED element on the mounting substrate, a step of preparing an element dispersion solvent in which the LED element is dispersed in an organic solvent in advance, and dropping and supplying the element dispersion solvent to the surface of the mounting substrate. It is good. In addition, the first substrate electrode 23 may be configured to be spontaneously magnetized, and the n-side electrode 42 may be configured to spontaneously magnetize.

図６Ａ〜図６Ｃは、実装基板１１０上に定着したＬＥＤ素子１２２を示す平面図および断面図である。図６ＡにおけるＶＩＢ−ＶＩＢ断面およびＶＩＣ−ＶＩＣ断面が、それぞれ図６Ｂおよび図６Ｃに示す断面図に対応する。   6A to 6C are a plan view and a cross-sectional view showing the LED element 122 fixed on the mounting substrate 110. The VIB-VIB cross section and VIC-VIC cross section in FIG. 6A correspond to the cross sectional views shown in FIGS. 6B and 6C, respectively.

図６Ａおよび図６Ｂに示すように、ＬＥＤ素子１２２は、第１基板電極２３および第２基板電極２４の上方に配置される。ｎ側電極４２は、ＬＥＤ素子１２２の中央領域において、第１基板電極２３（図６Ａにおいて破線で示されている）と重なるように（図６Ａ）、また、第１基板電極２３と接触して（図６Ｂ）配置される。ｐ側電極５０は、ＬＥＤ素子１２２の周縁領域において、第２基板電極２４（図６Ａにおいて破線でて示されている）と重なって（図６Ａ）、また、第２基板電極２４と接触して（図６Ｂ）配置される。   As shown in FIGS. 6A and 6B, the LED element 122 is disposed above the first substrate electrode 23 and the second substrate electrode 24. The n-side electrode 42 overlaps the first substrate electrode 23 (shown by a broken line in FIG. 6A) in the central region of the LED element 122 (FIG. 6A), and is in contact with the first substrate electrode 23. (FIG. 6B) Arranged. The p-side electrode 50 overlaps the second substrate electrode 24 (shown by a broken line in FIG. 6A) in the peripheral region of the LED element 122 (FIG. 6A), and is in contact with the second substrate electrode 24. (FIG. 6B) Arranged.

ＬＥＤ素子１２２を実装基板１１０上に定着させた後、実装基板１１０を、定着したＬＥＤ素子１２２とともに、有機溶媒１５１（図５Ｂ参照）から取り出して乾燥させる。その後、実装基板１１０を加熱して、第１基板電極２３および第２基板電極２４に含有されるはんだ部材を溶融し、第１基板電極２３とｎ側電極４２とを、また、第２基板電極２４とｐ側電極５０とを、それぞれ融着する。   After fixing the LED element 122 on the mounting substrate 110, the mounting substrate 110 is taken out of the organic solvent 151 (see FIG. 5B) together with the fixed LED element 122 and dried. Thereafter, the mounting substrate 110 is heated to melt the solder members contained in the first substrate electrode 23 and the second substrate electrode 24, and the first substrate electrode 23 and the n-side electrode 42 are also replaced with the second substrate electrode. 24 and the p-side electrode 50 are fused.

これにより、ｎ側電極４２を介して、第１基板電極２３および第１配線部材２１ｗ（図６Ａにおいて破線で示されている）とｎ型半導体層３２とが電気的に接続する。また、ｐ側電極５０を介して、第２基板電極２４および第２配線部材２２ｗ（図６Ａにおいて破線で示されている）とｐ型半導体層３４とが電気的に接続する。第１配線部材２１ｗおよび第２配線部材２２ｗを介して、光半導体積層３０に電力が供給されることにより、光半導体積層３０（特に活性層３３）から光が放出される。   As a result, the first substrate electrode 23 and the first wiring member 21w (shown by broken lines in FIG. 6A) and the n-type semiconductor layer 32 are electrically connected via the n-side electrode 42. Further, the second substrate electrode 24 and the second wiring member 22w (shown by broken lines in FIG. 6A) and the p-type semiconductor layer 34 are electrically connected via the p-side electrode 50. When power is supplied to the optical semiconductor stack 30 through the first wiring member 21w and the second wiring member 22w, light is emitted from the optical semiconductor stack 30 (particularly the active layer 33).

以上により、実装基板１１０上にＬＥＤ素子１２２が実装されたＬＥＤ装置１０１が完成する。   Thus, the LED device 101 in which the LED element 122 is mounted on the mounting substrate 110 is completed.

なお、図６Ａにおいて、ｐ側電極５０は、第１配線部材２１ｗと重なるように配置されているが、ｐ側電極５０と第１配線部材２１ｗとは電気的に接続していない。図６Ｃに示すように、第１配線部材２１ｗは、第２基板電極２４（および第１基板電極２３）よりも低く形成されているため、ｐ側電極５０とは接触していない。また、ＬＥＤ素子１２２が第１基板電極２３（ないしｎ側電極４２）を中心に平面方向に回転して配置されても、第１配線部材２１ｗがｐ側電極５０と接触することはない。つまり、ＬＥＤ素子１２２の平面回転方向における配置（実装）を特定の位置に定める制限はない。   In FIG. 6A, the p-side electrode 50 is disposed so as to overlap the first wiring member 21w, but the p-side electrode 50 and the first wiring member 21w are not electrically connected. As shown in FIG. 6C, the first wiring member 21 w is formed lower than the second substrate electrode 24 (and the first substrate electrode 23), and thus is not in contact with the p-side electrode 50. Further, even if the LED element 122 is disposed so as to rotate in the plane direction around the first substrate electrode 23 (or the n-side electrode 42), the first wiring member 21w does not contact the p-side electrode 50. In other words, there is no restriction on the arrangement (mounting) of the LED elements 122 in the plane rotation direction at a specific position.

図７および図８を参照して、実施例２によるＬＥＤ装置１０２について説明する。ＬＥＤ装置１０２は、実装基板１１０上に実施例２によるＬＥＤ素子１３２が実装された構成を有する。ＬＥＤ素子１３２は、実施例１によるＬＥＤ素子１２２において、ｎ側電極４２の位置とｐ側電極５０の位置とが入れ替わった構成を有する。   With reference to FIG. 7 and FIG. 8, the LED apparatus 102 by Example 2 is demonstrated. The LED device 102 has a configuration in which the LED element 132 according to the second embodiment is mounted on the mounting substrate 110. The LED element 132 has a configuration in which the position of the n-side electrode 42 and the position of the p-side electrode 50 are interchanged in the LED element 122 according to the first embodiment.

図７Ａ〜図７Ｃは、ＬＥＤ装置１０２を製造する様子の一部を示す断面図である。以下、実施例１によるＬＥＤ装置１０１の製造方法との違いについて主に説明する。   FIG. 7A to FIG. 7C are cross-sectional views showing a part of how the LED device 102 is manufactured. Hereinafter, differences from the manufacturing method of the LED device 101 according to the first embodiment will be mainly described.

まず、図７Ａに示すように、ＭＯＣＶＤ法などにより、成長基板１２上に、光半導体積層３０を形成する。光半導体積層３０の構成および作製方法は、実施例１と同様である。   First, as shown in FIG. 7A, an optical semiconductor stack 30 is formed on the growth substrate 12 by MOCVD or the like. The configuration and manufacturing method of the optical semiconductor stack 30 are the same as those in the first embodiment.

次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層３０をエッチングして、任意の領域を画定する第１分離溝３０ｄａを形成する。第１分離溝３０ｄａは、たとえば、ｐ型半導体層３４および活性層３３を貫通して、ｎ型半導体層３２内に到達するように形成される。その後、レジストマスクを用いたスパッタリング法により、第１分離溝３０ｄａ内を覆い、ＳｉＯ２からなる絶縁膜４５を形成する。 Next, the optical semiconductor stack 30 is etched by a dry etching method using chlorine gas using a resist mask to form a first separation groove 30da that defines an arbitrary region. The first separation groove 30da is formed so as to penetrate the p-type semiconductor layer 34 and the active layer 33 and reach the n-type semiconductor layer 32, for example. Thereafter, an insulating film 45 made of SiO 2 is formed so as to cover the inside of the first separation groove 30da by a sputtering method using a resist mask.

次に、リフトオフ法により、光半導体積層３０上の、第１分離溝３０ｄａが画定する領域の中央付近に、強磁性体材料を含むｐ側電極５５を形成する。ｐ側電極５５は、たとえばＴｉ膜／Ａｇ膜／Ｐｔ膜／Ｔｉ膜／Ｎｉ膜／Ａｕ膜の金属多層膜からなる。なお、ｐ側電極５５は、ｐ型半導体層３４表面において、ｐ型半導体層３４と電気的に接続している。   Next, a p-side electrode 55 containing a ferromagnetic material is formed in the vicinity of the center of the region defined by the first separation groove 30da on the optical semiconductor stack 30 by a lift-off method. The p-side electrode 55 is made of, for example, a metal multilayer film of Ti film / Ag film / Pt film / Ti film / Ni film / Au film. The p-side electrode 55 is electrically connected to the p-type semiconductor layer 34 on the surface of the p-type semiconductor layer 34.

次に、図７Ｂに示すように、レジストマスクを用いたＣＦ４／Ａｒ混合ガスによるドライエッチング法により、第１分離溝３０ｄａ底面に位置する絶縁膜４５およびｎ型半導体層３２の一部をエッチングする。これにより、第１分離溝３０ｄａ底面にｎ型半導体層３２が露出するとともに、第１分離溝３０ｄａ内に第２分離溝３０ｄｂが形成される。第２分離溝３０ｄｂは、素子領域１３２Ａを画定する。 Next, as shown in FIG. 7B, the insulating film 45 and a part of the n-type semiconductor layer 32 located on the bottom surface of the first separation groove 30da are etched by a dry etching method using a CF 4 / Ar mixed gas using a resist mask. To do. As a result, the n-type semiconductor layer 32 is exposed on the bottom surface of the first separation groove 30da, and the second separation groove 30db is formed in the first separation groove 30da. The second separation groove 30db defines the element region 132A.

次に、図７Ｃに示すように、リフトオフ法により、第１分離溝３０ｄａおよび第２分離溝３０ｄｂの内側、ならびに、絶縁膜４５上にｎ側電極４６を形成する。ｎ側電極４６は、第１分離溝３０ｄａおよび第２分離溝３０ｄｂ内を通って、つまりｐ型半導体層３４および活性層３３の側面を通ってｎ型半導体層３２と電気的に接続している。ｎ型電極４６は、たとえばＩＴＯ膜／Ａｇ膜／ＴｉＷ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜／Ｔｉ膜の導電性多層膜からなる。ｎ側電極４６には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。   Next, as shown in FIG. 7C, an n-side electrode 46 is formed on the inner side of the first separation groove 30da and the second separation groove 30db and on the insulating film 45 by a lift-off method. The n-side electrode 46 is electrically connected to the n-type semiconductor layer 32 through the first separation groove 30da and the second separation groove 30db, that is, through the side surfaces of the p-type semiconductor layer 34 and the active layer 33. . The n-type electrode 46 is made of, for example, a conductive multilayer film of ITO film / Ag film / TiW film / Ti film / Pt film / Au film / Ti film. The n-side electrode 46 is preferably made of a material excluding a ferromagnetic material, that is, a diamagnetic material or a paramagnetic material.

以上により、成長基板１２上に、発光構造体１３１が形成される。その後、実施例１と同様に、レーザリフトオフ法により、発光構造体１３１から成長基板１２を分離してＬＥＤアレイを作製し、有機溶媒中において当該ＬＥＤアレイを個々のＬＥＤ素子１３２に分割して、当該ＬＥＤ素子１３２を実装基板１１０上に実装する。これにより、実施例２によるＬＥＤ装置１０２が完成する。   Thus, the light emitting structure 131 is formed on the growth substrate 12. Thereafter, as in Example 1, the growth substrate 12 is separated from the light emitting structure 131 by a laser lift-off method to produce an LED array, and the LED array is divided into individual LED elements 132 in an organic solvent. The LED element 132 is mounted on the mounting substrate 110. Thereby, the LED device 102 according to the second embodiment is completed.

図８Ａおよび図８Ｂは、実装基板１１０上に定着（ないし実装）したＬＥＤ素子１３２（ＬＥＤ装置１０２の一部）を示す平面図および断面図である。図８ＡにおけるＶＩＩＩＢ−ＶＩＩＩＢ断面が、図８Ｂに示す断面図に対応する。   8A and 8B are a plan view and a cross-sectional view showing the LED element 132 (a part of the LED device 102) fixed (or mounted) on the mounting substrate 110. FIG. The VIIIB-VIIIB cross section in FIG. 8A corresponds to the cross sectional view shown in FIG. 8B.

ＬＥＤ素子１３２は、第１基板電極２３および第２基板電極２４の上方に配置される。ｐ側電極５５は、ＬＥＤ素子１３２の中央領域において、第１基板電極２３と重なるように（図８Ａ）、また、第１基板電極２３と接触して（図８Ｂ）配置される。ｎ側電極４６は、ＬＥＤ素子１３２の周縁領域において、第２基板電極２４と重なるように（図８Ａ）、また、第２基板電極２４と接触して（図８Ｂ）配置される。   The LED element 132 is disposed above the first substrate electrode 23 and the second substrate electrode 24. The p-side electrode 55 is disposed in the central region of the LED element 132 so as to overlap the first substrate electrode 23 (FIG. 8A) and in contact with the first substrate electrode 23 (FIG. 8B). The n-side electrode 46 is disposed in the peripheral region of the LED element 132 so as to overlap the second substrate electrode 24 (FIG. 8A) and in contact with the second substrate electrode 24 (FIG. 8B).

これにより、ｐ側電極５５を介して、第１基板電極２３および第１配線部材２１ｗとｐ型半導体層３４とが電気的に接続する。また、ｎ側電極４６を介して、第２基板電極２４および第２配線部材２２ｗ（図６Ａにおいて破線で示されている）とｎ型半導体層３２とが電気的に接続する。第１配線部材２１ｗおよび第２配線部材２２ｗを介して、光半導体積層３０に電力が供給されることにより、光半導体積層３０（特に活性層３３）から光が放出される。   As a result, the first substrate electrode 23 and the first wiring member 21 w are electrically connected to the p-type semiconductor layer 34 via the p-side electrode 55. Further, the second substrate electrode 24 and the second wiring member 22w (shown by a broken line in FIG. 6A) and the n-type semiconductor layer 32 are electrically connected via the n-side electrode 46. When power is supplied to the optical semiconductor stack 30 through the first wiring member 21w and the second wiring member 22w, light is emitted from the optical semiconductor stack 30 (particularly the active layer 33).

図９〜図１１を参照して、実施例３によるＬＥＤ装置１０３について説明する。ＬＥＤ装置１０３は、実装基板１１０上に実施例３によるＬＥＤ素子１４２が実装された構成を有する。ＬＥＤ素子１４２は、実施例１によるＬＥＤ素子１２２において、さらに、実装基板１１０に向かって突出し、第１基板電極２３と第２基板電極との間隙（溝部２０ｄ）に挿入されるガイド部材６０を設けた構成を有する。なお、ＬＥＤ素子１４２は、実施例２によるＬＥＤ素子１３２に、ガイド部材６０を設けた構成としてもよい。   With reference to FIGS. 9-11, the LED apparatus 103 by Example 3 is demonstrated. The LED device 103 has a configuration in which the LED element 142 according to the third embodiment is mounted on the mounting substrate 110. In the LED element 122 according to the first embodiment, the LED element 142 further includes a guide member 60 that protrudes toward the mounting substrate 110 and is inserted into a gap (groove 20d) between the first substrate electrode 23 and the second substrate electrode. Have a configuration. The LED element 142 may have a configuration in which the guide member 60 is provided on the LED element 132 according to the second embodiment.

図９Ａ〜図９Ｄは、ＬＥＤ装置１０３を製造する様子の一部を示す断面図である。以下、実施例１によるＬＥＤ装置１０１の製造方法との違いについて主に説明する。   FIG. 9A to FIG. 9D are cross-sectional views showing a part of how the LED device 103 is manufactured. Hereinafter, differences from the manufacturing method of the LED device 101 according to the first embodiment will be mainly described.

まず、図９Ａに示すように、成長基板１２上に光半導体積層３０を形成し、さらに、光半導体層３０のｎ型半導体層３２と接続するｎ側電極４２、および、ｐ型半導体層３４と接続するｐ側電極５０を形成する。光半導体積層３０、ｎ側電極４２およびｐ側電極５０の構成および作製方法は、実施例１と同様である。   First, as shown in FIG. 9A, an optical semiconductor stack 30 is formed on the growth substrate 12, and an n-side electrode 42 connected to the n-type semiconductor layer 32 of the optical semiconductor layer 30, and a p-type semiconductor layer 34, A p-side electrode 50 to be connected is formed. The configurations and manufacturing methods of the optical semiconductor stack 30, the n-side electrode 42, and the p-side electrode 50 are the same as those in the first embodiment.

次に、リフトオフ法により、ｎ側電極４２およびｐ側電極５０に跨り、ＳｉＯ２からなる下地絶縁膜６１を形成する。下地絶縁膜６１の膜厚は、３００ｎｍ程度である。 Next, a base insulating film 61 made of SiO 2 is formed across the n-side electrode 42 and the p-side electrode 50 by a lift-off method. The film thickness of the base insulating film 61 is about 300 nm.

次に、ｐ側電極５０の外側に位置する光半導体積層３０をエッチングし、分離溝３０ｄを形成する。光半導体積層３０における分離溝３０ｄの内側の領域を、素子領域１４２Ａと呼ぶこととする。その後、分離溝３０ｄ内を覆う保護絶縁膜７１を形成する。   Next, the optical semiconductor stack 30 positioned outside the p-side electrode 50 is etched to form the separation groove 30d. A region inside the isolation groove 30d in the optical semiconductor stack 30 is referred to as an element region 142A. Thereafter, a protective insulating film 71 is formed to cover the inside of the separation groove 30d.

次に、図９Ｂに示すように、リフトオフ法により、下地絶縁膜６１上に、Ｔｉ層（層厚５０ｎｍ程度）／Ｐｔ層（層厚２００ｎｍ程度）／Ａｕ層（層厚２５００ｎｍ程度）の多層構造を有する突起体６２を形成する。下地絶縁膜６１および突起体６２は、ガイド部材６０を構成する。   Next, as shown in FIG. 9B, a multilayer structure of Ti layer (layer thickness of about 50 nm) / Pt layer (layer thickness of about 200 nm) / Au layer (layer thickness of about 2500 nm) is formed on the base insulating film 61 by a lift-off method. The protrusion 62 having the above is formed. The base insulating film 61 and the protrusion 62 constitute a guide member 60.

以上により、成長基板１２上に、発光構造体１４１が形成される。   Thus, the light emitting structure 141 is formed on the growth substrate 12.

次に、図９Ｃに示すように、スピンコート法により、発光構造体１４１を覆って熱硬化性樹脂材料（東京応化工業製ＯＦＰＲ）を塗布し、当該樹脂材料を熱硬化（１３０℃，５ｍｉｎ）させて、埋め込み部材７２を形成する。続いて、埋め込み部材７２表面に、仮支持体として、厚膜なカプトンテープ７３を貼付する。その後、レーザリフトオフ法により、成長基板１２と発光構造体１４１（光半導体積層３０）とを分離して、ｎ型半導体層３２を露出させる。   Next, as shown in FIG. 9C, a thermosetting resin material (OFPR manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied by spin coating to cover the light emitting structure 141, and the resin material is thermoset (130 ° C., 5 min). Thus, the embedded member 72 is formed. Subsequently, a thick film Kapton tape 73 is attached to the surface of the embedded member 72 as a temporary support. Thereafter, the growth substrate 12 and the light emitting structure 141 (the optical semiconductor stack 30) are separated by a laser lift-off method, and the n-type semiconductor layer 32 is exposed.

次に、図９Ｄに示すように、成長基板１２と分離された発光構造体１４１および埋め込み部材７２を、６５℃〜７５℃のアルカリ溶液に５分程度浸漬する。これにより、露出したｎ型半導体層３２表面に微細凹凸層３２ｍが形成されるとともに、埋め込み部材７２が溶解される。その後、アセトンなどを用いて、カプトンテープ７３を剥離する。   Next, as shown in FIG. 9D, the light emitting structure 141 and the embedded member 72 separated from the growth substrate 12 are immersed in an alkaline solution at 65 ° C. to 75 ° C. for about 5 minutes. Thereby, the fine uneven layer 32m is formed on the exposed n-type semiconductor layer 32 surface, and the embedded member 72 is dissolved. Thereafter, the Kapton tape 73 is peeled off using acetone or the like.

以上により、ＬＥＤアレイ１４０が完成する。その後、実施例１と同様に、有機溶媒中においてＬＥＤアレイ１４０を個々のＬＥＤ素子１４２に分割して、当該ＬＥＤ素子１４２を実装基板１１０上に実装する。これにより、実施例３によるＬＥＤ装置１０３が完成する。   Thus, the LED array 140 is completed. Thereafter, as in Example 1, the LED array 140 is divided into individual LED elements 142 in an organic solvent, and the LED elements 142 are mounted on the mounting substrate 110. Thereby, the LED device 103 according to the third embodiment is completed.

図１０Ａおよび図１０Ｂは、実装基板１１０上に定着（ないし実装）したＬＥＤ素子１４２（ＬＥＤ装置１０３の一部）を示す平面図および断面図である。図１０ＡにおけるＸＢ−ＸＢ断面が、図１０Ｂに示す断面図に対応する。   10A and 10B are a plan view and a cross-sectional view showing the LED element 142 (a part of the LED device 103) fixed (or mounted) on the mounting substrate 110. FIG. The XB-XB cross section in FIG. 10A corresponds to the cross sectional view shown in FIG. 10B.

図１０Ａに示すように、ガイド部材６０は、ｎ側電極４２とｐ側電極５０との間隙（溝部２０ｄ）に重なって、また、この間隙に沿うように形成されている。ガイド部材６０は、第１配線部材２１ｗと干渉しないように、円環形状の一部を除去した形状を有している。また、図１０Ｂに示すように、ガイド部材６０（突起体６２）は、第１基板電極２３と第２基板電極２４との間隙（溝部２０ｄ）に挿入されるように配置されている。   As shown in FIG. 10A, the guide member 60 is formed so as to overlap the gap (groove portion 20d) between the n-side electrode 42 and the p-side electrode 50 and to follow the gap. The guide member 60 has a shape obtained by removing a part of the annular shape so as not to interfere with the first wiring member 21w. As shown in FIG. 10B, the guide member 60 (projection body 62) is disposed so as to be inserted into the gap (groove portion 20d) between the first substrate electrode 23 and the second substrate electrode 24.

有機溶媒中においてＬＥＤ素子１４２を実装基板１１０上に定着させる際、ＬＥＤ素子１４２は、有機溶媒中を沈殿するとともに、第１基板電極２３とｎ側電極４２との間に働く磁力により、第１基板電極２３に向かって引き寄せられる。そして、ガイド部材６０が実装基板１１０の溝部２０ｄに導入されて嵌り込むとき、ｎ側電極４２と第１基板電極２３とが接触して磁気的に結合し、ＬＥＤ素子１４２が実装基板１１０上に定着する。また、同時に、ｐ側電極５０と第２基板電極２４とが接触して配置される。   When the LED element 142 is fixed on the mounting substrate 110 in the organic solvent, the LED element 142 precipitates in the organic solvent, and the first magnetic force acts between the first substrate electrode 23 and the n-side electrode 42. It is drawn toward the substrate electrode 23. When the guide member 60 is introduced and fitted into the groove 20d of the mounting substrate 110, the n-side electrode 42 and the first substrate electrode 23 come into contact with each other and are magnetically coupled, and the LED element 142 is placed on the mounting substrate 110. To settle. At the same time, the p-side electrode 50 and the second substrate electrode 24 are disposed in contact with each other.

実装基板１１０の溝部２０ｄに嵌合ないし遊嵌するガイド部材６０がＬＥＤ素子１４２に設けられていることにより、ＬＥＤ素子１４２を実装基板１１０上の所望の位置により精確に定着させることができる。たとえば、ＬＥＤ素子１４２の定着位置がずれて、ｎ側電極４２が第１基板電極２３と接触して磁気的に結合しつつ、第２基板電極２４にも接触して配置されるようなことを防止することができる。なお、ガイド部材６０が溝部２０ｄに嵌り込まず、実装基板１１０上に定着しないＬＥＤ素子があるときは、超音波を印加するなどして、再度、その素子の実装基板への定着を試行すればよい。   Since the LED element 142 is provided with the guide member 60 that fits or loosely fits into the groove 20d of the mounting substrate 110, the LED element 142 can be accurately fixed at a desired position on the mounting substrate 110. For example, the fixing position of the LED element 142 is shifted, and the n-side electrode 42 is disposed in contact with the second substrate electrode 24 while being magnetically coupled with the first substrate electrode 23. Can be prevented. If there is an LED element that does not fit into the groove 20d and the guide member 60 is not fixed on the mounting substrate 110, an attempt is made to fix the element to the mounting substrate again by applying ultrasonic waves or the like. Good.

図１１Ａおよび図１１Ｂは、実施例３によるＬＥＤ素子１４２の変形例を示す平面図である。   11A and 11B are plan views showing a modification of the LED element 142 according to the third embodiment.

図１１Ａに示すように、ガイド部材６０は、連続的な土手状のパターンに限らず、複数に分断された柱状（ピン状）のパターンであってもよい。このようなパターンであっても、ガイド部材６０はＬＥＤ素子１４２の位置合わせ機構（ガイド機構）として機能するであろう。   As shown in FIG. 11A, the guide member 60 is not limited to a continuous bank-like pattern, and may be a columnar (pin-like) pattern divided into a plurality. Even in such a pattern, the guide member 60 will function as an alignment mechanism (guide mechanism) for the LED element 142.

なお、ガイド部材６０が設けられたＬＥＤ素子１４２を実装基板１１０上に実装する場合、つまり実施例３によるＬＥＤ装置１０３の場合には、第１基板電極２３およびｎ側電極４２は強磁性体材料を含有していなくてもよい。有機溶媒中でＬＥＤ素子１４２を実装基板１１０上に定着させる工程において、第１基板電極２３とｎ側電極４２との間に働く磁力がなくても、ＬＥＤ素子１４２の自然沈殿によりガイド部材６０が溝部２０ｄに嵌り込めば、ＬＥＤ素子１４２の位置をある程度拘束することができる。   When the LED element 142 provided with the guide member 60 is mounted on the mounting substrate 110, that is, in the case of the LED device 103 according to the third embodiment, the first substrate electrode 23 and the n-side electrode 42 are made of a ferromagnetic material. May not be contained. In the step of fixing the LED element 142 on the mounting substrate 110 in the organic solvent, the guide member 60 is caused by the natural precipitation of the LED element 142 even if there is no magnetic force acting between the first substrate electrode 23 and the n-side electrode 42. If it fits into the groove part 20d, the position of the LED element 142 can be restrained to some extent.

また、第１基板電極２３とｎ側電極４２との間に働く磁力を利用せずに、ロボットハンド等により、ＬＥＤ素子１４２を実装基板１１０上に機械的に実装してもよい。ＬＥＤ素子１４２を実装基板１１０上に機械的に実装する場合であっても、ＬＥＤ素子１４２にガイド部材６０が設けられていることにより、ＬＥＤ素子１４２を実装基板１１０上の所望の位置に容易に載置（マウント）することができるであろう。   Alternatively, the LED element 142 may be mechanically mounted on the mounting substrate 110 by a robot hand or the like without using the magnetic force acting between the first substrate electrode 23 and the n-side electrode 42. Even when the LED element 142 is mechanically mounted on the mounting substrate 110, the LED element 142 is easily provided at a desired position on the mounting substrate 110 by providing the LED element 142 with the guide member 60. It would be possible to mount.

磁力を利用せずに、ＬＥＤ素子１４２を実装基板１１０上に定着させる場合には、強磁性体材料を含む第１基板電極２３の第１電極層２３ａ（図２参照）、および、第１基板電極２３と高さを揃えるための第２基板電極２４の第２電極層２４ａ（図２参照）を形成しなくてもよい。   When the LED element 142 is fixed on the mounting substrate 110 without using the magnetic force, the first electrode layer 23a (see FIG. 2) of the first substrate electrode 23 containing a ferromagnetic material, and the first substrate The second electrode layer 24a (see FIG. 2) of the second substrate electrode 24 for aligning the height with the electrode 23 may not be formed.

図１１Ｂに示すように、第１電極層および第２電極層を形成しない場合、ｎ側電極４２は第１の配線パターン２１の終端部２１ｔと接触し、ｐ側電極５０は第２の配線パターン２２の第１の部分２２ａおよび第２の部分２２ｂの一部と接触する。第１および第２の配線パターン２１，２２は同じ高さに形成されているため（図１参照）、ｐ側電極５０は、第１の配線パターン２１と接触しないように、第１の配線パターン２１（第１配線部材に対応する領域）を避けるように形成されることが望ましいであろう。   As shown in FIG. 11B, when the first electrode layer and the second electrode layer are not formed, the n-side electrode 42 contacts the terminal portion 21t of the first wiring pattern 21, and the p-side electrode 50 has the second wiring pattern. 22 is in contact with a part of the first part 22a and the second part 22b. Since the first and second wiring patterns 21 and 22 are formed at the same height (see FIG. 1), the first wiring pattern is formed so that the p-side electrode 50 does not contact the first wiring pattern 21. It would be desirable to form 21 (region corresponding to the first wiring member).

ただし、ｐ側電極５０の平面パターン（平面形状）の単純性、ないし、それに伴うｐ側電極５０の成形（パターニング）容易性の観点から、ｐ側電極５０の平面パターンは図１０Ａおよび図１１Ａに示すようなパターンにすることが好ましい。このため、第１基板電極および第２基板電極は、それぞれ第１電極層および第２電極層を含む構成とすることが好ましい。磁力を利用しない場合には、第１電極層をＣｕやＡｌなどの反磁性体材料または常磁性体材料で形成してもかまわない。   However, from the viewpoint of simplicity of the planar pattern (planar shape) of the p-side electrode 50 and ease of forming (patterning) of the p-side electrode 50, the planar pattern of the p-side electrode 50 is shown in FIGS. 10A and 11A. It is preferable to use a pattern as shown. For this reason, it is preferable that the first substrate electrode and the second substrate electrode include a first electrode layer and a second electrode layer, respectively. When the magnetic force is not used, the first electrode layer may be formed of a diamagnetic material such as Cu or Al or a paramagnetic material.

以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。たとえば、第１配線部材は、支持基板の表面ではなく裏面に形成されていてもかまわない。第１配線部材が裏面に形成された実装基板は、一般的な貫通ビア配線基板の製造技術を用いることにより作製することができるであろう。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   As mentioned above, although the form for implementing this invention was demonstrated, this invention is not restrict | limited to these. For example, the first wiring member may be formed on the back surface instead of the front surface of the support substrate. The mounting substrate on which the first wiring member is formed on the back surface could be manufactured by using a general through via wiring substrate manufacturing technique. It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like can be made.

１１…支持基板、１２…成長基板、２０…導電膜、２１…第１配線パターン、２２…第２配線パターン、２３…第１基板電極、２４…第２基板電極、３０…光半導体積層、３１…下地バッファ層、３２…ｎ型半導体層、３３…活性層、３４…ｐ側半導体層、４１…絶縁膜、４２…ｎ側電極（実施例１の中央電極）、４５…絶縁膜、４６…ｎ側電極（実施例２の周縁電極）、５０…ｐ側電極（実施例１の周縁電極）、５５…ｐ側電極（実施例２の中央電極）、６０…ガイド部材、６１…下地絶縁膜、６２…突起体、７１…保護絶縁膜、７３…仮支持体、１０１…ＬＥＤ装置（実施例１）、１０２…ＬＥＤ装置（実施例２）、１１０…実装基板、１２０…ＬＥＤアレイ（実施例１）、１２１…発光構造体（実施例１）、１２２…ＬＥＤ素子、１３０…ＬＥＤアレイ（実施例２）、１３１…発光構造体（実施例２）、１３２…ＬＥＤ素子（実施例２）、１４０…ＬＥＤアレイ（実施例３）、１４１…発光構造体（実施例３）、１４２…ＬＥＤ素子（実施例３）。 DESCRIPTION OF SYMBOLS 11 ... Support substrate, 12 ... Growth substrate, 20 ... Conductive film, 21 ... First wiring pattern, 22 ... Second wiring pattern, 23 ... First substrate electrode, 24 ... Second substrate electrode, 30 ... Optical semiconductor lamination, 31 ... base buffer layer, 32 ... n-type semiconductor layer, 33 ... active layer, 34 ... p-side semiconductor layer, 41 ... insulating film, 42 ... n-side electrode (center electrode in Example 1), 45 ... insulating film, 46 ... n-side electrode (peripheral electrode of Example 2), 50... p-side electrode (peripheral electrode of Example 1), 55... p-side electrode (center electrode of Example 2), 60. , 62 ... Projection, 71 ... Protective insulating film, 73 ... Temporary support, 101 ... LED device (Example 1), 102 ... LED device (Example 2), 110 ... Mounting substrate, 120 ... LED array (Example) 1), 121... Light emitting structure (Example 1), 122... LED element, 13 ... LED array (Example 2), 131 ... Light emitting structure (Example 2), 132 ... LED element (Example 2), 140 ... LED array (Example 3), 141 ... Light emitting structure (Example 3) 142 LED elements (Example 3).

Claims (6)

実装基板と、該実装基板上に実装される半導体発光素子と、を含む半導体発光装置であって、
前記実装基板は、
支持基板と、
前記支持基板上に一方向に延在して形成される導線部材と、
前記支持基板上に前記導線部材の終端部分に接続して形成され、該支持基板表面からの高さが該導線部材よりも高い第１基板電極と、
前記支持基板上に、前記第１基板電極と間隙を空けて、かつ、前記導線部材を避けて該第１基板電極を囲うように形成され、該支持基板表面からの高さが該導線部材よりも高い第２基板電極と、
を備え、
前記半導体発光素子は、
前記第１基板電極および前記第２基板電極の上方に配置され、発光性を有する光半導体積層と、
前記光半導体積層の下面中央に形成され、前記第１基板電極に接触する中央電極と、
前記光半導体積層の下面周縁に、前記中央電極と間隙を空けて該中央電極を囲うように形成され、前記導線部材には接触せずに前記第２基板電極と接触する周縁電極と、
を備え、
前記第１基板電極および前記中央電極は強磁性体材料を含み、該第１基板電極または該中央電極のどちらか一方は自発磁化されている半導体発光装置。 A semiconductor light emitting device including a mounting substrate and a semiconductor light emitting element mounted on the mounting substrate,
The mounting substrate is
A support substrate;
A conductor member formed to extend in one direction on the support substrate;
A first substrate electrode formed on the support substrate and connected to a terminal portion of the conductor member, wherein the height from the support substrate surface is higher than that of the conductor member;
The support substrate is formed so as to be spaced from the first substrate electrode and surround the first substrate electrode while avoiding the conductor member, and the height from the support substrate surface is higher than that of the conductor member. A higher second substrate electrode,
With
The semiconductor light emitting element is
An optical semiconductor laminate disposed above the first substrate electrode and the second substrate electrode and having a light emitting property;
A central electrode formed in the center of the bottom surface of the optical semiconductor stack and in contact with the first substrate electrode;
A peripheral electrode that is formed on the periphery of the lower surface of the optical semiconductor stack so as to surround the central electrode with a gap from the central electrode, and that contacts the second substrate electrode without contacting the conductor member;
With
The semiconductor light emitting device, wherein the first substrate electrode and the central electrode include a ferromagnetic material, and either the first substrate electrode or the central electrode is spontaneously magnetized. 前記第１基板電極は、前記導線部材よりも高い位置に配置される部分に、強磁性体材料を含む請求項１記載の半導体発光装置。 The semiconductor light emitting device according to claim 1, wherein the first substrate electrode includes a ferromagnetic material in a portion disposed at a position higher than the conducting wire member. 前記導線部材、前記第２基板電極および前記周縁電極は、反磁性体材料または常磁性体材料を含む請求項１または２記載の半導体発光装置。 The semiconductor light emitting device according to claim 1 , wherein the conducting wire member, the second substrate electrode, and the peripheral electrode include a diamagnetic material or a paramagnetic material. 前記半導体発光素子は、さらに、前記中央電極および前記周縁電極の間隙に沿って形成され、前記第１基板電極および前記第２基板電極の間隙に挿入されるガイド部材と、備える請求項１〜３いずれか１項記載の半導体発光装置。 The semiconductor light emitting device, further the formed along the gap between the central electrode and the peripheral electrode, and a guide member inserted in the gap between the first substrate electrode and the second substrate electrode comprises claims 1-3 The semiconductor light-emitting device of any one of Claims. 前記半導体発光素子において、
前記光半導体積層は、前記実装基板側から、ｐ型半導体層、発光性を有する活性層、および、ｎ型半導体層、が積層する構成を有し、さらに、該ｐ型半導体層側表面の中央領域において、該ｐ型半導体層および該活性層が除去され、該ｎ型半導体層が表出する穴部を備え、
前記中央電極は、前記穴部を通って、前記ｎ型半導体層と電気的に接続し、
前記周縁電極は、前記ｐ型半導体層の表面において該ｐ型半導体層と電気的に接続する、
請求項１〜４いずれか１項記載の半導体発光装置。 In the semiconductor light emitting device,
The optical semiconductor stack has a configuration in which a p-type semiconductor layer, a light-emitting active layer, and an n-type semiconductor layer are stacked from the mounting substrate side, and the center of the surface of the p-type semiconductor layer side. In the region, the p-type semiconductor layer and the active layer are removed, and the n-type semiconductor layer is provided with a hole portion,
The center electrode is electrically connected to the n-type semiconductor layer through the hole,
The peripheral electrode is electrically connected to the p-type semiconductor layer on the surface of the p-type semiconductor layer;
The semiconductor light-emitting device of any one of Claims 1-4 . 前記半導体発光素子において、
前記光半導体積層は、前記実装基板側から、ｐ型半導体層、発光性を有する活性層、および、ｎ型半導体層、が積層する構成を有し、
前記中央電極は、前記ｐ型半導体層の表面において該ｐ型半導体層と電気的に接続し、
前記周縁電極は、前記ｐ型半導体層および前記活性層の側面を通って、前記ｎ型半導体層と電気的に接続する、
請求項１〜４いずれか１項記載の半導体発光装置。 In the semiconductor light emitting device,
The optical semiconductor stack has a configuration in which a p-type semiconductor layer, a light-emitting active layer, and an n-type semiconductor layer are stacked from the mounting substrate side,
The central electrode is electrically connected to the p-type semiconductor layer on the surface of the p-type semiconductor layer,
The peripheral electrode passes through the side surfaces of the p-type semiconductor layer and the active layer and is electrically connected to the n-type semiconductor layer;
The semiconductor light-emitting device of any one of Claims 1-4 .
JP2014031218A 2014-02-21 2014-02-21 Semiconductor light emitting device Active JP6265776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014031218A JP6265776B2 (en) 2014-02-21 2014-02-21 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014031218A JP6265776B2 (en) 2014-02-21 2014-02-21 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2015156448A JP2015156448A (en) 2015-08-27
JP6265776B2 true JP6265776B2 (en) 2018-01-24

Family

ID=54775592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014031218A Active JP6265776B2 (en) 2014-02-21 2014-02-21 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP6265776B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887321B2 (en) * 2017-06-14 2021-06-16 スタンレー電気株式会社 Light emitting device and its manufacturing method
JP7381937B2 (en) 2021-12-24 2023-11-16 日亜化学工業株式会社 Light-emitting module and method for manufacturing the light-emitting module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633891A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Light emitting semiconductor device
JPS5870584A (en) * 1981-10-23 1983-04-27 Hitachi Ltd Semiconductor device
JPH0778828A (en) * 1993-09-08 1995-03-20 Toshiba Corp Semiconductor device
JPH10112477A (en) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd Manufacture of semiconductor device, and semiconductor device
JP4082031B2 (en) * 2002-01-17 2008-04-30 ソニー株式会社 Element arrangement method and display device
US20050133806A1 (en) * 2003-12-17 2005-06-23 Hui Peng P and N contact pad layout designs of GaN based LEDs for flip chip packaging
JP5417850B2 (en) * 2009-01-05 2014-02-19 住友電気工業株式会社 Detecting device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2015156448A (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP5709778B2 (en) Light emitting element
JP2016025205A (en) Method of manufacturing semiconductor optical device
JP4702442B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN107527976B (en) Semiconductor light emitting device and method for manufacturing the same
EP2249405B1 (en) Method of manufacturing a light emitting device
JP6334945B2 (en) Semiconductor light emitting device, semiconductor light emitting element, and method for manufacturing semiconductor light emitting device
US20170358711A1 (en) Light emitting diode
US8319249B2 (en) Semiconductor light emitting device
TW201349585A (en) Semiconductor light emitting device
KR20120027201A (en) Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
JP6265776B2 (en) Semiconductor light emitting device
US9680063B2 (en) Semiconductor light-emitting device and semiconductor light-emitting device array
EP3631866B1 (en) Light emitting diode apparatus and method of manufacturing the same
JP6363846B2 (en) Semiconductor light emitting device, mounting substrate, and method of manufacturing semiconductor light emitting device
JP2016018966A (en) Semiconductor optical element and element dispersion solution
KR100969160B1 (en) Light emitting device and method for fabricating the same
JP6265799B2 (en) Semiconductor light emitting device
KR100675268B1 (en) Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same
US8742395B2 (en) Semiconductor light emitting device
US10333029B2 (en) Light-emitting element
US20140084327A1 (en) Light-emitting device
JP2014175512A (en) Semiconductor light-emitting device
JP6290608B2 (en) Semiconductor light emitting device array manufacturing method and wafer
KR102402257B1 (en) Light unit
TWI458121B (en) Solid state lighting devices with current routing and associated methods of manufacturing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6265776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250