JP6258748B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP6258748B2
JP6258748B2 JP2014067837A JP2014067837A JP6258748B2 JP 6258748 B2 JP6258748 B2 JP 6258748B2 JP 2014067837 A JP2014067837 A JP 2014067837A JP 2014067837 A JP2014067837 A JP 2014067837A JP 6258748 B2 JP6258748 B2 JP 6258748B2
Authority
JP
Japan
Prior art keywords
substrate
input
semiconductor element
output terminal
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014067837A
Other languages
English (en)
Other versions
JP2015192008A (ja
Inventor
真吾 松浦
真吾 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014067837A priority Critical patent/JP6258748B2/ja
Publication of JP2015192008A publication Critical patent/JP2015192008A/ja
Application granted granted Critical
Publication of JP6258748B2 publication Critical patent/JP6258748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、IC、LSI、パワーデバイス等の半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
半導体素子収納用パッケージ(以下、単にパッケージともいう)を用いた半導体装置の例を図5の斜視図に示す(例えば、特許文献1参照)。パッケージ21は、上面に半導体素子25が実装される実装領域22cを有する基板22と、実装領域22cを取り囲むように基板22の上面に設けられる枠体23と、枠体23に設けられた貫通孔H3を塞ぐように基板22および枠体23に嵌着された入出力端子24とから成る。そして、半導体装置20は、実装領域22bに実装されるとともに、入出力端子24と電気的に接続された半導体素子25と、枠体23の上面に接合された蓋体26とによって構成される。パッケージ21内に収納された半導体素子25は、基板22、枠体23、入出力端子24および蓋体26によって気密に封止される。このような半導体装置20は、基板22に設けられたU字形状の孔22cによって外部の実装基板にねじ止め固定される。半導体装置20は、半導体素子25が入出力端子24を介して外部の電気回路に電気的に接続されることによって作動する。
特開2005−19897号公報
図5に示す従来のパッケージは、補強部23cによって枠体23の剛性が向上し、半導体装置20を作動する際に生じる実装領域22cの変形を抑制することができる。ところが基板22において、入出力端子24が位置する基板22の一辺22fの剛性と、孔22bの間に挟まれた張出部22aの剛性とは異なりやすくなる。入出力端子24が位置する基板22の一辺22fは、基板22と枠体23との間に入出力端子24が設けられるとともに、この一辺22fに沿って補強部23cが設けられることから変形し難い。これに比べて張出部22aは枠体23等が設けられておらず、変形しやすい傾向になる。
また、基板22の一辺22f側は、熱膨張係数の異なる基板22と枠体23と入出力端子24とが接合されているため、温度変化によって変形が生じてしまう。これに対し、実装領域22cと張出部22aとを結ぶ基板22の部位は、熱変形が少なく、基板22の一辺22f側とは異なる変形を生じてしまい易い。
特に、図5に示す従来のパッケージはU字形状の孔22cが設けられているために、孔22cの両側で基板22の変形量が異なってしまう場合がある。例えば、孔22cの一辺22f側が熱変形によって上方または下方に反る反り量と、張出部22aが上方または下方に反る反り量とが異なってしまう場合がある。この場合、孔22cの両側、すなわち孔22cの一辺側22fと張出部22aとで基板22の高さが変わってしまうことになる。
このような半導体装置20を外部の実装基板に孔22cを介してねじ止めすると、基板22の複雑な変形が実装基板に沿って矯正されるとともに、基板22の各部に力が加わり、実装領域22cに実装された半導体素子25が破損する等、影響を受けやすくなるという虞がある。
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体装置を外部の実装基板に固定する際に半導体素子が受ける複雑な機械的影響を少なくすることにある。
本発明の一実施形態に係る半導体素子収納用パッケージは、四角形状の中央部に半導体素子を実装するための実装領域を有し、一辺の両端部および該一辺に対向する他辺の両端部に前記一辺側および前記他辺側に開口するU字形状の孔を有し、該孔に挟まれる張出部を有する基板と、この基板の上面に前記実装領域を四角形状に取り囲むように設けられる
とともに、4つの面の内外方向にそれぞれ前記基板に接するように形成された貫通孔を有する枠体と、前記貫通孔に嵌着され、前記枠体の内外を導通させるための導体が絶縁体中に挿通された入出力端子とを備えており、
該入出力端子は、前記枠体の内側から前記張出部における前記基板の上面にかけて接合されていることを特徴とする。
上記半導体素子収納用パッケージにおいて、前記一辺側および前記他辺側に配置される前記入出力端子の少なくとも一方は、前記枠体の内側から前記張出部における前記2辺の位置まで設けられているのがよい。
また、上記半導体素子収納用パッケージにおいて、前記一辺側および前記他辺側に配置される前記入出力端子の少なくとも一方は、前記枠体の外側に配置される部分が、前記枠体の内側に配置される部分よりも長いのがよい。
本発明の一実施形態に係る半導体装置は、上記の半導体素子収納用パッケージと、前記実装領域に実装されるとともに前記入出力端子の前記導体に電気的に接続された半導体素子とを具備していることを特徴とする。
本発明の一実施形態に係る半導体素子収納用パッケージによれば、四角形状の中央部に半導体素子を実装するための実装領域を有し、一辺の両端部および該一辺に対向する他辺の両端部に前記一辺側および前記他辺側に開口するU字形状の孔を有する基板と、この基板の上面に実装領域を四角形状に取り囲むように設けられるとともに、4つの面の内外方向にそれぞれ基板に接するように形成された貫通孔を有する枠体と、貫通孔に嵌着され、枠体の内外を導通させるための導体が絶縁体中に挿通された入出力端子とを備えることから、基板の対向する一辺側および他辺側において、孔に挟まれた張出部と実装領域とを結ぶ基板の部位と、一辺側および他辺側の端点を平行に結ぶ他の2辺に沿った基板の部位とが同じ方向に反るようにできるので、孔の両側の高さの違いを少なくすることができ、半導体装置の孔を外部の実装基板にねじによって固定する際に半導体素子に加わる機械的影響を緩和することができる。
上記半導体素子収納用パッケージにおいて、一辺側および他辺側に配置される入出力端子の少なくとも一方が、枠体の内側から対向する2辺の位置まで設けられていると、孔に挟まれた張出部の変形と、基板の他の2辺に沿った部位との変形量の差をより少なくすることができる。よって、孔の両側の高さの違いを少なくすることができる。
また、上記半導体素子収納用パッケージにおいて、一辺側および他辺側に配置される入出力端子の少なくとも一方の枠体の外側に配置される部分が、枠体の内側に配置される部分よりも長いと、孔に挟まれた張出部の変形と、基板の他の2辺に沿った部位との変形量の差をさらに少なくすることができる。よって、孔の両側の高さの違いを少なくすることができる。
本発明の一実施形態に係る半導体装置によれば、上記の半導体素子収納用パッケージと、実装領域に実装されるとともに入出力端子の導体に電気的に接続された半導体素子とを具備していることから、半導体装置を外部実装基板に固定する際に、実装領域に加わる力が少なく、半導体素子に及ぼす影響が少ない半導体装置とできる。
本発明の半導体素子収納用パッケージの実施の形態の一例を示す斜視図である。 本発明の半導体装置の実施の形態の一例を示す分解斜視図である。 図1に示す半導体素子収納用パッケージの上視平面図である。 (a)は図3に示す半導体素子収納用パッケージのA−A’の断面図、(b)は図3に示す半導体素子収納用パッケージのB−B’の断面図である。 従来の半導体装置の例を示す分解斜視図である。
本発明の半導体素子収納用パッケージおよび半導体装置を図面に基づき以下に詳細に説明する。
図1は、本発明の半導体素子収納用パッケージ1の実施の形態の一例を示す斜視図である。図2は、本発明の半導体装置10の実施の形態の一例を示す分解斜視図である。図3は、本発明の半導体素子収納用パッケージ1の実施の形態の一例を示す上視平面図である。図4は、本発明の半導体素子収納用パッケージ1の実施の形態の一例を示す断面図であり、図4(a)は図3のA−A’におけるパッケージの断面図、図4(b)はB−B’におけるパッケージの断面図である。なお、図1,図2,図3,図4において同じ部位には同じ符号を付している。
本発明の半導体素子収納用パッケージ1は、基板2、枠体3、入出力端子4とから基本的に構成される。基板2は、枠体3、入出力端子4および蓋体6とともに半導体素子5を気密に封止するための部材である。基板2は、平面視したときの形状が四角形の板状の部材であり、上面中央部に半導体素子5を実装するための実装領域2bを有する。また、4つの角部に近接した位置に孔2cを有する。実装領域2bとは、基板2を平面視した場合に四角形状の枠体3で取り囲まれる領域であって、半導体素子5が実装される領域を意味している。
基板2には、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料が用いられる。あるいは、上記の金属材料からなる合金またはコンポジット材が用いられる。基板2は、上記の金属材料からなるインゴットに圧延加工法、打ち抜き加工法、切削加工法等の金属加工法を施すことにより、所定の形状に加工される。
また、基板2には、4つの角部に基板2の上面から下面にかけて穿孔された孔2cが設けられる。孔2cには、半導体装置10を外部の実装基板(図示せず)にねじ止めする際にねじが挿入される。そして基板2は、ねじ頭によって基板2の上面から下面の外部の実装基板の方向に押さえ付けて固定される。
孔2cは、図1に示すように、一辺2d側と一辺2dに対向する他辺2e側に開いたU字形状の切欠きとして設けられている。図1に、孔2cが基板2の左下および右上の対向する2辺2d,2e側に開いたU字形状の切欠きとして設けられる例を示した。一辺2d側および他辺2e側に開いた開口を有するU字形状の孔2cとすることによって、実装基板に仮止めしたねじに基板2をスライドして取り付けることができるので、ねじ締め作業が容易になる。
枠体3は、基板2の上面に半導体素子5を収容する空間を確保するための部材である。枠体3は、基板2の上面の、孔2cが設けられている内側の位置に、実装領域2bを取り囲むように設けられる。すなわち、基板2の対向する2辺それぞれの両端に配置される孔2cの底面を結ぶ位置よりも実装領域2b側になるように枠体3が設けられる。対向する2辺2d,2eに隣接する2辺2f側では枠体3は孔2cを結ぶ位置を横切るように設けてもよい。
枠体3は、平面視したときの内周および外周の形状がそれぞれ略四角形の枠状である。この四角形枠状の枠体3の各辺が、基板2の各辺2d,2e,2fと平行になるように枠体3は設けられる。枠体3は、四角形の4つの面の内外方向にそれぞれ基板2に接するように形成された貫通孔Hを有する。枠体3は、孔2cが設けられている対向する2辺2d,2eと平行な第1の側壁部3aと、対向する2辺2d,2eの間の辺2fと平行な第2の側壁部3bとで成る。そして、第1の側壁部3aの下面に基板2と接する第1の貫通孔H1を有し、第2の側壁部3bの下面に基板2と接する第2の貫通孔H2を有している。この貫通孔H(H1,H2)に入出力端子4が嵌め込まれて固定される。
枠体3には、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法、切削加工法のような金属加工法を施すことによって、枠体3を作製することができる。そして、基板2の上面にAgロウによるロウ付け接合等によって接合する。または、基板2と切削加工等によって一体に形成してもよい。
入出力端子4(4a,4b)は、貫通孔H(H1,H2)に嵌着され、枠体3の内外を導通させるための導体4cを有する。導体4cは、絶縁体の一端表面から絶縁体中に挿通されて、絶縁体の他端表面に導出されている。入出力端子4は、第1の貫通孔H1に嵌着される第1の入出力端子4aと、第2の貫通孔H2に嵌着される第2の入出力端子4bとを含む。
第1の入出力端子4aは、枠体3の内側から、孔2cの間に挟まれた基板2の張出部2aにかけて、基板2の上面に配置される。すなわち、第1の入出力端子4aは、一端が枠体3の第1の側壁部3aの内側に位置し、他端が第1の側壁部3aの外側に位置するとともに孔2cに挟まれる張出部2aに位置するように基板2の上面に接合される。第2の入出力端子4bは、第2の側壁部3bの内側から第2の側壁部3bの外側にかけて基板2の上面に接合される。
入出力端子4(4a,4b)は、アルミナ(Al)質焼結体(アルミナセラミックス)等のセラミックスから成り、アルミナセラミックスから成る場合は以下のようにして作製される。まず、Alの粉末と、焼結助材としての酸化カルシウム(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、従来周知のドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。
次に、入出力端子4の立壁部となる部分を複数枚のセラミックグリーンシートから所定形状に打ち抜き加工したものを複数枚積層する。また、入出力端子4の平板部となる部分を同様にセラミックグリーンシートから所定形状に打ち抜き加工し、複数枚積層する。そして、平板部となるセラミックグリーンシート積層体の上面に導体4cとなるタングステン(W)等の金属を主成分とする金属ペーストを周知のスクリーン印刷法で塗布形成する
とともに、接地導体層となるパターンを平板部の下面および側面に同様にして塗布形成する。同様に立壁部となるセラミックグリーンシート積層体の側面および上面に金属ペーストを塗布形成する。次に、これら平板部および立壁部のセラミックグリーンシート積層体を積層することにより、入出力端子4となるセラミックグリーンシート積層体を得る。
得られたセラミックグリーンシート積層体を所定長さに切断し、非酸化雰囲気中で1500〜1600℃の温度で焼成することによってアルミナセラミックスから成る入出力端子4を得る。そして、得られた入出力端子4を、基板2と枠体3の間に設けられた貫通孔Hに嵌着してAgロウなどのロウ材で接合する。また、この枠体3および入出力端子4を基板2の上面の半導体素子5が載置される実装領域2bを囲繞するようにAgロウなどのロウ材を介して接合する。次いで、基板2,枠体3,入出力端子4の導体4cなどの露出した金属表面部分に酸化防止のためのニッケルメッキを施すことによりパッケージ1が得られる。
パッケージ1において、第1の側壁部3aに挟まれた第2の側壁部3bに、第2の入出力端子4bが枠体2の内側から外側にかけて第2の貫通孔H2を塞ぐように基板2および枠体3の第2の貫通孔H2の内面に接合されている。第2の入出力端子4bは、基板2との接合長さが長いので、基板2の熱変形に及ぼす影響も大きい。これにより、基板2の第2の入出力端子4bの接合方向に平行な2辺2f側に反りが生じる場合がある。
一方、第1の側壁部3aの貫通孔H1には、第1の入出力端子4aが第1の側壁部3aの内外方向に接合されている。そして、第1の入出力端子4aと基板2との間の熱膨張係数の差によって、基板2の張出部2a部分にも熱変形が生じる。入出力端子4aと入出力端子4bとが同じ程度の熱膨張係数である場合は、張出部2aにおける熱変形による反りと2辺2f側に生じる熱変形による反りとが同じ方向に揃う。これによって、孔2cの張出部2a側と2辺2f側との間の基板2の高さの差を少なくすることができる。そして、ねじを固定する際に基板2の実装領域2bに加わる機械的影響を緩和することができる。なお、熱膨張係数を揃えるため、第1の入出力端子4aと第2の入出力端子4bとは同じ材質であるのが好ましい。
ここで、第1の入出力端子4aを一辺2dの位置まで設け、辺2fと平行な方向の長い第1の入出力端子4aとすれば、第1の入出力端子4aと基板2との接合長さを長くできるので、張出部2aの熱変形量をより調整しやすくできる。また、第1の入出力端子4aの端面が一辺2dの位置まで設けられると、導体4cを一辺2dまで設けることができ、外部実装基板から導体4cに接続するボンディングワイヤやリード端子等の電気接続部材の長さを短くして高周波信号の伝送距離を小さくできることから、半導体素子収納用パッケージ1の周波数特性を向上させることができる。また、半導体素子収納用パッケージ1を組み立てる際に、第1の入出力端子4aの端面と、基板2の一辺2dとが面一になるように冶具等で保持して組み立てることができ、第1の入出力端子4aの接合位置が管理しやすくなる。
また、第1の入出力端子4aの長さを長くする場合、第1の入出力端子4aの枠体3の外側の長さが枠体3の内側の長さよりも長くなるように配置すると、枠体3の大きさを小さくすることができるので、望ましい。
次に、本発明の一実施形態に係る半導体装置10は、上述のパッケージ1の実装領域2bに半導体素子5が実装され、入出力端子4と電気的に接続されることによって完成する。半導体素子5は、金(Au)−錫(Sn)からなる低融点ろう材や、Sn−銀(Ag)−銅(Cu)からなる鉛フリーはんだ等の接合材を介して実装領域2bに実装される。その後、半導体素子5の電極と入出力端子4の導体4cとをボンディングワイヤ等を介して電気的に接続する。
次いで、枠体3の上面にFe−Ni−Co合金等から成る蓋体6を枠体3の内側を塞ぐようにロウ付けやシーム溶接により接合する。蓋体6の代わりに、例えば樹脂ポッティング等で枠体3の内側の半導体素子5を覆ってもよい。このように半導体素子5を封止することにより、本発明の半導体装置10を得る。
なお、導体4cの枠体3の外側にリード端子等の一端を接合し、リード端子の他端を外部実装基板の電気回路に電気的に接続することにより、半導体素子5と外部実装基板の電気回路とを接続してもよい。このように接続することにより、半導体素子5に高周波信号が入出力される。半導体素子5の例としては、ICやLSIの他、パワーデバイス用の半導体素子5等が挙げられる。
本発明の半導体装置10は、本発明の半導体素子収納用パッケージ1を用いることにより、半導体装置10を外部の実装基板に実装する際に生じる基板2の実装領域2bの変形を少なくすることができる。その結果、外部の実装基板に実装される際に生じる半導体素子5の破損を抑制できる半導体装置10とすることができる。
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。また、上記実施の形態の説明において上下左右という用語は、単に図面上の位置関係を説明するために用いたものであり、実際の使用時における位置関係を意味するものではない。
1:半導体素子収納用パッケージ
2:基板
2a:張出部
2b:実装領域
2c:孔
3:枠体
3a:第1の側壁部
3b:第2の側壁部
4:入出力端子
4a:第1の入出力端子
4b:第2の入出力端子
4c:導体
5:半導体素子
6:蓋体
10:半導体素子収納用パッケージ

Claims (4)

  1. 四角形状の中央部に半導体素子を実装するための実装領域を有し、一辺の両端部および該一辺に対向する他辺の両端部に前記一辺側および前記他辺側に開口するU字形状の孔を有し、該孔に挟まれる張出部を有する基板と、
    該基板の上面に前記実装領域を四角形状に取り囲むように設けられるとともに、4つの面の内外方向にそれぞれ前記基板に接するように形成された貫通孔を有する枠体と、
    前記貫通孔に嵌着され、前記枠体の内外を導通させるための導体が絶縁体中に挿通された入出力端子と
    を備えており、
    該入出力端子は、前記枠体の内側から前記張出部における前記基板の上面にかけて接合されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記一辺側および前記他辺側に配置される前記入出力端子の少なくとも一方は、前記枠体の内側から前記張出部における前記一辺または前記他辺の位置まで設けられていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 前記一辺側および前記他辺側に配置される前記入出力端子の少なくとも一方は、前記枠体の外側に配置される部分が、前記枠体の内側に配置される部分よりも長いことを特徴とする請求項1または2記載の半導体素子収納用パッケージ。
  4. 請求項1乃至請求項3のいずれか1つに記載の半導体素子収納用パッケージと、前記実装領域に実装されるとともに前記入出力端子の前記導体に電気的に接続された半導体素子とを具備していることを特徴とする半導体装置。
JP2014067837A 2014-03-28 2014-03-28 半導体素子収納用パッケージおよび半導体装置 Active JP6258748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014067837A JP6258748B2 (ja) 2014-03-28 2014-03-28 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014067837A JP6258748B2 (ja) 2014-03-28 2014-03-28 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2015192008A JP2015192008A (ja) 2015-11-02
JP6258748B2 true JP6258748B2 (ja) 2018-01-10

Family

ID=54426282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014067837A Active JP6258748B2 (ja) 2014-03-28 2014-03-28 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP6258748B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809813B2 (ja) * 2016-05-30 2021-01-06 京セラ株式会社 半導体パッケージおよび半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226514A (ja) * 1992-02-18 1993-09-03 Kyocera Corp 半導体素子収納用パッケージ
JP5450313B2 (ja) * 2010-08-06 2014-03-26 株式会社東芝 高周波半導体用パッケージおよびその作製方法
JP2012142371A (ja) * 2010-12-28 2012-07-26 Mitsubishi Electric Corp 半導体パッケージ
JP5725886B2 (ja) * 2011-01-28 2015-05-27 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP5851334B2 (ja) * 2012-05-08 2016-02-03 株式会社東芝 高周波半導体用パッケージ
JP2014049700A (ja) * 2012-09-03 2014-03-17 Toshiba Corp 部材の接合構造およびその接合方法、パッケージ

Also Published As

Publication number Publication date
JP2015192008A (ja) 2015-11-02

Similar Documents

Publication Publication Date Title
JP5730038B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP5669494B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP6258748B2 (ja) 半導体素子収納用パッケージおよび半導体装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
US10943854B2 (en) Semiconductor package and semiconductor apparatus for use with high-frequency signals and improved heat dissipation
JP2012174713A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP6809914B2 (ja) 半導体パッケージおよび半導体装置
JP4332037B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6809813B2 (ja) 半導体パッケージおよび半導体装置
CN110832773A (zh) 电子部件收纳用封装、电子装置以及电子模块
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP2006310433A (ja) 電子部品収納容器
JP5865783B2 (ja) 電子部品収納用容器および電子装置
JP6022842B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP5725900B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171207

R150 Certificate of patent or registration of utility model

Ref document number: 6258748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150