JP6252360B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP6252360B2 JP6252360B2 JP2014111054A JP2014111054A JP6252360B2 JP 6252360 B2 JP6252360 B2 JP 6252360B2 JP 2014111054 A JP2014111054 A JP 2014111054A JP 2014111054 A JP2014111054 A JP 2014111054A JP 6252360 B2 JP6252360 B2 JP 6252360B2
- Authority
- JP
- Japan
- Prior art keywords
- release layer
- layer
- resin layer
- wiring
- release
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.
半導体チップの小型化及び高性能化の要求に伴い、半導体チップが微細化されている。半導体チップの端子ピッチと、半導体チップが搭載される回路基板の端子ピッチとが相違するため、回路基板上に配線部を設け、配線部を介して、半導体チップと回路基板とを電気的に接続している。配線部は、インターポーザとも呼ばれ、例えば、ビルドアップ工法により積層された配線層及び樹脂層(絶縁層)を有している。 With the demand for miniaturization and high performance of semiconductor chips, semiconductor chips are miniaturized. Since the terminal pitch of the semiconductor chip is different from the terminal pitch of the circuit board on which the semiconductor chip is mounted, a wiring part is provided on the circuit board, and the semiconductor chip and the circuit board are electrically connected via the wiring part. doing. The wiring part is also called an interposer, and has, for example, a wiring layer and a resin layer (insulating layer) laminated by a build-up method.
支持基板上に剥離層を形成し、剥離層上に配線部を形成した後、支持基板、剥離層及び配線部を個片化することにより、複数の配線部が作製される。配線部は、剥離層を介して支持基板に密着している。配線部を回路基板に搭載した後、剥離層を配線部から剥離することにより、配線部と支持基板とを分離する。 After forming a peeling layer on the supporting substrate and forming a wiring portion on the peeling layer, the supporting substrate, the peeling layer, and the wiring portion are separated into a plurality of wiring portions. The wiring portion is in close contact with the support substrate via the release layer. After mounting the wiring part on the circuit board, the peeling part is peeled off from the wiring part to separate the wiring part and the support substrate.
低融点の金属を剥離層として用いて、剥離層を溶融することにより、剥離層を配線部から剥離する方法がある。しかし、剥離層を溶融する際、回路基板が300℃以上の温度に曝されるため、回路基板が有する配線及び絶縁膜が酸化するという問題がある。また、剥離層を薬液処理することにより、剥離層を配線部から剥離する方法がある。しかし、剥離層を薬液処理する際、薬液によって回路基板がダメージを受けるという問題がある。 There is a method of peeling a release layer from a wiring portion by melting a release layer using a metal having a low melting point as a release layer. However, since the circuit board is exposed to a temperature of 300 ° C. or higher when the release layer is melted, there is a problem that the wiring and the insulating film included in the circuit board are oxidized. In addition, there is a method of peeling the release layer from the wiring portion by treating the release layer with a chemical solution. However, when the release layer is treated with a chemical solution, there is a problem that the circuit board is damaged by the chemical solution.
本件は、支持基板と樹脂層との間に形成された剥離層を樹脂層から容易に剥離することを目的とする。 The object of the present invention is to easily peel the release layer formed between the support substrate and the resin layer from the resin layer.
本件の一観点による配線基板の製造方法は、材料が異なる第1層及び第2層を有する剥離層を支持基板上に形成する工程と、配線を有する樹脂層を前記剥離層上に形成する工程と、前記剥離層に電流を印加することにより、前記第1層及び前記第2層を混合し、前記剥離層と前記樹脂層との密着性を低下させる工程と、前記剥離層を前記樹脂層から剥離する工程とを備える。 A method of manufacturing a wiring board according to one aspect of the present invention includes a step of forming a release layer having a first layer and a second layer made of different materials on a support substrate, and a step of forming a resin layer having a wiring on the release layer. And applying a current to the release layer to mix the first layer and the second layer to reduce the adhesion between the release layer and the resin layer, and to remove the release layer from the resin layer And a step of peeling from the substrate.
本件によれば、支持基板と樹脂層との間に形成された剥離層を樹脂層から容易に剥離することができる。 According to this case, the peeling layer formed between the support substrate and the resin layer can be easily peeled from the resin layer.
以下、図面を参照して実施形態に係る配線基板の製造方法について説明する。以下の実施形態の構成は例示であり、本件の配線基板の製造方法は、実施形態の構成に限定されない。配線基板の製造方法において、実施形態に応じた具体的構成が適宜採用されてもよい。 Hereinafter, a method for manufacturing a wiring board according to an embodiment will be described with reference to the drawings. The configuration of the following embodiment is an exemplification, and the manufacturing method of the wiring board in the present case is not limited to the configuration of the embodiment. In the method for manufacturing a wiring board, a specific configuration according to the embodiment may be appropriately adopted.
図1〜図6は、実施形態に係る配線基板の製造工程の一例を示す断面図である。まず、図1に示すように、支持基板1を用意した後、例えば、スパッタリング法を用いて、Cu(銅)を支持基板1上に堆積することにより、支持基板1上に第1剥離層21を形成する。支持基板1は、例えば、シリコンウェハ又は平滑ガラス板である。ただし、これらの例に限定されず、支持基板1の材料として、他の材料を用いてもよい。ここでは、第1剥離層21の材料としてCuを用いる例を示しているが、この例に限定されず、第1剥離層21の材料として、Al(アルミニウム)、Fe(鉄)、NiFe(ニッケル鉄)及びAu(金)等の導電材料を用いてもよい。第1剥離層21の厚さは、例えば、0.1μm以上1.0μm以下程度である。第1剥離層21は、第1層の一例である。
1-6 is sectional drawing which shows an example of the manufacturing process of the wiring board which concerns on embodiment. First, as shown in FIG. 1, after preparing the
次に、図1に示すように、例えば、スパッタリング法を用いて、Si(シリコン)を第1剥離層21上に堆積することにより、第1剥離層21上に第2剥離層22を形成する。これにより、材料が異なる第1剥離層21及び第2剥離層22を有する剥離層2が支持基板1上に形成される。第2剥離層22の厚さは、例えば、0.01μm以上0.1μm以下程度である。第2剥離層22の厚さを、第1剥離層21の厚さの10分の1程度の厚さとしてもよい。第2剥離層22は、第2層の一例である。
Next, as shown in FIG. 1, the
次いで、図2に示すように、例えば、ビルドアップ工法を用いて、配線31及びビア32を有する樹脂層(配線部)3を剥離層2上に形成する。樹脂層3の材料として、例えば、エポキシ樹脂を用いてもよい。樹脂層3内の各配線31は、ビア32を介して電気的に接続されている。配線31及びビア32を有する樹脂層3は、インターポーザ(中継基板)とも呼ばれる配線基板である。樹脂層3の第1面(上面)には、接合用の半田バンプ33が形成されている。樹脂層3の厚さは、例えば、10μm程度である。
Next, as shown in FIG. 2, a resin layer (wiring part) 3 having
次に、図3に示すように、ダイシングにより、支持基板1、剥離層2及び樹脂層3を切断し、支持基板1、剥離層2及び樹脂層3を個片化することにより、複数の支持基板1、剥離層2及び樹脂層3を作製する。次いで、支持基板1、剥離層2及び樹脂層3を回路基板4に搭載する。回路基板4は、例えば、ビルドアップ工法により形成され、ビルドアップ配線基板とも呼ばれる。具体的には、図4に示すように、樹脂層3と回路基板4とを位置合わせした後、樹脂層3の第1面に形成された半田バンプ33と、回路基板4に形成された半田バンプ41とを接触させる。加熱処理(リフロー処理)を行い、樹脂層3の第1面に形成された半田バンプ33と、回路基板4に形成された半田バンプ41とを接合する。例えば、半田バンプ33、41の材料として、Sn−Ag(錫−銀)半田を使用する場合、回路基板4の表面温度が260℃程度となるように加熱処理(リフロー処理)を行う。
Next, as shown in FIG. 3, the
樹脂層3の第1面に形成された半田バンプ33と、回路基板4に形成された半田バンプ41とが接合されることにより、図5に示すように、樹脂層3の配線31と回路基板4が
有する配線とを電気的に接続する半田バンプ51が形成される。次に、図5に示すように、樹脂層3と回路基板4との間にアンダーフィル材52を充填し、加熱処理を行う。アンダーフィル材52は、例えば、エポキシ樹脂である。加熱処理を行うことにより、アンダーフィル材52が硬化して、樹脂層3が回路基板4に固定される。
The
次いで、図6に示すように、剥離層2に電流を印加する。剥離層2に電流を印加する時間は、例えば、6時間程度である。第1剥離層21及び第2剥離層22の材料や厚さに応じて、剥離層2に電流を印加する時間を決定してもよい。剥離層2に電流が印加されることにより、第1剥離層21及び第2剥離層22が混合し、剥離層2と樹脂層3との密着性(密着強度)が低下する。すなわち、剥離層2に電流が印加されることにより、第1剥離層21として用いられている材料の原子が第2剥離層22内に拡散するとともに、第2剥離層22として用いられている材料の原子が第1剥離層21内に拡散する。
Next, a current is applied to the
第1剥離層21として用いられている材料の原子及び第2剥離層22として用いられている材料の原子が相互に拡散することにより、第1剥離層21と第2剥離層22とが混合する。樹脂層3と第1剥離層21との密着力は大きいが、樹脂層3と第2剥離層22との密着力は小さい。そのため、第1剥離層21及び第2剥離層22が混合することにより、剥離層2と樹脂層3との密着性が低下する。Cu、Al、Fe、NiFe及びAuは、電流が印加されることにより、マイグレーションを起こし易い。そのため、第2剥離層22の材料として、Cu、Al、Fe、NiFe又はAuを用いることにより、第2剥離層22として用いられている材料の原子が第1剥離層21内に拡散し易くなる。また、Siと、Cu、Al、Fe、NiFe及びAuとは、混合し易い。
The
例えば、1×106A/cm2程度の電流密度で、剥離層2に電流を印加する。第1剥離層21及び第2剥離層22の材料や厚さに応じて、電流密度を決定してもよい。例えば、図6に示すように、第2剥離層22の両端に電位差を設けることにより、剥離層2に電流を印加してもよい。第1剥離層21の両端に電位差を設けることにより、剥離層2に電流を印加してもよい。支持基板1の両端に電位差を設けることにより、剥離層2に電流を印加してもよい。
For example, a current is applied to the
次に、図6に示すように、剥離層2を樹脂層3から剥離する。剥離層2を樹脂層3から剥離することにより、支持基板1及び剥離層2と、樹脂層3とが分離される。剥離層2に電流を印加することにより剥離層2と樹脂層3との密着性が低下するため、剥離層2を樹脂層3から容易に剥離することが可能である。剥離層2に電流を印加するとともに、剥離層2に対して加熱処理を行ってもよい。例えば、80℃以上250℃以下の温度範囲で剥離層2に対して加熱処理を行ってもよい。80℃以上250℃以下の温度範囲で剥離層2に対して加熱処理を行うことにより、樹脂層3及び回路基板4が300℃以上の温度に曝されない。そのため、樹脂層3、配線31及びビア32が酸化することが抑止されるとともに、回路基板4が有する配線や絶縁膜が酸化することが抑止される。剥離層2に電流を印加するとともに、剥離層2に対して加熱処理を行うことにより、剥離層2と樹脂層3との密着性が更に低下し、剥離層2を樹脂層3からより容易に剥離することが可能である。
Next, as shown in FIG. 6, the
図7は、剥離層2と樹脂層3との密着性を示す図である。図7の縦軸は、剥離層2を樹脂層3から剥離する際の引っ張り強度(kg/cm2)を示している。図7の線Aは、剥離層2に電流を印加しない場合における引っ張り強度の変化を示しており、図7の線Bは、剥離層2に電流を印加する場合における引っ張り強度の変化を示している。図7には、室温(23℃)、150℃の加熱処理及び250℃の加熱処理における引っ張り強度が示されている。ここでは、第1剥離層21の材料としてCuを用いており、第2剥離層22の材料としてSiを用いている。また、樹脂層3の厚さが10μmであり、第1剥離層21の厚さが0.1μmであり、第2剥離層22の厚さが0.01μmである。
FIG. 7 is a diagram showing the adhesion between the
図7に示すように、剥離層2に電流を印加することにより、剥離層2を樹脂層3から剥離する際の引っ張り強度が低下する。したがって、剥離層2に電流を印加することにより、剥離層2と樹脂層3との密着性が低下することが、図7から読み取れる。また、図7に示すように、剥離層2に電流を印加するとともに、剥離層2に対して加熱処理を行うことにより、剥離層2を樹脂層3から剥離する際の引っ張り強度が更に低下する。したがって、剥離層2に電流を印加するとともに、剥離層2に対して加熱処理を行うことにより、剥離層2と樹脂層3との密着性が更に低下することが、図7から読み取れる。
As shown in FIG. 7, by applying a current to the
実施形態に係る配線基板の製造方法の説明に戻る。図8は、実施形態に係る配線基板の製造工程の一例を示す断面図である。図8に示すように、樹脂層3上に半導体チップ5を搭載する。具体的には、樹脂層3と半導体チップ5とを位置合わせした後、樹脂層3の第2面(下面)に形成された電極(図示せず)と、半導体チップ5の電極面に設けられた半田バンプ61とを接触させる。加熱処理(リフロー処理)を行い、樹脂層3の第2面に形成された電極と、半導体チップ5の電極面に設けられた半田バンプ61とを接合する。半導体チップ5は、例えば、LSI(Large Scale Integration)チップである。例えば、
半田バンプ61の材料として、Sn−Ag(錫−銀)半田を使用する場合、半導体チップ5の電極面の温度が260℃程度となるように加熱処理(リフロー処理)を行う。
Returning to the description of the manufacturing method of the wiring board according to the embodiment. FIG. 8 is a cross-sectional view illustrating an example of a manufacturing process of the wiring board according to the embodiment. As shown in FIG. 8, the
When Sn—Ag (tin-silver) solder is used as the material of the
次に、図8に示すように、樹脂層3と半導体チップ5との間にアンダーフィル材62を充填し、加熱処理を行う。アンダーフィル材62は、例えば、エポキシ樹脂である。加熱処理を行うことにより、アンダーフィル材62が硬化して、半導体チップ5が樹脂層3に固定される。半導体チップ5が樹脂層3上に搭載されることにより、樹脂層3及び半導体チップ5を備える回路基板ユニット(配線基板ユニット)6が製造される。回路基板4と半導体チップ5とは、樹脂層3を介して電気的に接続される。したがって、樹脂層3は、回路基板4と半導体チップ5とを電気的に接続する中継配線部として機能する。
Next, as shown in FIG. 8, an
図8に示す例では、樹脂層3上に一つの半導体チップ5を搭載する例を示している。図8に示す例に限定されず、樹脂層3上に複数の半導体チップ5を搭載してもよい。この場合、樹脂層3を介して、複数の半導体チップ5が相互に電気的に接続されてもよい。また、複数の半導体チップ5は、異なる種類の半導体チップであってもよい。
In the example shown in FIG. 8, an example in which one
実施形態に係る配線基板の製造方法よれば、剥離層2を樹脂層3から剥離する際、樹脂層3及び回路基板4が300℃以上の温度に曝されない。そのため、樹脂層3、配線31及びビア32が酸化することが抑止されるとともに、回路基板4が有する配線や絶縁膜が酸化することが抑止される。また、実施形態に係る配線基板の製造方法よれば、剥離層2を樹脂層3から剥離する際、回路基板4が薬液処理されないため、回路基板4が受けるダメージが抑止される。したがって、高信頼性かつ高歩留まりで回路基板ユニット6を製造することができる。また、実施形態に係る配線基板の製造方法は、Fan−out型のWLP(Wafer Level Package)、2.5次元(2.5D)実装、3次元(3D)実装等の
集積デバイス形成技術による配線基板及び回路基板の製造に適用することができる。
According to the method for manufacturing a wiring board according to the embodiment, when the
1 支持基板
2 剥離層
3 樹脂層
4 回路基板
5 半導体チップ
6 回路基板ユニット
21 第1剥離層
22 第2剥離層
31 配線
32 ビア
33 半田バンプ
41 半田バンプ
51 半田バンプ
52 アンダーフィル材
61 半田バンプ
62 アンダーフィル材
DESCRIPTION OF
Claims (3)
配線を有する樹脂層を前記剥離層上に形成する工程と、
前記剥離層に電流を印加することにより、前記第1層及び前記第2層を混合し、前記剥離層と前記樹脂層との密着性を低下させる工程と、
前記剥離層を前記樹脂層から剥離する工程と
を備える配線基板の製造方法。 Forming a release layer having a first layer and a second layer of different materials on a support substrate;
Forming a resin layer having wiring on the release layer;
Mixing the first layer and the second layer by applying an electric current to the release layer, and reducing the adhesion between the release layer and the resin layer;
And a step of peeling the release layer from the resin layer.
請求項1に記載の配線基板の製造方法。 The step of reducing the adhesion between the release layer and the resin layer applies current to the release layer and heats the release layer to mix the first layer and the second layer. A manufacturing method of the wiring board according to 1.
請求項2に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 2, wherein the temperature at which the release layer is heated is 80 ° C. or higher and 250 ° C. or lower.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014111054A JP6252360B2 (en) | 2014-05-29 | 2014-05-29 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014111054A JP6252360B2 (en) | 2014-05-29 | 2014-05-29 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015225997A JP2015225997A (en) | 2015-12-14 |
JP6252360B2 true JP6252360B2 (en) | 2017-12-27 |
Family
ID=54842543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014111054A Expired - Fee Related JP6252360B2 (en) | 2014-05-29 | 2014-05-29 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6252360B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10535608B1 (en) * | 2018-07-24 | 2020-01-14 | International Business Machines Corporation | Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate |
JP2020191380A (en) * | 2019-05-22 | 2020-11-26 | 凸版印刷株式会社 | Method for manufacturing wiring board |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720347A (en) * | 1980-07-14 | 1982-02-02 | Nippon Denkai Kk | Synthetic foil for printed wiring and its manufacture |
JP4439001B2 (en) * | 2005-01-07 | 2010-03-24 | 日本電気株式会社 | Layer forming substrate, wiring substrate, manufacturing method thereof, and manufacturing method of semiconductor device |
JP5503926B2 (en) * | 2009-08-31 | 2014-05-28 | ビッグテクノス株式会社 | Electrically peelable adhesive product and peeling method thereof |
KR101077340B1 (en) * | 2009-12-15 | 2011-10-26 | 삼성전기주식회사 | A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same |
JP2013100447A (en) * | 2011-10-11 | 2013-05-23 | Oji Holdings Corp | Multilayer double-sided adhesive sheet, laminate and display device with touch panel |
JP2013187255A (en) * | 2012-03-06 | 2013-09-19 | Ngk Spark Plug Co Ltd | Wiring board manufacturing method |
-
2014
- 2014-05-29 JP JP2014111054A patent/JP6252360B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015225997A (en) | 2015-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102620629B1 (en) | Manufacturing method for semiconductor device | |
TWI809012B (en) | Methods and apparatus for wafer-level die bridge | |
JP5808586B2 (en) | Manufacturing method of interposer | |
US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
US8647924B2 (en) | Semiconductor package and method of packaging semiconductor devices | |
JP2010034403A (en) | Wiring substrate and electronic component device | |
JP6753743B2 (en) | Manufacturing method of semiconductor devices | |
JP6538596B2 (en) | METHOD FOR MANUFACTURING ELECTRONIC COMPONENT AND APPARATUS FOR MANUFACTURING ELECTRONIC COMPONENT | |
JP2011210773A (en) | Structure and semiconductor device manufacturing method | |
KR102295360B1 (en) | Integrated fan-out packages and methods of forming the same | |
TW201517187A (en) | A semiconductor device with a semiconductor die embedded between an extended substrate and a bottom substrate | |
TW201705321A (en) | Method for manufacturing semiconductor device | |
KR20040097899A (en) | Method of production of semiconductor device | |
CN111095508A (en) | Mounting structure of semiconductor element and combination of semiconductor element and substrate | |
JP6252360B2 (en) | Wiring board manufacturing method | |
JP2007103859A (en) | Electronic circuit chip, electronic circuit device and manufacturing method thereof | |
KR20200035197A (en) | Semiconductor device and method for manufacturing the same | |
JP2013197263A (en) | Method for manufacturing semiconductor device | |
JP2006351950A (en) | Semiconductor device and method for manufacturing the same | |
JP2015144157A (en) | Circuit board, electronic apparatus, and manufacturing method of electronic apparatus | |
JP6319013B2 (en) | Electronic device and method of manufacturing electronic device | |
CN112714539A (en) | Electronic component and method of manufacturing an electronic component | |
CN211792251U (en) | Embedded copper structure for microelectronic package | |
TW201248800A (en) | Wiring substrate, method for manufacturing same, and semiconductor device | |
WO2018198544A1 (en) | Method for manufacturing semiconductor device, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6252360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |