JP6238298B2 - スイッチング電源の制御装置 - Google Patents

Description

本発明は、直流（以下「ＤＣ」という。）電力を断続するスイッチング素子を用いた絶縁型や非絶縁型のスイッチング電源の制御装置に関するものである。

スイッチング電源には、高周波の変圧器（以下「トランス」という。）を用いた絶縁型のＤＣ／ＤＣコンバータや、トランスを用いない非絶縁型のチョッパ回路等がある。又、ＤＣ／ＤＣコンバータには、ＤＣ電力を高周波の交流（以下「ＡＣ」という。）電力に変換し、再度、ＤＣ電力に変換する一方向のＤＣ／ＤＣコンバータ（例えば、特許文献１）や、トランスの１次側及び２次側の双方にフルブリッジを持ったＤＡＢ（Dual Active Bridge）方式の単相や三相の双方向ＤＣ／ＤＣコンバータ（例えば、特許文献２）が知られている。

図２は、特許文献１等に記載された従来のスイッチング電源を示す概略の構成図である。
このスイッチング電源は、一方向のＤＣ／ＤＣコンバータであり、ＡＣの電力Ｐｉを入力する一対の入力端子１ａ，１ｂを有している。一対の入力端子１ａ，１ｂ間には、整流回路２の入力側が接続されている。整流回路２は、例えば、４つの整流用ダイオードがブリッジ接続された回路であり、この出力側に、平滑用コンデンサ３が接続されている。コンデンサ３には、高周波用の第１のトランス４とＭＯＳ形電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor、以下「ＭＯＳＦＥＴ」という。）等のスイッチング素子５とを有する直列回路が、並列に接続されている。トランス４は、１次巻線及び２次巻線を有し、この２次巻線の両電極間に、整流用ダイオード６及び平滑用コンデンサ７が直列に接続されている。コンデンサ７の両電極間には、一対の出力端子８ａ，８ｂが接続されている。一対の出力端子８ａ，８ｂから出力されるＤＣの電力Ｐｏは、負荷９へ供給される。

一対の出力端子８ａ，８ｂ間には、出力電力Ｐｏの内の例えば出力電圧Ｅｏを計測する計測手段１０が接続されている。計測手段１０は、出力電圧Ｅｏを計測してこれに対応する計測値Ｓ１０を出力するものであり、例えば、分圧抵抗により構成されている。計測手段１０の出力側には、制御装置１１が接続されている。制御装置１１は、所定のサンプリングタイミングｔで、計測結果Ｓ１０をサンプリングしてサンプリング値を求め、このサンプリング値が所望の値（例えば、目標出力電圧値）になるように、パルス幅変調（以下「ＰＷＭ」という。）制御によってデューティδを変化させた駆動パルスＳ１１を生成し、スイッチ素子５へ供給するものである。

このようなスイッチング電源では、入力端子１ａ，１ｂに入力されたＡＣの入力電力Ｐｉが、整流回路２で整流される。整流されたＤＣ電力は、コンデンサ３で平滑化される。平滑化されたＤＣ電力は、スイッチング素子５により断続されて高周波のＡＣ電力に変換される。変換されたＡＣ電力は、トランス４を介して２次側へ伝達され、ダイオード６によって整流され、更に、コンデンサ７によって平滑化されてＤＣの出力電力Ｐｏに変換される。変換されたＤＣの出力電力Ｐｏは、出力端子８ａ，８ｂを介して負荷９へ供給される。

ＤＣの出力電力Ｐｏの内の例えば出力電圧Ｅｏは、計測手段１０によって計測され、この計測値Ｓ１０が制御装置１１へ与えられる。制御装置１１は、所定のサンプリングタイミングｔで、計測結果Ｓ１０をサンプリングしてサンプリング値を求め、このサンプリング値が所望の値（例えば、目標電圧値）になるように、ＰＷＭ制御によってデューティδを変化させた駆動パルスＳ１１を生成し、スイッチング素子５をオン／オフ動作させる。これにより、負荷９の変動等によって出力電圧Ｅｏが変化しても、この出力電圧Ｅｏが目標電圧に保持される。

特開平７−２７４４９７号公報 米国特許第５，０２７，２６４号明細書 特開２０１０−４５８６７号公報

しかしながら、従来のスイッチング電源では、次のような課題があった。
図３は、図２中の駆動パルスＳ１１におけるデューティ変化と計測値Ｓ１０のサンプリングタイミングｔとの関係を示す波形図である。

例えば、駆動パルスＳ１１のデューティδが０．５の時、スイッチング素子５は、１／２周期でオン状態、残りの１／２周期でオフ状態になる。制御装置１１によって駆動パルスＳ１１のデューティδを変化させた時、計測値Ｓ１０のサンプリングタイミングｔと、変化したデューティδの波形の立ち下がりエッジと、が一致（即ち、同期）することがある。このような場合、スイッチング素子５のオン／オフのスイッチングによって発生するノイズが、計測値Ｓ１０の信号に重畳される現象が発生することがある。これにより、計測値Ｓ１０が変動して、制御装置１１におけるデューティδの算出値がずれ、最適なデューティδの制御ができないという課題が生じている。

このような課題に関連して、特許文献１、３には、スイッチングノイズを抑制する技術が記載されている。特許文献１に記載されたスイッチング電源では、このスイッチング電源内で発生するスイッチングノイズに影響されにくいように、ＰＷＭ回路とスイッチング回路を同期させ、スイッチングノイズが特定のタイミングで発生するように制御している。又、特許文献３に記載された入力電圧計測回路では、圧電トランスを用いたインバータにおいて、入力電圧を計測するサンプリングタイミングを、ノイズ発生領域を避けるように制御することで、ノイズの影響を低減している。

しかし、このような特許文献１、３のノイズ抑制技術を適用しても、前記の課題を解決することが困難であった。

本発明は、パルス幅変調された駆動パルスによりオン／オフ動作するスイッチング素子によってＤＣ電力を断続し、この断続した１周期内における前記スイッチング素子のオン／オフのデューティ比を変えることにより、所望の電力を出力するスイッチング電源内の電圧及び／又は電流を計測して計測値を出力する計測手段と、順次一定期間ずらした第１のタイミング毎に、前記計測値をサンプリングしてサンプリング値を出力するサンプリング手段と、前記サンプリング値を入力し、前記サンプリング値が所望の値になるようにＰＷＭ制御によって前記スイッチング素子のデューティを増減させ、この増減した前記デューティの前記駆動パルスを、第２のタイミングで、前記スイッチング素子へ供給する駆動パルス供給手段と、を有するスイッチング電源の制御装置である。
そして、前記スイッチング電源は、１次巻線及び２次巻線を有するトランスと、前記トランスに対して直列に接続されたインダクタと、１次側の前記駆動パルスによってオン／オフ動作する１次側の前記スイッチング素子を複数有し、前記１次側のスイッチング素子のオン／オフ動作により、入力される１次側の前記ＤＣ電力を１次側のＡＣ電力に変換して前記１次巻線側へ供給する１次側ブリッジ回路と、２次側の前記駆動パルスによってオン／オフ動作する２次側の前記スイッチング素子を複数有し、前記２次側のスイッチング素子のオン／オフ動作により、前記２次巻線側から供給される２次側のＡＣ電力を整流して前記所望の２次側のＤＣ電力を出力する２次側ブリッジ回路と、を有している。
前記計測手段は、前記１次側ブリッジ回路に入力される前記１次側のＤＣ電力における電圧及び電流を計測して１次側の前記計測値を出力すると共に、前記２次側ブリッジ回路から出力される前記２次側のＤＣ電力における電圧及び電流を計測して２次側の前記計測値を出力する。前記サンプリング手段は、前記一定期間ずらした前記第１のタイミングを順次設定するタイミング設定部と、設定された前記第１のタイミング毎に、前記１次側の計測値及び前記２次側の計測値をサンプリングして１次側の前記サンプリング値及び２次側の前記サンプリング値を出力するアナログ／デジタル変換部と、を有している。
更に、前記駆動パルス供給手段は、前記１次側のサンプリング値及び前記２次側のサンプリング値に基づき、前記１次側のＤＣ電力と前記２次側のＤＣ電力との間の電力変換損失を算出する損失算出部と、算出された前記電力変換損失に基づき、前記ＰＷＭ制御によって１次側の前記デューティの制御指令と２次側の前記デューティの制御指令とを生成して出力するデューティ制御部と、前記１次側のデューティの制御指令に基づいて前記１次側のデューティの１次側の前記駆動パルスを生成し、この生成した前記１次側の駆動パルスを、前記第２のタイミングで、前記１次側のスイッチング素子へ供給する１次側パルス生成部と、前記２次側のデューティの制御指令に基づいて前記２次側のデューティの２次側の前記駆動パルスを生成し、この生成した前記２次側の駆動パルスを、前記第２のタイミングで、前記２次側のスイッチング素子へ供給する２次側パルス生成部と、を有することを特徴とする。

本発明のスイッチング電源の制御装置によれば、電圧や電流の計測のサンプリングタイミングと次の計測のサンプリングタイミングとの間に、ある一定期間を設けることにより、スイッチング素子のスイッチングタイミングと非同期としている。そのため、スイッチング素子のスイッチングにより発生するノイズの影響を低減することができ、より正確な計測が可能となる。

図は本発明の実施例１におけるスイッチング電源を示す概略の構成図である。 図２は従来のスイッチング電源を示す概略の構成図である。 図３は図２中の駆動パルスにおけるデューティ変化と計測値のサンプリングタイミングとの関係を示す波形図である。 図４は比較例のデューティ変化とサンプリングを示す模式的な波形図である。 図５は図１の計測のサンプリングタイミングの例を示す波形図である。 図６は本発明の実施例２におけるスイッチング電源を示す概略の構成図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図１は、本発明の実施例１におけるスイッチング電源を示す概略の構成図である。

本実施例１のスイッチング電源は、例えば、Ｙ−Ｙ結線のトランスと外付けのインダクタを用いた三相ＤＡＢ絶縁型双方向のＤＣ／ＤＣコンバータである。このスイッチング電源は、双方向変換回路である主回路２０と、この主回路２０の蓄電池側である１次側の電圧及び電流を計測する計測手段としての１次側計測部２５と、主回路２０のＤＣリンク側である２次側の電圧及び電流を計測する計測手段としての２次側計測部６８と、主回路２０の２次側ＤＣ電力（例えば、２次側ＤＣ電圧Ｅ２）を目標電力（例えば、２次側目標電圧）に追従制御するための制御装置７０と、を備えている。

主回路２０は、１次側と２次側の間の電気的絶縁を確保しつつ、双方向に電力を転送するものであり、ＤＣの１次側電力Ｐ１（＝電圧Ｅ１、電流Ｉ１）が供給される一対の１次側端子２１，２２と、ＤＣの２次側電力Ｐ２（＝電圧Ｅ２、電流Ｉ２）が供給される一対の２次側端子２３，２４と、を有している。１次側端子２１，２２と２次側端子２３，２４との間には、１次側計測部２５と、電流リップル吸収用の１次側電源フィルタ（例えば、コンデンサ）２６と、フルブリッジの１次側ブリッジ回路３０と、外付けのインダクタ部５０と、Ｙ−Ｙ結線された第２のトランスとしての三相トランス４０と、フルブリッジの２次側ブリッジ回路６０と、電流リップル吸収用の２次側電源フィルタ（例えば、コンデンサ）６７と、２次側計測部６８と、が縦続接続されている。１次側ブリッジ回路３０と２次側ブリッジ回路６０とは、トランス４０及びインダクタ部５０を中心にして左右対称構成になっている。

１次側端子２１，２２には、１次側計測部２５を介して、コンデンサ２６と１次側ブリッジ回路３０とが並列に接続されている。１次側計測部２５は、１次側端子２１，２２間のＤＣの１次側電圧Ｅ１を計測して計測値としての１次側計測電圧ｅ１を出力するための分圧抵抗等の電圧計測部２５ａと、１次側端子２２に流れるＤＣの１次側電流Ｉ１を計測して計測値としての１次側計測電流ｉ１を出力するためのシャント抵抗等の電流計測部２５ｂと、を有している。

１次側ブリッジ回路３０は、直列に接続された１次側スイッチング素子３１、ＡＣ端子Ｎ１及び１次側スイッチング素子３２からなる第１のスイッチングレグ（これは「スイッチングアーム」とも言う。）と、直列に接続された１次側スイッチング素子３３、ＡＣ端子Ｎ２及び１次側スイッチング素子３４からなる第２のスイッチングレグと、直列に接続された１次側スイッチング素子３５、ＡＣ端子Ｎ３及び１次側スイッチング素子３６からなる第３のスイッチングレグと、が並列接続された三相フルブリッジ回路で構成されている。第１〜第３のスイッチングレグの３つのＡＣ端子Ｎ１〜Ｎ３には、インダクタ部５０を介して、トランス４０が接続されている。インダクタ部５０は、一端がＡＣ端子Ｎ１に接続されたインダクタ５１と、一端がＡＣ端子Ｎ２に接続されたインダクタ５２と、一端がＡＣ端子Ｎ３に接続されたインダクタ５３と、により構成されている。３つのインダクタ５１〜５３の他端には、トランス４０が接続されている。

トランス４０は、ｕ相の１次巻線４１ａ、ｖ相の１次巻線４１ｂ、ｗ相の１次巻線４１ｃ、ｕ相の２次巻線４２ａ、ｖ相の２次巻線４２ｂ、及びｗ相の２次巻線４２ｃを有し、これらの巻線がＹ−Ｙ結線されている。本実施例１では、トランス４０の構造は限定されないが、例えば、小容量のスイッチング電源では、１つのコアに三相の巻線が巻かれた一体化構造のトランスを使用できる。又、大容量のスイッチング電源では、トランスのコアサイズが大型化するので、３つのトランスを使用することが望ましい。３つの２次巻線４２ａ，４２ｂ，４２ｃには、２次側ブリッジ回路６０の３つのＡＣ端子Ｎ１１〜Ｎ１３が接続されている。

２次側ブリッジ回路６０は、直列に接続された２次側スイッチング素子６１、ＡＣ端子Ｎ１１及び２次側スイッチング素子６２からなる第４のスイッチングレグと、直列に接続された２次側スイッチング素子６３、ＡＣ端子Ｎ１２及び２次側スイッチング素子６４からなる第５のスイッチングレグと、直列に接続された２次側スイッチング素子６５、ＡＣ端子Ｎ１３及び２次側スイッチング素子６６からなる第６のスイッチングレグと、が並列接続された三相フルブリッジ回路で構成されている。この２次側ブリッジ回路６０には、並列に接続されたコンデンサ６７と２次側計測部６８とを介して、２次側端子２３，２４が接続されている。２次側計測部６８は、２次側端子２３，２４間のＤＣの２次側電圧Ｅ２を計測して計測値としての２次側計測電圧ｅ２を出力するための分圧抵抗等の電圧計測部６８ａと、２次側端子２４に流れるＤＣの２次側電流Ｉ２を計測して計測値としての２次側計測電流ｉ２を出力するためのシャント抵抗等の電流計測部６８ｂと、を有している。

１次側ブリッジ回路３０内の６つの１次側スイッチング素子３１〜３６は、制御装置７０から供給される６つの１次側駆動パルスＳ１ｐ〜Ｓ６ｐによってそれぞれオン／オフ動作する。２次側ブリッジ回路６０内の６つの２次側スイッチング素子６１〜６６は、制御装置７０から供給される６つの２次側駆動パルスＳ１ｓ〜Ｓ６ｓによってそれぞれオン／オフ動作する。各スイッチング素子３１〜３６，６１〜６６は、例えば、半導体スイッチング素子としてのＭＯＳＦＥＴ３１ａと、このＭＯＳＦＥＴ３１ａのドレイン及びソースに対して逆並列に接続されたダイオード３１ｂと、ＭＯＳＦＥＴ３１ａのドレイン及びソースに対して並列に接続された外付けのコンデンサ３１ｃと、により構成されている。

ダイオード３１ｂは、外付けの還流ダイオード（フリーホイールダイオード）又はＭＯＳＦＥＴ３１ａの寄生ダイオードにより構成されている。コンデンサ３１ｃは、ＭＯＳＦＥＴ３１ａの寄生容量で構成しても良い。

又、各スイッチング素子３１〜３６，６１〜６６は、例えば、半導体スイッチング素子としての絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）と、このＩＧＢＴのコレクタ及びエミッタに対して逆並列に接続されたダイオードと、ＩＧＢＴのコレクタ及びエミッタに対して並列に接続された外付けのコンデンサと、により構成しても良い。前記ダイオードは、外付けのフリーホイールダイオードにより構成されている。前記コンデンサは、ＩＧＢＴの寄生容量で構成しても良い。

なお、インダクタ部５０内の各インダクタ５１〜５３は、Ｙ−Ｙ結線されたトランス４０と直列に接続されている。そのため、各インダクタ５１〜５３は、トランス４０の２次側に接続しても良い。又は、各インダクタ５１〜５３を２分割し、それぞれトランス４０の１次側と２次側に直列に接続しても良い。トランス４０の各ｕ相、ｖ相、ｗ相の巻数比は同じであり、１次巻線４１ａ〜４１ｃと２次巻線４２ａ〜４２ｃとの巻数比は、例えば、１：ｎである。

制御装置７０は、中央処理装置（以下「ＣＰＵ」という。）等で構成され、サンプリング手段としてのサンプリング部７１と、このサンプリング部７１の出力側に接続された駆動パルス供給手段と、を有している。駆動パルス供給手段は、例えば、サンプリング部７１の出力側に接続された損失算出部７２と、この損失算出部７２の出力側に接続されたデューティ制御部７３と、このデューティ制御部７３の出力側に接続された１次側パルス生成部７４及び２次側パルス生成部７５と、を有している。

サンプリング部７１は、タイミング設定部７１ａと、このタイミング設定部７１ａの出力側に接続されたアナログ／デジタル変換部（以下「Ａ／Ｄ変換部」という。）７１ｂと、を有している。タイミング設定部７１ａは、１次側パルス生成部７３から出力される駆動パルスＳ１ｐの立ち下がり又は立ち上がりのタイミング信号Ｓ７４、又は、２次側パルス生成部７５から出力される駆動パルスＳ１ｓの立ち上がり又は立ち下がりのタイミング信号Ｓ７５を入力し、そのタイミング信号Ｓ７４又はＳ７５を一定期間Ｔずらした第１のタイミングとしてのサンプリングタイミングｔ１，ｔ２，ｔ３，・・・，ｔ１０を順次設定し、タイミング設定信号Ｓ７１ａをＡ／Ｄ変換部１０１ｂへ与える回路である。

Ａ／Ｄ変換部７１ｂは、タイミング設定信号Ｓ７１ａに基づき、設定されたサンプリングタイミングｔ１，ｔ２，ｔ３，・・・，ｔ１０毎に、１次側計測電圧ｅ１、１次側計測電流ｉ１、２次側計測電圧ｅ２、及び２次側計測電流ｉ２をサンプリングして１次側サンプリング電圧Ｅ０１、１次側サンプリング電流Ｉ０１、２次側サンプリング電圧Ｅ０２、及び２次側サンプリング電流Ｉ０２を損失算出部７２へ出力する回路である。

損失算出部７２は、１次側サンプリング電圧Ｅ０１、１次側サンプリング電流Ｉ０１、２次側サンプリング電圧Ｅ０２、及び２次側サンプリング電流Ｉ０２に基づき、主回路２０における１次側電力Ｐ１と２次側電力Ｐ２との間の電力変換損失Ｐｌｏｓｓを算出する機能を有している。この損失算出部７２は、入力された１次側サンプリング電圧Ｅ０１と１次側サンプリング電流Ｉ０１とを乗算して１次側サンプリング電力Ｐ０１を求める乗算器７２ａと、入力された２次側サンプリング電圧Ｅ０２と２次側サンプリング電流Ｉ０２とを乗算して２次側サンプリング電力Ｐ０２を求める乗算器７２ｂと、を有し、これらの２つの乗算器７２ａ，７２ｂの出力側に、演算器７２ｃが接続されている。演算器７２ｃは、求められた１次側サンプリング電力Ｐ０１と２次側サンプリング電力Ｐ０２とを演算して、主回路２０の１次側及び２次側間の電力変換損失Ｐｌｏｓｓを算出し、この電力変換損失Ｐｌｏｓｓをデューティ制御部７３へ出力する機能を有している。

デューティ制御部７３は、ＰＷＭ制御により、前記電力変換損失Ｐｌｏｓｓが最小になるような１次側デューティδ１の制御指令と２次側デューティδ２（例えば、１−δ１）の制御指令とを生成して、１次側パルス生成部７４及び２次側パルス生成部７５へ出力する機能を有している。

１次側パルス生成部７４は、１次側デューティδ１の制御指令に基づいてその１次側デューティδ１の１次側駆動パルスＳ１ｐ〜Ｓ６ｐを生成し、この生成した１次側駆動パルスＳ１ｐ〜Ｓ６ｐを、第２のタイミングとしてのスイッチングタイミングｔａで、１次側のスイッチング素子３１〜３６へ供給すると共に、駆動パルスＳ１ｐの立ち下がり又は立ち上がりのタイミング信号Ｓ７４をタイミング設定部７１ａへ供給する機能を有している。例えば、第１〜第３のスイッチングレグのハイサイドのスイッチング素子３１，３３，３５とローサイドのスイッチング素子３２，３４，３６との信号を反転させ、それぞれのスイッチングレグの1次側駆動パルスＳ１ｐ〜Ｓ６ｐは、２π／３の位相差を設け、１次側デューティを同じδ１としている。

２次側パルス生成部７５は、２次側デューティδ２の制御指令に基づいてその２次側デューティδ２の２次側駆動パルスＳ１ｓ〜Ｓ６ｓを生成し、この生成した２次側駆動パルスＳ１ｓ〜Ｓ６ｓを、第２のタイミングとしてのスイッチングタイミングｔａで、２次側のスイッチング素子６１〜６６へ供給すると共に、駆動パルスＳ１ｓの立ち上がり又は立ち下がりのタイミング信号Ｓ７５をタイミング設定部７１ａへ供給する機能を有している。例えば、第４〜第６のスイッチングレグのハイサイドのスイッチング素子６１，６３，６５とローサイドのスイッチング素子６２，６４，６６との信号を反転させ、それぞれのスイッチングレグの2次側駆動パルスＳ１ｓ〜Ｓ１ｓは、２π／３の位相差を設け、２次側デューティを同じδ２としている。

（比較例の説明）
図１のスイッチング電源において、例えば、制御装置７０内にタイミング設定部７１ａを設けない構成を比較例として、この問題点を説明する。

図４は、比較例のデューティ変化とサンプリングを示す模式的な波形図である。
この図４では、１次側ブリッジ回路３０内のスイッチング素子３１〜３６と、２次側ブリッジ回路６０内のスイッチング素子６１〜６６と、のオン／オフ状態のデューティδ１，δ２の変化の波形が示されている。破線の波形と矢印は、デューティδ１，δ２の変化を示す。

なお、ハイサイドのスイッチング素子３１，３３，３５，６１，６３，６５と、ローサイドのスイッチング素子３２，３４，３６，６２，６４，６６とは、相補的にオン／オフ動作する（即ち、ハイサイドのスイッチング素子がオンの時は、ローサイドのスイッチング素子がオフになる）が、説明を簡単にするために、図４では、ハイサイドのスイッチング素子とローサイドのスイッチング素子とが、同一の極性でオン／オフ動作する波形が図示されている。

図１のスイッチング電源では、制御装置７０によって、１次側スイッチング素子３１〜３６のデューティδ１、及び２次側スイッチング素子６１〜６６のデューティδ２を変化させることにより、電力変換損失Ｐｌｏｓｓを軽減する機能を有している。電力変換損失Ｐｌｏｓｓは、１次側計測部２５、２次側計測部６８、及びサンプリング部７１を介して、損失算出部７２により算出される。

即ち、ＤＣの１次側電圧Ｅ１及び１次側電流Ｉ１が、１次側計測部２５によって計測されると共に、ＤＣの２次側電圧Ｅ２及び２次側電流Ｉ２が、２次側計測部６８によって計測される。計測された１次側計測電圧ｅ１、１次側計測電流ｉ１、２次側計測電圧ｅ２、及び２次側計測電流ｉ２は、サンプリング部７１によってサンプリングされる。サンプリングされた１次側サンプリング電圧Ｅ０１と１次側サンプリング電流Ｉ０１とは、損失算出部７２内の乗算器７２ａにより乗算されて、１次側サンプリング電力Ｐ０１が求められる。更に、サンプリングされた２次側サンプリング電圧Ｅ０２と２次側サンプリング電流Ｉ０２とは、損失算出部７２内の乗算器７２ｂにより乗算されて、２次側サンプリング電力Ｐ０２が求められる。求められた１次側サンプリング電力Ｐ０１と２次側サンプリング電力Ｐ０２とは、損失算出部７２内の演算器７２ｃにより演算されて、電力変換損失Ｐｌｏｓｓが算出される。

１次側及び２次側の電圧Ｅ１，Ｅ２及び電流Ｉ１，Ｉ２の計測のサンプリングは、スイッチング素子３１〜３６，６１〜６６のスイッチングに同期し、図３中のあるサンプリングタイミングｔで計測のサンプリングを行い、このサンプリング値の平均化を行って電圧及び電流の計測値を求めている。

図３に示すように、デューティδ（＝１次側デューティδ１及び２次側デューティδ２）を変化させることにより、スイッチング素子３１〜３６，６１〜６６のスイッチングタイミングと、計測のサンプリングタイミングｔとが同期し、スイッチング素子３１〜３６，６１〜６６のスイッチングにより発生するノイズが、電圧及び電流の計測値に重畳される現象が発生する。そのため、電圧及び電流の計測値がずれ、電力変換損失Ｐｌｏｓｓの算出値がずれることにより、最小の電力変換損失Ｐｌｏｓｓとなるデューティδ１，δ２の制御ができないという問題が発生する。

又、スイッチング素子３１〜３６，６１〜６６を１２個使用しており、これらのスイッチング素子３１〜３６，６１〜６６のオン又はオフのタイミングがスイッチングの１周期で１２回あるため、計測のサンプリングタイミングｔと、スイッチング素子３１〜３６，６１〜６６のスイッチングタイミングと、が同期しやすい。即ち、図４に示すように、１周期に１２回、スイッチングタイミングがあるため、デューティδ１，δ２を変化させることにより、どれかのスイッチング素子３１，・・・のスイッチングタイミングと、サンプリングタイミングｔと、が同期しやすい。

このように、計測のサンプリングタイミングｔと、スイッチング素子３１〜３６，６１〜６６のスイッチングタイミングと、が同期する比較例の問題を解決するために、本実施例１のスイッチング電源では、制御装置７０内のサンプリング部７１により、計測のサンプリングタイミングと次の計測のサンプリングタイミングとの間に、ある一定期間を設け、スイッチング素子３１，・・・のスイッチングタイミングと非同期としている。
以下、本実施例１におけるスイッチング電源の動作を説明する。

（実施例１の動作）
図５は、図１の計測のサンプリングタイミングの例を示す波形図である。

この図５では、１次側ブリッジ回路３０内のスイッチング素子３１〜３６、及び２次側ブリッジ回路６０内のスイッチング素子６１〜６６のオン／オフ状態と、第１のタイミングとしての計測のサンプリングタイミングｔ１，ｔ２，ｔ３，・・・，ｔ１０と、の関係が示されている。各サンプリングタイミングｔ１，ｔ２，ｔ３，・・・，ｔ１０間には、それぞれ一定期間Ｔが設けられている。スイッチング素子３１又は３２の立ち下がりエッジの第２のタイミングとしてのスイッチングタイミングはｔａ、更に、スイッチング素子６１又は６２の立ち上がりエッジの第２のタイミングとしてのスイッチングタイミングはｔｂである。

なお、ハイサイドのスイッチング素子３１，３３，３５，６１，６３，６５と、ローサイドのスイッチング素子３２，３４，３６，６２，６４，６６とは、相補的にオン／オフ動作するが、説明を簡単にするために、図５では、ハイサイドのスイッチング素子とローサイドのスイッチング素子とが、同一の極性でオン／オフ動作する波形が図示されている。

図１のスイッチング電源において、１次側電圧計測部２５ａにより計測された１次側計測電圧ｅ１と、１次側電流計測部２５ｂにより計測された１次側計測電流ｉ１と、２次側電圧計測部６８ａにより計測された２次側計測電圧ｅ２と、２次側電流計測部６８ｂにより計測された２次側計測電流ｉ２と、が制御装置７０内のサンプリング部７１に入力される。

サンプリング部７１内のタイミング設定部７１ａは、１次側パルス生成部７４及び２次側パルス生成部７５から出力される駆動パルスＳ１ｐ〜Ｓ６ｐ，Ｓ１ｓ〜Ｓ６ｓの立ち下がり又は立ち上がりのタイミング信号Ｓ７４，Ｓ７５を入力し、そのタイミング信号Ｓ７４，Ｓ７５を図５中の一定期間Ｔだけずらしたタイミング設定信号Ｓ７１ａをＡ／Ｄ変換部７１ｂへ与える。Ａ／Ｄ変換部７１ｂは、タイミング設定部７１ａから与えられるタイミング設定信号Ｓ７１ａにより、Ａ／Ｄ変換動作を開始し、図示しないサンプリングクロックに基づき、図５中のサンプリングタイミングｔ１，ｔ２，ｔ３，・・・ｔ１０毎に、入力された計測電圧ｅ１，ｅ２及び計測電流ｉ１，ｉ２をサンプリングして、サンプリング電圧Ｅ０１，Ｅ０２及びサンプリング電流Ｉ０１，Ｉ０２を求め、損失算出部７２へ与える。

損失算出部７２において、入力された１次側サンプリング電圧Ｅ０１と１次側サンプリング電流Ｉ０１とが、乗算器７２ａで乗算されて１次側サンプリング電力Ｐ０１が求められ、演算器７２ｃへ与えられる。同様に、入力された２次側サンプリング電圧Ｅ０２と２次側サンプリング電流Ｉ０２とが、乗算器７２ｂで乗算されて２次側サンプリング電力Ｐ０２が求められ、演算器７２ｃへ与えられる。演算器７２ｃは、１次側サンプリング電力Ｐ０１と２次側サンプリング電力Ｐ０２とを演算し、主回路２０の１次側及び２次側間の電力変換損失Ｐｌｏｓｓを算出し、この電力変換損失Ｐｌｏｓｓをデューティ制御部７３へ与える。

デューティ制御部７３は、入力された電力変換損失Ｐｌｏｓｓに基づき、ＰＷＭ制御によってその電力変換損失Ｐｌｏｓｓが最小になるような、１次側スイッチング素子３１〜３６における１次側デューティδ１の制御指令と、２次側スイッチング素子６１〜６６における２次側デューティδ２の制御指令と、を生成して１次側パルス生成部７４及び２次側パルス生成部７５へ与える。

１次側パルス生成部７４は、入力された１次側デューティδ１の制御指令に基づいて、１次側デューティδ１の１次側駆動パルスＳ１ｐ〜Ｓ６ｐを生成し、この生成した１次側駆動パルスＳ１ｐ〜Ｓ６ｐを、第２のタイミングとしてのスイッチングタイミングｔａ，・・・で、１次側スイッチング素子３１〜３６へ供給する。更に、２次側パルス生成部７５は、入力された２次側デューティδ２の制御指令に基づいて、２次側デューティδ２の２次側駆動パルスＳ１ｓ〜Ｓ６ｓを生成し、この生成した２次側駆動パルスＳ１ｓ〜Ｓ６ｓを、第２のタイミングとしてのスイッチングタイミングｔｂ，・・・で、２次側スイッチング素子６１〜６６へ供給する。

反転した駆動パルスＳ１ｐ〜Ｓ６ｐ，Ｓ１ｓ〜Ｓ６ｓにより、第１〜第６のスイッチングレグを構成するハイサイドのスイッチング素子３１，３３，３５，６１，６３，６５と、ローサイドのスイッチング素子３２，３４，３６，６２，６４，６６と、がオン／オフ動作する。すると、スイッチングレグのＡＣ端子Ｎ１〜Ｎ３，Ｎ１１〜Ｎ１３に、その駆動パルスＳ１ｐ〜Ｓ６ｐ，Ｓ１ｓ〜Ｓ６ｓに同期した矩形波が出力される。

主回路２０において、３つのインダクタ５１〜５３の遅れ電流により、例えば、スイッチング素子３１〜３６がターンオンする前のデッドタイム中に、スイッチング素子３１〜３６内のＭＯＳＦＥＴ３１ａに逆方向の電流が流れ、このスイッチング素子３１〜３６内のコンデンサ３１ｃを放電させる。この放電により、スイッチング素子３１〜３６内のＭＯＳＦＥＴ３１ａの電圧がゼロになってから、スイッチング素子３１〜３６内のダイオード３１ｂが導通する。その後のスイッチング素子３１〜３６内のＭＯＳＦＥＴ３１ａのターンオン時にスイッチ電圧がゼロであるため、ゼロ・ボルト・スイッチング（以下「ＺＶＳ」という。）動作になる。又、例えば、１次側ブリッジ回路３０の出力電流のゼロクロスは、ＺＶＳ後に発生するため、スイッチングレグのＡＣ端子Ｎ１〜Ｎ３における電流と電圧の波形は、正弦波状でなくても電流が電圧よりも遅れる。

本実施例１のスイッチング電源では、図５に示すように、例えば、計測のサンプリングタイミングｔ１は、スイッチング素子３１，３２のスイッチングタイミングｔａと同期するが、次の計測のサンプリングタイミングｔ２においては、サンプリングタイミングｔ１に対し、ある一定期間Ｔだけずれたタイミングで、計測のサンプリングが行われるので、スイッチング素子３１〜３６，６１〜６６のスイッチングタイミングに対して非同期となる。更に、その次の計測のサンプリングタイミングｔ３においても、サンプリングタイミングｔ２に対し、ある一定期間Ｔだけずれるので、スイッチング素子３１〜３６，６１〜６６のスイッチングタイミングと非同期となる。

このように、計測のサンプリングタイミングｔ２，・・・毎に、前回のサンプリングタイミングｔ１，・・・に対し、一定期間Ｔずつずらして計測のサンプリングを行っている。これにより、スイッチング素子３１〜３６，６１〜６６のスイッチングタイミングｔａ，・・・と同期することによるノイズの影響を低減することができる。

（実施例１の効果）
本実施例１のスイッチング電源によれば、次の（ａ）、（ｂ）のような効果がある。

（ａ） 制御装置７０内のサンプリング部７１により、計測のサンプリングタイミングｔ１，・・・と次の計測のサンプリングタイミングｔ２，・・・との間に、ある一定期間Ｔを設け、スイッチング素子３１〜３６，６１〜６６のスイッチングタイミングｔａ，ｔｂ，・・・と非同期としている。これにより、スイッチング素子３１〜３６，６１〜６６のスイッチングにより発生するノイズの影響を低減することができ、より正確な計測が可能となる。

（ｂ） 本実施例１のスイッチング電源は、例えば、三相ＤＡＢ絶縁型双方向のＤＣ／ＤＣコンバータである。特に、このようなＤＣ／ＤＣコンバータにおいては、スイッチング素子３１〜３６，６１〜６６がＺＶＳ外れにて動作するモードが存在するため、ＺＶＳ動作時と比較して、スイッチング素子３１〜３６，６１〜６６のスイッチング時に発生するノイズが大きい。即ち、ＺＶＳ外れにて動作するモードでは、電流が負側の時に、スイッチング素子３１，・・・中のＭＯＳＦＥＴ３１ａがオフしている。ダイオード３１ｂには、導通時に逆バイアスが掛かるため、ＺＶＳ外れ時、そのダイオード３１ｂのリカバリにより、急峻な電流が発生し、ＺＶＳ動作時と比較して大きなノイズが発生する。このような場合においても、本実施例１によれば、ノイズの影響を低減できる。

（実施例２の構成）
図６は、本発明の参考例である実施例２のスイッチング電源を示す概略の構成図である。

本実施例２のスイッチング電源は、例えば、トランスのない非絶縁型の昇圧チョッパ回路であり、主回路８０と、この主回路８０を制御する制御装置１００と、を備えている。

主回路８０は、入力されるＤＣ電圧Ｅｉを高いＤＣ電圧Ｅｏに昇圧する回路であり、ＤＣ電圧Ｅｉを入力する一対の入力端子８１，８２と、ＤＣ電圧Ｅｏを出力する一対の出力端子８３，８４と、を有している。一対の出力端子８３，８４間には、負荷８５が接続される。入力端子８１，８２間には、インダクタ９１と、駆動パルスＳｐによってオン／オフ動作するＭＯＳＦＥＴ等のスイッチング素子９２と、が直列に接続されている。スイッチング素子９２の両電極間には、ダイオード９３及びコンデンサ９４が直列に接続されている。コンデンサ９４の両電極と出力端子８３，８４との間には、計測手段としての電圧計測部９５が接続されている。電圧計測部９５は、出力のＤＣ電圧Ｅｏを計測して計測電圧ｅを出力するものであり、分圧抵抗等により構成されている。

制御装置１００は、ＣＰＵ等で構成され、サンプリング手段としてのサンプリング部１０１と、このサンプリング部１０１の出力側に接続された駆動パルス供給手段と、を有している。駆動パルス供給手段は、例えば、サンプリング部１０１の出力側に接続されたデューティ制御部１０２と、このデューティ制御部１０２の出力側に接続されたパルス生成部１０３と、を有している。

サンプリング部１０１は、タイミング設定部１０１ａと、このタイミング設定部１０１ａの出力側に接続されたＡ／Ｄ変換部１０１ｂと、を有している。タイミング設定部１０１ａは、実施例１のタイミング設定部７１ａとほぼ同様に、パルス生成部１０３から出力される駆動パルスＳｐの立ち下がり又は立ち上がりのタイミング信号Ｓ１０３を入力し、図５に示されるように、そのタイミング信号Ｓ１０３を一定期間Ｔずらしたサンプリングタイミングｔ１，ｔ２，ｔ３，・・・，ｔ１０を順次設定し、タイミング設定信号Ｓ１０１ａをＡ／Ｄ変換部１０１ｂへ与える回路である。Ａ／Ｄ変換部１０１ｂは、タイミング設定信号Ｓ１０１ａに基づき、設定されたサンプリングタイミングｔ１，ｔ２，ｔ３，・・・，ｔ１０毎に、計測電圧ｅをサンプリングしてサンプリング電圧Ｅをデューティ制御部１０２へ与える回路である。

デューティ制御部１０２は、サンプリング電圧Ｅに基づき、ＰＷＭ制御によってそのサンプリング電圧Ｅが目標電圧値になるようなデューティδの制御指令を生成して、パルス生成部１０３へ与える機能を有している。パルス生成部１０３は、デューティδの制御指令に基づいてそのデューティδの駆動パルスＳｐを生成し、この生成した駆動パルスＳｐを、第２のタイミングとしてのスイッチングタイミングで、スイッチング素子９２へ供給すると共に、駆動パルスＳｐの立ち下がり又は立ち上がりのタイミング信号Ｓ１０３をタイミング設定部１０１ａへ供給する機能を有している。

（実施例２の動作）
図６のスイッチング電源において、電圧計測部９５により計測された計測電圧ｅが、制御装置１００内のサンプリング部１０１に入力される。サンプリング部１０１内のタイミング設定部１０１ａは、パルス生成部１０３から出力される駆動パルスＳｐの立ち下がり又は立ち上がりのタイミング信号Ｓ１０３を入力し、このタイミング信号Ｓ１０３を図５中の一定期間Ｔだけずらしたタイミング設定信号Ｓ１０１ａを、Ａ／Ｄ変換部１０１ｂへ与える。

Ａ／Ｄ変換部１０１ｂは、タイミング設定部１０１ａから与えられるタイミング設定信号Ｓ１０１ａにより、Ａ／Ｄ変換動作を開始し、図示しないサンプリングクロックに基づき、図５中のサンプリングタイミングｔ１，ｔ２，ｔ３，・・・，ｔ１０毎に、入力された計測電圧ｅをサンプリングしてサンプリング電圧Ｅを求め、デューティ制御部１０２へ与える。

デューティ制御部１０２は、入力されたサンプリング電圧Ｅに基づき、ＰＷＭ制御によってそのサンプリング電圧Ｅが目標電圧値になるようなデューティδの制御指令を生成して、パルス生成部１０３へ与える。パルス生成部１０３は、入力されたデューティδの制御指令に基づいてそのデューティδの駆動パルスＳｐを生成し、この生成した駆動パルスＳｐを、第２のタイミングとしてのスイッチングタイミングｔａ，・・・で、スイッチング素子９２へ供給する。これにより、主回路８０側のスイッチング素子９２がオン／オフ動作する。

主回路２０において、スイッチング素子９２がオン状態の時は、インダクタ９１の右電極がグランド側の入力端子８２と導通するので、電流が増加して行く。スイッチング素子９２がオン状態の時に、インダクタ９１にエネルギーが蓄積される。スイッチング素子９２がオフ状態になると、エネルギーが蓄積されたインダクタ９１の電流は急には０にならないので、ダイオード９３を介して出力端子８３側へ電流が注入される。これにより、昇圧されたＤＣ電圧Ｅｏが出力端子８３，８４から出力され、負荷８５へ供給される。

本実施例２のスイッチング電源では、実施例１とほぼ同様に、図５に示すように、例えば、計測のサンプリングタイミングｔ１は、スイッチング素子９２のスイッチングタイミングｔａと同期するが、以後の計測のサンプリングタイミングｔ２，ｔ３，・・・，ｔ１０においては、サンプリングタイミングｔ１に対し、順次、ある一定期間Ｔだけずらしたタイミングで、計測のサンプリングを行うことにより、スイッチング素子９２のスイッチングタイミングに対して非同期となる。そのため、実施例１とほぼ同様に、スイッチング素子９２のスイッチングタイミングｔａ，・・・と同期することによるノイズの影響を低減することができる。

（実施例２の効果）
本実施例２のスイッチング電源によれば、制御装置１００内のサンプリング部１０１により、計測のサンプリングタイミング間に、ある一定期間Ｔを設け、スイッチング素子９２のスイッチングタイミングと非同期としている。これにより、実施例１とほぼ同様に、スイッチング素子９２のスイッチングにより発生するノイズの影響を低減することができ、より正確な計測が可能となる。

（実施例１、２の変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（１）、（２）のようなものがある。

（１） 従来の図２のスイッチング電源は、一方向のＤＣ／ＤＣコンバータであるが、このＤＣ／ＤＣコンバータに対しても、実施例２の制御装置１００を適用できる。即ち、図２のスイッチング電源において、計測手段１０及び制御装置１１に代えて、図６中の電圧計測部９５及び制御装置１００を設ける。このような構成にした場合、制御装置１００から供給されるデューティδの駆動パルスＳｐにより、スイッチング素子５がオン／オフ動作し、出力端子８ａ，８ｂから所望の出力電圧Ｅｏを出力することができる。これにより、実施例２とほぼ同様に、スイッチング素子５のスイッチングにより発生するノイズの影響を低減することができ、より正確な計測が可能となる。

（２） 本発明は、デューティを変化させることにより、計測のサンプリングタイミングと、主回路のスイッチング素子におけるスイッチングタイミングと、が同期するようなスイッチング電源に適用した場合に、スイッチング素子のスイッチングにより発生するノイズの影響を低減することができる。そのため、本発明のスイッチング電源は、単相ＤＡＢ絶縁型双方向のＤＣ／ＤＣコンバータ、シングルフォワード方式・フライバック方式・ブリッジ方式等の種々の方式のＤＣ／ＤＣコンバータ、降圧チョッパ回路等にも適用できる。

２０，８０ 主回路
２５，６８ １、２次側計測部
２５ａ，６８ａ，９５ 電圧計測部
２５ｂ，６８ｂ 電流計測部
７０，１００ 制御装置
７１，１０１ サンプリング部
７１ａ，１０１ａ タイミング設定部
７１ｂ，１０１ｂ Ａ／Ｄ変換部
７２ 損失算出部
７３，１０２ デューティ制御部
７４，７５ １次、２次側パルス生成部
１０３ パルス生成部

Claims (1)

1. パルス幅変調された駆動パルスによりオン／オフ動作するスイッチング素子によって直流電力を断続し、この断続した１周期内における前記スイッチング素子のオン／オフのデューティ比を変えることにより、所望の電力を出力するスイッチング電源内の電圧及び／又は電流を計測して計測値を出力する計測手段と、
   順次一定期間ずらした第１のタイミング毎に、前記計測値をサンプリングしてサンプリング値を出力するサンプリング手段と、
   前記サンプリング値を入力し、前記サンプリング値が所望の値になるようにパルス幅変調制御によって前記スイッチング素子のデューティを増減させ、この増減した前記デューティの前記駆動パルスを、第２のタイミングで、前記スイッチング素子へ供給する駆動パルス供給手段と、
   を有するスイッチング電源の制御装置において、
   前記スイッチング電源は、
   １次巻線及び２次巻線を有する変圧器と、
   前記変圧器に対して直列に接続されたインダクタと、
   １次側の前記駆動パルスによってオン／オフ動作する１次側の前記スイッチング素子を複数有し、前記１次側のスイッチング素子のオン／オフ動作により、入力される１次側の前記直流電力を１次側の交流電力に変換して前記１次巻線側へ供給する１次側ブリッジ回路と、
   ２次側の前記駆動パルスによってオン／オフ動作する２次側の前記スイッチング素子を複数有し、前記２次側のスイッチング素子のオン／オフ動作により、前記２次巻線側から供給される２次側の交流電力を整流して前記所望の２次側の直流電力を出力する２次側ブリッジ回路と、を有し、
   前記計測手段は、
   前記１次側ブリッジ回路に入力される前記１次側の直流電力における電圧及び電流を計測して１次側の前記計測値を出力すると共に、前記２次側ブリッジ回路から出力される前記２次側の直流電力における電圧及び電流を計測して２次側の前記計測値を出力し、
   前記サンプリング手段は、
   前記一定期間ずらした前記第１のタイミングを順次設定するタイミング設定部と、
   設定された前記第１のタイミング毎に、前記１次側の計測値及び前記２次側の計測値をサンプリングして１次側の前記サンプリング値及び２次側の前記サンプリング値を出力するアナログ／デジタル変換部と、を有し、
   前記駆動パルス供給手段は、
   前記１次側のサンプリング値及び前記２次側のサンプリング値に基づき、前記１次側の直流電力と前記２次側の直流電力との間の電力変換損失を算出する損失算出部と、
   算出された前記電力変換損失に基づき、前記パルス幅変調制御によって１次側の前記デューティの制御指令と２次側の前記デューティの制御指令とを生成して出力するデューティ制御部と、
   前記１次側のデューティの制御指令に基づいて前記１次側のデューティの１次側の前記駆動パルスを生成し、この生成した前記１次側の駆動パルスを、前記第２のタイミングで、前記１次側のスイッチング素子へ供給する１次側パルス生成部と、
   前記２次側のデューティの制御指令に基づいて前記２次側のデューティの２次側の前記駆動パルスを生成し、この生成した前記２次側の駆動パルスを、前記第２のタイミングで、前記２次側のスイッチング素子へ供給する２次側パルス生成部と、を有することを特徴とするスイッチング電源の制御装置。
   

Images