JP6237783B2 - Semiconductor switching element drive circuit - Google Patents
Semiconductor switching element drive circuit Download PDFInfo
- Publication number
- JP6237783B2 JP6237783B2 JP2015547335A JP2015547335A JP6237783B2 JP 6237783 B2 JP6237783 B2 JP 6237783B2 JP 2015547335 A JP2015547335 A JP 2015547335A JP 2015547335 A JP2015547335 A JP 2015547335A JP 6237783 B2 JP6237783 B2 JP 6237783B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- edge
- switching element
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 119
- 230000005540 biological transmission Effects 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 21
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000001934 delay Effects 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000001816 cooling Methods 0.000 description 8
- 230000036413 temperature sense Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
本発明は、半導体スイッチング素子の駆動回路に関する。 The present invention relates to a drive circuit for a semiconductor switching element.
従来、スイッチング素子を過熱から保護するために、温度センサによって検出される温度に基づいて電流供給制御を制限する等のさまざまな技術が提案されている。例えば、日本特開2009−136061号公報に開示されているように、半導体スイッチング素子の温度情報に基づいて過熱保護等を行う駆動回路が知られている。 Conventionally, in order to protect the switching element from overheating, various techniques such as limiting current supply control based on a temperature detected by a temperature sensor have been proposed. For example, as disclosed in Japanese Unexamined Patent Publication No. 2009-136061, a drive circuit that performs overheat protection or the like based on temperature information of a semiconductor switching element is known.
従来の典型的な半導体装置では、半導体スイッチング素子の過熱保護のために、駆動回路に過熱保護回路を設けている。具体的には、半導体スイッチング素子に温度検知用の温度センサを設けている。過熱保護回路は、温度センサの出力に基づいて半導体スイッチング素子の素子温度を閾値と比較し、素子温度が高くなりすぎた場合に駆動回路の動作を停止させる。この過熱保護回路の動作は、素子温度が閾値に達したか否かで駆動回路を二者択一的に停止するものである。 In the conventional typical semiconductor device, an overheat protection circuit is provided in the drive circuit for overheat protection of the semiconductor switching element. Specifically, a temperature sensor for temperature detection is provided in the semiconductor switching element. The overheat protection circuit compares the element temperature of the semiconductor switching element with a threshold value based on the output of the temperature sensor, and stops the operation of the drive circuit when the element temperature becomes too high. The operation of the overheat protection circuit is to alternatively stop the drive circuit depending on whether or not the element temperature has reached the threshold value.
半導体スイッチング素子は温度特性を有しており、例えば素子温度に応じて入力容量が変化する。また、半導体スイッチング素子を駆動する駆動回路でも、駆動回路内部の温度が変化すると回路動作に影響が生ずる。駆動回路の回路動作に影響を与える温度情報はより細かく駆動回路の動作に反映されることが好ましい。 The semiconductor switching element has temperature characteristics. For example, the input capacitance changes according to the element temperature. Even in the drive circuit that drives the semiconductor switching element, the circuit operation is affected if the temperature inside the drive circuit changes. The temperature information that affects the circuit operation of the drive circuit is preferably reflected in the operation of the drive circuit in more detail.
また、上述したように半導体スイッチング素子単体の温度を検知する過熱保護技術が公知である。半導体スイッチング素子およびその駆動回路は、発熱量の相違および半導体装置の冷却構造等が原因で、半導体装置の使用中における温度が異なるのが普通である。本願発明者は、この温度差を利用することで半導体装置の異常検知をより詳しく行うことができる技術を見出した。 Further, as described above, an overheat protection technique for detecting the temperature of a single semiconductor switching element is known. The semiconductor switching element and its drive circuit usually have different temperatures during use of the semiconductor device due to the difference in the amount of heat generation and the cooling structure of the semiconductor device. The inventor of the present application has found a technique that can detect abnormality of a semiconductor device in more detail by using this temperature difference.
本発明は、上述のような課題を解決するためになされたもので、温度情報を駆動回路の動作に精度良く反映させることができる半導体スイッチング素子の駆動回路を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor switching element driving circuit capable of accurately reflecting temperature information on the operation of the driving circuit.
第1の発明にかかる半導体スイッチング素子の駆動回路は、
入力信号が入力される入力端子と、
半導体スイッチング素子の制御端子に接続する出力端子と、
該入力信号の立上がりエッジに応答してオンとなるオンエッジおよび該入力信号の立下りエッジに応答してオフとなるオフエッジを有する駆動信号を、該出力端子に供給する信号回路部と、
該信号回路部の温度に相関を有する第1温度検知信号を出力する第1温度検知手段と該半導体スイッチング素子の温度を検知する素子温度センサ素子から第2温度検知信号を受ける第2温度検知手段の両方を含む温度検知手段と、
を備え、
該立上がりエッジと該オンエッジとの間の遅延時間であるオン伝達遅延時間と該立下りエッジと該オフエッジとの間の遅延時間であるオフ伝達遅延時間の差を小さくするように、該第1温度検知信号と該第2温度検知信号の両方に基づいて、該オンエッジおよび該オフエッジのうち少なくとも一方のエッジを遅延させる。
The drive circuit for the semiconductor switching element according to the first invention is:
An input terminal to which an input signal is input;
An output terminal connected to the control terminal of the semiconductor switching element;
A drive signal having a off-edge to be off in response to the falling edge of the on-edge and said input signal to be turned on in response to a rising edge of the input signal, and a signal circuit for supplying to said output terminal,
Second temperature sensing means for receiving a second temperature detection signal from the element temperature sensor element for detecting the temperature of the first temperature sensing means and said semiconductor switching element for outputting a first temperature sense signal that correlates to the temperature of the signal circuit Temperature sensing means including both ,
With
So as to reduce the difference between the off-transmission delay time is a delay time between the delay is the time on transmission delay time and the falling edge and the off edge between the leading edge and the on-edge, said first temperature based on both the detection signal and the second temperature detection signals, delaying at least one edge of said on-edge and the off edge.
本発明によれば、第1温度検知信号と第2温度検知信号の一方または両方を用いて駆動回路の各種動作を調整するようにしたので、温度情報を駆動回路の動作に精度良く反映させることができる。 According to the present invention, since various operations of the drive circuit are adjusted using one or both of the first temperature detection signal and the second temperature detection signal, the temperature information is accurately reflected in the operation of the drive circuit. Can do.
実施の形態1.
図1は、本発明の実施の形態1にかかる半導体スイッチング素子の駆動回路101を示す回路ブロック図である。駆動回路101は、半導体スイッチング素子1の制御端子に接続している。実施の形態1にかかる半導体スイッチング素子1は、MOSFETであり、制御端子はゲート端子である。駆動回路および半導体スイッチング素子1は、実施の形態1にかかる半導体装置151を構成している。Embodiment 1 FIG.
FIG. 1 is a circuit block diagram showing a
駆動回路101は、入力端子50に接続する入力回路3と、この入力回路3と接続する出力制御回路4を備えている。出力制御回路4の出力するパルス信号は、デッドタイム調整回路13に入力される。デッドタイム調整回路13は遅延回路を含んでいる。この遅延回路は、出力制御回路4が出力したパルス信号の立上がりエッジと立下りエッジを遅延させたうえで、デッドタイム調整回路13の後段に出力することができる。
The
デッドタイム調整回路13の出力は、ドライブ回路5に入力される。ドライブ回路5は、駆動回路101の出力端子51に駆動信号を出力する。これにより、ドライブ回路5が半導体スイッチング素子1を駆動することができる。
The output of the dead
これらの入力回路3、出力制御回路4、デッドタイム調整回路13、およびドライブ回路5が、実施の形態1にかかる信号回路111を構成している。この信号回路111は、入力端子50に入力した入力信号から駆動信号を生成し、この駆動信号を出力端子51に供給する。駆動信号は、入力信号の立上がりエッジに応答してオンとなるオンエッジ、および入力信号の立下りエッジに応答してオフとなるオフエッジを有する。オンエッジは、典型的には、半導体スイッチング素子1をターンオンさせるための立上がりエッジである。オフエッジは、典型的には、半導体スイッチング素子1をターンオフさせるための立下りエッジである。
The
駆動回路101は、エラー制御回路6と、過熱保護回路7と、内部電源回路8と、温度センスダイオード10と、温度アナログ出力回路11,12と、を備えている。駆動回路101は、電源電圧VCCを得るための電源端子9を備えている。
The
温度アナログ出力回路12は、駆動回路101の温度検知端子52と接続している。温度検知端子52は、半導体スイッチング素子1と同一の半導体チップ上に形成された温度センスダイオード2と接続している。温度センスダイオード2は、半導体スイッチング素子1の素子温度をモニタすることができる。
The temperature
温度センスダイオード2と温度センスダイオード10は、それぞれ順方向電圧の温度特性を有している。温度アナログ出力回路11は、温度センスダイオード10の出力から、駆動回路101の温度と相関を有する第1アナログ信号を生成する。また、温度アナログ出力回路12は、温度センスダイオード2の出力に基づいて、半導体スイッチング素子1の素子温度と相関を有する第2アナログ信号を生成する。
The
半導体スイッチング素子1の素子温度が正常範囲を超えて上昇すると、温度センスダイオード2の順方向電圧が過熱保護回路7で予め設定された閾値以下となる。この場合、過熱保護回路7の内部のコンパレータ出力信号が切り替わり、その信号の切り替わりがエラー制御回路6へと伝達される。
When the element temperature of the semiconductor switching element 1 rises beyond the normal range, the forward voltage of the
エラー制御回路6は、過熱保護回路7からの信号が切り替わったら、半導体スイッチング素子1の駆動を停止する停止信号を出力制御回路4に伝達する。停止信号を受けた出力制御回路4は出力を停止するので、これにより過熱保護動作が実現される。また、エラー制御回路6は、エラー信号端子53を介して外部にエラー信号を出力することもできる。
The
温度アナログ出力回路11、12からのアナログ信号は、デッドタイム調整回路13に入力される。
Analog signals from the temperature
入力信号の立上がりエッジが入力回路3に伝達された後、実際に半導体スイッチング素子1をターンオンさせるまでには時間的な遅延がある。これを「オン伝達遅延時間」とも称す。同様に、入力信号の立下りエッジが入力回路3に伝達された後、実際に半導体スイッチング素子1をターンオフさせるまでには時間的な遅延がある。これを「オフ伝達遅延時間」とも称す。
After the rising edge of the input signal is transmitted to the
オン伝達遅延時間とオフ伝達遅延時間の温度特性が互いに異なっていると、温度変化があった場合に、オン伝達遅延時間とオフ伝達遅延時間の差が変化してしまう。オン伝達遅延時間とオフ伝達遅延時間の差が増加すると、その差だけ入力信号のオン期間と駆動信号のオン期間が乖離してしまうという問題がある。そこで、デッドタイム調整回路13は、半導体スイッチング素子1の温度情報および駆動回路101の温度情報に基づいて、オン伝達遅延時間とオフ伝達遅延時間の差を調整する。
If the temperature characteristics of the on-transmission delay time and the off-transmission delay time are different from each other, the difference between the on-transmission delay time and the off-transmission delay time changes when there is a temperature change. When the difference between the on-transmission delay time and the off-transmission delay time increases, there is a problem that the on-period of the input signal and the on-period of the drive signal are separated by the difference. Therefore, the dead
具体的には、デッドタイム調整回路13は、オン伝達遅延時間とオフ伝達遅延時間の差を減らすように、出力制御回路4の出力するパルスの立上がりエッジと立下りエッジの少なくとも一方を遅らせる。オン伝達遅延時間とオフ伝達遅延時間のうち短いほうの伝達遅延時間を長いほうの伝達遅延時間に等しくするように、遅延が小さいほうのエッジを遅延が大きいエッジよりも大きく遅らせればよい。
Specifically, the dead
ここでは、デッドタイム調整回路13(より詳細にはその内部に含まれる遅延回路)が上述した出力制御回路4の出力パルスの立上がりエッジまたは立下りエッジを遅らせるときの遅延の量を、簡略に「遅延量」とも称す。遅延量を適切に定めることで、オン伝達遅延時間とオフ伝達遅延時間の差を、好ましくは零にする。温度変化があったときもオン伝達遅延時間とオフ伝達遅延時間の差を零または所定の許容範囲内に維持できるように、第1、2アナログ信号の値と遅延量の関係を定めることが好ましい。
Here, the amount of delay when the dead time adjustment circuit 13 (more specifically, the delay circuit included therein) delays the rising edge or falling edge of the output pulse of the
遅延量の調整は、第1アナログ信号と第2アナログ信号を受けたデッドタイム調整回路13が、その内部の遅延回路の容量を調整することにより行う。デッドタイム調整回路13は、第1アナログ信号と第2アナログ信号の値に応じて、遅延回路による遅延量を所定の比例関係で変化させるように設計されている。第1アナログ信号と遅延量の関係および第2アナログ信号と遅延量の関係は、下記のように定めればよい。
The delay amount is adjusted by the dead
(1)第1アナログ信号と遅延量の関係
第1アナログ信号は、駆動回路101の温度と相関を有している。駆動回路101の温度が上昇すると、これに応じてオン伝達遅延時間およびオフ伝達遅延時間が増加する。オン伝達遅延時間とオフ伝達遅延時間の温度特性が互いに異なっていると、駆動回路101がある温度だけ上昇したとき、オン伝達遅延時間の増加量とオフ伝達遅延時間の増加量は互いに異なっている。これらの増加量の差分だけ、オンエッジとオフエッジのうち増加量が少ないほうのエッジを遅らせればよい。その結果、ある温度変化があったときに、オン伝達遅延時間とオフ伝達遅延時間とを同量だけ変化させることができる。(1) Relationship between first analog signal and delay amount The first analog signal has a correlation with the temperature of the
例えばオフ伝達遅延時間の増加量のほうが多い場合には、ある温度上昇があったときのオン伝達遅延時間の増加量とオフ伝達遅延時間の増加量の差分だけ、半導体スイッチング素子1をオンするためのエッジ(具体的には、ドライブ回路5への入力パルス波形の立上がりエッジ)を遅らせる。予め駆動回路101の温度変化に対するオン伝達遅延時間の増加量とオフ伝達遅延時間の増加量を調べておくことで、駆動回路101の温度と遅延量の間の比例的関係を決定すればよい。なお、ここでいう「比例的関係」は、一次関数に従って単純増加または単純減少する比例関係に限定されない。ここでいう「比例的関係」には、二次以上の関数に従って、すなわち温度変化に対して曲線的に遅延量を増加または減少させるような関係も含む。
For example, when the increase amount of the off-transmission delay time is larger, the semiconductor switching element 1 is turned on by the difference between the increase amount of the on-transmission delay time and the increase amount of the off-transmission delay time when a certain temperature rises. (Specifically, the rising edge of the input pulse waveform to the drive circuit 5) is delayed. The proportional relationship between the temperature of the
(2)第2アナログ信号と遅延量の関係
第2アナログ信号は、半導体スイッチング素子1の素子温度と相関を有している。オン伝達遅延時間およびオフ伝達遅延時間は、駆動回路101の温度により変化するだけではなく、半導体スイッチング素子1の素子温度によっても変化する。入力容量は半導体スイッチング素子1の素子温度と相関を有しており、正の温度特性と負の温度特性のいずれかを有している。(2) Relationship between Second Analog Signal and Delay Amount The second analog signal has a correlation with the element temperature of the semiconductor switching element 1. The on-transmission delay time and the off-transmission delay time change not only with the temperature of the
負荷容量、すなわち実施の形態1における半導体スイッチング素子1の入力容量が大きくなると、これに応じてオン伝達遅延時間およびオフ伝達遅延時間が増加する。ドライブ回路5は、入力容量に充電する出力電流能力(ソース電流能力)と、入力容量を放電する出力電流能力(シンク電流能力)とをそれぞれ有している。ソース電流能力とシンク電流能力が異なる場合には、入力容量が変化したときのオン伝達遅延時間の変化量とオフ伝達遅延時間の変化量は互いに異なる。
When the load capacity, that is, the input capacity of the semiconductor switching element 1 in the first embodiment is increased, the ON transmission delay time and the OFF transmission delay time are increased accordingly. The
このように、素子温度が変化すると入力容量が変化し、入力容量が変化するとオン伝達遅延時間とオフ伝達遅延時間の差が変動するという問題がある。具体的には、出力電流能力が小さいほど、入力容量の変化に対する伝達遅延時間の変化量が大きくなる。そこで、実施の形態1では、充電能力のほうが放電能力よりも高いと仮定し、下記のように遅延回路を制御する。 Thus, there is a problem that when the element temperature changes, the input capacitance changes, and when the input capacitance changes, the difference between the on transmission delay time and the off transmission delay time varies. Specifically, the smaller the output current capability, the greater the amount of change in the transmission delay time with respect to the change in input capacitance. Therefore, in the first embodiment, it is assumed that the charging capability is higher than the discharging capability, and the delay circuit is controlled as follows.
入力容量が正の温度特性を持つ場合、つまり温度上昇に応じて入力容量が増加する場合には、次のように遅延量を定める。 When the input capacitance has a positive temperature characteristic, that is, when the input capacitance increases as the temperature rises, the delay amount is determined as follows.
まず、素子温度が上昇したときには、オフ伝達遅延時間の増加量がオン伝達遅延時間の増加量よりも大きい。そこで、デッドタイム調整回路13の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子1をオンするためのエッジ(具体的には、ドライブ回路5への入力パルス波形の立上がりエッジ)を遅らせる。
First, when the element temperature rises, the increase amount of the off transmission delay time is larger than the increase amount of the on transmission delay time. Therefore, the delay circuit of the dead
逆に、素子温度が低下したときには、オフ伝達遅延時間の減少量がオン伝達遅延時間の減少量よりも大きい。そこで、デッドタイム調整回路13の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子1をオフするためのエッジ(具体的には、ドライブ回路5への入力パルス波形の立下りエッジ)を遅らせる。
Conversely, when the element temperature decreases, the amount of decrease in the off transmission delay time is larger than the amount of decrease in the on transmission delay time. Therefore, the delay circuit of the dead
一方、入力容量が負の温度特性を持つ場合、つまり温度上昇に応じて入力容量が減少する場合には、次のように遅延量を定める。 On the other hand, when the input capacitance has a negative temperature characteristic, that is, when the input capacitance decreases as the temperature rises, the delay amount is determined as follows.
まず、素子温度が上昇したときには、オフ伝達遅延時間の減少量がオン伝達遅延時間の減少量よりも大きい。そこで、デッドタイム調整回路13の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子1をオフするためのエッジ(具体的には、ドライブ回路5への入力パルス波形の立下りエッジ)を遅らせる。
First, when the element temperature rises, the decrease amount of the off transmission delay time is larger than the decrease amount of the on transmission delay time. Therefore, the delay circuit of the dead
逆に、素子温度が低下したときには、オフ伝達遅延時間の増加量がオン伝達遅延時間の増加量よりも大きい。そこで、デッドタイム調整回路13の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子1をオンするためのエッジ(具体的には、ドライブ回路5への入力パルス波形の立上がりエッジ)を遅らせる。
On the contrary, when the element temperature decreases, the increase amount of the off transmission delay time is larger than the increase amount of the on transmission delay time. Therefore, the delay circuit of the dead
以上説明した(1)の遅延量および(2)の遅延量を足し合わせて最終的な遅延量および遅延させるエッジを予め決定しておき、その遅延量で遅延対象のエッジを遅延させるようにデッドタイム調整回路13を設計すればよい。
The final delay amount and the edge to be delayed are determined in advance by adding the delay amount of (1) and the delay amount of (2) described above, and the dead time is set so that the delay target edge is delayed by the delay amount. The
以上説明したように、駆動回路101は、第1アナログ信号と第2アナログ信号の両方を用いて、駆動回路101のオフ伝達遅延時間およびオン伝達遅延時間の差が変化することを抑制している。半導体スイッチング素子1と駆動回路101がそれぞれ温度特性を有しているので、これらの両方の温度情報を利用することによって半導体装置151全体の回路動作を適正化することができる。
As described above, the
なお、実施の形態1では、第1アナログ信号と第2アナログ信号の両方に基づいてデッドタイム調整回路13を制御した。しかしながら本発明はこれに限られるものではない。
In the first embodiment, the dead
第1アナログ信号のみをデッドタイム調整回路13に入力してもよい。この場合、上述した「(1)第1アナログ信号と遅延量の関係」に従った遅延量の補正のみを行えばよい。この場合には第2アナログ信号にかかる回路(つまり温度アナログ出力回路12)を省略してもよい。
Only the first analog signal may be input to the dead
あるいは、第2アナログ信号のみを用いてデッドタイム調整回路13を制御してもよい。この場合、上述した「(2)第2アナログ信号と遅延量の関係」に従った遅延量の補正のみを行えばよい。その場合には、温度センスダイオード10および温度アナログ出力回路11を省略してもよい。
Alternatively, the dead
実施の形態2.
図2は、本発明の実施の形態2にかかる半導体スイッチング素子の駆動回路102を示す回路ブロック図である。駆動回路102および信号回路112は、デッドタイム調整回路13を有さず、ドライブ回路5に代えてドライブ回路25を備えている。この点を除き、駆動回路102および信号回路112は駆動回路101および信号回路111とそれぞれ同じ回路構成を備えている。駆動回路102および半導体スイッチング素子1が、実施の形態2にかかる半導体装置152を構成している。
FIG. 2 is a circuit block diagram showing the
ドライブ回路25は複数の出力段トランジスタを備えており、これら複数の出力段トランジスタが並列接続することで複数の電流経路が並列に形成されている。これにより、複数の出力段トランジスタのうちオンとする出力段トランジスタの数が多いほど、より大きな電流を流すことができる。つまり、駆動電流能力を大きくすることができる。
The
ドライブ回路25は、温度アナログ出力回路11から第1アナログ信号を受信し、温度アナログ出力回路12から第2アナログ信号を受信する。ドライブ回路25は、第1アナログ信号の値および第2アナログ信号の値に応じて予め定めた個数の出力段トランジスタをオンとするように設計されている。
The
多くの場合ドライブ回路は出力電流に温度特性を有しており、典型的には負の温度特性を持っている。駆動電流能力が負の温度特性を有する場合には、高温時に駆動電流能力が減少し低温時に駆動電流能力が増大する。このような駆動電流能力の変化により、ドライブ回路が駆動する半導体スイッチング素子のスイッチングロスが変動するという問題がある。 In many cases, the drive circuit has a temperature characteristic in the output current, and typically has a negative temperature characteristic. When the drive current capability has a negative temperature characteristic, the drive current capability decreases at a high temperature and the drive current capability increases at a low temperature. There is a problem that the switching loss of the semiconductor switching element driven by the drive circuit fluctuates due to such a change in driving current capability.
この点、ドライブ回路25は、第1アナログ信号に基づいて、駆動回路102の温度が高いほど出力段トランジスタの数を多くする。これにより、駆動回路102の温度上昇時にドライブ回路25の駆動電流能力を上げて、駆動電流能力の変動を小さくすることができる。
In this regard, the
また、実施の形態1で述べたように、半導体スイッチング素子1の入力容量も温度特性を備えている。入力容量が変化したときには、これに応じてドライブ回路25の駆動電流能力を調整することが好ましい。そこで、ドライブ回路25は、第2アナログ信号が示す素子温度に比例させて、オンすべき出力段トランジスタの個数を変化させるようになっている。
Further, as described in the first embodiment, the input capacitance of the semiconductor switching element 1 also has temperature characteristics. When the input capacitance changes, it is preferable to adjust the drive current capability of the
入力容量が正の温度特性を持つ場合、つまり温度上昇に応じて入力容量が増加する場合には、素子温度の上昇に応じて駆動電流能力を向上させるようにオンする出力段トランジスタの数を多く設定する。逆に、入力容量が負の温度特性を持つ場合、つまり温度上昇に応じて入力容量が低下する場合には、素子温度の上昇に応じて駆動電流能力を低下させるようにオンする出力段トランジスタの数を少なく設定する。 If the input capacitance has a positive temperature characteristic, that is, if the input capacitance increases as the temperature rises, increase the number of output stage transistors that are turned on to improve the drive current capability as the element temperature rises. Set. Conversely, when the input capacitance has a negative temperature characteristic, that is, when the input capacitance decreases as the temperature increases, the output stage transistor that turns on so as to decrease the drive current capability as the element temperature increases. Set a smaller number.
上記の傾向に従って、第1アナログ信号が示す駆動回路102の温度および第2アナログ信号が示す素子温度に応じた最終的な出力段トランジスタのオン個数を予め決定しておき、ドライブ回路25を設計すればよい。
In accordance with the above tendency, the
以上説明した実施の形態2によれば、温度変化が生じた場合であってもドライブ回路25の駆動電流能力変動を抑えることにより、スイッチングロス変動を抑制することができる。特に、実施の形態2によれば、半導体スイッチング素子1の素子温度情報と駆動回路102の温度情報の両方がドライブ回路25に入力されるので、入力容量の温度特性と駆動電流能力の温度特性の両方を考慮して最適な個数の出力段トランジスタをオンとすることができる。
According to the second embodiment described above, the switching loss fluctuation can be suppressed by suppressing the driving current capability fluctuation of the
なお、実施の形態2では、第1アナログ信号と第2アナログ信号の両方に基づいてドライブ回路25を制御した。しかしながら本発明はこれに限られるものではない。
In the second embodiment, the
第1アナログ信号のみをドライブ回路25に入力してもよい。この場合、第1アナログ信号に基づいて、駆動回路102の温度が高いほど出力段トランジスタの数を多くすればよい。この場合には第2アナログ信号にかかる回路(つまり温度アナログ出力回路12)を省略してもよい。
Only the first analog signal may be input to the
あるいは、第2アナログ信号のみをドライブ回路25に入力してもよい。この場合、上述したように、第2アナログ信号が示す素子温度に比例させて、オンすべき出力段トランジスタの個数を変化させればよい。この場合には、温度センスダイオード10および温度アナログ出力回路11を省略してもよい。
Alternatively, only the second analog signal may be input to the
実施の形態3.
図3は、本発明の実施の形態3にかかる半導体スイッチング素子の駆動回路103を示す回路ブロック図である。駆動回路103は、デッドタイム調整回路13を有さず、短絡保護回路33を備えている。この点を除き、駆動回路103は駆動回路101と同じ回路構成を備えている。駆動回路103および半導体スイッチング素子1が、実施の形態3にかかる半導体装置153を構成している。入力回路3、出力制御回路4、およびドライブ回路5は、実施の形態3にかかる信号回路113を構成している。
FIG. 3 is a circuit block diagram showing the
短絡保護回路33は、半導体スイッチング素子1に流れる主電流が一定レベルを超えたときに、半導体スイッチング素子1を停止するなどの保護動作を行うための回路である。図示しないが、半導体スイッチング素子に流れる主電流の検出方法には、スイッチング素子と並列に接続した電流検出用の素子(セル)に主電流の一部を分流させ、その分流した電流(センス電流)を検出するものがある。このセンス電流が抵抗等を用いて電圧(センス電圧)に変換され、短絡保護端子54を介して短絡保護回路33に入力されている。短絡保護回路33は、短絡保護端子54に入力されるセンス電圧が所定の閾値電圧を越えた場合に半導体スイッチング素子1に過電流が流れたと判定し、保護動作を行う。
The short
駆動回路103においても、温度アナログ出力回路11,12からの第1、2アナログ信号によって半導体スイッチング素子1と駆動回路103の温度情報を取得することができる。これらの温度情報は短絡保護回路33に入力され、短絡保護回路33は短絡保護の閾値電圧を調整する。
Also in the
短絡保護回路33は、その内部に、内部電源回路8から閾値電圧を生成するための分圧回路34を備えている。この分圧回路34の分圧抵抗値が第1、2アナログ信号の値に応じて可変に設定されている。第1、2アナログ信号の値に応じて、回路設計上で予め定めた比例的関係に従って、閾値電圧が調整される。
The short
短絡保護の閾値電圧は正の温度特性を持ち、駆動回路103の温度が高いほど閾値電圧が高くなる。また、半導体スイッチング素子1の短絡耐量は素子温度によって異なり、素子温度が高温になるにつれて電流能力が小さくなるのでより低い閾値電圧で短絡保護を行うことが好ましい。従って、これらの温度に応じて短絡保護の閾値電圧の設定を可変に行うことが好ましい。
本実施の形態では、これらの温度特性に対する補正を行うために、先ず、第2アナログ信号が示す素子温度と閾値電圧の設定値との間で相関を持たせて、第2アナログ信号に基づいて閾値電圧の設定値を算出する。これと併せて、第1アナログ信号に基づいて駆動回路103の温度特性による閾値電圧増加分を算出し、これを相殺するように分圧回路34の抵抗分圧比を変更して閾値電圧を調整することができる。このような第1、2アナログ信号の両方を用いた閾値電圧設定は低温時、通常温度時、高温時を含む全ての温度域で行うことが好ましい。The threshold voltage for short circuit protection has a positive temperature characteristic, and the threshold voltage increases as the temperature of the
In this embodiment, in order to perform correction for these temperature characteristics, first, a correlation is set between the element temperature indicated by the second analog signal and the set value of the threshold voltage, and based on the second analog signal. A set value of the threshold voltage is calculated. In addition, the threshold voltage increase due to the temperature characteristic of the
短絡保護回路33は、エラー制御回路6とも接続している。エラー制御回路6は、短絡保護回路33からの信号に従ってエラー信号端子53を介して外部出力するエラー信号を出力するまでの応答時間を調整する。このエラー信号は、半導体スイッチング素子1とは異なる相でスイッチングされている他の半導体スイッチング素子および駆動回路に対して出力されたり、外部のマイコン等に出力されたりして、外部に保護動作を促すための信号である。
エラー信号の出力応答時間は正の温度特性を持つので、駆動回路103の温度が高いほど出力応答時間が長くなる。よって、同じ閾値電圧であっても半導体スイッチング素子1の短絡破壊が起きやすくなってしまう。そこで、この温度特性を補正するために、第1アナログ信号と第2アナログ信号から想定される駆動回路103の最高温度を算出するとともに、エラー制御回路6に内蔵させた遅延回路あるいはエラー制御回路6に外付けした遅延回路の接続容量を切り替えることにより、温度上昇により長くなった分の出力応答時間を低減する。これにより、出力応答時間の温度特性に対して調整を行うことができる。The short
Since the error signal output response time has a positive temperature characteristic, the higher the temperature of the
以上説明した実施の形態3によれば、駆動回路103の温度変化および素子温度変化に起因する短絡保護条件の変動を抑制することができる。これにより、半導体装置153の短絡保護条件が温度に応じて変化することを抑制できる。特に、実施の形態3によれば、第1、2アナログ信号の両方が短絡保護回路33に入力されるので、半導体スイッチング素子1の素子温度情報と駆動回路102の温度情報の両方を考慮して閾値電圧および出力応答時間を最適化することができる。
According to the third embodiment described above, it is possible to suppress fluctuations in the short-circuit protection conditions caused by the temperature change of the
なお、実施の形態3では、第1アナログ信号と第2アナログ信号の両方に基づいて短絡保護回路33の閾値電圧およびエラー信号応答時間を調整した。しかしながら本発明はこれに限られるものではない。短絡保護回路33の閾値電圧およびエラー信号応答時間のうち、片方のみを調整しても良い。
In the third embodiment, the threshold voltage and error signal response time of the short
第1アナログ信号のみを短絡保護回路33に入力してもよい。この場合、第1アナログ信号に基づいて駆動回路103の温度特性による閾値電圧増加分を算出し、これを相殺するように分圧回路34の抵抗分圧比を変更して閾値電圧を低減すればよい。この場合には第2アナログ信号にかかる回路(つまり温度アナログ出力回路12)を省略してもよい。
Only the first analog signal may be input to the short
あるいは、第2アナログ信号のみを短絡保護回路33に入力してもよい。この場合、上述したように、第2アナログ信号が示す素子温度と閾値電圧との間で相関を持たせて、素子温度が高温になるにつれてより低い閾値電圧で短絡保護を行うように閾値電圧を設定すればよい。この場合には、温度センスダイオード10および温度アナログ出力回路11を省略してもよい。
Alternatively, only the second analog signal may be input to the short
実施の形態4.
図4は、本発明の実施の形態4にかかる半導体スイッチング素子の駆動回路104を示す回路ブロック図である。駆動回路104は、AD変換回路14、演算回路15、コンパレータ16、モニタ出力部17、および許容温度差設定回路18を備えており、かつ、デッドタイム調整回路13を有さない。この点を除き、駆動回路104は駆動回路101と同じ回路構成を備えている。駆動回路104および半導体スイッチング素子1が、実施の形態4にかかる半導体装置154を構成している。なお、駆動回路104は、実施の形態3と同様に入力回路3、出力制御回路4、およびドライブ回路5で構成された信号回路113を備えている。
FIG. 4 is a circuit block diagram showing the
AD変換回路14は、温度アナログ出力回路11および温度アナログ出力回路12から得られた第1アナログ信号および第2アナログ信号を、AD変換する。演算回路15は、AD変換回路14でAD変換されデジタル値として表現された半導体スイッチング素子1の素子温度と駆動回路104の温度の差分を計算し、その差分すなわち温度差ΔTを算出する。コンパレータ16は、マイナス入力端子に入力された温度差ΔTが、プラス入力端子に入力される電圧よりも小さくなった場合にエラー信号を出力する。
The AD conversion circuit 14 AD converts the first analog signal and the second analog signal obtained from the temperature
AD変換回路14および演算回路15は、駆動回路104の外部のモニタ出力部17に接続している。モニタ出力部17には素子温度、駆動回路104の温度、および温度差ΔTが表示され、これらの情報をユーザが視認できる。許容温度差設定回路18は、温度差ΔTの許容値をコンパレータ16の入力電圧値として設定することができる。
The AD conversion circuit 14 and the
駆動回路104は、3入力のAND回路40を備えている。AND回路40には、コンパレータ16の出力信号と、過熱保護回路7の出力信号と、出力制御回路4の出力信号が入力される。これらの3つの入力信号がある状態のときのみ、エラー制御回路6に過熱保護信号を伝える。これにより、高温でない状態、あるいは入力回路3に入力信号がなく駆動回路104が動作していない状態では、コンパレータ16からのエラー信号をマスクすることができる。
The
温度差ΔTを算出することにより半導体スイッチング素子1の素子温度に対して半導体装置154の冷却構造が設計通りであるか否かをコンパレータ16にて判定することができる。温度差ΔTが所定値よりも小さい時は、半導体スイッチング素子1の素子温度に対して駆動回路104の温度が近すぎる。通常は、駆動回路104の温度は素子温度と比べてある程度以上低いのが普通であるから、温度差ΔTが所定値よりも小さい時は、冷却構造が設計した冷却性能を発揮できていないと予想される。この場合にはコンパレータ16からエラー制御回路6に信号が伝達され、エラー信号端子53からエラー信号が出力される。
By calculating the temperature difference ΔT, the
以上説明した実施の形態4によれば、冷却構造のばらつきを検知し、半導体装置154を保護するための情報を取得することができる。
According to the fourth embodiment described above, it is possible to detect variation in the cooling structure and acquire information for protecting the
実施の形態5.
図5は、本発明の実施の形態5にかかる半導体スイッチング素子の駆動回路を示す回路ブロック図である。駆動回路105は、コンパレータ16の代わりに識別回路19を備えている。また、モニタ出力部17および許容温度差設定回路18が接続されていない。この点を除き、駆動回路105は駆動回路104と同じ回路構成を備えている。駆動回路105および半導体スイッチング素子1が、実施の形態5にかかる半導体装置155を構成している。なお、駆動回路105は、実施の形態3と同様に入力回路3、出力制御回路4、およびドライブ回路5で構成された信号回路113を備えている。
FIG. 5 is a circuit block diagram showing a drive circuit for a semiconductor switching element according to the fifth embodiment of the present invention. The
実施の形態4と同様に、AD変換回路14により半導体スイッチング素子1と駆動回路105の温度をデジタル値に変換し、演算回路15が温度差ΔTを算出する。識別回路19には、演算回路15が演算した温度差ΔTが入力されている。
As in the fourth embodiment, the AD converter circuit 14 converts the temperatures of the semiconductor switching element 1 and the
識別回路19は、温度差ΔTの値を内部に記憶した比較値と比較する。具体的には、半導体装置155の冷却構造の設計時に第1比較値TAおよび第2比較値TBを設定し、冷却構造設計上における温度差ΔTの正常範囲をTA≦ΔT≦TBとする。0<TA<TBとした場合、下記のように異常発生箇所を判別できる。なお、実施の形態5では、温度差ΔTの具体的数値は、半導体スイッチング素子1の素子温度から駆動回路105の温度を引いた値である。The
(異常1) ΔT<0であるときは、駆動回路105の異常発熱、あるいはドライブ回路5の出力段でショートが起きている等の異常が疑われる。
(異常2) 0≦ΔT<TAであるときは、半導体装置155の冷却構造の異常が疑われる。
(異常3) TB<ΔTであるときは、半導体スイッチング素子1の異常発熱、あるいは半導体スイッチング素子1のドレインソース間でショートが起きている等の異常が疑われる。(Abnormality 1) When ΔT <0, abnormalities such as abnormal heat generation of the
(Error 2) when it is 0 ≦ ΔT <T A, the abnormality is suspected of cooling structure of the
(Abnormality 3) When T B <ΔT, abnormalities such as abnormal heat generation of the semiconductor switching element 1 or a short circuit between the drain and source of the semiconductor switching element 1 are suspected.
なお、半導体スイッチング素子1としてIGBTまたはバイポーラトランジスタを用いた場合には、TB<ΔTのときにはコレクタエミッタ間のショート等が疑われる。When an IGBT or a bipolar transistor is used as the semiconductor switching element 1, a short circuit between the collector and the emitter is suspected when T B <ΔT.
識別回路19は、温度差ΔTの大きさに応じて予め設定した異常発生位置判別用の複数種類のエラー信号を出力する。このエラー信号は、AND回路40を介してエラー制御回路6へと入力される。
The
識別回路19は、少なくとも3種類の異なるエラー信号を出力できるように設計されている。この3種類のエラー信号は、上記の異常1〜異常3に対してそれぞれ割り当てられている。本実施の形態では、識別回路19は、デューティー比の異なる3種類のエラー信号を出力するものとし、そのエラー信号はエラー制御回路6に入力され、エラー制御回路6はエラー信号端子53にそのデューティー比の異なる3種類のエラー信号を出力するものとする。これにより、エラー信号端子53を介してユーザが異常1〜異常3を識別できる。
The
以上説明したように、実施の形態5によれば、半導体スイッチング素子1と駆動回路105の温度差ΔTに基づいて、半導体装置155の異常発生箇所を検知することができる。
As described above, according to the fifth embodiment, it is possible to detect an abnormality occurrence location of the
実施の形態6.
図6は、本発明の実施の形態6にかかる半導体スイッチング素子の駆動回路103およびこれを備えた半導体装置156を示す回路ブロック図である。半導体装置156は、半導体スイッチング素子20を備えている点が、実施の形態3と異なっている。半導体スイッチング素子20を駆動する駆動回路103は、実施の形態3と同じである。
FIG. 6 is a circuit block diagram showing a semiconductor switching
半導体スイッチング素子20は、SiC(炭化ケイ素)を半導体材料とするスイッチング素子である。SiCを半導体材料とするSiCデバイスは電気的特性および熱的特性に優れている。
The
なお、実施の形態6では、駆動回路103に対して半導体スイッチング素子20を接続したが、本発明はこれに限られない。駆動回路101、102、104〜105のいずれかに対して半導体スイッチング素子20を接続した半導体装置を提供しても良い。
In the sixth embodiment, the
なお、半導体スイッチング素子1の半導体材料および素子構造は各種適用可能であり、例えばシリコンで形成したIGBT、あるいはシリコンで形成されたパワーMOSFETを用いても良い。 Various semiconductor materials and element structures of the semiconductor switching element 1 can be applied. For example, an IGBT formed of silicon or a power MOSFET formed of silicon may be used.
以上説明した実施の形態1〜6にかかる駆動回路101〜105および半導体装置151〜156の技術的特徴の2つ以上を任意に組み合わせても良い。具体的には、下記の構成A〜Fからなる群から任意に2つ以上の構成を選択し、選択した2つ以上の構成を1つの駆動回路あるいは1つの半導体装置に設けても良い。
(構成A)実施の形態1にかかるデッドタイム調整回路13
(構成B)実施の形態2にかかるドライバ回路25
(構成C)実施の形態3にかかる短絡保護回路33および分圧回路34
(構成D)実施の形態4にかかるAD変換回路14、演算回路15、コンパレータ16、モニタ出力部17、許容温度差設定回路18、およびAND回路40
(構成E)実施の形態5にかかる識別回路19
(構成F)実施の形態6にかかる半導体スイッチング素子20
Two or more technical features of the
(Configuration A) Dead
(Configuration B)
(Configuration C) Short-
(Configuration D) AD conversion circuit 14,
(Configuration E)
(Configuration F)
1、20 半導体スイッチング素子、2 温度センスダイオード、3 入力回路、4 出力制御回路、5、25 ドライブ回路、6 エラー制御回路、7 過熱保護回路、8 内部電源回路、9 電源端子、10 温度センスダイオード、11、12 温度アナログ出力回路、13 デッドタイム調整回路、14 AD変換回路、15 演算回路、16 コンパレータ、17 モニタ出力部、18 許容温度差設定回路、19 識別回路、33 短絡保護回路、34 分圧回路、40 AND回路、50 入力端子、51 出力端子、52 温度検知端子、53 エラー信号端子、54 短絡保護端子、101、102、103、104、105 駆動回路、111、112、113 信号回路、151、152、153、154、155、156 半導体装置
1, 20 Semiconductor switching element, 2 temperature sensing diode, 3 input circuit, 4 output control circuit, 5, 25 drive circuit, 6 error control circuit, 7 overheat protection circuit, 8 internal power supply circuit, 9 power supply terminal, 10
Claims (5)
半導体スイッチング素子の制御端子に接続する出力端子と、
前記入力信号の立上がりエッジに応答してオンとなるオンエッジおよび前記入力信号の立下りエッジに応答してオフとなるオフエッジを有する駆動信号を、前記出力端子に供給する信号回路部と、
前記信号回路部の温度に相関を有する第1温度検知信号を出力する第1温度検知手段と前記半導体スイッチング素子の温度を検知する素子温度センサ素子から第2温度検知信号を受ける第2温度検知手段の両方を含む温度検知手段と、
を備え、
前記立上がりエッジと前記オンエッジとの間の遅延時間であるオン伝達遅延時間と前記立下りエッジと前記オフエッジとの間の遅延時間であるオフ伝達遅延時間の差を小さくするように、前記第1温度検知信号と前記第2温度検知信号の両方に基づいて前記オンエッジおよび前記オフエッジのうち少なくとも一方のエッジを遅延させる半導体スイッチング素子の駆動回路。 An input terminal to which an input signal is input;
An output terminal connected to the control terminal of the semiconductor switching element;
A signal circuit unit that supplies a drive signal having an on-edge that is turned on in response to a rising edge of the input signal and an off-edge that is turned off in response to a falling edge of the input signal to the output terminal;
First temperature detection means for outputting a first temperature detection signal having a correlation with the temperature of the signal circuit section, and second temperature detection means for receiving a second temperature detection signal from an element temperature sensor element for detecting the temperature of the semiconductor switching element Temperature sensing means including both,
With
The first temperature is reduced so as to reduce a difference between an ON transmission delay time that is a delay time between the rising edge and the ON edge and an OFF transmission delay time that is a delay time between the falling edge and the off edge. A drive circuit for a semiconductor switching element that delays at least one of the on-edge and the off-edge based on both a detection signal and the second temperature detection signal.
前記駆動回路に設けられた内部温度センス素子と、
前記内部温度センス素子の出力から前記第1温度検知信号をアナログ信号として生成する第1温度アナログ出力回路と、
を含む請求項1または2に記載の半導体スイッチング素子の駆動回路。 The first temperature detecting means includes
An internal temperature sensing element provided in the drive circuit;
A first temperature analog output circuit for generating the first temperature detection signal as an analog signal from the output of the internal temperature sensing element;
The drive circuit of the semiconductor switching element of Claim 1 or 2 containing this.
前記素子温度センサ素子と接続して前記第2温度検知信号を受ける温度検知端子と、
前記素子温度センサ素子の出力から前記第2温度検知信号をアナログ信号として生成する第2温度アナログ出力回路と、
を含む請求項1〜3のいずれか1項に記載の半導体スイッチング素子の駆動回路。 The second temperature detecting means includes
A temperature detection terminal connected to the element temperature sensor element and receiving the second temperature detection signal;
A second temperature analog output circuit that generates the second temperature detection signal as an analog signal from the output of the element temperature sensor element;
The drive circuit of the semiconductor switching element of any one of Claims 1-3 containing these.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/080805 WO2015071994A1 (en) | 2013-11-14 | 2013-11-14 | Semiconductor switching element driver circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017114987A Division JP6489160B2 (en) | 2017-06-12 | 2017-06-12 | Semiconductor switching element drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015071994A1 JPWO2015071994A1 (en) | 2017-03-09 |
JP6237783B2 true JP6237783B2 (en) | 2017-11-29 |
Family
ID=53056958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015547335A Active JP6237783B2 (en) | 2013-11-14 | 2013-11-14 | Semiconductor switching element drive circuit |
Country Status (5)
Country | Link |
---|---|
US (2) | US20160241227A1 (en) |
JP (1) | JP6237783B2 (en) |
CN (3) | CN108736867B (en) |
DE (1) | DE112013007602T5 (en) |
WO (1) | WO2015071994A1 (en) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017051045A (en) * | 2015-09-04 | 2017-03-09 | 株式会社豊田自動織機 | Active clamp type forward dc/dc converter |
JP6332297B2 (en) * | 2016-02-09 | 2018-05-30 | トヨタ自動車株式会社 | Power converter |
DE112017000072T5 (en) * | 2016-03-04 | 2018-04-12 | Fuji Electric Co., Ltd. | Driver device for semiconductor elements |
CN105826899B (en) * | 2016-05-05 | 2018-09-14 | 杰华特微电子(杭州)有限公司 | Excess temperature protection method and switching circuit with overheat protector function |
WO2018042873A1 (en) * | 2016-08-29 | 2018-03-08 | 富士電機株式会社 | Driving circuit for insulated-gate type semiconductor element |
JP6965537B2 (en) * | 2017-03-16 | 2021-11-10 | 富士電機株式会社 | Drive device for semiconductor elements |
DE102017204418A1 (en) * | 2017-03-16 | 2018-09-20 | Robert Bosch Gmbh | Method for switching a semiconductor switch |
US11537242B2 (en) | 2018-03-29 | 2022-12-27 | Cirrus Logic, Inc. | Q-factor enhancement in resonant phase sensing of resistive-inductive-capacitive sensors |
EP3561981A1 (en) * | 2018-04-27 | 2019-10-30 | Siemens Aktiengesellschaft | Method for reduction of a temperature rise in a controllable switching element |
US10838016B2 (en) * | 2018-07-06 | 2020-11-17 | Texas Instruments Incorporated | Short detect scheme for an output pin |
US10948313B2 (en) | 2019-02-26 | 2021-03-16 | Cirrus Logic, Inc. | Spread spectrum sensor scanning using resistive-inductive-capacitive sensors |
US11536758B2 (en) | 2019-02-26 | 2022-12-27 | Cirrus Logic, Inc. | Single-capacitor inductive sense systems |
JP7328008B2 (en) * | 2019-05-29 | 2023-08-16 | ローム株式会社 | semiconductor equipment |
US11545971B2 (en) | 2019-12-17 | 2023-01-03 | Analog Devices International Unlimited Company | Aging protection techniques for power switches |
US11579030B2 (en) * | 2020-06-18 | 2023-02-14 | Cirrus Logic, Inc. | Baseline estimation for sensor system |
US11868540B2 (en) | 2020-06-25 | 2024-01-09 | Cirrus Logic Inc. | Determination of resonant frequency and quality factor for a sensor system |
US11835410B2 (en) | 2020-06-25 | 2023-12-05 | Cirrus Logic Inc. | Determination of resonant frequency and quality factor for a sensor system |
KR20220032190A (en) * | 2020-09-07 | 2022-03-15 | 현대자동차주식회사 | Vehicle and control method for the same |
US11619519B2 (en) | 2021-02-08 | 2023-04-04 | Cirrus Logic, Inc. | Predictive sensor tracking optimization in multi-sensor sensing applications |
US11808669B2 (en) | 2021-03-29 | 2023-11-07 | Cirrus Logic Inc. | Gain and mismatch calibration for a phase detector used in an inductive sensor |
US11821761B2 (en) | 2021-03-29 | 2023-11-21 | Cirrus Logic Inc. | Maximizing dynamic range in resonant sensing |
US11507199B2 (en) | 2021-03-30 | 2022-11-22 | Cirrus Logic, Inc. | Pseudo-differential phase measurement and quality factor compensation |
US11979115B2 (en) | 2021-11-30 | 2024-05-07 | Cirrus Logic Inc. | Modulator feedforward compensation |
US11854738B2 (en) | 2021-12-02 | 2023-12-26 | Cirrus Logic Inc. | Slew control for variable load pulse-width modulation driver and load sensing |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719369A (en) * | 1985-08-14 | 1988-01-12 | Hitachi, Ltd. | Output circuit having transistor monitor for matching output impedance to load impedance |
EP0344545B1 (en) * | 1988-05-31 | 1995-03-29 | Yamaha Corporation | Temperature compensation circuit in a negative impedance driving amplifier |
JPH0730390A (en) * | 1993-07-14 | 1995-01-31 | Fuji Electric Co Ltd | Overheat protecting circuit of semiconductor device |
CN1063896C (en) * | 1993-09-27 | 2001-03-28 | 日本电装株式会社 | Load driving device including power transistor overcurrent protection circuit |
JPH11326400A (en) * | 1998-05-07 | 1999-11-26 | Mitsubishi Electric Corp | Overcurrent detection device |
DE19832558B4 (en) * | 1998-07-20 | 2005-10-06 | Infineon Technologies Ag | Semiconductor arrangement with at least one semiconductor chip |
JP2000083371A (en) * | 1998-09-02 | 2000-03-21 | Fuji Electric Co Ltd | Gate drive circuit in power converter |
JP3706515B2 (en) * | 1998-12-28 | 2005-10-12 | 矢崎総業株式会社 | Power supply control device and power supply control method |
JP2000299631A (en) * | 1999-04-12 | 2000-10-24 | Yazaki Corp | Device and method for controlling power supply |
JP3793012B2 (en) * | 2000-09-21 | 2006-07-05 | 松下電器産業株式会社 | Load drive device |
JP2003087104A (en) * | 2001-06-27 | 2003-03-20 | Mitsubishi Electric Corp | Semiconductor device |
US7132868B2 (en) | 2001-06-27 | 2006-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US7157932B2 (en) * | 2004-11-30 | 2007-01-02 | Agere Systems Inc. | Adjusting settings of an I/O circuit for process, voltage, and/or temperature variations |
JP4887945B2 (en) * | 2006-07-05 | 2012-02-29 | サンケン電気株式会社 | Load drive circuit |
JP4462243B2 (en) * | 2006-07-10 | 2010-05-12 | トヨタ自動車株式会社 | Load driving device and vehicle equipped with the same |
JP4765858B2 (en) * | 2006-09-15 | 2011-09-07 | 三菱電機株式会社 | Temperature detection device |
JP5104016B2 (en) | 2007-04-26 | 2012-12-19 | 三菱電機株式会社 | Power semiconductor module |
JP4357546B2 (en) * | 2007-06-07 | 2009-11-04 | 株式会社東芝 | Semiconductor device |
JP2009136061A (en) | 2007-11-29 | 2009-06-18 | Mitsuba Corp | Control device of switched reluctance motor |
JP4575420B2 (en) * | 2007-12-05 | 2010-11-04 | 株式会社東芝 | Semiconductor device |
CN101527558B (en) * | 2008-03-04 | 2011-09-07 | 盛群半导体股份有限公司 | Power integrated circuit with current protection, and overcurrent protection circuit and overcurrent protection method of same |
US7705637B2 (en) * | 2008-09-29 | 2010-04-27 | Infineon Technologies Ag | Semiconductor switch and method for operating a semiconductor switch |
TWI420816B (en) * | 2010-05-27 | 2013-12-21 | Univ Nat Sun Yat Sen | Output buffer with process and temperature compensation |
CN101931323B (en) * | 2010-08-05 | 2012-11-28 | 西安交通大学 | Method for enhancing non-uniform variation grid width of light load efficiency of integrated switch DC-DC converter |
JP5712794B2 (en) * | 2011-05-31 | 2015-05-07 | 株式会社明電舎 | Gate timing control circuit |
JP5452549B2 (en) | 2011-06-03 | 2014-03-26 | 三菱電機株式会社 | Power module |
US8848330B2 (en) * | 2011-07-29 | 2014-09-30 | Infineon Technologies Austria Ag | Circuit with a temperature protected electronic switch |
JP5969237B2 (en) * | 2012-03-23 | 2016-08-17 | エスアイアイ・セミコンダクタ株式会社 | Semiconductor device |
JP5862434B2 (en) * | 2012-04-10 | 2016-02-16 | 富士電機株式会社 | Power transistor drive circuit |
CN102801317B (en) * | 2012-08-16 | 2014-09-10 | 电子科技大学 | Adaptive sectional driving DC-DC converter |
KR101928437B1 (en) * | 2013-01-14 | 2018-12-12 | 삼성전자주식회사 | Method and Apparatus for controlling output voltage of inverter driving motor |
CN103267891B (en) * | 2013-05-31 | 2015-06-10 | 重庆大学 | Lossless current detecting circuit based on digital correction |
-
2013
- 2013-11-14 CN CN201810574156.9A patent/CN108736867B/en active Active
- 2013-11-14 CN CN202111305036.7A patent/CN114050812A/en active Pending
- 2013-11-14 CN CN201380080940.XA patent/CN105723618B/en active Active
- 2013-11-14 DE DE112013007602.0T patent/DE112013007602T5/en active Pending
- 2013-11-14 WO PCT/JP2013/080805 patent/WO2015071994A1/en active Application Filing
- 2013-11-14 US US15/026,748 patent/US20160241227A1/en not_active Abandoned
- 2013-11-14 JP JP2015547335A patent/JP6237783B2/en active Active
-
2017
- 2017-06-29 US US15/638,016 patent/US10164625B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2015071994A1 (en) | 2017-03-09 |
US10164625B2 (en) | 2018-12-25 |
CN105723618A (en) | 2016-06-29 |
WO2015071994A1 (en) | 2015-05-21 |
US20170302262A1 (en) | 2017-10-19 |
CN114050812A (en) | 2022-02-15 |
CN105723618B (en) | 2018-12-18 |
CN108736867A (en) | 2018-11-02 |
DE112013007602T5 (en) | 2016-08-18 |
US20160241227A1 (en) | 2016-08-18 |
CN108736867B (en) | 2022-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6237783B2 (en) | Semiconductor switching element drive circuit | |
JP6949160B2 (en) | Multi-stage gate-off switching at dynamic timing | |
US8243407B2 (en) | Semiconductor switch control device | |
US9013850B2 (en) | Semiconductor device | |
US10763845B2 (en) | Semiconductor device | |
JP5029678B2 (en) | Driving device for switching element | |
JP4862512B2 (en) | Motor output control device for electric vehicle | |
JP5645782B2 (en) | Power module | |
JP6489160B2 (en) | Semiconductor switching element drive circuit | |
CN108809059B (en) | Driving device for semiconductor element | |
US9337719B2 (en) | Power converter control device | |
US20130257177A1 (en) | Adaptive gate drive control method and circuit for composite power switch | |
US9035689B2 (en) | Thermal controller for semiconductor switching power devices | |
WO2011074403A1 (en) | Apparatus and method for protecting power semiconductor switch element | |
US10224713B2 (en) | Load driving device | |
JP5692717B2 (en) | Gate drive circuit and gate drive method | |
WO2016189804A1 (en) | Semiconductor device | |
JP2008141841A (en) | Overcurrent protection circuit | |
JP6620852B2 (en) | Semiconductor switching element drive circuit | |
CN116345867A (en) | Overcurrent protection for negative load current of power device gate driver | |
JP2009165285A (en) | Semiconductor device | |
JP2022037262A (en) | Semiconductor device | |
JP7051008B2 (en) | Parallel drive device and power converter | |
JP2008301617A (en) | Protective device for power converter | |
JP5321024B2 (en) | Switching element abnormality detection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6237783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |