JP6229501B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6229501B2
JP6229501B2 JP2014001800A JP2014001800A JP6229501B2 JP 6229501 B2 JP6229501 B2 JP 6229501B2 JP 2014001800 A JP2014001800 A JP 2014001800A JP 2014001800 A JP2014001800 A JP 2014001800A JP 6229501 B2 JP6229501 B2 JP 6229501B2
Authority
JP
Japan
Prior art keywords
layer
gan layer
opening
semiconductor
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014001800A
Other languages
English (en)
Other versions
JP2015130436A (ja
Inventor
多木　俊裕
俊裕 多木
雷 朱
雷 朱
岡本　直哉
直哉 岡本
優一 美濃浦
優一 美濃浦
史朗 尾崎
史朗 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014001800A priority Critical patent/JP6229501B2/ja
Priority to US14/560,425 priority patent/US9553152B2/en
Priority to TW103142394A priority patent/TWI608605B/zh
Priority to CN201410820297.6A priority patent/CN104766882B/zh
Publication of JP2015130436A publication Critical patent/JP2015130436A/ja
Application granted granted Critical
Publication of JP6229501B2 publication Critical patent/JP6229501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。例えば、窒化物半導体であるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。
このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）として、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある（例えば、特許文献１）。窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いることができる。例えば、ＡｌＧａＮを電子供給層、ＧａＮを電子走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極等が生じ、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。このような構造のＨＥＭＴ、即ち、電子走行層として形成されるＧａＮの上に、ＡｌＧａＮにより電子供給層を形成した構造のＨＥＭＴにおいては、通常ノーマリーオンとなる。しかしながら、上述した高出力電子デバイスにおいては、コストやフェールセーフの観点から、ノーマリーオフが求められるアプリケーションがある。
一方、ＨＥＭＴ以外の構造の半導体装置においても、ＧａＮ等の窒化物半導体を用いて高出力電子デバイスを作製することが可能であり、このような半導体装置においては、ノーマリーオフにすることのできる構造の半導体装置も開示されている。
特開２００２−３５９２５６号公報 特開２００８−２０５４１４号公報 特開２０１３−５５１４８号公報
しかしながら、開示されているＧａＮ等を用いた半導体装置においては、ノーマリーオフにすることができるものの、耐圧が十分ではない場合があり、大電力スイッチングデバイス等としては適さないものがある。
よって、窒化物半導体を用いた半導体装置において、耐圧の高い半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、前記第２の半導体層及び前記第３の半導体層を除去することにより形成された開口部と、前記開口部の側面及び底面の上に形成された絶縁層と、前記絶縁層を介して開口部に形成されたゲート電極と、前記第３の半導体層の上に形成されたソース電極及びドレイン電極と、を有し、前記第２の半導体層は、第１の導電型の半導体層により形成されており、前記第３の半導体層は、第２の導電型の半導体層により形成されており、前記開口部において、前記ソース電極側の側面では、前記第２の半導体層が前記第３の半導体層よりも張出している張出部が形成されていることを特徴とする。
開示の半導体装置によれば、窒化物半導体を用いた半導体装置において、耐圧を高くすることができる。
半導体装置の構造図 第１の実施の形態における半導体装置の構造図 第１の半導体装置におけるＩｄｓ−Ｖｄｓ特性の説明図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第４の実施の形態における半導体装置の構造図 第４の実施の形態における半導体装置の製造方法の工程図（１） 第４の実施の形態における半導体装置の製造方法の工程図（２） 第５の実施の形態における半導体装置の構造図 第５の実施の形態における半導体装置の製造方法の工程図（１） 第５の実施の形態における半導体装置の製造方法の工程図（２） 第６の実施の形態における半導体装置の構造図 第６の実施の形態における半導体装置の製造方法の工程図（１） 第６の実施の形態における半導体装置の製造方法の工程図（２） 第７の実施の形態における半導体装置の構造図 電極材料の仕事関数の値を示す図 第７の実施の形態における半導体装置のＩｄｓ−Ｖｇの関係の説明図 第７の半導体装置におけるＩｄｓ−Ｖｄｓ特性の説明図 第７の実施の形態における半導体装置の製造方法の工程図（１） 第７の実施の形態における半導体装置の製造方法の工程図（２） 第７の実施の形態における半導体装置の製造方法の工程図（３） 第８の実施の形態における半導体装置の構造図 第８の実施の形態における半導体装置の製造方法の工程図（１） 第８の実施の形態における半導体装置の製造方法の工程図（２） 第８の実施の形態における半導体装置の製造方法の工程図（３） 第９の実施の形態における半導体装置の構造図 第９の実施の形態における半導体装置の製造方法の工程図（１） 第９の実施の形態における半導体装置の製造方法の工程図（２） 第９の実施の形態における半導体装置の製造方法の工程図（３） 第１０の実施の形態における半導体装置の構造図 第１０の実施の形態における半導体装置の製造方法の工程図（１） 第１０の実施の形態における半導体装置の製造方法の工程図（２） 第１０の実施の形態における半導体装置の製造方法の工程図（３） 第１１の実施の形態における半導体装置の構造図 第１１の実施の形態における半導体装置の製造方法の工程図（１） 第１１の実施の形態における半導体装置の製造方法の工程図（２） 第１１の実施の形態における半導体装置の製造方法の工程図（３） 第１２の実施の形態における半導体装置の構造図 第１２の実施の形態における半導体装置の製造方法の工程図（１） 第１２の実施の形態における半導体装置の製造方法の工程図（２） 第１２の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態における他の半導体装置の構造図 ｐ−ＧａＮ層の厚さを変えた場合のＩｄｓ−Ｖｇ特性の説明図 第１３の実施の形態における半導体装置の構造図 第１３の半導体装置におけるＩｄｓ−Ｖｇ特性の説明図 第１３の実施の形態における半導体装置の製造方法の工程図（１） 第１３の実施の形態における半導体装置の製造方法の工程図（２） 第１３の実施の形態における半導体装置の製造方法の工程図（３） 第１３の実施の形態における半導体装置の製造方法の工程図（４） 第１３の実施の形態における半導体装置の製造方法の工程図（５） 第１４の実施の形態における半導体装置の構造図 第１４の実施の形態における半導体装置の製造方法の工程図（１） 第１４の実施の形態における半導体装置の製造方法の工程図（２） 第１４の実施の形態における半導体装置の製造方法の工程図（３） 第１４の実施の形態における半導体装置の製造方法の工程図（４） 第１４の実施の形態における半導体装置の製造方法の工程図（５） 第１５の実施の形態における半導体装置の構造図 第１５の実施の形態における半導体装置の製造方法の工程図（１） 第１５の実施の形態における半導体装置の製造方法の工程図（２） 第１５の実施の形態における半導体装置の製造方法の工程図（３） 第１５の実施の形態における半導体装置の製造方法の工程図（４） 第１６の実施の形態における半導体装置の構造図 第１６の実施の形態における半導体装置の製造方法の工程図（１） 第１６の実施の形態における半導体装置の製造方法の工程図（２） 第１６の実施の形態における半導体装置の製造方法の工程図（３） 第１６の実施の形態における半導体装置の製造方法の工程図（４）
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、図１に基づき窒化物半導体により形成されているノーマリーオフにすることのできる半導体装置について説明する。この半導体装置は、半導体材料等により形成された基板９１０の上に、ｎ−ＧａＮ層９２１が形成されており、ｎ−ＧａＮ層９２１の上のゲート電極９４１よりもソース電極９４２側には、ｐ−ＧａＮ層９２２、ｎ−ＧａＮ層９２３が積層して形成されている。ソース電極９４２は、ｎ−ＧａＮ層９２３の上に形成されており、ドレイン電極９４３はｎ−ＧａＮ層９２１の上に形成されている。
ソース電極９４２からドレイン電極９４３までの間におけるｎ−ＧａＮ層９２３の表面及び側面、ｐ−ＧａＮ層９２２の側面、ｎ−ＧａＮ層９２１の表面等の上には、Ａｌ２Ｏ３等により絶縁層９３０が形成されている。ゲート電極９４１は、底面が絶縁層９３０を介してｎ−ＧａＮ層９２１の上になるように形成されており、ソース電極９４２側の側面の一部が、ｎ−ＧａＮ層９２３の及びｐ−ＧａＮ層９２２の側面に形成されている絶縁層９３０に接するように形成されている。従って、電子に対する障壁層となるｐ−ＧａＮ層９２２の上下において、導電層であるｎ−ＧａＮ層９２１及びｎ−ＧａＮ層９２３が形成されている。
この構造の半導体装置では、ｐ−ＧａＮ層９２２の側面において、ｐ−ＧａＮ層９２２、絶縁層９３０、ゲート電極９４１によりＭＯＳ（metal oxide semiconductor）構造が形成される。従って、ゲート電極９４１に印加される電圧により、オンオフの制御をすることができ、ノーマリーオフにすることができる。
この構造の半導体装置においては、ゲート電極９４１におけるソース電極９４２側の側面には、絶縁層９３０を介し、ｐ−ＧａＮ層９２２及びｎ−ＧａＮ層９２３が形成されている。また、ゲート電極９４１のドレイン電極９４３側では、ｎ−ＧａＮ層９２１を介し低抵抗でドレイン電極９４３に電流を流すため、ドレイン電極９４３は、ｎ−ＧａＮ層９２１の上に形成されている。よって、ゲート電極９４１のドレイン電極９４３側においてはｐ−ＧａＮ層９２２及びｎ−ＧａＮ層９２３は形成されてはいない。尚、図１における破線矢印１Ａは、この半導体装置がオンとなったときに流れる電流経路を示す。
従って、ドレイン電極９４３に印加されたドレイン電圧が、ｐ−ＧａＮ層９２２が印加されるため、この構造の半導体装置の耐圧は、ｐ−ＧａＮ層９２２の破壊耐圧に依存することとなる。よって、オン抵抗を低くするため、ｐ−ＧａＮ層９２２を比較的薄く形成した場合には、耐圧が低くなり、耐圧を高めるため、ｐ−ＧａＮ層９２２を比較的厚く形成した場合には、オン抵抗が高くなる。即ち、図１に示される構造の半導体装置においては、耐圧とオン抵抗はトレードオフの関係にある。
（半導体装置）
次に、第１の実施の形態における半導体装置について、図２に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ｐ−ＧａＮ層２２を第２の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ｐ−ＧａＮ層２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されており、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去された領域の絶縁層３０の上には、ゲート電極４１が形成されている。従って、ゲート電極４１におけるソース電極４２側の側面及びドレイン電極４３側の側面は、ともに絶縁層３０を介して、ｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
本実施の形態における半導体装置においては、第１の半導体層となるｉ−ＧａＮ層２１は、不純物が含まれていないか僅かであるため、抵抗が高く、耐圧を向上させることができる。尚、ゲート電極４１に電圧を印加した際には、絶縁層３０を介したｐ−ＧａＮ層２２に反転のチャネルが形成されるとともに、絶縁層３０を介したｉ−ＧａＮ層２１となるｉ−ＧａＮ層において、チャネルが形成される。これにより、図２における破線矢印２Ａに示される電流経路で電流が流れる。
尚、本実施の形態においては、第１の半導体層となるｉ−ＧａＮ層２１は、ノンドープであることが好ましく、また、不純物元素がドープされていた場合においては、不純物の濃度は、１×１０１６ｃｍ−３以下であることが好ましい。また、第２の半導体層となるｐ−ＧａＮ層２２は、膜厚が５０ｎｍ以上、１０００ｎｍ以下が好ましく、ｐ型となる不純物元素として、Ｍｇ等が１×１０１８ｃｍ−３以上の濃度でドープされていることが好ましい。また、第３の半導体層となるｎ−ＧａＮ層２３は、ｎ型となる不純物元素として、Ｓｉ等が１×１０１８ｃｍ−３以上の濃度でドープされていることが好ましい。絶縁層３０は、Ａｌ（アルミニウム）、Ｓｉ（シリコン）、Ｔａ（タンタル）、Ｈｆ（ハフニウム）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）のうちから選ばれる１または２以上のものの酸化物、窒化物、酸窒化物を含む材料により形成されている。
次に、本実施の形態における半導体装置の耐圧について説明する。図３は、図１に示す構造の半導体装置と、図２に示す本実施の形態における半導体装置において、ピンチオフ条件におけるドレイン電圧（ドレイン−ソース電圧）Ｖｄｓとドレイン電流（ドレイン−ソース電流）Ｉｄｓとの関係を示す。尚、図３において、３Ａは、図１に示す構造の半導体装置における特性を示し、３Ｂは、図２に示す本実施の形態における半導体装置の特性を示す。図３において３Ａに示されるように、図１に示される構造の半導体装置においては、約１００Ｖ程度のドレイン電圧でｐ−ＧａＮ層９２２における電界集中により破壊が生じている。これに対し、３Ｂに示されるように、図２に示す本実施の形態における半導体装置においては、ドレイン電圧を印加した際に破壊される電圧が、約６００Ｖとなる。従って、本実施の形態における半導体装置においては、耐圧を向上させることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図４（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるｐ−ＧａＮ層２２、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３は、窒化物半導体により形成されている。また、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３は、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍである。ｐ−ＧａＮ層２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図４（ｂ）に示すように、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図４（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ（Atomic Layer Deposition）、スパッタリング、プラズマＣＶＤ（Chemical Vapor Deposition）等が挙げられる。尚、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図５（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図５（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉ（チタン）と、膜厚が２００ｎｍのＡｌ（アルミニウム）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図５（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉ（ニッケル）と、膜厚が４００ｎｍのＡｕ（金）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図６に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ＡｌＧａＮ層１２２を第２の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ＡｌＧａＮ層１２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されており、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２が除去された領域の絶縁層３０の上には、ゲート電極４１が形成されている。従って、ゲート電極４１におけるソース電極４２側の側面及びドレイン電極４３側の側面は、ともに絶縁層３０を介して、ＡｌＧａＮ層１２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
尚、本実施の形態においては、第２の半導体層であるＡｌＧａＮ層１２２は、膜厚が５０ｎｍ以上、１０００ｎｍ以下が好ましい。また、第２の半導体層であるＡｌＧａＮ層１２２は、第１の半導体層であるｉ−ＧａＮ層２１及び第３の半導体層であるｎ−ＧａＮ層２３よりもバンドギャップの広い材料により形成されている。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図７（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるＡｌＧａＮ層１２２、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｎ−ＧａＮ層２３は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍであり、ＡｌＧａＮ層１２２は厚さが３０ｎｍである。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図７（ｂ）に示すように、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図７（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるＡｌＧａＮ層１２２及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図８（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図８（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図８（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図９に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ＡｌＧａＮ層１２２を第２の半導体層、ｉ−ＧａＮ層２２５を第５の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ｉ−ＧａＮ層２２５の側面、ＡｌＧａＮ層１２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されている。また、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２が除去された領域の絶縁層３０の上には、ゲート電極４１が形成されている。従って、ゲート電極４１におけるソース電極４２側の側面及びドレイン電極４３側の側面は、ともに絶縁層３０を介して、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
尚、本実施の形態においては、第５の半導体層であるｉ−ＧａＮ層２２５は、第２の半導体層であるＡｌＧａＮ層１２２よりもバンドギャップの狭い材料により形成されている。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図１０（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるＡｌＧａＮ層１２２、第５の半導体層であるｉ−ＧａＮ層２２５、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５、ｎ−ＧａＮ層２３は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍであり、ＡｌＧａＮ層１２２は厚さが３０ｎｍであり、ｉ−ＧａＮ層２２５は厚さが５０ｎｍである。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図１０（ｂ）に示すように、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図１０（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図１１（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図１１（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図１１（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第２の実施の形態と同様である。
〔第４の実施の形態〕
（半導体装置）
次に、第４の実施の形態における半導体装置について、図１２に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ｐ−ＧａＮ層２２を第２の半導体層、ｉ−ＧａＮ層３２３を第３の半導体層、ＡｌＧａＮ層３２４を第４の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ＡｌＧａＮ層３２４の上に形成されており、ゲート電極４１が形成される領域においては、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ＡｌＧａＮ層３２４の表面及び側面、ｉ−ＧａＮ層３２３の側面、ｐ−ＧａＮ層２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されている。また、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２が除去された領域の絶縁層３０の上には、ゲート電極４１が形成されている。従って、ゲート電極４１におけるソース電極４２側の側面及びドレイン電極４３側の側面は、ともに絶縁層３０を介して、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面となるように、絶縁層３０に接して形成される。
本実施の形態においては、第４の半導体層であるＡｌＧａＮ層３２４は、第３の半導体層であるｉ−ＧａＮ層３２３よりもバンドギャップの広い材料により形成されている。更には、第４の半導体層であるＡｌＧａＮ層３２４は、第２の半導体層であるｐ−ＧａＮ層２２、第１の半導体層であるｉ−ＧａＮ層２１よりもバンドギャップの広い材料により形成されている。
このように、本実施の形態においては、第３の半導体層はｉ−ＧａＮ層３２３により形成されており、第４の半導体層はＡｌＧａＮ層３２４により形成されている。よって、第３の半導体層において、第３の半導体層と第４の半導体層との界面近傍には、不図示の２ＤＥＧが生成されるため、この領域の抵抗を低くすることができ、オン抵抗を低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図１３（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるｐ−ＧａＮ層２２、第３の半導体層であるｉ−ＧａＮ層３２３、第４の半導体層であるＡｌＧａＮ層３２４をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍである。ｐ−ＧａＮ層２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｉ−ＧａＮ層３２３は厚さが３００ｎｍであり、ＡｌＧａＮ層３２４は厚さが３０ｎｍである。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ＡｌＧａＮ層３２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図１３（ｂ）に示すように、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ＡｌＧａＮ層３２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図１３（ｃ）に示すように、開口部５０の底面及び側面、ＡｌＧａＮ層３２４の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面、ＡｌＧａＮ層３２４の上には、絶縁層３０が形成される。
次に、図１４（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図１４（ｂ）に示すように、ＡｌＧａＮ層３２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ＡｌＧａＮ層３２４及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図１４（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第５の実施の形態〕
（半導体装置）
次に、第５の実施の形態における半導体装置について、図１５に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ＡｌＧａＮ層１２２を第２の半導体層、ｉ−ＧａＮ層３２３を第３の半導体層、ＡｌＧａＮ層３２４を第４の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ＡｌＧａＮ層３２４の上に形成されており、ゲート電極４１が形成される領域においては、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ＡｌＧａＮ層３２４の表面及び側面、ｉ−ＧａＮ層３２３の側面、ＡｌＧａＮ層１２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されている。また、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２が除去された領域の絶縁層３０の上には、ゲート電極４１が形成されている。従って、ゲート電極４１におけるソース電極４２側の側面及びドレイン電極４３側の側面は、ともに絶縁層３０を介して、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面となるように、絶縁層３０に接して形成される。
本実施の形態においては、第４の半導体層であるＡｌＧａＮ層３２４は、第３の半導体層であるｉ−ＧａＮ層３２３よりもバンドギャップの広い材料により形成されている。更には、第４の半導体層であるＡｌＧａＮ層３２４は、第１の半導体層であるｉ−ＧａＮ層２１よりもバンドギャップの広い材料により形成されている。また、第２の半導体層であるＡｌＧａＮ層１２２は、第３の半導体層であるｉ−ＧａＮ層３２３及び第１の半導体層であるｉ−ＧａＮ層２１よりもバンドギャップの広い材料により形成されている。
このように、本実施の形態においては、第３の半導体層はｉ−ＧａＮ層３２３により形成されており、第４の半導体層はＡｌＧａＮ層３２４により形成されている。よって、第３の半導体層において、第３の半導体層と第４の半導体層との界面近傍には、不図示の２ＤＥＧが生成されるため、この領域の抵抗を低くすることができ、オン抵抗を低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図１６（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるＡｌＧａＮ層１２２、第３の半導体層であるｉ−ＧａＮ層３２３、第４の半導体層であるＡｌＧａＮ層３２４をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍである。ＡｌＧａＮ層１２２は厚さが３０ｎｍであり、ｉ−ＧａＮ層３２３は厚さが３００ｎｍであり、ＡｌＧａＮ層３２４は厚さが３０ｎｍである。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ＡｌＧａＮ層３２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図１６（ｂ）に示すように、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ＡｌＧａＮ層３２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図１６（ｃ）に示すように、開口部５０の底面及び側面、ＡｌＧａＮ層３２４の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面、ＡｌＧａＮ層３２４の上には、絶縁層３０が形成される。
次に、図１７（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図１７（ｂ）に示すように、ＡｌＧａＮ層３２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ＡｌＧａＮ層３２４及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図１７（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第２の実施の形態と同様である。
〔第６の実施の形態〕
（半導体装置）
次に、第６の実施の形態における半導体装置について、図１８に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｎ−ＧａＮ層４２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｎ−ＧａＮ層４２１を第１の半導体層、ｐ−ＧａＮ層２２を第２の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去されている。尚、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層４２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ｐ−ＧａＮ層２２の側面、ｎ−ＧａＮ層４２１の表面等の上には、絶縁層３０が形成されており、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去された領域の絶縁層３０の上には、ゲート電極４１が形成されている。従って、ゲート電極４１におけるソース電極４２側の側面及びドレイン電極４３側の側面は、ともに絶縁層３０を介して、ｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
本実施の形態においては、第１の半導体層となるｎ−ＧａＮ層４２１は、ｎ型となる不純物元素として、Ｓｉ等が１×１０１８ｃｍ−３以上の濃度でドープされていることが好ましい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図１９（ａ）に示すように、基板１０の上に、第１の半導体層であるｎ−ＧａＮ層４２１、第２の半導体層であるｐ−ＧａＮ層２２、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｎ−ＧａＮ層４２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｎ−ＧａＮ層４２１は厚さが３μｍであり、ｎ型となる不純物元素としてＳｉが１×１０１７ｃｍ−３の濃度でドープされている。ｐ−ＧａＮ層２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図１９（ｂ）に示すように、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層４２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２を除去し、ｎ−ＧａＮ層４２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｎ−ＧａＮ層４２１の一部を除去してもよい。
次に、図１９（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｎ−ＧａＮ層４２１の上、開口部５０の側面となるｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図２０（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図２０（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図２０（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第７の実施の形態〕
図２に示される第１の実施の形態における半導体装置では、ゲート電極４１は、ソース電極４２側及びドレイン電極４３側の双方において、ｐ−ＧａＮ層２２の側面、ｎ−ＧａＮ層２３の側面に形成されている絶縁層３０と接するように形成されている。このため、ゲート電極４１に電圧を印加することにより行なわれるオンオフの制御が、ソース電極４２側とドレイン電極４３側との双方において行なわれる。ところで、ドレイン電極４３側におけるｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３は、ドレイン電極４３に印加されているドレイン電圧の影響を受ける。このため、印加されるバイアス等の条件によっては、オンになりにくくなるため、オン抵抗が高く、オン電流が低くなる場合がある。このため、オンオフの制御は、ソース電極４２側におけるｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３において、行なわれることが好ましい。尚、このことは、第２から第６の実施の形態における半導体装置についても同様である。
（半導体装置）
次に、第７の実施の形態における半導体装置について、図２１に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ｐ−ＧａＮ層２２を第２の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極５４０が形成される領域においては、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去されている。尚、ゲート電極５４０が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ｐ−ＧａＮ層２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されており、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去された領域の絶縁層３０の上には、ゲート電極５４０が形成されている。本実施の形態においては、ゲート電極５４０は、ソース電極４２側の第１のゲート電極部５４１とドレイン電極４３側の第２のゲート電極部５４２により形成されており、第１のゲート電極部５４１と第２のゲート電極部５４２とは異なる材料により形成されている。従って、ゲート電極５４０におけるソース電極４２側の側面は、絶縁層３０を介して、ソース電極４２側のｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。また、ゲート電極５４０におけるドレイン電極４３側の側面は、絶縁層３０を介して、ドレイン電極４３側のｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
尚、本実施の形態における半導体装置においては、第１の半導体層となるｉ−ＧａＮ層２１は、不純物が含まれていないか僅かであるため、抵抗が高く、耐圧を向上させることができる。また、ゲート電極５４０に電圧を印加した際には、絶縁層３０を介したｐ−ＧａＮ層２２に反転のチャネルが形成されるとともに、絶縁層３０を介したｉ−ＧａＮ層２１となるｉ−ＧａＮ層において、チャネルが形成される。これにより、図２１における破線矢印２１Ａに示される電流経路で電流が流れる。
本実施の形態においては、第１のゲート電極部５４１を形成している材料は、第２のゲート電極部５４２を形成している材料よりも、仕事関数の高い材料により形成されていることが好ましい。また、第１のゲート電極部５４１は、仕事関数が４．５ｅＶ以上の材料により形成されていることが好ましい。更には、第１のゲート電極部５４１は、仕事関数が５．０ｅＶ以上の材料により形成されていることがより好ましい。また、第２のゲート電極部５４２は、仕事関数が４．５ｅＶ未満の材料により形成されていることが好ましい。
従って、図２２に基づくならば、第１のゲート電極部５４１は、仕事関数が４．５ｅＶ以上となるＰｔ、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕのうちのいずれかを含む材料により形成されていることが好ましい。更には、第１のゲート電極部５４１は、仕事関数が５．０ｅＶ以上となるＰｔ、Ｎｉ、Ａｕのうちのいずれかを含む材料により形成されていることがより好ましい。また、第２のゲート電極部５４２は、仕事関数が４．５ｅＶ未満となるＭｏ、Ａｌ、Ｔａ、Ｔｉのうちのいずれかを含む材料により形成されていることが好ましい。
本実施の形態においては、第１のゲート電極部５４１を第２のゲート電極部５４２よりも、仕事関数の高い材料により形成することにより、ゲートしきい値電圧を第２のゲート電極部５４２の側よりも第１のゲート電極部５４１の側を高くすることができる。図２３には、第１のゲート電極部５４１の側と第２のゲート電極部５４２の側におけるゲート電圧Ｖｇとドレイン電流Ｉｄｓとの関係を示す。尚、図２３において、２３Ａは、仕事関数の高い材料により形成されている第１のゲート電極部５４１の側における特性であり、２３Ｂは仕事関数の低い材料により形成されている第２のゲート電極部５４２の側における特性である。図２３において、２３Ａに示される第１のゲート電極部５４１の側におけるゲートしきい値電圧は、２３Ｂに示される第２のゲート電極部５４２の側におけるゲートしきい値電圧よりも高くなっている。よって、第１のゲート電極部５４１の側においてオフからオンになる際には、第２のゲート電極部５４２の側においては、既にオン状態となっているため、オン抵抗を低くすることができ、オン電流を多く流すことができる。
次に、本実施の形態における半導体装置に流れるオン電流について説明する。図２４は、図２に示される半導体装置と図２１に示される本実施の形態における半導体装置において、ゲートソース間に１０Ｖのゲート電圧Ｖｇｓを印加した場合におけるドレイン電圧とドレイン電流との関係を示すものである。尚、図２４において、２４Ａは、図２に示される半導体装置における特性を示し、２４Ｂは、図２１に示される本実施の形態における半導体装置の特性を示す。図２４に示されるように、同じドレイン電圧においては、２４Ｂは２４Ａよりも２．５倍以上のドレイン電流を流すことができる。即ち、２４Ｂに示されるように、本実施の形態における半導体装置に流れるドレイン電流は、２４Ａに示されるように、図２に示される半導体装置に流れるドレイン電流よりも、同じドレイン電圧においては、２．５倍以上となる。よって、本実施の形態における半導体装置においては、オン電流を高くすることができ、オン抵抗も低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図２５（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるｐ−ＧａＮ層２２、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍである。ｐ−ＧａＮ層２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図２５（ｂ）に示すように、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図２５（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図２６（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図２６（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図２６（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上のソース電極４２側に、第１のゲート電極部５４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１のゲート電極部５４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第１のゲート電極部５４１を形成する。
次に、図２７に示すように、開口部５０が形成されている領域の絶縁層３０の上のドレイン電極４３側に、第２のゲート電極部５４２を形成する。具体的には、第１のゲート電極部５４１及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２のゲート電極部５４２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第２のゲート電極部５４２を形成する。
これにより、ソース電極４２側に形成される第１のゲート電極部５４１とドレイン電極４３側に形成される第２のゲート電極部５４２により、開口部５０においてゲート電極５４０が形成される。以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第８の実施の形態〕
（半導体装置）
次に、第８の実施の形態における半導体装置について、図２８に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ＡｌＧａＮ層１２２を第２の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極５４０が形成される領域においては、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２が除去されている。尚、ゲート電極５４０が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ＡｌＧａＮ層１２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されており、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２が除去された領域の絶縁層３０の上には、ゲート電極５４０が形成されている。本実施の形態においては、ゲート電極５４０は、ソース電極４２側の第１のゲート電極部５４１とドレイン電極４３側の第２のゲート電極部５４２により形成されており、第１のゲート電極部５４１と第２のゲート電極部５４２とは異なる材料により形成されている。従って、ゲート電極５４０におけるソース電極４２側の側面は、絶縁層３０を介して、ソース電極４２側のＡｌＧａＮ層１２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。また、ゲート電極５４０におけるドレイン電極４３側の側面は、絶縁層３０を介して、ドレイン電極４３側のＡｌＧａＮ層１２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
尚、本実施の形態においては、第２の半導体層であるＡｌＧａＮ層１２２は、膜厚が５０ｎｍ以上、１０００ｎｍ以下が好ましい。また、第２の半導体層であるＡｌＧａＮ層１２２は、第１の半導体層であるｉ−ＧａＮ層２１及び第３の半導体層であるｎ−ＧａＮ層２３よりもバンドギャップの広い材料により形成されている。
本実施の形態においては、第１のゲート電極部５４１を形成している材料は、第２のゲート電極部５４２を形成している材料よりも、仕事関数の高い材料により形成されていることが好ましい。また、第１のゲート電極部５４１は、仕事関数が４．５ｅＶ以上の材料により形成されていることが好ましく、更には、５．０ｅＶ以上の材料により形成されていることがより好ましい。また、第２のゲート電極部５４２は、仕事関数が４．５ｅＶ未満の材料により形成されていることが好ましい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図２９（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるＡｌＧａＮ層１２２、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｎ−ＧａＮ層２３は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍであり、ＡｌＧａＮ層１２２は厚さが３０ｎｍである。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図２９（ｂ）に示すように、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ｎ−ＧａＮ層２３、ＡｌＧａＮ層１２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図２９（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるＡｌＧａＮ層１２２及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図３０（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図３０（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図３０（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上のソース電極４２側に、第１のゲート電極部５４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１のゲート電極部５４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第１のゲート電極部５４１を形成する。
次に、図３１に示すように、開口部５０が形成されている領域の絶縁層３０の上のドレイン電極４３側に、第２のゲート電極部５４２を形成する。具体的には、第１のゲート電極部５４１及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２のゲート電極部５４２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第２のゲート電極部５４２を形成する。
これにより、ソース電極４２側に形成される第１のゲート電極部５４１とドレイン電極４３側に形成される第２のゲート電極部５４２により、開口部５０においてゲート電極５４０が形成される。以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第７の実施の形態と同様である。
〔第９の実施の形態〕
（半導体装置）
次に、第９の実施の形態における半導体装置について、図３２に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ＡｌＧａＮ層１２２を第２の半導体層、ｉ−ＧａＮ層２２５を第５の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極５４０が形成される領域においては、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２が除去されている。尚、ゲート電極５４０が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ｉ−ＧａＮ層２２５の側面、ＡｌＧａＮ層１２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されている。また、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２が除去された領域の絶縁層３０の上には、ゲート電極５４０が形成されている。本実施の形態においては、ゲート電極５４０は、ソース電極４２側の第１のゲート電極部５４１とドレイン電極４３側の第２のゲート電極部５４２により形成されており、第１のゲート電極部５４１と第２のゲート電極部５４２とは異なる材料により形成されている。
従って、ゲート電極５４０におけるソース電極４２側の側面は、絶縁層３０を介して、ソース電極４２側のＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。また、ゲート電極５４０におけるドレイン電極４３側の側面は、絶縁層３０を介して、ドレイン電極４３側のＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
尚、本実施の形態においては、第５の半導体層であるｉ−ＧａＮ層２２５は、第２の半導体層であるＡｌＧａＮ層１２２よりもバンドギャップの狭い材料により形成されている。
本実施の形態においては、第１のゲート電極部５４１を形成している材料は、第２のゲート電極部５４２を形成している材料よりも、仕事関数の高い材料により形成されていることが好ましい。また、第１のゲート電極部５４１は、仕事関数が４．５ｅＶ以上の材料により形成されていることが好ましく、更には、５．０ｅＶ以上の材料により形成されていることがより好ましい。また、第２のゲート電極部５４２は、仕事関数が４．５ｅＶ未満の材料により形成されていることが好ましい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図３３（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるＡｌＧａＮ層１２２、第５の半導体層であるｉ−ＧａＮ層２２５、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５、ｎ−ＧａＮ層２３は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍであり、ＡｌＧａＮ層１２２は厚さが３０ｎｍであり、ｉ−ＧａＮ層２２５は厚さが５０ｎｍである。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図３３（ｂ）に示すように、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ｎ−ＧａＮ層２３、ｉ−ＧａＮ層２２５、ＡｌＧａＮ層１２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図３３（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるＡｌＧａＮ層１２２、ｉ−ＧａＮ層２２５及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図３４（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図３４（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図３４（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上のソース電極４２側に、第１のゲート電極部５４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１のゲート電極部５４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第１のゲート電極部５４１を形成する。
次に、図３５に示すように、開口部５０が形成されている領域の絶縁層３０の上のドレイン電極４３側に、第２のゲート電極部５４２を形成する。具体的には、第１のゲート電極部５４１及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２のゲート電極部５４２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第２のゲート電極部５４２を形成する。
これにより、ソース電極４２側に形成される第１のゲート電極部５４１とドレイン電極４３側に形成される第２のゲート電極部５４２により、開口部５０においてゲート電極５４０が形成される。以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第８の実施の形態と同様である。
〔第１０の実施の形態〕
（半導体装置）
次に、第１０の実施の形態における半導体装置について、図３６に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ｐ−ＧａＮ層２２を第２の半導体層、ｉ−ＧａＮ層３２３を第３の半導体層、ＡｌＧａＮ層３２４を第４の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ＡｌＧａＮ層３２４の上に形成されており、ゲート電極５４０が形成される領域においては、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２が除去されている。尚、ゲート電極５４０が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ＡｌＧａＮ層３２４の表面及び側面、ｉ−ＧａＮ層３２３の側面、ｐ−ＧａＮ層２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されている。また、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２が除去された領域の絶縁層３０の上には、ゲート電極５４０が形成されている。本実施の形態においては、ゲート電極５４０は、ソース電極４２側の第１のゲート電極部５４１とドレイン電極４３側の第２のゲート電極部５４２により形成されており、第１のゲート電極部５４１と第２のゲート電極部５４２とは異なる材料により形成されている。従って、ゲート電極５４０におけるソース電極４２側の側面は、絶縁層３０を介して、ソース電極４２側のｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面となるように、絶縁層３０に接して形成される。また、ゲート電極５４０におけるドレイン電極４３側の側面は、絶縁層３０を介して、ドレイン電極４３側のｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面となるように、絶縁層３０に接して形成される。
本実施の形態においては、第３の半導体層はｉ−ＧａＮ層３２３により形成されており、第４の半導体層はＡｌＧａＮ層３２４により形成されている。これにより、第３の半導体層において、第３の半導体層と第４の半導体層との界面近傍には、不図示の２ＤＥＧが生成されるため、この領域の抵抗を低くすることができ、オン抵抗を低くすることができる。
本実施の形態においては、第１のゲート電極部５４１を形成している材料は、第２のゲート電極部５４２を形成している材料よりも、仕事関数の高い材料により形成されていることが好ましい。また、第１のゲート電極部５４１は、仕事関数が４．５ｅＶ以上の材料により形成されていることが好ましく、更には、５．０ｅＶ以上の材料により形成されていることがより好ましい。また、第２のゲート電極部５４２は、仕事関数が４．５ｅＶ未満の材料により形成されていることが好ましい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図３７（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるｐ−ＧａＮ層２２、第３の半導体層であるｉ−ＧａＮ層３２３、第４の半導体層であるＡｌＧａＮ層３２４をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍである。ｐ−ＧａＮ層２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｉ−ＧａＮ層３２３は厚さが３００ｎｍであり、ＡｌＧａＮ層３２４は厚さが３０ｎｍである。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ＡｌＧａＮ層３２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図３７（ｂ）に示すように、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ＡｌＧａＮ層３２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ｐ−ＧａＮ層２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図３７（ｃ）に示すように、開口部５０の底面及び側面、ＡｌＧａＮ層３２４の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるｐ−ＧａＮ層２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面、ＡｌＧａＮ層３２４の上には、絶縁層３０が形成される。
次に、図３８（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図３８（ｂ）に示すように、ＡｌＧａＮ層３２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ＡｌＧａＮ層３２４及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図３８（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上のソース電極４２側に、第１のゲート電極部５４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１のゲート電極部５４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第１のゲート電極部５４１を形成する。
次に、図３９に示すように、開口部５０が形成されている領域の絶縁層３０の上のドレイン電極４３側に、第２のゲート電極部５４２を形成する。具体的には、第１のゲート電極部５４１及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２のゲート電極部５４２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第２のゲート電極部５４２を形成する。
これにより、ソース電極４２側に形成される第１のゲート電極部５４１とドレイン電極４３側に形成される第２のゲート電極部５４２により、開口部５０においてゲート電極５４０が形成される。以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第７の実施の形態と同様である。
〔第１１の実施の形態〕
（半導体装置）
次に、第１１の実施の形態における半導体装置について、図４０に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ＡｌＧａＮ層１２２を第２の半導体層、ｉ−ＧａＮ層３２３を第３の半導体層、ＡｌＧａＮ層３２４を第４の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ＡｌＧａＮ層３２４の上に形成されており、ゲート電極５４０が形成される領域においては、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２が除去されている。尚、ゲート電極５４０が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
ＡｌＧａＮ層３２４の表面及び側面、ｉ−ＧａＮ層３２３の側面、ＡｌＧａＮ層１２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されている。また、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２が除去された領域の絶縁層３０の上には、ゲート電極５４０が形成されている。本実施の形態においては、ゲート電極５４０は、ソース電極４２側の第１のゲート電極部５４１とドレイン電極４３側の第２のゲート電極部５４２により形成されており、第１のゲート電極部５４１と第２のゲート電極部５４２とは異なる材料により形成されている。従って、ゲート電極５４０におけるソース電極４２側の側面は、絶縁層３０を介して、ソース電極４２側のＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面となるように、絶縁層３０に接して形成される。また、ゲート電極５４０におけるドレイン電極４３側の側面は、絶縁層３０を介して、ドレイン電極４３側のＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面となるように、絶縁層３０に接して形成される。
本実施の形態においては、第３の半導体層はｉ−ＧａＮ層３２３により形成されており、第４の半導体層はＡｌＧａＮ層３２４により形成されている。これにより、第３の半導体層において、第３の半導体層と第４の半導体層との界面近傍には、不図示の２ＤＥＧが生成されるため、この領域の抵抗を低くすることができ、オン抵抗を低くすることができる。
本実施の形態においては、第１のゲート電極部５４１を形成している材料は、第２のゲート電極部５４２を形成している材料よりも、仕事関数の高い材料により形成されていることが好ましい。また、第１のゲート電極部５４１は、仕事関数が４．５ｅＶ以上の材料により形成されていることが好ましく、更には、５．０ｅＶ以上の材料により形成されていることがより好ましい。また、第２のゲート電極部５４２は、仕事関数が４．５ｅＶ未満の材料により形成されていることが好ましい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図４１（ａ）に示すように、基板１０の上に、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるＡｌＧａＮ層１２２、第３の半導体層であるｉ−ＧａＮ層３２３、第４の半導体層であるＡｌＧａＮ層３２４をエピタキシャル成長により形成する。本実施の形態においては、ｉ−ＧａＮ層２１、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層３２４は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｉ−ＧａＮ層２１は厚さが３μｍである。ＡｌＧａＮ層１２２は厚さが３０ｎｍであり、ｉ−ＧａＮ層３２３は厚さが３００ｎｍであり、ＡｌＧａＮ層３２４は厚さが３０ｎｍである。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ＡｌＧａＮ層３２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図４１（ｂ）に示すように、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２、ｉ−ＧａＮ層２１の一部を除去し開口部５０を形成する。具体的には、ＡｌＧａＮ層３２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ＡｌＧａＮ層３２４、ｉ−ＧａＮ層３２３、ＡｌＧａＮ層１２２を除去し、ｉ−ＧａＮ層２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｉ−ＧａＮ層２１の一部を除去してもよい。
次に、図４１（ｃ）に示すように、開口部５０の底面及び側面、ＡｌＧａＮ層３２４の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｉ−ＧａＮ層２１の上、開口部５０の側面となるＡｌＧａＮ層１２２、ｉ−ＧａＮ層３２３及びＡｌＧａＮ層３２４の側面、ＡｌＧａＮ層３２４の上には、絶縁層３０が形成される。
次に、図４２（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ＡｌＧａＮ層３２４の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図４２（ｂ）に示すように、ＡｌＧａＮ層３２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ＡｌＧａＮ層３２４及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図４２（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上のソース電極４２側に、第１のゲート電極部５４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１のゲート電極部５４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第１のゲート電極部５４１を形成する。
次に、図４３に示すように、開口部５０が形成されている領域の絶縁層３０の上のドレイン電極４３側に、第２のゲート電極部５４２を形成する。具体的には、第１のゲート電極部５４１及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２のゲート電極部５４２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において金属積層膜により第２のゲート電極部５４２を形成する。
これにより、ソース電極４２側に形成される第１のゲート電極部５４１とドレイン電極４３側に形成される第２のゲート電極部５４２により、ゲート電極５４０が形成される。以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第８の実施の形態と同様である。
〔第１２の実施の形態〕
（半導体装置）
次に、第１２の実施の形態における半導体装置について、図４４に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ｎ−ＧａＮ層４２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３が形成されている。尚、本実施の形態においては、ｎ−ＧａＮ層４２１を第１の半導体層、ｐ−ＧａＮ層２２を第２の半導体層、ｎ−ＧａＮ層２３を第３の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層２３の上に形成されており、ゲート電極５４０が形成される領域においては、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去されている。尚、ゲート電極５４０が形成される領域においては、ｎ−ＧａＮ層４２１が一部除去されていてもよい。
ｎ−ＧａＮ層２３の表面及び側面、ｐ−ＧａＮ層２２の側面、ｎ−ＧａＮ層４２１の表面等の上には、絶縁層３０が形成されており、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２が除去された領域の絶縁層３０の上には、ゲート電極５４０が形成されている。本実施の形態においては、ゲート電極５４０は、ソース電極４２側の第１のゲート電極部５４１とドレイン電極４３側の第２のゲート電極部５４２により形成されており、第１のゲート電極部５４１と第２のゲート電極部５４２とは異なる材料により形成されている。従って、ゲート電極５４０におけるソース電極４２側の側面は、絶縁層３０を介して、ソース電極４２側のｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。また、ゲート電極５４０におけるドレイン電極４３側の側面は、絶縁層３０を介して、ドレイン電極４３側のｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面となるように、絶縁層３０に接して形成される。
本実施の形態においては、第１の半導体層となるｎ−ＧａＮ層４２１は、ｎ型となる不純物元素として、Ｓｉ等が１×１０１８ｃｍ−３以上の濃度でドープされていることが好ましい。
本実施の形態においては、第１のゲート電極部５４１を形成している材料は、第２のゲート電極部５４２を形成している材料よりも、仕事関数の高い材料により形成されていることが好ましい。また、第１のゲート電極部５４１は、仕事関数が４．５ｅＶ以上の材料により形成されていることが好ましく、更には、５．０ｅＶ以上の材料により形成されていることがより好ましい。また、第２のゲート電極部５４２は、仕事関数が４．５ｅＶ未満の材料により形成されていることが好ましい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図４５（ａ）に示すように、基板１０の上に、第１の半導体層であるｎ−ＧａＮ層４２１、第２の半導体層であるｐ−ＧａＮ層２２、第３の半導体層であるｎ−ＧａＮ層２３をエピタキシャル成長により形成する。本実施の形態においては、ｎ−ＧａＮ層４２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層２３は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ｎ−ＧａＮ層４２１は厚さが３μｍであり、ｎ型となる不純物元素としてＳｉが１×１０１７ｃｍ−３の濃度でドープされている。ｐ−ＧａＮ層２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｎ−ＧａＮ層２３は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図４５（ｂ）に示すように、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層４２１の一部を除去し開口部５０を形成する。具体的には、ｎ−ＧａＮ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部５０が形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、ｎ−ＧａＮ層２３、ｐ−ＧａＮ層２２を除去し、ｎ−ＧａＮ層４２１を露出させることにより、開口部５０を形成する。尚、本実施の形態においては、開口部５０を形成する際には、ｎ−ＧａＮ層４２１の一部を除去してもよい。
次に、図４５（ｃ）に示すように、開口部５０の底面及び側面、ｎ−ＧａＮ層２３の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部５０の底面となるｎ−ＧａＮ層４２１の上、開口部５０の側面となるｐ−ＧａＮ層２２及びｎ−ＧａＮ層２３の側面、ｎ−ＧａＮ層２３の上には、絶縁層３０が形成される。
次に、図４６（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層２３の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図４６（ｂ）に示すように、ｎ−ＧａＮ層２３が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層２３及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図４６（ｃ）に示すように、開口部５０が形成されている領域の絶縁層３０の上のソース電極４２側に、第１のゲート電極部５４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１のゲート電極部５４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜により第１のゲート電極部５４１を形成する。
次に、図４７に示すように、開口部５０が形成されている領域の絶縁層３０の上のドレイン電極４３側に、第２のゲート電極部５４２を形成する。具体的には、第１のゲート電極部５４１及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２のゲート電極部５４２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部５０において金属積層膜により第２のゲート電極部５４２を形成する。
これにより、ソース電極４２側に形成される第１のゲート電極部５４１とドレイン電極４３側に形成される第２のゲート電極部５４２により、ゲート電極５４０が形成される。以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第７の実施の形態と同様である。
〔第１３の実施の形態〕
図４８は、第４の実施の形態における半導体装置の一種であって、第４の実施の形態において説明した半導体装置に類似した半導体装置の構造を示すものである。この半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ＡｌＮ層１１、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２６が形成されている。
ソース電極４２及びドレイン電極４３は、ＡｌＧａＮ層６２４の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３、ｐ−ＧａＮ層２２が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
また、ｎ−ＧａＮ層６２６の表面及び側面、ＡｌＧａＮ層６２４の側面、ｎ−ＧａＮ層６２３の側面、ｐ−ＧａＮ層２２の側面、ｉ−ＧａＮ層２１の表面等の上には、絶縁層３０が形成されている。また、ｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３、ｐ−ＧａＮ層２２等が除去された領域の絶縁層３０の上には、ゲート電極４１が形成されている。従って、ゲート電極４１におけるソース電極４２側の側面及びドレイン電極４３側の側面は、ともに絶縁層３０を介して、ｐ−ＧａＮ層２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４及びｎ−ＧａＮ層６２６の側面となるように、絶縁層３０に接して形成される。
この構造の半導体装置において、ｐ−ＧａＮ層２２の厚さの異なる半導体装置を作製し、ゲート電圧Ｖｇとドレイン電流Ｉｄｓとの関係について調べた結果を図４９に示す。図４９において、４９Ａはｐ−ＧａＮ層２２の厚さが１４２ｎｍの半導体装置の特性であり、４９Ｂはｐ−ＧａＮ層２２の厚さが２００ｎｍの半導体装置の特性であり、４９Ｃはｐ−ＧａＮ層２２の厚さが２８５ｎｍの半導体装置の特性である。尚、ｐ−ＧａＮ層２２には不純物元素として、Ｍｇが２×１０１７ｃｍ−３の濃度でドープされている。図４９に示されるように、特性４９Ａ、４９Ｂ、４９Ｃの順に、ゲートしきい値電圧が高くなり、オン電流が低くなっている。即ち、ｐ−ＧａＮ層２２の厚さを厚くすると、ゲートしきい値電圧が高くなり、オン電流が低くなる。
このような半導体装置においては、ゲートしきい値電圧が高く、かつ、オン電流が高いものが好ましい。尚、このことは、第１から第６の実施の形態における半導体装置についても同様である。
（半導体装置）
次に、第１３の実施の形態における半導体装置について、図５０に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ＡｌＮ層１１、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層６２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２６が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ｐ−ＧａＮ層６２２を第２の半導体層、ｎ−ＧａＮ層６２３を第３の半導体層、ＡｌＧａＮ層６２４を第４の半導体層、ｎ−ＧａＮ層６２６を第６の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ＡｌＧａＮ層６２４の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３、ｐ−ＧａＮ層６２２が除去されている。
本実施の形態においては、このように除去された領域において、ｐ−ＧａＮ層６２２のソース電極４２側の側面は傾斜している。即ち、このように除去された領域において、ｐ−ＧａＮ層６２２のドレイン電極４３側においては、ｐ−ＧａＮ層６２２の側面が、ｐ−ＧａＮ層６２２の膜面に対し垂直に形成されている。これに対し、ソース電極４２側においては、ｐ−ＧａＮ層６２２の側面が、ｉ−ＧａＮ層２１の表面に対し６０°以下の傾斜面６２２ａにより形成されている。
これにより、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層６２２の深さ方向における長さをドレイン電極４３側よりもソース電極４２側を長くすることができ、ゲートしきい値電圧を高くし、オン電流を高くすることができる。即ち、ソース電極４２側では、ｐ−ＧａＮ層６２２の側面が傾斜面６２２ａであるため、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層６２２の深さ方向における長さが長くなる。これにより、ｐ−ＧａＮ層６２２の膜厚を厚くした場合と同様の効果を得ることができ、ゲートしきい値電圧を高くすることができる。一方、ドレイン電極４３側では、ｐ−ＧａＮ層６２２の側面が垂直であるため、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層６２２の深さ方向における長さが短くなり、オン電流を高くすることができる。尚、本実施の形態においては、第２の半導体層は、ｐ−ＧａＮの他、ｐ−ＡｌＧａＮにより形成してもよい。
次に、本実施の形態における半導体装置におけるゲート電圧Ｖｇとドレイン電流Ｉｄｓとの関係についてシミュレーションをした結果について説明する。図５１は、半導体装置におけるゲート電圧Ｖｇとドレイン電流Ｉｄｓとの関係を示す。５１Ａは、図４８に示される半導体装置において、ｐ−ＧａＮ層２２の厚さが２００ｎｍの場合における特性である。また、５１Ｂは、図５０に示される本実施の形態における半導体装置において、ｐ−ＧａＮ層６２２の厚さが１４１ｎｍであり、ソース電極４２側の傾斜面６２２ａにおける傾斜が約４５°の場合における特性である。この場合においては、ｐ−ＧａＮ層６２２の傾斜面６２２ａにおける深さ方向の長さが２００ｎｍとなる。尚、ｎ−ＧａＮ層６２３の厚さは３００ｎｍ、ＡｌＧａＮ層６２４は厚さが２０ｎｍのＡｌ０．２Ｇａ０．８Ｎ、ｎ−ＧａＮ層６２６の厚さは４ｎｍ、ゲート長は１．５μｍ、ゲート−ドレイン間の距離は１０μｍ、ゲート−ソース間の距離は５μｍで計算している。また、ｐ−ＧａＮ層２２及びｐ−ＧａＮ層６２２におけるアクセプター濃度は、２×１０１７ｃｍ−３であり、ｎ−ＧａＮ層６２３におけるドナー濃度は、１×１０１８ｃｍ−３であり、ｎ−ＧａＮ層６２６におけるドナー濃度は、１．５×１０１８ｃｍ−３である。
図５１に示されるように、ゲートしきい値電圧は、５１Ａと５１Ｂと略同じであるが、オン電流となるドレイン電流Ｉｄｓは、５１Ａよりも５１Ｂの方が２．２倍程度高くなっている。従って、図５０に示される本実施の形態における半導体装置は、図４８に示される半導体装置よりも、オン電流が高くすることができる。よって、本実施の形態における半導体装置は、ｐ−ＧａＮ層２２の膜厚を厚くすることなく、オン電流を高くすることができる。尚、本実施の形態における半導体装置は、ＡｌＧａＮ／ＧａＮにより生じた２ＤＥＧにより電流が流れる。よって、本実施の形態における説明では、ｎ−ＧａＮ層６２３を用いた場合について説明したが、本実施の形態における半導体装置は、ｎ−ＧａＮ層６２３に代えて、ｉ−ＧａＮ層を用いてもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図５２（ａ）に示すように、基板１０となるシリコン等の半導体基板を準備する。
次に、図５２（ｂ）に示すように、基板１０の上に、バッファ層であるＡｌＮ層１１及び第１の半導体層であるｉ−ＧａＮ層２１をエピタキシャル成長により形成する。本実施の形態においては、形成されるｉ−ＧａＮ層２１の厚さは３μｍであり、ＡｌＮ層１１及びｉ−ＧａＮ層２１は、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成する。
次に、図５２（ｃ）に示すように、ｉ−ＧａＮ層２１の上に、第２の半導体層であるｐ−ＧａＮ層６２２、第３の半導体層であるｎ−ＧａＮ層６２３、第４の半導体層であるＡｌＧａＮ層６２４、第６の半導体層であるｎ−ＧａＮ層６２６を形成する。本実施の形態においては、ｐ−ＧａＮ層６２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２６は、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
本実施の形態においては、ｐ−ＧａＮ層６２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが２×１０１７ｃｍ−３の濃度でドープされている。ｎ−ＧａＮ層６２３は厚さが３００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。ＡｌＧａＮ層６２４は厚さが２０ｎｍである。ｎ−ＧａＮ層６２６は厚さが４ｎｍであり、ｎ型となる不純物元素としてＳｉが１．５×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層６２６の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図５３（ａ）に示すように、ｎ−ＧａＮ層６２６の上に、開口部６７１ａを有するハードマスク６７１をＳｉＮ等により形成する。尚、ハードマスク６７１における開口部６７１ａの形状は、ゲート電極４１が形成される領域となる後述する第１の開口部６５１の形状に対応している。具体的には、ｎ−ＧａＮ層６２６の上に、ＡＬＤ等によりＳｉＮ膜を成膜する。この後、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１の開口部６５１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、ドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域におけるＳｉＮ膜を除去し、残存するＳｉＮ膜によりハードマスク６７１を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
次に、図５３（ｂ）に示すように、ハードマスク６７１の開口部６７１ａにおけるｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３を除去し、ｐ−ＧａＮ層６２２の表面を露出させることにより、第１の開口部６５１を形成する。本実施の形態においては、ｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３の除去は、塩素系ガスを用いたＲＩＥ等のドライエッチングにより行なわれる。これにより、第１の開口部６５１の側面を形成しているｎ−ＧａＮ層６２３の側面は、ａ面（１１−２０）となり、第１の開口部６５１はｍ軸＜１−１００＞方向に沿うように形成されている。
次に、図５３（ｃ）に示すように、第１の開口部６５１の底面に第２の開口部６５２を形成するためのレジストパターン６７２を形成する。具体的には、ハードマスク６７１及び第１の開口部６５１の底面におけるｐ−ＧａＮ層６２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、レジストパターン６７２を形成する。形成されたレジストパターン６７２は、後述する第２の開口部６５２の形状に対応した形状の開口部６７２ａを有している。よって、この開口部６７２ａは、ハードマスク６７１の開口部６７１ａ内に形成され、第１の開口部６５１の底面となるｐ−ＧａＮ層６２２上において、ソース電極４２側を覆うように形成される。従って、レジストパターン６７２の開口部６７２ａは、ハードマスク６７１の開口部６７１ａよりも小さい。
次に、図５４（ａ）に示すように、レジストパターン６７２の開口部６７２ａにおけるｐ−ＧａＮ層６２２を除去し、ｉ−ＧａＮ層２１の表面を露出させることにより、第２の開口部６５２を形成する。本実施の形態においては、ｐ−ＧａＮ層６２２の除去は、塩素系ガスを用いたＲＩＥ等のドライエッチングにより行なわれる。これにより、第２の開口部６５２の側面を形成しているｐ−ＧａＮ層６２２の側面はａ面（１１−２０）となり、底面を形成しているｉ−ＧａＮ層２１の表面はｃ面となり、第２の開口部６５２はｍ軸＜１−１００＞方向に沿うように形成されている。この後、レジストパターン６７２を有機溶剤等により除去する。
次に、図５４（ｂ）に示すように、ハードマスク６７１をマスクとして、ウェットエッチングを行なうことにより、第２の開口部６５２におけるソース電極４２側のｐ−ＧａＮ層６２２を角部より除去し、ｐ−ＧａＮ層６２２の側面に傾斜面６２２ａを形成する。この際行なわれるウェットエッチングは、ＴＭＡＨ（Tetramethylammonium hydroxide）またはＫＯＨを用いて行なう。これにより、第２の開口部６５２において、ソース電極４２側におけるｐ−ＧａＮ層６２２の側面に傾斜面６２２ａを形成する。これにより、ソース電極４２側のｐ−ＧａＮ層６２２の側面に傾斜面６２２ａが形成された第２の開口部６５２と第１の開口部６５１により、ゲート電極４１が形成される開口部６５０が形成される。
次に、図５４（ｃ）に示すように、ハードマスク６７１をウェットエッチング等により除去し、ｎ−ＧａＮ層６２６の表面を露出させる。
次に、図５５（ａ）に示すように、開口部６５０の底面及び側面、ｎ−ＧａＮ層６２６の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部６５０の底面となるｉ−ＧａＮ層２１の上、開口部６５０の側面となるｐ−ＧａＮ層６２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４及びｎ−ＧａＮ層６２６の側面、ｎ−ＧａＮ層６２６の上には、絶縁層３０が形成される。
次に、図５５（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０及びｎ−ＧａＮ層６２６を除去し、ＡｌＧａＮ層６２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域における絶縁層３０及びｎ−ＧａＮ層６２６を除去し、ＡｌＧａＮ層６２４の表面を露出させる。これにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図５５（ｃ）に示すように、ＡｌＧａＮ層６２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層６２６及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図５６に示すように、開口部６５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部６５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部６５０において残存する金属積層膜によりゲート電極４１を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第１４の実施の形態〕
（半導体装置）
次に、第１４の実施の形態における半導体装置について、図５７に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ＡｌＮ層１１、ｉ−ＧａＮ層２１、ＡｌＧａＮ層７２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２６が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ＡｌＧａＮ層７２２を第２の半導体層、ｎ−ＧａＮ層６２３を第３の半導体層、ＡｌＧａＮ層６２４を第４の半導体層、ｎ−ＧａＮ層６２６を第６の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ＡｌＧａＮ層６２４の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層７２２が除去されている。
本実施の形態においては、このように除去された領域において、ＡｌＧａＮ層７２２のソース電極４２側の側面は傾斜している。即ち、このように除去された領域において、ＡｌＧａＮ層７２２のドレイン電極４３側においては、ＡｌＧａＮ層７２２の側面が、ＡｌＧａＮ層７２２の膜面に対し垂直に形成されている。これに対し、ソース電極４２側においては、ＡｌＧａＮ層７２２の側面が、ｉ−ＧａＮ層２１の表面に対し６０°以下の傾斜面７２２ａにより形成されている。
これにより、絶縁層３０を介しゲート電極４１の影響を受けるＡｌＧａＮ層７２２の深さ方向における長さをドレイン電極４３側よりもソース電極４２側を長くすることができ、ゲートしきい値電圧を高くし、オン電流を高くすることができる。即ち、ソース電極４２側では、ＡｌＧａＮ層７２２の側面が傾斜面７２２ａであるため、絶縁層３０を介しゲート電極４１の影響を受けるＡｌＧａＮ層７２２の深さ方向における長さが長くなる。これにより、ＡｌＧａＮ層７２２の膜厚を厚くした場合と同様の効果を得ることができ、ゲートしきい値電圧を高くすることができる。一方、ドレイン電極４３側では、ＡｌＧａＮ層７２２の側面が垂直であるため、絶縁層３０を介しゲート電極４１の影響を受けるＡｌＧａＮ層７２２の深さ方向における長さが短くなり、オン電流を高くすることができる。
尚、本実施の形態においては、第２の半導体層は、ＡｌＧａＮの他、ＩｎＡｌＮ、ＧａＮ／ＡｌＧａＮ積層膜により形成してもよい。また、本実施の形態における半導体装置は、ＡｌＧａＮ／ＧａＮにより生じた２ＤＥＧにより電流が流れる。よって、本実施の形態における説明では、ｎ−ＧａＮ層６２３を用いた場合について説明したが、本実施の形態における半導体装置は、ｎ−ＧａＮ層６２３に代えて、ｉ−ＧａＮ層を用いてもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図５８（ａ）に示すように、基板１０となるシリコン等の半導体基板を準備する。
次に、図５８（ｂ）に示すように、基板１０の上に、バッファ層であるＡｌＮ層１１及び第１の半導体層であるｉ−ＧａＮ層２１をエピタキシャル成長により形成する。本実施の形態においては、形成されるｉ−ＧａＮ層２１の厚さは３μｍであり、ＡｌＮ層１１及びｉ−ＧａＮ層２１は、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成する。
次に、図５８（ｃ）に示すように、ｉ−ＧａＮ層２１の上に、第２の半導体層であるＡｌＧａＮ層７２２、第３の半導体層であるｎ−ＧａＮ層６２３、第４の半導体層であるＡｌＧａＮ層６２４、第６の半導体層であるｎ−ＧａＮ層６２６を形成する。本実施の形態においては、ＡｌＧａＮ層７２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２６は、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
本実施の形態においては、ＡｌＧａＮ層７２２は厚さが５００ｎｍであり、ｐ型となる不純物元素としてＭｇが２×１０１７ｃｍ−３の濃度でドープされている。ｎ−ＧａＮ層６２３は厚さが３００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。ＡｌＧａＮ層６２４は厚さが２０ｎｍである。ｎ−ＧａＮ層６２６は厚さが４ｎｍであり、ｎ型となる不純物元素としてＳｉが１．５×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層６２６の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図５９（ａ）に示すように、ｎ−ＧａＮ層６２６の上に、開口部６７１ａを有するハードマスク６７１をＳｉＮ等により形成する。尚、ハードマスク６７１における開口部６７１ａの形状は、ゲート電極４１が形成される領域となる後述する第１の開口部６５１の形状に対応している。具体的には、ｎ−ＧａＮ層６２６の上に、ＡＬＤ等によりＳｉＮ膜を成膜する。この後、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１の開口部６５１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、ドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域におけるＳｉＮ膜を除去し、残存するＳｉＮ膜によりハードマスク６７１を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
次に、図５９（ｂ）に示すように、ハードマスク６７１の開口部６７１ａにおけるｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３を除去し、ＡｌＧａＮ層７２２の表面を露出させることにより、第１の開口部６５１を形成する。本実施の形態においては、ｎ−ＧａＮ層６２６、ＡｌＧａＮ層６２４、ｎ−ＧａＮ層６２３の除去は、塩素系ガスを用いたＲＩＥ等のドライエッチングにより行なわれる。これにより、第１の開口部６５１の側面を形成しているｎ−ＧａＮ層６２３の側面は、ａ面（１１−２０）となり、第１の開口部６５１はｍ軸＜１−１００＞方向に沿うように形成されている。
次に、図５９（ｃ）に示すように、第１の開口部６５１の底面に第２の開口部６５２を形成するためのレジストパターン６７２を形成する。具体的には、ハードマスク６７１及び第１の開口部６５１の底面におけるＡｌＧａＮ層７２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、レジストパターン６７２を形成する。形成されたレジストパターン６７２は、後述する第２の開口部６５２の形状に対応した形状の開口部６７２ａを有している。よって、この開口部６７２ａは、ハードマスク６７１の開口部６７１ａ内に形成され、第１の開口部６５１の底面となるＡｌＧａＮ層７２２の上において、ソース電極４２側を覆うように形成される。従って、レジストパターン６７２の開口部６７２ａは、ハードマスク６７１の開口部６７１ａよりも小さい。
次に、図６０（ａ）に示すように、レジストパターン６７２の開口部６７２ａにおけるＡｌＧａＮ層７２２を除去し、ｉ−ＧａＮ層２１の表面を露出させることにより、第２の開口部６５２を形成する。本実施の形態においては、ＡｌＧａＮ層７２２の除去は、塩素系ガスを用いたＲＩＥ等のドライエッチングにより行なわれる。これにより、第２の開口部６５２の側面を形成しているＡｌＧａＮ層７２２の側面はａ面（１１−２０）となり、底面を形成しているｉ−ＧａＮ層２１の表面はｃ面となり、第２の開口部６５２はｍ軸＜１−１００＞方向に沿うように形成されている。この後、レジストパターン６７２を有機溶剤等により除去する。
次に、図６０（ｂ）に示すように、ハードマスク６７１をマスクとして、ウェットエッチングを行なうことにより、第２の開口部６５２におけるソース電極４２側のＡｌＧａＮ層７２２を角部より除去し、ＡｌＧａＮ層７２２の側面に傾斜面７２２ａを形成する。この際行なわれるウェットエッチングは、ＴＭＡＨ（Tetramethylammonium hydroxide）またはＫＯＨを用いて行なう。これにより、第２の開口部６５２において、ソース電極４２側におけるＡｌＧａＮ層７２２の側面に傾斜面７２２ａを形成する。これにより、ソース電極４２側のＡｌＧａＮ層７２２の側面に傾斜面７２２ａが形成された第２の開口部６５２と第１の開口部６５１により、ゲート電極４１が形成される開口部６５０が形成される。
次に、図６０（ｃ）に示すように、ハードマスク６７１をウェットエッチング等により除去し、ｎ−ＧａＮ層６２６の表面を露出させる。
次に、図６１（ａ）に示すように、開口部６５０の底面及び側面、ｎ−ＧａＮ層６２６の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部６５０の底面となるｉ−ＧａＮ層２１の上、開口部６５０の側面となるＡｌＧａＮ層７２２、ｎ−ＧａＮ層６２３、ＡｌＧａＮ層６２４及びｎ−ＧａＮ層６２６の側面、ｎ−ＧａＮ層６２６の上には、絶縁層３０が形成される。
次に、図６１（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０及びｎ−ＧａＮ層６２６を除去し、ＡｌＧａＮ層６２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域における絶縁層３０及びｎ−ＧａＮ層６２６を除去し、ＡｌＧａＮ層６２４の表面を露出させる。これにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図６１（ｃ）に示すように、ＡｌＧａＮ層６２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層６２６及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図６２に示すように、開口部６５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部６５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部６５０において残存する金属積層膜によりゲート電極４１を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１３の実施の形態と同様である。
〔第１５の実施の形態〕
（半導体装置）
次に、第１５の実施の形態における半導体装置について、図６３に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ＡｌＮ層１１、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層８２２、ｉ−ＧａＮ層８２３、ｎ−ＡｌＧａＮ層８２４が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ｐ−ＧａＮ層８２２を第２の半導体層、ｉ−ＧａＮ層８２３を第３の半導体層、ｎ−ＡｌＧａＮ層８２４を第４の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＡｌＧａＮ層８２４の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＡｌＧａＮ層８２４、ｉ−ＧａＮ層８２３、ｐ−ＧａＮ層８２２、が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
本実施の形態においては、このように除去された領域において、ソース電極４２側の角においては、ｐ−ＧａＮ層８２２の上面の一部及び側面が露出している張出部８２２ａが形成されている。これにより、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層８２２の長さをドレイン電極４３側よりもソース電極４２側を長くすることができ、ゲートしきい値電圧を高くし、オン電流を高くすることができる。尚、本実施の形態においては、張出部８２２ａは、ｐ−ＧａＮ層８２２の上面におけるソース電極４２とドレイン電極４３とを結ぶ方向における長さが約０．１μｍとなるように形成する。
即ち、ソース電極４２側では、ｐ−ＧａＮ層８２２の張出部８２２ａにおいて、ｐ−ＧａＮ層８２２の上面の一部及び側面が張出しているため、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層８２２の長さが長くなる。これにより、ｐ−ＧａＮ層８２２の膜厚を厚くした場合と同様の効果を得ることができるため、ゲートしきい値電圧を高くすることができる。一方、ドレイン電極４３側では、ｐ−ＧａＮ層８２２の側面には張出部が形成されていないため、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層８２２の長さが短くなり、オン電流を高くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図６４（ａ）に示すように、基板１０の上に、ＡｌＮ層１１、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるｐ−ＧａＮ層８２２、第３の半導体層であるｉ−ＧａＮ層８２３、第４の半導体層であるｎ−ＡｌＧａＮ層８２４を形成する。本実施の形態においては、ＡｌＮ層１１、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層８２２、ｉ−ＧａＮ層８２３、ｎ−ＡｌＧａＮ層８２４は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ＡｌＮ層１１はバッファ層である。ｉ−ＧａＮ層２１は厚さが３μｍである。ｐ−ＧａＮ層８２２は厚さが１００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｉ−ＧａＮ層８２３は厚さが５００ｎｍである。ｎ−ＡｌＧａＮ層８２４は厚さが３０ｎｍであり、ｎ型となる不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＡｌＧａＮ層８２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図６４（ｂ）に示すように、ｎ−ＡｌＧａＮ層８２４の上において、後述する第１の開口部８５１が形成される領域に開口部８７１ａを有するレジストパターン８７１を形成する。具体的には、ｎ−ＡｌＧａＮ層８２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部８７１ａを有するレジストパターン８７１を形成する。
次に、図６４（ｃ）に示すように、レジストパターン８７１の開口部８７１ａにおけるｎ−ＡｌＧａＮ層８２４、ｉ−ＧａＮ層８２３を塩素系ガスを用いたＲＩＥ等のドライエッチングにより除去し、ｐ−ＧａＮ層８２２の表面を露出させる。これにより、第１の開口部８５１を形成する。
次に、図６５（ａ）に示すように、レジストパターン８７１を有機溶剤等により除去する。
次に、図６５（ｂ）に示すように、第１の開口部８５１の底面に、後述する第２の開口部８５２を形成するためのレジストパターン８７２を形成する。具体的には、ｎ−ＡｌＧａＮ層８２４及び第１の開口部８５１の底面におけるｐ−ＧａＮ層８２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、レジストパターン８７２を形成する。形成されたレジストパターン８７２は、後述する第２の開口部８５２の形状に対応した形状の開口部８７２ａを有している。よって、この開口部８７２ａは、第１の開口部８５１内に形成され、第１の開口部８５１の底面となるｐ−ＧａＮ層８２２の上において、ソース電極４２側を覆うように形成される。従って、レジストパターン８７２の開口部８７２ａは、第１の開口部８５１よりも小さい。
次に、図６５（ｃ）に示すように、レジストパターン８７２の開口部８７２ａにおけるｐ−ＧａＮ層８２２、ｉ−ＧａＮ層２１の一部を塩素系ガスを用いたＲＩＥ等のドライエッチングにより除去し、第２の開口部８５２を形成する。これにより、ｐ−ＧａＮ層８２２のソース電極４２側の側面には、第１の開口部８５１よりも第２の開口部８５２において張り出している張出部８２２ａが形成される。本実施の形態においては、張出部８２２ａが形成されている第１の開口部８５１と第２の開口部８５２により開口部８５０が形成される。
次に、図６６（ａ）に示すように、レジストパターン８７２を有機溶剤等により除去する。
次に、図６６（ｂ）に示すように、開口部８５０の底面及び側面、ｎ−ＡｌＧａＮ層８２４の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部８５０の底面となるｉ−ＧａＮ層２１の上、ｐ−ＧａＮ層８２２の側面及び上、ｉ−ＧａＮ層８２３及びｎ−ＡｌＧａＮ層８２４の側面、ｎ−ＡｌＧａＮ層８２４の上には、絶縁層３０が形成される。
次に、図６６（ｃ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＡｌＧａＮ層８２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＡｌＧａＮ層８２４の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図６７（ａ）に示すように、ｎ−ＡｌＧａＮ層８２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＡｌＧａＮ層８２４及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図６７（ｂ）に示すように、開口部８５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部８５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部８５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第１６の実施の形態〕
（半導体装置）
次に、第１６の実施の形態における半導体装置について、図６８に基づき説明する。本実施の形態における半導体装置は、半導体材料等により形成された基板１０の上に、窒化物半導体層として、ＡｌＮ層１１、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層８２２、ｉ−ＧａＮ層８２３、ｎ−ＧａＮ層９２４が形成されている。尚、本実施の形態においては、ｉ−ＧａＮ層２１を第１の半導体層、ｐ−ＧａＮ層８２２を第２の半導体層、ｉ−ＧａＮ層８２３を第３の半導体層、ｎ−ＧａＮ層９２４を第４の半導体層と記載する場合がある。
ソース電極４２及びドレイン電極４３は、ｎ−ＧａＮ層９２４の上に形成されており、ゲート電極４１が形成される領域においては、ｎ−ＧａＮ層９２４、ｉ−ＧａＮ層８２３、ｐ−ＧａＮ層８２２、が除去されている。尚、ゲート電極４１が形成される領域においては、ｉ−ＧａＮ層２１が一部除去されていてもよい。
本実施の形態においては、このように除去された領域において、ソース電極４２側の角においては、ｐ−ＧａＮ層８２２の上面の一部及び側面が露出している張出部８２２ａが形成されている。これにより、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層８２２の長さをドレイン電極４３側よりもソース電極４２側を長くすることができ、ゲートしきい値電圧を高くし、オン電流を高くすることができる。
即ち、ソース電極４２側では、ｐ−ＧａＮ層８２２の張出部８２２ａにおいて、ｐ−ＧａＮ層８２２の上面の一部及び側面が張出しているため、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層８２２の長さが長くなる。これにより、ｐ−ＧａＮ層８２２の膜厚を厚くした場合と同様の効果を得ることができるため、ゲートしきい値電圧を高くすることができる。一方、ドレイン電極４３側では、ｐ−ＧａＮ層８２２の側面には張出部が形成されていないため、絶縁層３０を介しゲート電極４１の影響を受けるｐ−ＧａＮ層８２２の長さが短くなり、オン電流を高くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。
最初に、図６９（ａ）に示すように、基板１０の上に、ＡｌＮ層１１、第１の半導体層であるｉ−ＧａＮ層２１、第２の半導体層であるｐ−ＧａＮ層８２２、第３の半導体層であるｉ−ＧａＮ層８２３、第４の半導体層であるｎ−ＧａＮ層９２４を形成する。本実施の形態においては、ＡｌＮ層１１、ｉ−ＧａＮ層２１、ｐ−ＧａＮ層８２２、ｉ−ＧａＮ層８２３、ｎ−ＧａＮ層９２４は、窒化物半導体により形成されており、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。
基板１０はシリコン等の半導体基板により形成されており、ＡｌＮ層１１はバッファ層である。ｉ−ＧａＮ層２１は厚さが３μｍである。ｐ−ＧａＮ層８２２は厚さが１００ｎｍであり、ｐ型となる不純物元素としてＭｇが１×１０１９ｃｍ−３の濃度でドープされている。ｉ−ＧａＮ層８２３は厚さが５００ｎｍである。ｎ−ＧａＮ層９２４は厚さが５００ｎｍであり、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３の濃度でドープされている。
この後、図示はしないが、素子分離領域を形成してもよい。具体的には、ｎ−ＧａＮ層９２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
次に、図６９（ｂ）に示すように、ｎ−ＧａＮ層９２４の上において、後述する第１の開口部８５１が形成される領域に開口部８７１ａを有するレジストパターン８７１を形成する。具体的には、ｎ−ＧａＮ層９２４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部８７１ａを有するレジストパターン８７１を形成する。
次に、図６９（ｃ）に示すように、レジストパターン８７１の開口部８７１ａにおけるｎ−ＧａＮ層９２４、ｉ−ＧａＮ層８２３を塩素系ガスを用いたＲＩＥ等のドライエッチングにより除去し、ｐ−ＧａＮ層８２２の表面を露出させる。これにより、第１の開口部８５１を形成する。
次に、図７０（ａ）に示すように、レジストパターン８７１を有機溶剤等により除去する。
次に、図７０（ｂ）に示すように、第１の開口部８５１の底面に、後述する第２の開口部８５２を形成するためのレジストパターン８７２を形成する。具体的には、ｎ−ＧａＮ層９２４及び第１の開口部８５１の底面におけるｐ−ＧａＮ層８２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、レジストパターン８７２を形成する。形成されたレジストパターン８７２は、後述する第２の開口部８５２の形状に対応した形状の開口部８７２ａを有している。よって、この開口部８７２ａは、第１の開口部８５１内に形成され、第１の開口部８５１の底面となるｐ−ＧａＮ層８２２の上において、ソース電極４２側を覆うように形成される。従って、レジストパターン８７２の開口部８７２ａは、第１の開口部８５１よりも小さい。
次に、図７０（ｃ）に示すように、レジストパターン８７２の開口部８７２ａにおけるｐ−ＧａＮ層８２２、ｉ−ＧａＮ層２１の一部を塩素系ガスを用いたＲＩＥ等のドライエッチングにより除去し、第２の開口部８５２を形成する。これにより、ｐ−ＧａＮ層８２２のソース電極４２側の側面には、第１の開口部８５１よりも第２の開口部８５２において張り出している張出部８２２ａが形成される。本実施の形態においては、張出部８２２ａが形成されている第１の開口部８５１と第２の開口部８５２により開口部８５０が形成される。
次に、図７１（ａ）に示すように、レジストパターン８７２を有機溶剤等により除去する。
次に、図７１（ｂ）に示すように、開口部８５０の底面及び側面、ｎ−ＧａＮ層９２４の上に、絶縁層３０を形成する。絶縁層３０は、膜厚が２ｎｍ以上、２００ｎｍ以下、例えば、２０ｎｍのＡｌ２Ｏ３等により形成する。絶縁層３０の成膜方法としては、ＡＬＤ、スパッタリング、プラズマＣＶＤ等が挙げられるが、本実施の形態においては、絶縁層３０はＡＬＤにより形成されている。これにより、開口部８５０の底面となるｉ−ＧａＮ層２１の上、ｐ−ＧａＮ層８２２の側面及び上、ｉ−ＧａＮ層８２３及びｎ−ＧａＮ層９２４の側面、ｎ−ＧａＮ層９２４の上には、絶縁層３０が形成される。
次に、図７１（ｃ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁層３０を除去し、ｎ−ＧａＮ層９２４を露出させることにより、開口部３０ａ、３０ｂを形成する。具体的には、絶縁層３０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス或は塩素系ガスを用いたドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域の絶縁層３０を除去し、ｎ−ＧａＮ層９２４の表面を露出させることにより、開口部３０ａ、３０ｂを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図７２（ａ）に示すように、ｎ−ＧａＮ層９２４が露出している絶縁層３０の開口部３０ａ、３０ｂに、ソース電極４２及びドレイン電極４３を形成する。具体的には、ｎ−ＧａＮ層９２４及び絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉと、膜厚が２００ｎｍのＡｌを真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。
次に、図７２（ｂ）に示すように、開口部８５０が形成されている領域の絶縁層３０の上に、ゲート電極４１を形成する。具体的には、絶縁層３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁層３０を介した開口部８５０、即ち、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉと、膜厚が４００ｎｍのＡｕを真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、開口部８５０において残存する金属積層膜によりゲート電極４１を形成する。
これにより、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１５の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、
前記第２の半導体層及び前記第３の半導体層を除去することにより形成された開口部と、
前記開口部の側面及び底面の上に形成された絶縁層と、
前記絶縁層を介して開口部に形成されたゲート電極と、
前記第３の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第２の半導体層は、第１の導電型の半導体層により形成されており、
前記第３の半導体層は、第２の導電型の半導体層により形成されていることを特徴とする半導体装置。
（付記２）
基板の上に窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、
前記第２の半導体層及び前記第３の半導体層を除去することにより形成された開口部と、
前記開口部の側面及び底面の上に形成された絶縁層と、
前記絶縁層を介して開口部に形成されたゲート電極と、
前記第３の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第３の半導体層は、第２の導電型の半導体層により形成されており、
前記第２の半導体層は、前記第１の半導体層及び前記第３の半導体層よりもバンドギャップの広い材料により形成されていることを特徴とする半導体装置。
（付記３）
基板の上に窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、
前記第３の半導体層の上に窒化物半導体により形成された第４の半導体層と、
前記第２の半導体層、前記第３の半導体層及び前記第４の半導体層を除去することにより形成された開口部と、
前記開口部の側面及び底面の上に形成された絶縁層と、
前記絶縁層を介して開口部に形成されたゲート電極と、
前記第４の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第２の半導体層は、第１の導電型の半導体層により形成されており、
前記第４の半導体層は、前記第３の半導体層よりもバンドギャップの広い材料により形成されていることを特徴とする半導体装置。
（付記４）
基板の上に窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、
前記第３の半導体層の上に窒化物半導体により形成された第４の半導体層と、
前記第２の半導体層、前記第３の半導体層及び前記第４の半導体層を除去することにより形成された開口部と、
前記開口部の側面及び底面の上に形成された絶縁層と、
前記絶縁層を介して開口部に形成されたゲート電極と、
前記第４の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第２の半導体層は、前記第１の半導体層及び前記第３の半導体層よりもバンドギャップの広い材料により形成されており、
前記第４の半導体層は、前記第３の半導体層よりもバンドギャップの広い材料により形成されていることを特徴とする半導体装置。
（付記５）
前記第２の半導体層は、ドープされている第１の導電型となる不純物元素の濃度が、１×１０１８ｃｍ−３以上であることを特徴とする付記１または３に記載の半導体装置。
（付記６）
前記第２の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１、３、５のいずれかに記載の半導体装置。
（付記７）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記２または４に記載の半導体装置。
（付記８）
前記第３の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記９）
前記第３の半導体層は、ＧａＮを含む材料により形成されており、
前記第４の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記３または４に記載の半導体装置。
（付記１０）
前記第１の半導体層は、ドープされている不純物元素の濃度が、１×１０１６ｃｍ−３以下であることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記第２の半導体層と前記第３の半導体層との間には、ＧａＮを含む材料により第５の半導体層が形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記１２）
前記第１の導電型は、ｐ型であることを特徴とする１、３、５、６のいずれかに記載の半導体装置。
（付記１３）
前記第２の導電型は、ｎ型であることを特徴とする１または２に記載の半導体装置。
（付記１４）
前記ゲート電極は、前記開口部に形成されている前記ソース電極側の絶縁層に接して形成される第１のゲート電極部と、前記ドレイン電極側の絶縁層に接して形成される第２のゲート電極部とを有し、
前記第１のゲート電極部と前記第２のゲート電極部とは、異なる材料により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
前記第１のゲート電極部は、前記第２のゲート電極部よりも仕事関数の高い材料により形成されていることを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記第１のゲート電極部は、仕事関数が、４．５ｅＶ以上の材料により形成されていることを特徴とする付記１４または１５に記載の半導体装置。
（付記１７）
前記第１のゲート電極部は、仕事関数が、５．０ｅＶ以上の材料により形成されていることを特徴とする付記１４または１５に記載の半導体装置。
（付記１８）
前記第１のゲート電極部は、Ｐｔ、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕのうちのいずれかを含む材料により形成されていることを特徴とする付記１４または１５に記載の半導体装置。
（付記１９）
前記第１のゲート電極部は、Ｐｔ、Ｎｉ、Ａｕのうちのいずれかを含む材料により形成されていることを特徴とする付記１４または１５に記載の半導体装置。
（付記２０）
前記第２のゲート電極部は、仕事関数が、４．５ｅＶ未満の材料により形成されていることを特徴とする付記１４から１９のいずれかに記載の半導体装置。
（付記２１）
前記第２のゲート電極部は、Ｍｏ、Ａｌ、Ｔａ、Ｔｉのうちのいずれかを含む材料により形成されていることを特徴とする付記１４から１９のいずれかに記載の半導体装置。
（付記２２）
前記開口部において、前記第２の半導体層の前記ソース電極側の側面は、前記ドレイン電極側の側面に対し傾斜している傾斜面により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記２３）
前記傾斜面は、前記第１の半導体層の表面に対する傾斜が６０°以下であることを特徴とする付記２２に記載の半導体装置。
（付記２４）
前記開口部において、前記ソース電極側の側面では、前記第２の半導体層が前記第３の半導体層よりも張出している張出部が形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記２５）
前記絶縁層は、Ａｌ、Ｓｉ、Ｔａ、Ｈｆ、Ｔｉ、Ｚｒのうちから選ばれる１または２以上のものの酸化物、窒化物、酸窒化物を含む材料により形成されていることを特徴とする付記１から２４のいずれかに記載の半導体装置。
１０ 基板
２１ ｉ−ＧａＮ層（第１の半導体層）
２２ ｐ−ＧａＮ層（第２の半導体層）
２３ ｎ−ＧａＮ層（第３の半導体層）
３０ 絶縁層
３０ａ、３０ｂ 開口部
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
５０ 開口部

Claims (4)

  1. 基板の上に窒化物半導体により形成された第１の半導体層と、
    前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
    前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、
    前記第２の半導体層及び前記第３の半導体層を除去することにより形成された開口部と、
    前記開口部の側面及び底面の上に形成された絶縁層と、
    前記絶縁層を介して開口部に形成されたゲート電極と、
    前記第３の半導体層の上に形成されたソース電極及びドレイン電極と、
    を有し、
    前記第２の半導体層は、第１の導電型の半導体層により形成されており、
    前記第３の半導体層は、第２の導電型の半導体層により形成されており、
    前記開口部において、前記ソース電極側の側面では、前記第２の半導体層が前記第３の半導体層よりも張出している張出部が形成されていることを特徴とする半導体装置。
  2. 前記第２の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記絶縁層は、Ａｌ、Ｓｉ、Ｔａ、Ｈｆ、Ｔｉ、Ｚｒのうちから選ばれる１または２以上のものの酸化物、窒化物、酸窒化物を含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
JP2014001800A 2014-01-08 2014-01-08 半導体装置 Active JP6229501B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014001800A JP6229501B2 (ja) 2014-01-08 2014-01-08 半導体装置
US14/560,425 US9553152B2 (en) 2014-01-08 2014-12-04 Semiconductor device
TW103142394A TWI608605B (zh) 2014-01-08 2014-12-05 半導體裝置
CN201410820297.6A CN104766882B (zh) 2014-01-08 2014-12-24 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014001800A JP6229501B2 (ja) 2014-01-08 2014-01-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017139221A Division JP6361800B2 (ja) 2017-07-18 2017-07-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2015130436A JP2015130436A (ja) 2015-07-16
JP6229501B2 true JP6229501B2 (ja) 2017-11-15

Family

ID=53495828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014001800A Active JP6229501B2 (ja) 2014-01-08 2014-01-08 半導体装置

Country Status (4)

Country Link
US (1) US9553152B2 (ja)
JP (1) JP6229501B2 (ja)
CN (1) CN104766882B (ja)
TW (1) TWI608605B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015211062A1 (de) 2015-06-16 2016-12-22 Aktiebolaget Skf Lagerring mit Haltebord
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
CN111712925B (zh) * 2018-02-23 2023-07-04 三菱电机株式会社 半导体装置
JP7458199B2 (ja) * 2019-09-02 2024-03-29 株式会社東芝 半導体装置
WO2021070469A1 (ja) * 2019-10-09 2021-04-15 パナソニック株式会社 窒化物半導体デバイス
US11380677B2 (en) * 2020-04-28 2022-07-05 Globalfoundries Singapore Pte. Ltd. Transistor devices and methods of forming a transistor device
US11967619B2 (en) * 2020-09-16 2024-04-23 Teledyne Scientific & Imaging, Llc Laterally-gated transistors and lateral Schottky diodes with integrated lateral field plate structures
JP7470008B2 (ja) * 2020-10-19 2024-04-17 株式会社東芝 半導体装置
WO2023240529A1 (en) * 2022-06-16 2023-12-21 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682837B2 (ja) * 1982-09-16 1994-10-19 財団法人半導体研究振興会 半導体集積回路
JPH03160761A (ja) * 1989-11-17 1991-07-10 Fujitsu Ltd 半導体装置
JP4495267B2 (ja) * 1998-10-28 2010-06-30 独立行政法人情報通信研究機構 半導体装置の製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US20070200142A1 (en) * 2006-02-24 2007-08-30 Ching-Sung Lee High linear enhancement-mode heterostructure field-effect transistor
JP2008205414A (ja) 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP2008210994A (ja) * 2007-02-27 2008-09-11 Nec Electronics Corp 横型ｍｏｓｆｅｔおよびその製造方法
US20080203433A1 (en) * 2007-02-27 2008-08-28 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same
US20080308870A1 (en) * 2007-06-15 2008-12-18 Qimonda Ag Integrated circuit with a split function gate
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
JP5337415B2 (ja) 2008-06-30 2013-11-06 シャープ株式会社 ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4794656B2 (ja) 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP2011009493A (ja) 2009-06-26 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
IT1401747B1 (it) 2010-08-02 2013-08-02 Selex Sistemi Integrati Spa Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2012094688A (ja) * 2010-10-27 2012-05-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5585665B2 (ja) 2011-01-17 2014-09-10 富士通株式会社 半導体装置及びその製造方法
JP5874173B2 (ja) 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5866782B2 (ja) * 2011-03-24 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US20140004668A1 (en) * 2011-04-05 2014-01-02 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride electronic devices
CN102208448B (zh) * 2011-05-24 2013-04-24 西安电子科技大学 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构
JP5878317B2 (ja) * 2011-08-08 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5765147B2 (ja) 2011-09-01 2015-08-19 富士通株式会社 半導体装置
TWI462295B (zh) * 2011-11-15 2014-11-21 Anpec Electronics Corp 溝渠型功率電晶體元件及其製作方法
KR20180123740A (ko) * 2012-05-18 2018-11-19 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP6214978B2 (ja) * 2013-09-17 2017-10-18 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN104766882B (zh) 2019-01-08
TWI608605B (zh) 2017-12-11
JP2015130436A (ja) 2015-07-16
TW201532273A (zh) 2015-08-16
CN104766882A (zh) 2015-07-08
US9553152B2 (en) 2017-01-24
US20150194512A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP6229501B2 (ja) 半導体装置
US7705371B2 (en) Field effect transistor having reduced contact resistance and method for fabricating the same
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
US9331190B2 (en) Compound semiconductor device and method of manufacturing the same
JP6054070B2 (ja) Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置
JP5737948B2 (ja) ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP5684574B2 (ja) 半導体装置
US9583608B2 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
JP2007335677A (ja) Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
WO2007108055A1 (ja) 化合物半導体装置及びその製造方法
JP2006269534A (ja) 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP2013500606A (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP2006190991A (ja) 電界効果トランジスタ及びその製造方法
JP2010098047A (ja) 窒化物半導体装置
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP2013229458A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP6361800B2 (ja) 半導体装置
JP2005203544A (ja) 窒化物半導体装置とその製造方法
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP5655333B2 (ja) 半導体構造及びその製造方法
JP2007088186A (ja) 半導体装置及びその製造方法
JP2015204425A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6229501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150