JP6214172B2 - 高電子移動度トランジスタ及びその製造方法 - Google Patents

高電子移動度トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP6214172B2
JP6214172B2 JP2013043890A JP2013043890A JP6214172B2 JP 6214172 B2 JP6214172 B2 JP 6214172B2 JP 2013043890 A JP2013043890 A JP 2013043890A JP 2013043890 A JP2013043890 A JP 2013043890A JP 6214172 B2 JP6214172 B2 JP 6214172B2
Authority
JP
Japan
Prior art keywords
electrode
contact pad
layer
pad
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013043890A
Other languages
English (en)
Other versions
JP2013187546A (ja
Inventor
赫洵 崔
赫洵 崔
鍾燮 金
鍾燮 金
申　在光
在光 申
▲呉▼　在浚
在浚 ▲呉▼
種奉 河
種奉 河
仁俊 ▲黄▼
仁俊 ▲黄▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013187546A publication Critical patent/JP2013187546A/ja
Application granted granted Critical
Publication of JP6214172B2 publication Critical patent/JP6214172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、パワー素子に関し、さらに詳細には、高電子移動度トランジスタ及びその製造方法に関する。
高電子移動度トランジスタ(Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、以下、ＨＥＭＴ)は、パワー素子の一つである。ＨＥＭＴは、チャネル層にキャリア(ｃａｒｒｉｅｒ)として使われる２次元電子ガス(２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ)を含む。２ＤＥＧがキャリアとして使われるので、ＨＥＭＴの移動度は、一般のトランジスタより遥かに高い。
ＨＥＭＴは、広いバンドギャップ(Ｗｉｄｅ Ｂａｎｄ Ｇａｐ)を有する化合物半導体を含む。したがって、ＨＥＭＴの絶縁破壊電圧(Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ)は、一般のトランジスタより高い。
ＨＥＭＴの絶縁破壊電圧は、２ＤＥＧを含む化合物半導体層、例えば、ＧａＮ層の厚さに比例して増加する。したがって、ＧａＮ層の厚さを厚く形成して、ＨＥＭＴの絶縁破壊電圧を高めることができる。
しかし、ＧａＮ層の厚さを厚く形成するのには長時間かかるので、ＨＥＭＴの生産性が低下する恐れがある。したがって、シリコン基板を除去する方法が、ＨＥＭＴの絶縁破壊電圧を高めるために使用される。
本発明が解決しようとする課題は、パッケージングの容易な高電子移動度トランジスタ(Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ)を提供することである。
本発明が解決しようとする他の課題は、上述のＨＥＭＴの製造方法を提供することである。
上述の課題を達成するために、本発明の一実施形態によるＨＥＭＴは、バッファ層と、バッファ層上に形成され、２ＤＥＧチャネルを含むチャネル層と、前記チャネル層上に形成されたチャネル供給層と、前記チャネル供給層上に形成されたソース電極、ドレイン電極及びゲート電極と、前記ソース電極に連結されるソースコンタクトパッドと、前記ドレイン電極に連結されるドレインコンタクトパッドと、前記ゲート電極に連結されるゲートコンタクトパッドと、を備え、前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドのうち何れか一つまたは二つは、前記バッファ層の外面上に備えられ、残りは、他の方向に備えられる。
上述のＨＥＭＴにおいて、前記ソースコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に備えられ、前記ドレインコンタクトパッドは、他の方向に備えられる。
前記バッファ層の外面上に備えられたコンタクトパッドは、前記バッファ層、前記チャネル層及び前記チャネル供給層を貫通して当該電極に連結される。
前記ドレインコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に備えられ、前記ソースコンタクトパッドは、他の方向に備えられる。
前記それぞれのコンタクトパッド及び前記それぞれの電極は、前記２ＤＥＧチャネルの外側に備えられたパッドを通じて連結される。
前記他の方向に備えられるコンタクトパッドは、ボンディング金属層及び前記ボンディング金属層にボンディングされた導電性キャリアウェーハを通じて当該電極に連結される。この時、前記導電性キャリアウェーハは、シリコン、金属、ＡｌＮまたはＤＢＣ(Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ)である。また、前記ボンディング金属層は、Ｃｕ、Ａｕ、Ｓｎが含まれた合金である。
前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドは、金属パッドまたは高ドーピングシリコンパッドである。
本発明の他の実施形態によるＨＥＭＴは、順次に積層されたバッファ層、２ＤＥＧチャネルを含むチャネル層、及びチャネル供給層を含み、相互離隔され、前記バッファ層、前記チャネル層及び前記チャネル供給層を貫通して拡張する第１及び第２ホールを限定するスタックと、前記チャネル供給層の第１表面に沿って相互離隔された第１電極、第２電極及び第３電極と、前記バッファ層上に備えられ、前記スタックの前記第１ホールを通じて前記第１電極まで拡張する第１パッドと、前記バッファ層上に備えられ、前記スタックの前記第２ホールを通じて前記第２電極まで拡張する第２パッドと、前記スタックの下側に備えられ、前記第３電極に電気的に連結された第３パッドと、を備える。
このようなＨＥＭＴは、前記第３パッド上に備えられ、導電性物質を含むキャリアウェーハと、前記キャリアウェーハ上に備えられ、前記第３電極を露出させる第３ホールを限定し、前記第１電極、前記第２電極及び前記チャネル供給層のうち少なくとも一つとキャリアウェーハとの間に備えられた保護層と、前記第３ホールを通じて拡張されて、前記キャリアウェーハ及び前記第３電極に連結された金属層と、をさらに備える。
前記第２電極は、前記チャネル供給層の第１表面に沿って、前記第１電極と前記第３電極との間に備えられ、前記第１パッドは、前記スタックの第１ホールを通じて前記第１電極から垂直に拡張され、前記バッファ層上で水平に拡張され、前記第２パッドは、前記スタックの第２ホールを通じて前記第２電極から垂直に拡張され、前記バッファ層上で水平に拡張され、前記第１及び第２パッドは、前記バッファ層上で相互離隔される。
前記第３電極は、前記チャネル供給層の第１表面に沿って、前記第１電極と前記第２電極との間に備えられ、前記第１パッドは、前記スタックの第１ホールを通じて前記第１電極から垂直に拡張され、前記バッファ層上で水平に拡張され、前記第２パッドは、前記スタックの第２ホールを通じて前記第２電極から垂直に拡張され、前記バッファ層上で水平に拡張され、前記第１及び第２パッドは、前記バッファ層上で相互離隔される。
また、上述の課題を達成するために、本発明の一実施形態によるＨＥＭＴの製造方法は、シリコン基板上にバッファ層、２ＤＥＧチャネルを含むチャネル層、及びチャネル供給層を順次に形成する工程と、前記チャネル供給層上にソース電極、ドレイン電極及びゲート電極を形成する工程と、前記ソース電極に連結されるソースコンタクトパッドを形成する工程と、前記ドレイン電極に連結されるドレインコンタクトパッドを形成する工程と、前記ゲート電極に連結されるゲートコンタクトパッドを形成する工程と、を含み、前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドのうち何れか一つまたは二つは、前記バッファ層の外面上に形成され、残りは、他の方向に形成される。
上述の製造方法において、前記ソースコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に形成され、前記ドレインコンタクトパッドは、他の方向に形成される。
前記ドレインコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に形成され、前記ソースコンタクトパッドは、他の方向に形成される。
前記バッファ層の外面上にコンタクトパッドを形成する工程は、前記バッファ層、前記チャネル層及び前記チャネル供給層を貫通して前記コンタクトパッドと関連した電極を露出させるビアホールを形成する工程と、前記コンタクトパッドの物質で前記ビアホールを満たす工程と、をさらに含む。
前記それぞれのコンタクトパッド及び前記それぞれの電極は、前記２ＤＥＧチャネルの外側に形成されたパッドを通じて連結される。
前記他の方向にコンタクトパッドを形成する工程は、前記他の方向に形成されるコンタクトパッドと関連した前記電極に連結されるボンディング金属層を形成する工程と、前記ボンディング金属層に導電性キャリアウェーハを付着させる工程と、前記導電性キャリアウェーハ上に、前記他の方向に形成されるコンタクトパッドを形成する工程と、をさらに含む。
上述の製造方法において、前記導電性キャリアウェーハは、シリコン、金属、ＡｌＮまたはＤＢＣであり、前記ボンディング金属層は、Ｃｕ、ＡｕまたはＳｎが含まれた合金であり、前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドは、金属パッドまたは高ドーピングシリコンパッドである。
本発明によれば、本発明の一実施形態によるＨＥＭＴは、チャネル層下にシリコン基板を備えていないため、高い絶縁破壊電圧を有することができる。また、該ＨＥＭＴは、コンタクトパッドを含むが、コンタクトパッドのうち何れか一つは、該ＨＥＭＴの第１面に備えられ、残りは、該ＨＥＭＴの第２面に備えられる。第１面の方向は、第２面の方向と逆である。したがって、既存のパッケージング工程を利用することができるので、既存のＨＥＭＴに比べて、パッケージング工程が簡単になる。
本発明の一実施形態によるＨＥＭＴの断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を工程別に示す断面図である。 本発明の他の実施形態によるＨＥＭＴを示す断面図である。 本発明のさらに他の実施形態によるＨＥＭＴを示す断面図である。
以下、本発明の一実施形態による高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）及びその製造方法を、添付した図面を参照して詳細に説明する。ここで、図面に示す層や領域の厚さは、明細書の明確性のために誇張して示した。
まず、本発明の一実施形態によるＨＥＭＴを説明する。
図１を参照すれば、チャネル供給層２６、チャネル層２４及びバッファ層２２が順次に積層されている。チャネル供給層２６の下面にソース電極３０Ｓ、ゲート電極３０Ｇ及びドレイン電極３０Ｄが備えられている。ゲート電極３０Ｇに対して、ドレイン電極３０Ｄよりソース電極３０Ｓがさらに近く位置する。ソース電極３０Ｓ、ゲート電極３０Ｇ及びドレイン電極３０Ｄは、保護層３２で覆われている。保護層３２に、ドレイン電極３０Ｄが露出される第１ビアホール３６が形成されている。保護層３２の下面には、第１ビアホール３６を満たすボンディング金属層３８が備えられている。ボンディング金属層３８の下面にキャリアウェーハ４０がボンディングされている。キャリアウェーハ４０は、高い導電度を有する。キャリアウェーハ４０の下面にドレインコンタクトパッド５０Ｄが備えられている。チャネル供給層２６、チャネル層２４及びバッファ層２２からなる積層物に第２及び第３ビアホール４６,４８が形成されている。第２ビアホール４６を通じてソース電極３０Ｓが露出される。第３ビアホール４８を通じてゲート電極３０Ｇが露出される。バッファ層２２の上にソースコンタクトパッド５０Ｓとゲートコンタクトパッド５０Ｇが備えられている。ソースコンタクトパッド５０Ｓは、第２ビアホール４６を満たし、ソース電極３０Ｓに連結される。ゲートコンタクトパッド５０Ｇは、第３ビアホール４８を満たし、ゲート電極３０Ｇに連結される。上述の説明では、便宜上、ソースコンタクトパッド５０Ｓとゲートコンタクトパッド５０Ｇは、それぞれソース電極３０Ｓとゲート電極３０Ｇに連結されると説明し、図１にも、便宜上、そのように示したが、ソース電極３０Ｓとゲート電極３０Ｇは、それぞれソースパッド３０Ｓ１(図３)とゲートパッド３０Ｇ１を代替したものである。したがって、実際には、第２ビアホール４６を通じてソースパッド３０Ｓ１(図３)が露出され、ソースコンタクトパッド５０Ｓは、ソースパッド３０Ｓ１に連結される。そして、第３ビアホール４８を通じてゲートパッド３０Ｇ１(図３)が露出され、ゲートコンタクトパッド５０Ｇは、ゲートパッド３０Ｇ１に連結される。また、実際には、第１ビアホール３６を通じては、ドレイン電極３０Ｄではなく、ドレインパッド３０Ｄ１(図３)が露出され、ボンディング金属層３８は、第１ビアホール３６を通じてドレインパッド３０Ｄ１(図３)に連結される。前述した部材の材料については、後述する製造方法で説明する。
次いで、図２ないし図１４を参照して、本発明の一実施形態によるＨＥＭＴの製造方法を説明する。
図２を参照すれば、基板２０上にバッファ層２２ａを形成する。基板２０は、シリコン基板である。バッファ層２２ａは、Ｂ、Ａｌ、Ｇａ、またはＩｎを含む窒化物層であり得る。また、バッファ層２２ａは、順次に積層された複数の窒化物層を含む層でもある。この時、上述の複数の窒化物層のそれぞれは、Ｂ、Ａｌ、Ｇａ、またはＩｎを含む。バッファ層２２ａ上にチャネル層２４ａを形成する。チャネル層２４ａは、エピタキシ(ｅｐｉｔａｘｙ)方法で形成する。バッファ層２２ａは、基板２０とチャネル層２４ａとの物性特性の差を緩和させる。例えば、バッファ層２２ａによって、基板２０とチャネル層２４ａとの熱膨張係数の差が緩和される。また、バッファ層２２ａは、チャネル層２４ａのシード層(Ｓｅｅｄ Ｌａｙｅｒ)として使われることもある。チャネル層２４ａは、ＩＩＩ−Ｖ族化合物層で形成できるが、例えば、ＧａＮ層で形成することができる。チャネル層２４ａ上にチャネル供給層２６ａを形成する。チャネル供給層２６ａは、エピタキシ方法で形成する。チャネル供給層２６ａのバンドギャップ(ｂａｎｄｇａｐ)及び分極率(Ｐｏｌａｒｉｚａｔｉｏｎ)は、チャネル層２４ａより大きい。チャネル供給層２６ａとチャネル層２４ａとのバンドギャップ及び分極率の差によって、チャネル層２４ａに２次元電子ガス(２ＤＥＧ)(点線)が発生する。２ＤＥＧは、チャネルキャリアとして使われる。２ＤＥＧは、チャネル層２４ａ及びチャネル供給層２６ａの界面下に存在する。チャネル供給層２６ａは、ＩＩＩ−Ｖ族化合物層で形成できるが、例えば、Ｂ、Ａｌ、Ｇａ、またはＩｎの窒化物を積層して形成してもよく、Ｂ、Ａｌ、Ｇａ及びＩｎのうち少なくとも一つの混合物を含む窒化物を積層して形成してもよい。例えば、チャネル供給層２６ａは、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮのうち一つを含む。チャネル供給層２６ａ上にソース電極３０Ｓ、ゲート電極３０Ｇ及びドレイン電極３０Ｄを形成する。ソース電極３０Ｓとゲート電極３０Ｇとの間隔は、ドレイン電極３０Ｄとゲート電極３０Ｇとの間隔より狭い。
一方、図２でチャネル供給層２６ａは、ＡｌＧａＡｓでもある。そして、チャネル層２４ａは、ＧａＡｓでもある。
図３は、図２の上視平面図である。
図３を参照すれば、ソース電極３０Ｓは、ソースパッド３０Ｓ１に連結されている。ソースパッド３０Ｓ１は、ソース電極３０Ｓと同じ物質で形成でき、ソース電極３０Ｓと共に形成される。ゲート電極３０Ｇは、ゲートパッド３０Ｇ１に連結されている。ゲートパッド３０Ｇ１は、ゲート電極３０Ｇと同じ物質で形成でき、ゲート電極３０Ｇと共に形成される。ドレイン電極３０Ｄは、ドレインパッド３０Ｄ１に連結されている。ドレインパッド３０Ｄ１は、ドレイン電極３０Ｄと同じ物質で形成でき、ドレイン電極３０Ｄと共に形成される。ソースパッド３０Ｓ１、ゲートパッド３０Ｇ１及びドレインパッド３０Ｄ１は、ソース電極３０Ｓとドレイン電極３０Ｄとの間の２ＤＥＧチャネルＣ１の外側に形成される。したがって、後続工程でソース電極３０Ｓ、ドレイン電極３０Ｄ及びゲート電極３０Ｇに対するコンタクト(ｃｏｎｔａｃｔ)は、それぞれソースパッド３０Ｓ１、ドレインパッド３０Ｄ１及びゲートパッド３０Ｇ１に対して形成される。ソースパッド３０Ｓ１、ドレインパッド３０Ｄ１及びゲートパッド３０Ｇ１上に示された点線の円は、コンタクト領域の一例を示したものである。図２は、図３を２−２’方向に切開した断面図である。
次いで、図４を参照すれば、チャネル供給層２６ａ上に保護層３２ａを形成する。保護層３２ａは、例えば、シリコン酸化物層である。保護層３２ａ上に、第１マスク３４を形成する。第１マスク３４は、感光膜パターンである。第１マスク３４は、保護層３２ａの一部が露出されるように形成される。保護層３２ａの露出された一部は、ドレインパッド３０Ｄ１上に形成されたものである。
図４及び以下の図面の説明では、図面に示されたソース電極３０Ｓ、ゲート電極３０Ｇ及びドレイン電極３０Ｄを、それぞれソースパッド３０Ｓ１、ゲートパッド３０Ｇ１及びドレインパッド３０Ｄ１と見なして、コンタクトを説明する。例えば、“ドレイン電極３０Ｄが露出されるコンタクトを形成する”とは、ドレインパッド３０Ｄ１が露出されるコンタクトを形成することを意味する。このような前提下に、説明を継続する。
図４を続けて参照すれば、保護層３２ａの露出された部分をエッチングする。このエッチングは、ドライエッチングである。このエッチングは、ドレイン電極３０Ｄが露出されるまで実施する。このエッチングによって、保護層３２ａには、図５に示したように、ドレイン電極３０Ｄの露出される第１ビアホール３６が形成される。
上述のエッチング後、第１マスク３４を除去する。
次いで、図６を参照すれば、保護層３２ａ上に第１ビアホール３６を満たすボンディング金属層３８を形成する。ボンディング金属層３８とドレイン電極３０Ｄは、接触する。ボンディング金属層３８は、例えば、Ｃｕ、ＡｕまたはＳｎが含まれた合金で形成される。ボンディング金属層３８上にキャリアウェーハ４０をボンディングする。キャリアウェーハ４０は、ボンディング金属層３８を介してボンディング金属層３８下の積層物とボンディングされる。キャリアウェーハ４０は、導電度の高い導電性ウェーハである。キャリアウェーハ４０は、例えば、シリコン(Ｓｉ)、金属、アルミニウム窒化物(ＡｌＮ)またはＤＢＣ(Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ)である。
キャリアウェーハ４０がシリコンで形成される場合、シリコンは、キャリアウェーハ４０の導電度を上昇させる不純物でドーピングされることもある。
次いで、図７に示したように、図６の結果物を上下反転させて、基板２０を上側に、キャリアウェーハ４０を下側に位置させる。
図７で基板２０の一部厚さを研磨して除去する。このような研磨は、例えば、ＣＭＰ(Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ)方法で行える。このような研磨によって、図８に示したように、厚さの薄い基板２０’が形成される。
研磨後、残りの薄い基板２０’は、エッチング方式で除去できるが、例えば、シリコンエッチング溶液を利用したウェットエッチング方式で除去できる。図９は、バッファ層２２ａ上で基板２０’が完全に除去された後の結果物を示す。
図１０を参照すれば、バッファ層２２ａ上に、第２マスク４４を形成する。第２マスク４４は、感光膜パターンである。第２マスク４４は、バッファ層２２ａの一部が露出されるように形成される。バッファ層２２ａの露出される一部は、ソース電極３０Ｓの上に形成された部分及びゲート電極３０Ｇの上に形成された部分である。前述したように、この時、ソース電極３０Ｓとゲート電極３０Ｇは、それぞれ図３のソースパッド３０Ｓ１とゲートパッド３０Ｇ１を表す。したがって、バッファ層２２ａの露出される一部は、図３のソースパッド３０Ｓ１の上に形成された部分、及びゲートパッド３０Ｇ１の上に形成された部分である。第２マスク４４を形成した後、バッファ層２２ａの露出された部分をエッチングする。この時、エッチングは、ソース電極３０Ｓ及びゲート電極３０Ｇが露出されるまで行える。このようなエッチングによって、図１１に示したように、チャネル供給層２６ａ、チャネル層２４ａ及びバッファ層２２ａを含む積層物に、ソース電極３０Ｓが露出される第２ビアホール４６、及びゲート電極３０Ｇが露出される第３ビアホール４８が形成される。第２及び第３ビアホール４６,４８は、離隔されている。第２及び第３ビアホール４６,４８を形成した後、第２マスク４４を除去する。図１２は、第２マスク４４を除去した結果物を示す。
次いで、図１３を参照すれば、バッファ層２２ａ上にソースコンタクトパッド５０Ｓ及びゲートコンタクトパッド５０Ｇを形成する。ソースコンタクトパッド５０Ｓは、第２ビアホール４６を満たし、ソース電極３０Ｓと連結される。ゲートコンタクトパッド５０Ｇは、第３ビアホール４８を満たし、ゲート電極３０Ｇと連結される。ここでも、ソース電極３０Ｓとゲート電極３０Ｇは、図３のソースパッド３０Ｓ１とゲートパッド３０Ｇ１を代替したものである。したがって、実際、ソースコンタクトパッド５０Ｓは、ソースパッド３０Ｓ１の一部(図３の点線の円内の領域)に連結され、ゲートコンタクトパッド５０Ｇは、ゲートパッド３０Ｇ１の一部(図３の点線の円内の領域)に連結される。ソースコンタクトパッド５０Ｓとゲートコンタクトパッド５０Ｇは、外部の電源に連結される。ソースコンタクトパッド５０Ｓ、ドレインコンタクトパッド５０Ｄ及びゲートコンタクトパッド５０Ｇは、金属パッドでもあり、または、高ドーピングされたシリコンパッドでもある。
次いで、図１４に示したように、導電性を有するキャリアウェーハ４０の下面に、ドレインコンタクトパッド５０Ｄを形成する。このように、ＨＥＭＴの上下両面にコンタクトパッドを分けて備えることによって、既存のパッケージング工程をそのまま利用できる。したがって、本発明の一実施形態によるパワー素子は、シリコン基板を除去して絶縁破壊電圧を高めながら、既存のパッケージング工程をそのまま利用できるため、容易にパッケージングできる。
一方、上述の説明では、ソースコンタクトパッド５０Ｓ及びゲートコンタクトパッド５０Ｇを同じ方向に形成したが、図１５に示したように、ゲートコンタクトパッド５０Ｇ及びドレインコンタクトパッド５０Ｄ’は、チャネル供給層２６’、チャネル層２４’及びバッファ層２２’を通じて同じ方向に形成され、ソースコンタクトパッド５０Ｓ’は、キャリアウェーハ４０の下側で他の方向に形成されることもある。ソースコンタクトパッド５０Ｓ’は、保護層３２’に限定された第１ビアホール３６’を通じて拡張されるボンディング金属層３８’を通じてソース電極３０Ｓに連結されることもある
他の実施形態として、ゲートコンタクトパッド５０Ｇのみを他の方向に形成することもある。
また、ボンディング金属層３８’を形成する過程で、ボンディング金属層３８’は、保護層３２’の一部領域にだけ形成することもある。
図１６は、本発明のさらに他の実施形態によるＨＥＭＴを示す。
図１６を参照すれば、ゲートコンタクトパッド５０Ｇ’は、キャリアウェーハ４０に接触する。そして、ドレインコンタクトパッド５０Ｄ”は、チャネル供給層２６”、チャネル層２４”、及びバッファ層２２”を貫通して形成される。ゲートコンタクトパッド５０Ｇ’は、保護層３２”に限定された第１ビアホール３６”を通じて拡張されるボンディング金属層３８”を通じてゲート電極３０Ｇに連結される。
図１５及び図１６に示したドレインコンタクトパッド５０Ｄ’,５０Ｄ”、バッファ層２２’,２２”、チャネル層２４’,２４”、チャネル供給層２６’,２６”、保護層３２’,３２”、金属ボンディング層２６’,２６”、ソースコンタクトパッド５０Ｓ’及びゲートコンタクトパッド５０Ｇ’の物質は、図１で説明したドレインコンタクトパッド５０Ｄ、バッファ層２２、チャネル層２４、チャネル供給層２６、保護層３２、金属ボンディング層２６、ソースコンタクトパッド５０Ｓ及びゲートコンタクトパッド５０Ｇと同じである。
上述の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって決定されず、特許請求の範囲に記載された技術的な思想によって決定されねばならない。
本発明は、パワー素子関連の技術分野に好適に適用可能である。
２２ バッファ層
２４ チャネル層
２６ チャネル供給層
３０Ｄ ドレイン電極
３０Ｇ ゲート電極
３０Ｓ ソース電極
３６ 第１ビアホール
３８ ボンディング金属層
４０ キャリアウェーハ
４６ 第２ビアホール
４８ 第３ビアホール
５０Ｄ ドレインコンタクトパッド
５０Ｇ ゲートコンタクトパッド
５０Ｓ ソースコンタクトパッド

Claims (19)

  1. バッファ層と、
    前記バッファ層上に形成され、２ＤＥＧチャネルを含むチャネル層と、
    前記チャネル層上に形成されたチャネル供給層と、
    前記チャネル供給層上に形成されたソース電極、ドレイン電極及びゲート電極と、
    前記ソース電極に連結されるソースコンタクトパッドと、
    前記ドレイン電極に連結されるドレインコンタクトパッドと、
    前記ゲート電極に連結されるゲートコンタクトパッドと、を備え、
    前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドのうち何れか一つまたは二つは、前記バッファ層の外面上に備えられ、残りは、他の方向に備えられ、
    前記ソース電極、ドレイン電極及びゲート電極は、いずれも前記チャネル供給層の同一面上に形成されており、前記チャネル供給層の前記同一面と直接接触し、
    前記他の方向に備えられたパッドの上に備えられ、導電物質を含む導電性キャリアウェーハと、
    前記導電性キャリアウェーハ上に備えられ、前記パッドに連結される電極を露出させるホールを限定し、前記ソース電極、前記ドレイン電極、前記ゲート電極及び前記チャネル供給層のうち少なくとも一つと、前記導電性キャリアウェーハとの間に備えられた保護層と、
    前記ホールを通じて拡張されて、前記導電性キャリアウェーハ及び前記パッドに連結される電極に連結されたボンディング金属層と、をさらに備えた、ＨＥＭＴ。
  2. 前記ソースコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に備えられ、前記ドレインコンタクトパッドは、他の方向に備えられることを特徴とする請求項１に記載のＨＥＭＴ。
  3. 前記バッファ層の外面上に備えられたコンタクトパッドは、前記バッファ層、前記チャネル層及び前記チャネル供給層を貫通して当該電極に連結されることを特徴とする請求項１または２に記載のＨＥＭＴ。
  4. 前記ドレインコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に備えられ、前記ソースコンタクトパッドは、他の方向に備えられることを特徴とする請求項１に記載のＨＥＭＴ。
  5. 前記それぞれのコンタクトパッド及び前記それぞれの電極は、前記２ＤＥＧチャネルの外側に備えられたパッドを通じて連結されることを特徴とする請求項１から４の何れか１項に記載のＨＥＭＴ。
  6. 前記導電性キャリアウェーハは、シリコン、金属、ＡｌＮまたはＤＢＣであることを特徴とする請求項１に記載のＨＥＭＴ。
  7. 前記ボンディング金属層は、Ｃｕ、Ａｕ、Ｓｎが含まれた合金であることを特徴とする請求項１または６に記載のＨＥＭＴ。
  8. 前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドは、金属パッドまたは高ドーピングシリコンパッドであることを特徴とする請求項１から７の何れか１項に記載のＨＥＭＴ。
  9. シリコン基板上にバッファ層、２ＤＥＧチャネルを含むチャネル層、及びチャネル供給層を順次に形成する工程と、
    前記チャネル供給層の同一面上に、ソース電極、ドレイン電極及びゲート電極を、いずれも前記同一面と直接接触するように形成する工程と、
    前記ソース電極、前記ドレイン電極、前記ゲート電極及び前記チャネル供給層上に、前記ソース電極、前記ドレイン電極、前記ゲート電極のうちいずれかの電極を露出させるホールを限定する保護層を形成する工程と、
    前記ソース電極に連結されるソースコンタクトパッドを形成する工程と、
    前記ドレイン電極に連結されるドレインコンタクトパッドを形成する工程と、
    前記ゲート電極に連結されるゲートコンタクトパッドを形成する工程と、を含み、
    前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドのうち何れか一つまたは二つは、前記バッファ層の外面上に形成され、残りは、他の方向に形成され、
    前記他の方向に形成されるコンタクトパッドを形成する工程は、
    前記ホールを通じて拡張されて、前記他の方向に形成されるコンタクトパッドと関連した前記電極に連結されるボンディング金属層を形成する工程と、
    前記ボンディング金属層に導電性キャリアウェーハを付着させる工程と、
    前記導電性キャリアウェーハ上に、前記他の方向に形成されるコンタクトパッドを形成する工程と、をさらに含む、ＨＥＭＴの製造方法。
  10. 前記ソースコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に形成され、前記ドレインコンタクトパッドは、他の方向に形成されることを特徴とする請求項９に記載のＨＥＭＴの製造方法。
  11. 前記ドレインコンタクトパッドと前記ゲートコンタクトパッドは、前記バッファ層の外面上に形成され、前記ソースコンタクトパッドは、他の方向に形成されることを特徴とする請求項９に記載のＨＥＭＴの製造方法。
  12. 前記バッファ層の外面上にコンタクトパッドを形成する工程は、
    前記バッファ層、前記チャネル層及び前記チャネル供給層を貫通して前記コンタクトパッドと関連した電極を露出させるビアホールを形成する工程と、
    前記コンタクトパッドの物質で前記ビアホールを満たす工程と、をさらに含むことを特徴とする請求項９から１１の何れか１項に記載のＨＥＭＴの製造方法。
  13. 前記それぞれのコンタクトパッド及び前記それぞれの電極は、前記２ＤＥＧチャネルの外側に形成されたパッドを通じて連結されることを特徴とする請求項９から１２の何れか１項に記載のＨＥＭＴの製造方法。
  14. 前記導電性キャリアウェーハは、シリコン、金属、ＡｌＮまたはＤＢＣであることを特徴とする請求項９に記載のＨＥＭＴの製造方法。
  15. 前記ボンディング金属層は、Ｃｕ、ＡｕまたはＳｎが含まれた合金であることを特徴とする請求項９または１４に記載のＨＥＭＴの製造方法。
  16. 前記ソースコンタクトパッド、前記ドレインコンタクトパッド及び前記ゲートコンタクトパッドは、金属パッドまたは高ドーピングシリコンパッドであることを特徴とする請求項９から１５の何れか１項に記載のＨＥＭＴの製造方法。
  17. 順次に積層されたバッファ層、２ＤＥＧチャネルを含むチャネル層、及びチャネル供給層を含み、相互離隔され、前記バッファ層、前記チャネル層及び前記チャネル供給層を貫通して拡張する第１及び第２ホールを限定するスタックと、
    前記チャネル供給層の第１表面に沿って相互離隔された第１電極、第２電極及び第３電極と、
    前記バッファ層上に備えられ、前記スタックの前記第１ホールを通じて前記第１電極まで拡張する第１パッドと、
    前記バッファ層上に備えられ、前記スタックの前記第２ホールを通じて前記第２電極まで拡張する第２パッドと、
    前記スタックの下側に備えられ、前記第３電極に電気的に連結された第３パッドと、
    前記第３パッド上に備えられ、導電性物質を含むキャリアウェーハと、
    前記キャリアウェーハ上に備えられ、前記第３電極を露出させる第３ホールを限定し、前記第１電極、前記第２電極及び前記チャネル供給層のうち少なくとも一つと、キャリアウェーハとの間に備えられた保護層と、
    前記第３ホールを通じて拡張されて、前記キャリアウェーハ及び前記第３電極に連結された金属層と、を備え、
    前記第１電極、第２電極及び第３電極は、いずれも前記チャネル供給層の前記第１表面に直接接触する、ＨＥＭＴ。
  18. 前記第２電極は、前記チャネル供給層の第１表面に沿って、前記第１電極と前記第３電極との間に備えられ、
    前記第１パッドは、前記スタックの第１ホールを通じて前記第１電極から垂直に拡張され、前記バッファ層上で水平に拡張され、
    前記第２パッドは、前記スタックの第２ホールを通じて前記第２電極から垂直に拡張され、前記バッファ層上で水平に拡張され、
    前記第１及び第２パッドは、前記バッファ層上で相互離隔されることを特徴とする請求項１７に記載のＨＥＭＴ。
  19. 前記第３電極は、前記チャネル供給層の第１表面に沿って、前記第１電極と前記第２電極との間に備えられ、
    前記第１パッドは、前記スタックの第１ホールを通じて前記第１電極から垂直に拡張され、前記バッファ層上で水平に拡張され、
    前記第２パッドは、前記スタックの第２ホールを通じて前記第２電極から垂直に拡張され、前記バッファ層上で水平に拡張され、
    前記第１及び第２パッドは、前記バッファ層上で相互離隔されることを特徴とする請求項１７に記載のＨＥＭＴ。
JP2013043890A 2012-03-06 2013-03-06 高電子移動度トランジスタ及びその製造方法 Active JP6214172B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120022879A KR101920715B1 (ko) 2012-03-06 2012-03-06 고 전자 이동도 트랜지스터 및 그 제조방법
KR10-2012-0022879 2012-03-06

Publications (2)

Publication Number Publication Date
JP2013187546A JP2013187546A (ja) 2013-09-19
JP6214172B2 true JP6214172B2 (ja) 2017-10-18

Family

ID=49113301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013043890A Active JP6214172B2 (ja) 2012-03-06 2013-03-06 高電子移動度トランジスタ及びその製造方法

Country Status (4)

Country Link
US (1) US9608100B2 (ja)
JP (1) JP6214172B2 (ja)
KR (1) KR101920715B1 (ja)
CN (1) CN103311289A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
KR102163725B1 (ko) * 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법
CN103943677B (zh) * 2014-04-16 2016-08-17 中国科学院半导体研究所 一种芯片尺寸级氮化镓基晶体管及其制备方法
CN106170866A (zh) * 2014-04-25 2016-11-30 美国休斯研究所 具有基材转移的iii‑v族材料结构上的fet晶体管
JP6372172B2 (ja) * 2014-06-02 2018-08-15 富士通株式会社 化合物半導体装置及びその製造方法
JP2016063167A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置
JP6584987B2 (ja) * 2016-03-23 2019-10-02 株式会社東芝 半導体装置
US10522532B2 (en) * 2016-05-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Through via extending through a group III-V layer
CN109411535B (zh) * 2017-08-15 2022-03-18 台达电子工业股份有限公司 半导体装置
JP6487021B2 (ja) * 2017-12-07 2019-03-20 株式会社東芝 半導体装置
CN111816701A (zh) * 2019-04-12 2020-10-23 广东致能科技有限公司 一种半导体器件及其制造方法
WO2022120072A1 (en) * 2020-12-02 2022-06-09 Analog Devices, Inc. Compound semiconductor devices with a conductive component to control electrical characteristics
US20220384628A1 (en) * 2021-01-27 2022-12-01 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same
FR3121549A1 (fr) * 2021-03-30 2022-10-07 Exagan Dispositif électronique comprenant de deux transistors à haute mobilité électronique
FR3121782B1 (fr) * 2021-04-07 2023-12-01 Exagan Dispositif electronique comprenant deux transistors a haute mobilite electronique
FR3121781B1 (fr) * 2021-04-07 2023-04-14 Exagan Assemblage electronique pourvu d’une pluralite de transistors a haute mobilite electronique
FR3122036A1 (fr) * 2021-04-14 2022-10-21 Exagan Dispositif bidirectionnel pourvu d’un empilement de deux transistors a haute mobilite electronique connectes tete-beche
FR3122771B1 (fr) * 2021-05-05 2024-05-31 Exagan Dispositif électronique pourvu d’un empilement de deux transistors à haute mobilité électronique agencés en demi-bras de pont
CN114342088B (zh) * 2021-11-12 2024-01-09 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256695B1 (ko) 1997-08-06 2000-05-15 정선종 화합물 반도체 전력 소자 제조 방법
JP4492034B2 (ja) * 2003-04-11 2010-06-30 日亜化学工業株式会社 Ｈｅｍｔ及びその製造方法
JP5280611B2 (ja) 2005-01-31 2013-09-04 アイメック 半導体デバイスの製造方法、および得られるデバイス
SG131803A1 (en) * 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
JP2007142144A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電界効果トランジスタ集積回路及びその製造方法
WO2008151138A1 (en) * 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP5487550B2 (ja) * 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
JP2010192745A (ja) 2009-02-19 2010-09-02 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US20110147796A1 (en) 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method

Also Published As

Publication number Publication date
CN103311289A (zh) 2013-09-18
US9608100B2 (en) 2017-03-28
JP2013187546A (ja) 2013-09-19
KR101920715B1 (ko) 2018-11-21
KR20130101831A (ko) 2013-09-16
US20130234207A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP6214172B2 (ja) 高電子移動度トランジスタ及びその製造方法
US8487375B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI496251B (zh) 半導體裝置、該半導體裝置的製造方法及電子元件
US11929406B2 (en) Semiconductor device and method for manufacturing the same
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
US20170200818A1 (en) Semiconductor device
JP6268366B2 (ja) 半導体装置
JP2009272492A (ja) 半導体装置、ウエハ構造体および半導体装置の製造方法
JP2021097230A (ja) 半導体装置及びその製造方法
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN114127955B (zh) 半导体装置及其制造方法
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
JP2013033918A (ja) 高電子移動度トランジスタ及びその製造方法
US11862721B2 (en) HEMT semiconductor device with a stepped sidewall
JPWO2020255259A1 (ja) 半導体装置およびその製造方法
KR101856687B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
CN114342088B (zh) 半导体装置及其制造方法
CN114127954B (zh) 半导体装置及其制造方法
CN114026699B (zh) 半导体装置和其制造方法
JP6701916B2 (ja) 半導体装置及び半導体装置の製造方法
KR101402147B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
CN117616581A (zh) 氮化物基半导体装置及其制造方法
KR20140067524A (ko) 파워소자의 웨이퍼 레벨 패키징 방법
KR101392398B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170919

R150 Certificate of patent or registration of utility model

Ref document number: 6214172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250