JP6210720B2 - LED package - Google Patents

LED package Download PDF

Info

Publication number
JP6210720B2
JP6210720B2 JP2013096990A JP2013096990A JP6210720B2 JP 6210720 B2 JP6210720 B2 JP 6210720B2 JP 2013096990 A JP2013096990 A JP 2013096990A JP 2013096990 A JP2013096990 A JP 2013096990A JP 6210720 B2 JP6210720 B2 JP 6210720B2
Authority
JP
Japan
Prior art keywords
type electrode
led chip
type
led
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013096990A
Other languages
Japanese (ja)
Other versions
JP2014220294A (en
Inventor
祐治 大森
祐治 大森
貴愛 岩井
貴愛 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2013096990A priority Critical patent/JP6210720B2/en
Publication of JP2014220294A publication Critical patent/JP2014220294A/en
Application granted granted Critical
Publication of JP6210720B2 publication Critical patent/JP6210720B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、放熱構造を備えたＬＥＤパッケージに関するものである。   The present invention relates to an LED package having a heat dissipation structure.

発光ダイオード（ＬＥＤ）は、小型であると共に長寿命性といった特徴を生かして携帯電話機等の液晶パネルのバックライト光源に採用されている。また、近年においては照明用として使用可能な高輝度且つ高出力型のものも数多く製品化されている。このような高出力タイプのＬＥＤにあっては、消費電力が多くなることから、放熱対策が重要な課題となっている。   Light emitting diodes (LEDs) have been adopted as backlight light sources for liquid crystal panels such as mobile phones, taking advantage of their small size and long life. In recent years, many high brightness and high output types that can be used for illumination have been commercialized. In such a high-output type LED, power consumption increases, and thus heat radiation countermeasures are an important issue.

主に照明用として構成されるＬＥＤチップは、高輝度の発光素子によって構成されており、この発光素子から発せられる熱は、従来、封止樹脂を介して外気中に放熱させる他、素子電極を介することでマザーボード等の回路基板に放熱させるようになっている。そのため、ＬＥＤチップの下面には、複数のバンプが設けられ、これらの複数のバンプを接続するための電極パターンが形成されたサブマウント基板を介して、アノード及びカソードからなる一対の電極端子が形成されている回路基板に実装される場合が多い。   An LED chip mainly used for illumination is composed of a high-luminance light-emitting element, and conventionally, heat generated from the light-emitting element is radiated to the outside air through a sealing resin, and element electrodes are The heat is radiated to a circuit board such as a mother board. Therefore, a plurality of bumps are provided on the lower surface of the LED chip, and a pair of electrode terminals composed of an anode and a cathode are formed through a submount substrate on which an electrode pattern for connecting the plurality of bumps is formed. Often mounted on a circuit board.

前記構成によるＬＥＤチップにおける放熱対策としては、従来、素子電極の配置構成を変更（再配置）したり、それぞれの素子電極間を接続する配線パターンを変更（再配線）したりすることによって行われている。   Conventionally, countermeasures for heat dissipation in LED chips having the above-described configuration have been performed by changing (rearranging) the arrangement configuration of element electrodes or changing (rewiring) the wiring pattern connecting the element electrodes. ing.

前記素子電極の再配置配線は、主にサブマウント基板に形成される配線パターンによって行われている。また、前記再配置配線と共に、サブマウント基板のＬＥＤチップを載置している面から回路基板上に実装される裏面側に通じる導電性のビアホールを形成することによって、放熱効果の改善を図っている例もある。   The device electrode rearrangement wiring is performed mainly by a wiring pattern formed on the submount substrate. Further, together with the rearrangement wiring, by forming a conductive via hole that leads from the surface of the submount substrate on which the LED chip is mounted to the back side mounted on the circuit board, the heat dissipation effect is improved. There are also examples.

特許文献１には、複数のバンプが形成された電子素子をシリコン又はメタルコアからなるサブマウント基板に実装してなる半導体装置が開示されている。この半導体装置は、前記複数のバンプに対応するように配線パターンをサブマウント基板上に沿って形成されている。このように、熱伝導率が高いシリコンで形成されたサブマウント基板上に多数のバンプを介して半導体チップが実装されている。   Patent Document 1 discloses a semiconductor device in which an electronic element on which a plurality of bumps are formed is mounted on a submount substrate made of silicon or a metal core. In this semiconductor device, a wiring pattern is formed on the submount substrate so as to correspond to the plurality of bumps. As described above, the semiconductor chip is mounted on the submount substrate made of silicon having high thermal conductivity via a large number of bumps.

また、特許文献２には、フリップチップ接合では困難であったＰ型半導体層とＮ型半導体層との接合面の大型化を図ることによって、導電性接着剤による実装を実現した発光装置が開示されている。この発光装置は、接合面の小さいＬＥＤチップ側の素子電極を拡大化するための第２の素子電極を設けた構造となっているため、導電性接着剤を用いて回路基板側との接合を可能としている。   Patent Document 2 discloses a light-emitting device that realizes mounting with a conductive adhesive by increasing the size of the joint surface between the P-type semiconductor layer and the N-type semiconductor layer, which has been difficult with flip-chip joining. Has been. Since this light emitting device has a structure in which a second element electrode for enlarging the element electrode on the LED chip side having a small bonding surface is provided, bonding to the circuit board side using a conductive adhesive is possible. It is possible.

特開２００６−３３９５９１号公報JP 2006-339591 A 特許第４１２１５３６号公報Japanese Patent No. 4121536

前述したように、ＬＥＤチップをフリップチップ実装によってサブマウント基板や回路基板に実装する際は、バンプを介して行う必要がある。このため、ＬＥＤチップの下面に多数のバンプを形成しなければならず、配置配線が複雑となる。また、前記バンプによる接合では、広い接合面を確保できないため、放熱効果が十分得られないといった問題があった。   As described above, when the LED chip is mounted on the submount substrate or the circuit board by flip chip mounting, it is necessary to perform the bump through the bumps. For this reason, a large number of bumps must be formed on the lower surface of the LED chip, and the arrangement and wiring becomes complicated. Further, the bonding by the bump has a problem in that a wide bonding surface cannot be secured, so that a sufficient heat dissipation effect cannot be obtained.

特許文献１では、熱伝導率が高いシリコンで形成されたサブマウント基板上に半導体チップをバンプによって実装しているが、サブマウント基板と半導体チップの接触面が点在する複数のバンプ面となるので、平面状の広い接合面が形成できない。このため、放熱効果が十分得られない場合がある。   In Patent Document 1, a semiconductor chip is mounted by bumps on a submount substrate made of silicon having high thermal conductivity. However, a plurality of bump surfaces are dotted with contact surfaces between the submount substrate and the semiconductor chip. Therefore, a wide flat joint surface cannot be formed. For this reason, a sufficient heat dissipation effect may not be obtained.

特許文献２では、ＬＥＤチップ側でＰ型及びＮ型の電極を平面的に拡大化しているが、この拡大化した電極はＬＥＤチップのサイズによって限定される。このため、より広い電極面を形成するには、ＬＥＤチップのサイズを大型化しなければならず実用的でない。   In Patent Document 2, the P-type and N-type electrodes are enlarged in a plane on the LED chip side, but the enlarged electrodes are limited by the size of the LED chip. For this reason, in order to form a wider electrode surface, the size of the LED chip must be increased, which is not practical.

そこで、本発明の目的は、ＬＥＤチップに一対のＰ型電極部及びＮ型電極部を再配置配線層の下面の略全面に設けると共に、前記一対のＰ型電極部及びＮ型電極部に対応する一対のブロック状の導電放熱部をサブマウント基板に形成することによって、高い放熱効果を得ることのできるＬＥＤパッケージを提供することである。   Therefore, an object of the present invention is to provide a pair of P-type electrode portions and N-type electrode portions on the LED chip substantially on the entire lower surface of the rearrangement wiring layer, and to deal with the pair of P-type electrode portions and N-type electrode portions. It is to provide an LED package capable of obtaining a high heat dissipation effect by forming a pair of block-shaped conductive heat dissipation portions on a submount substrate.

上記課題を解決するために、本発明のＬＥＤ装置は、複数の素子電極を有するＬＥＤチップと、該ＬＥＤチップが載置されるサブマウント基板とを備えたＬＥＤパッケージにおいて、前記ＬＥＤチップは、発光素子本体と、この発光素子本体の下面に形成され、前記複数の素子電極が再配置配線された再配置配線層と、前記発光素子本体を構成するＰ型層及びＮ型層に対応した面積比を有して前記再配置配線層の下面の略全面に露出するＰ型電極部及びＮ型電極部とを備え、前記サブマウント基板は、前記Ｐ型電極部及びＮ型電極部に対応し、Ｐ型電極部及びＮ型電極部より広く、且つ、Ｐ型電極部及びＮ型電極部と同じ面積比からなるブロック状の一対の導電放熱部が樹脂基板の上面及び下面の略全面に露出するように貫通して組み込まれ、前記各導電放熱部の上面に、それぞれ対応する前記Ｐ型電極部及びＮ型電極部が電気的に接続されていることを特徴とする。 In order to solve the above problems, LED device of the present invention includes a LED chip having a plurality of element electrodes, in the LED package with a sub-mount substrate in which the LED chip is mounted, the LED chips, light emitting Area ratio corresponding to an element body, a rearrangement wiring layer formed on the lower surface of the light-emitting element body, in which the plurality of element electrodes are rearranged, and a P-type layer and an N-type layer constituting the light-emitting element body and a P-type electrode portion and the N-type electrode portion is exposed to substantially the entire lower surface of the rearrangement wiring layer have, the submount substrate corresponds to the P-type electrode portion and the N-type electrode portion, A pair of block-shaped conductive heat dissipation portions that are wider than the P-type electrode portion and the N-type electrode portion and have the same area ratio as the P-type electrode portion and the N-type electrode portion are exposed on substantially the entire upper and lower surfaces of the resin substrate. So as to incorporate through Wherein the upper surface of each of the conductive heat dissipating unit, the P-type electrode portion and the N-type electrode unit corresponding to characterized in that it is electrically connected.

本発明に係るＬＥＤパッケージによれば、ＬＥＤチップの下面の略全面にＰ型電極部とＮ型電極部が露出形成されているため、ＬＥＤチップで発生した熱を効率よく集約させることができる。また、前記ＬＥＤチップを載置するサブマウント基板に前記Ｐ型電極部及びＮ型電極部と接するブロック状の一対の導電放熱部が上面及び下面の略全面に形成されているので、Ｐ型電極部及びＮ型電極部に集まる熱を効率よく外部に放熱させることができる。   According to the LED package of the present invention, since the P-type electrode portion and the N-type electrode portion are exposed and formed on substantially the entire lower surface of the LED chip, heat generated in the LED chip can be efficiently collected. In addition, since a pair of block-shaped conductive heat dissipating portions in contact with the P-type electrode portion and the N-type electrode portion are formed on substantially the entire upper and lower surfaces of the submount substrate on which the LED chip is placed, the P-type electrode The heat collected in the part and the N-type electrode part can be efficiently radiated to the outside.

また、一対の導電放熱部は、それぞれ対応するＰ型電極部及びＮ型電極部の面積に比例する表面積を有して形成されるため、ＬＥＤチップ側の発熱量に応じてバランスよく放熱させることができる。   In addition, since the pair of conductive heat radiating portions are formed to have a surface area proportional to the areas of the corresponding P-type electrode portion and N-type electrode portion, respectively, heat is radiated in a balanced manner according to the amount of heat generated on the LED chip side. Can do.

本発明に係るＬＥＤパッケージの斜視図である。It is a perspective view of the LED package which concerns on this invention. 上記ＬＥＤパッケージの断面図である。It is sectional drawing of the said LED package. 上記ＬＥＤパッケージの組立断面図である。It is assembly sectional drawing of the said LED package. ＬＥＤチップの平面図（ａ）、断面図（ｂ）及び底面図（ｃ）である。It is the top view (a), sectional drawing (b), and bottom view (c) of an LED chip. サブマウント基板の平面図（ａ）、断面図（ｂ）及び底面図（ｃ）である。It is the top view (a), sectional drawing (b), and bottom view (c) of a submount board | substrate. 従来の第１のＬＥＤパッケージの構成例を示す図である。It is a figure which shows the structural example of the conventional 1st LED package. 従来の第２のＬＥＤパッケージの構成例を示す図である。It is a figure which shows the structural example of the 2nd conventional LED package. 従来の第３のＬＥＤパッケージの構成例を示す図である。It is a figure which shows the structural example of the conventional 3rd LED package.

以下、添付図面に基づいて本発明に係るＬＥＤパッケージの実施形態を詳細に説明する。図１は本発明の一実施形態に係るＬＥＤパッケージの斜視図、図２は前記ＬＥＤパッケージの断面図、図３は前記ＬＥＤパッケージの組立断面図である。   Hereinafter, embodiments of an LED package according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view of an LED package according to an embodiment of the present invention, FIG. 2 is a sectional view of the LED package, and FIG. 3 is an assembled sectional view of the LED package.

本発明のＬＥＤパッケージ１１は、図１に示すように、下面に再配置配線層１７を有するＬＥＤチップ１２と、一対の導電放熱部２２を有し、前記ＬＥＤチップ１２が組み付けられるサブマウント基板１３とを備える。図２及び図３に示すように、前記ＬＥＤチップ１２は、再配置配線層１７を介して一対のＰ型電極部１８及びＮ型電極部１９が下面に形成された再配置配線構造となっている。また、前記サブマウント基板１３は、ビルドアップ構造によるものであり、絶縁性を有する樹脂基板２１に前記Ｐ型電極部１８，Ｎ型電極部１９と対応する一対の放熱ブロック２３からなる一対の導電放熱部２２が形成されている。なお、前記サブマウント基板１３上には、ＬＥＤチップ１２を覆うように透明な封止樹脂が形成されるが、この封止樹脂については図示を省略する。   As shown in FIG. 1, the LED package 11 of the present invention includes an LED chip 12 having a rearrangement wiring layer 17 on the lower surface, a pair of conductive heat radiation portions 22, and a submount substrate 13 on which the LED chip 12 is assembled. With. As shown in FIGS. 2 and 3, the LED chip 12 has a rearrangement wiring structure in which a pair of P-type electrode portions 18 and N-type electrode portions 19 are formed on the lower surface via a rearrangement wiring layer 17. Yes. In addition, the submount substrate 13 has a build-up structure, and a pair of conductive layers including a pair of heat radiation blocks 23 corresponding to the P-type electrode portion 18 and the N-type electrode portion 19 on the insulating resin substrate 21. A heat radiating portion 22 is formed. Note that a transparent sealing resin is formed on the submount substrate 13 so as to cover the LED chip 12, but the illustration of the sealing resin is omitted.

前記ＬＥＤチップ１２は、図４（ａ），（ｂ），（ｃ）に示すように、発光素子本体１４と、この発光素子本体１４の下面に形成される再配置配線層１７と、この再配置配線層１７の下面に露出形成される平面状のＰ型電極部１８及びＮ型電極部１９とからなっている。   As shown in FIGS. 4A, 4B, and 4C, the LED chip 12 includes a light emitting element body 14, a rearrangement wiring layer 17 formed on the lower surface of the light emitting element body 14, and It consists of a planar P-type electrode part 18 and an N-type electrode part 19 exposed on the lower surface of the placement and wiring layer 17.

前記再配置配線層１７は、絶縁膜を介して発光素子本体１４の一対の素子電極（Ｐ型電極，Ｎ型電極）１５，１６を電気的に分離させて延長又は拡長させるための一対の電極パターンが形成されている。この一対の電極パターンの一方がＰ型電極部１８、他方がＮ型電極部１９となっている。   The rearrangement wiring layer 17 is a pair of electrodes for electrically extending and extending a pair of element electrodes (P-type electrode and N-type electrode) 15 and 16 of the light-emitting element body 14 through an insulating film. An electrode pattern is formed. One of the pair of electrode patterns is a P-type electrode portion 18, and the other is an N-type electrode portion 19.

前記Ｐ型電極部１８及びＮ型電極部１９は、図４（ｃ）に示したように、それぞれの周囲に一定の絶縁領域が設けられるが、再配置配線層１７の下面の略全面に露出するように形成することが好ましい。このように、Ｐ型電極部１８及びＮ型電極部１９の露出面を広くするのに比例して導電率及び放熱率を向上させることができる。なお、Ｐ型電極部１８とＮ型電極部１９との面積比は、発光素子本体１４を構成するＰ型層及びＮ型層の面積に対応するが、発熱量の大きい方を広くするのが好ましい。本実施形態では、Ｐ型層の発熱量がＮ型層に比べて多いことを想定した面積比となっている。   As shown in FIG. 4C, the P-type electrode portion 18 and the N-type electrode portion 19 are provided with a certain insulating region around each, but are exposed on substantially the entire lower surface of the rearrangement wiring layer 17. It is preferable to form so as to. As described above, the conductivity and the heat dissipation rate can be improved in proportion to increasing the exposed surfaces of the P-type electrode portion 18 and the N-type electrode portion 19. The area ratio between the P-type electrode portion 18 and the N-type electrode portion 19 corresponds to the areas of the P-type layer and the N-type layer that constitute the light-emitting element body 14, but the one with a larger amount of heat generation should be widened. preferable. In the present embodiment, the area ratio assumes that the heat generation amount of the P-type layer is larger than that of the N-type layer.

前記発光素子本体１４は、白色発光の一般照明用であれば、窒化ガリウム系化合物半導体からなる青色発光素子（青色ＬＥＤ）が用いられる。この青色ＬＥＤは、サファイアガラスからなるサブストレートと、このサブストレートの下にＮ型半導体、Ｐ型半導体を拡散成長させた拡散層とからなっている。前記Ｎ型半導体及びＰ型半導体は、図４（ａ）に示したように、Ｎ型電極及びＰ型電極からなる一対の素子電極１５，１６を備え、一方がアノードで、他方がカソードとなる。また、発光素子本体１４は、透光性を有するエポキシまたはシリコン系の樹脂材によって封止されており、この樹脂体に適宜イットリウム・アルミニウム・ガーネット（ＹＡＧ）蛍光体を含有させることによって、白色発光も可能となる。   If the said light emitting element main body 14 is for the general illumination of white light emission, the blue light emitting element (blue LED) which consists of a gallium nitride type compound semiconductor is used. This blue LED is composed of a substrate made of sapphire glass and a diffusion layer obtained by diffusing and growing an N-type semiconductor and a P-type semiconductor under the substrate. As shown in FIG. 4A, the N-type semiconductor and the P-type semiconductor include a pair of element electrodes 15 and 16 including an N-type electrode and a P-type electrode, one being an anode and the other being a cathode. . The light-emitting element body 14 is sealed with a light-transmitting epoxy or silicon-based resin material. By appropriately adding an yttrium aluminum garnet (YAG) phosphor to the resin body, white light emission is achieved. Is also possible.

前記サブマウント基板１３は、図５（ａ），（ｂ），（ｃ）に示すように、ＢＴレジンやガラスエポキシ樹脂等で形成された樹脂基板２１と、この樹脂基板２１に形成され、前記ＬＥＤチップ１２のＰ型電極部１８及びＮ型電極部１９に対応する一対の導電放熱部２２とを備えている。   As shown in FIGS. 5A, 5B, and 5C, the submount substrate 13 is formed on a resin substrate 21 formed of BT resin, glass epoxy resin, or the like, and the resin substrate 21. A pair of conductive heat dissipation portions 22 corresponding to the P-type electrode portion 18 and the N-type electrode portion 19 of the LED chip 12 are provided.

前記一対の導電放熱部２２は、樹脂基板２１の上面から下面にかけて貫通する放熱ブロック２３と、この放熱ブロック２３の上面及び下面を覆う電極膜２４，２５とによって形成されている。前記放熱ブロック２３は、ＬＥＤチップ１２のＰ型電極部１８及びＮ型電極部１９と回路基板側との電気的接続を図るため、導電率及び熱伝導率の高い銅、銅合金、アルミニウム、アルミニウム合金といった金属材料によって形成される。前記電極膜２４はＬＥＤチップ１２のＰ型電極部１８及びＮ型電極部１９に対応して設けられ、電極膜２５は回路基板側の形成されている電極パターンに対応して設けられ、それぞれ導電性接着材等を介して接合される。   The pair of conductive heat radiating portions 22 is formed by a heat radiating block 23 penetrating from the upper surface to the lower surface of the resin substrate 21 and electrode films 24 and 25 covering the upper and lower surfaces of the heat radiating block 23. The heat dissipating block 23 is made of copper, copper alloy, aluminum, aluminum having high conductivity and thermal conductivity in order to electrically connect the P-type electrode portion 18 and the N-type electrode portion 19 of the LED chip 12 to the circuit board side. It is formed of a metal material such as an alloy. The electrode film 24 is provided corresponding to the P-type electrode portion 18 and the N-type electrode portion 19 of the LED chip 12, and the electrode film 25 is provided corresponding to the electrode pattern formed on the circuit board side, and each conductive It joins through an adhesive material etc.

図５に示したサブマウント基板１３は、図４に示したＬＥＤチップ１２で発生した熱をバランスよく、且つ、効率的に放熱させることを目的としている。このため、前記一対の導電放熱部２２の面積比をＰ型電極部１８及びＮ型電極部１９に対応させることによって、Ｐ型電極部１８及びＮ型電極部１９から回路基板２６側への放熱量を均一化することができる。また、放熱量は、導電放熱部２２の表面積と共に厚みにも比例することから、可能な限り、前記放熱ブロック２３の表面積を広く、且つ、厚みを持たせて形成するのが好ましい。なお、前記放熱ブロック２３の形状については、ＬＥＤチップ１２側のＰ型電極部１８及びＮ型電極部１９の形状に対応していればよく、直方体形状には限定されない。   The purpose of the submount substrate 13 shown in FIG. 5 is to efficiently dissipate heat generated by the LED chip 12 shown in FIG. 4 in a balanced manner. For this reason, by making the area ratio of the pair of conductive heat radiation portions 22 correspond to the P-type electrode portion 18 and the N-type electrode portion 19, the discharge from the P-type electrode portion 18 and the N-type electrode portion 19 to the circuit board 26 side is performed. The amount of heat can be made uniform. Further, since the heat radiation amount is proportional to the thickness of the conductive heat radiation portion 22 as well, it is preferable to form the heat radiation block 23 with a large surface area and a thickness as much as possible. The shape of the heat dissipation block 23 only needs to correspond to the shapes of the P-type electrode portion 18 and the N-type electrode portion 19 on the LED chip 12 side, and is not limited to a rectangular parallelepiped shape.

本発明のＬＥＤパッケージ１１は、図２に示したように、電極再配置配線構造を備えたＬＥＤチップ１２と、ビルドアップ構造であるサブマウント基板１３とを組み合わせたことによって、バランスよく配置されたＰ型電極部１８及びＮ型電極部１９からそれぞれの放熱ブロック２３介して放熱させることができる。これによって、ＬＥＤチップ１２の発光時における温度上昇を大幅に低下させ、安定した光学特性を得ることができると共に、消費電力の低減効果も得られる。   As shown in FIG. 2, the LED package 11 of the present invention is arranged in a balanced manner by combining the LED chip 12 having the electrode rearrangement wiring structure and the submount substrate 13 having the build-up structure. Heat can be radiated from the P-type electrode part 18 and the N-type electrode part 19 through the respective heat-radiating blocks 23. Thereby, the temperature rise at the time of light emission of the LED chip 12 can be greatly reduced, stable optical characteristics can be obtained, and the effect of reducing power consumption can be obtained.

上記構成によるＬＥＤパッケージ１１の発光及び放熱作用を図２に基づいて説明する。ＬＥＤチップ１２が搭載されたサブマウント基板１３をマザーボード等の回路基板２６の電極パターン上に導電性接着剤又はハンダバンプを介して実装し、回路基板２６から所定の駆動電圧を印加すると、ＬＥＤチップ１２は印加した駆動電圧と駆動電流との積に等しい電力を消費し、そのエネルギーの一部は光となって発光素子本体１２から外部に放射される。一方、光に変換されなかったエネルギーは熱となってＬＥＤチップ１２全体から放出される。ここで、前記ＬＥＤチップ１２はその下面に形成されているＰ型電極部１８及びＮ型電極部１９がサブマウント基板１３の一対の導電放熱部２２に接した状態となっているので、発生した熱はそれぞれの放熱ブロック２３を介して回路基板２６側に効率よく逃がすことができる。   The light emission and heat dissipation action of the LED package 11 having the above configuration will be described with reference to FIG. When the submount substrate 13 on which the LED chip 12 is mounted is mounted on an electrode pattern of a circuit board 26 such as a mother board via a conductive adhesive or solder bump, and a predetermined drive voltage is applied from the circuit board 26, the LED chip 12 Consumes power equal to the product of the applied drive voltage and drive current, and part of the energy is emitted as light from the light emitting element body 12 to the outside. On the other hand, the energy that has not been converted into light becomes heat and is emitted from the entire LED chip 12. Here, the LED chip 12 is generated because the P-type electrode portion 18 and the N-type electrode portion 19 formed on the lower surface thereof are in contact with the pair of conductive heat radiation portions 22 of the submount substrate 13. Heat can be efficiently released to the circuit board 26 side through the respective heat dissipation blocks 23.

次に、本発明のＬＥＤパッケージ１１と、図６乃至図８に示す従来の３タイプのＬＥＤパッケージＡ，Ｂ，Ｃとにおける放熱構造及び作用効果を比較する。ここで、図６乃至図８における図（ａ）はＬＥＤパッケージを構成するＬＥＤチップ及びサブマウント基板の断面図、図（ｂ）はＬＥＤチップの底面図、図（ｃ）はサブマウント基板の上面図である。   Next, the heat dissipation structure and operational effects of the LED package 11 of the present invention and the conventional three types of LED packages A, B, and C shown in FIGS. 6 to 8 will be compared. 6 to 8 are sectional views of the LED chip and the submount substrate constituting the LED package, FIG. 6B is a bottom view of the LED chip, and FIG. 6C is a top view of the submount substrate. FIG.

図６に示したＬＥＤパッケージＡは、Ｐ型電極及びＮ型電極からなる素子電極１５，１６に対応した複数のバンプ３３が下面に形成されたＬＥＤチップ３１と、ビアホール３４が形成されたサブマウント基板３２との組み合わせによるものである。前記サブマウント基板３２は、上面に前記ＬＥＤチップ３１の複数のバンプ３３をＰ型電極及びＮ型電極に分けて接続するための一対の電極パターン３５，３６が形成されており、この一対の電極パターン３５，３６と導通するビアホール３４が上面から下面にかけて形成されている。なお、前記ビアホール３４の径φは０．２０とし、四隅に設定した。図７に示したＬＥＤパッケージＢは、本発明の電極再配置配線構造を備えたＬＥＤチップ１２と、図６に示した従来のサブマウント基板３２との組み合わせによるものである。ここで、前記サブマウント基板３２に形成される電極パターン３５，３６は、ＬＥＤチップ１２に形成されているＰ型電極部１８及びＮ型電極部１９に対応したものとなっている。図８に示したＬＥＤパッケージＣは、図６に示した前記従来のＬＥＤチップ３１と、本発明の導電放熱部２２を組み込んだサブマウント基板３７との組み合わせによるものである。ここで、前記サブマウント基板３７には、ＬＥＤチップ３１の複数のバンプ３３をＰ型電極及びＮ型電極に分けて接続するための電極パターン３５，３６が形成されており、それぞれの電極パターン３５，３６に対応して導電放熱部２２が設けられている。   The LED package A shown in FIG. 6 includes an LED chip 31 in which a plurality of bumps 33 corresponding to the device electrodes 15 and 16 including P-type electrodes and N-type electrodes are formed on the lower surface, and a submount in which via holes 34 are formed. This is in combination with the substrate 32. The submount substrate 32 is formed with a pair of electrode patterns 35 and 36 for connecting the plurality of bumps 33 of the LED chip 31 by dividing them into P-type electrodes and N-type electrodes on the upper surface. A via hole 34 that is electrically connected to the patterns 35 and 36 is formed from the upper surface to the lower surface. The diameter φ of the via hole 34 was 0.20 and set at the four corners. The LED package B shown in FIG. 7 is a combination of the LED chip 12 having the electrode rearrangement wiring structure of the present invention and the conventional submount substrate 32 shown in FIG. Here, the electrode patterns 35 and 36 formed on the submount substrate 32 correspond to the P-type electrode portion 18 and the N-type electrode portion 19 formed on the LED chip 12. The LED package C shown in FIG. 8 is a combination of the conventional LED chip 31 shown in FIG. 6 and a submount substrate 37 incorporating the conductive heat radiation part 22 of the present invention. Here, the submount substrate 37 is formed with electrode patterns 35 and 36 for connecting the plurality of bumps 33 of the LED chip 31 separately to the P-type electrode and the N-type electrode. , 36 is provided for the conductive heat radiation portion 22.

上記従来の３タイプのＬＥＤパッケージＡ，Ｂ，Ｃと本発明のＬＥＤパッケージ１１における放熱効果を比較した結果を以下に示す。ここで、Ｔｊはジャンクション温度、Ｔｃはパッケージの表面温度である。本実験に当たっては、各ＬＥＤチップの発光素子構成及び光学特性を共通とし、ＬＥＤチップ及びサブマウント基板も同一サイズとした。また、測定環境は、室温２５℃で各ＬＥＤチップから発せられる発熱量は０．３〔Ｗ〕となるように設定した。   The results of comparing the heat dissipation effects of the above-described conventional three types of LED packages A, B, and C and the LED package 11 of the present invention are shown below. Here, Tj is the junction temperature, and Tc is the surface temperature of the package. In this experiment, the light emitting element configuration and optical characteristics of each LED chip were made common, and the LED chip and the submount substrate were also made the same size. The measurement environment was set so that the amount of heat generated from each LED chip at room temperature of 25 ° C. was 0.3 [W].

Figure 0006210720
Figure 0006210720

上記表１に示したように、本発明のＬＥＤパッケージ１１によれば、熱抵抗が１９．０６７〔Ｋ／Ｗ〕であるのに対し、従来のＬＥＤパッケージＡでは６１．６５３〔Ｋ／Ｗ〕、ＬＥＤパッケージＢでは３５．３３０〔Ｋ／Ｗ〕、ＬＥＤパッケージＣでは５２．８６７〔Ｋ／Ｗ〕となった。このように、電極再配置配線構造を備えたＬＥＤチップ１２又はビルドアップ構造を備えたサブマウント基板１３のいずれか一方からなるＬＥＤパッケージＢ，Ｃは、放熱構造を備えていないＬＥＤパッケージＡに比べて熱抵抗が低くなるが、本発明のような電極再配置配線構造を備えたＬＥＤチップ１２とビルドアップ構造を備えたサブマウント基板１３との両方の組み合わせにおけるＬＥＤパッケージ１１には及ばないことが確認されている。   As shown in Table 1, according to the LED package 11 of the present invention, the thermal resistance is 19.067 [K / W], whereas in the conventional LED package A, 61.653 [K / W]. The LED package B was 35.330 [K / W], and the LED package C was 52.867 [K / W]. As described above, the LED packages B and C including either the LED chip 12 having the electrode rearrangement wiring structure or the submount substrate 13 having the buildup structure are compared with the LED package A having no heat dissipation structure. Although the thermal resistance is low, the LED package 11 in the combination of both the LED chip 12 having the electrode rearrangement wiring structure as in the present invention and the submount substrate 13 having the build-up structure may not reach the LED package 11. It has been confirmed.

以上説明したように、本発明のＬＥＤパッケージ１１にあっては、ＬＥＤチップ１２が２つの大きなＰ型電極部１８とＮ型電極部１９とを有して形成されているので、サブマウント基板１３に設けた一対の導電放熱部２２にそのまま実装することができる。これによって、ＬＥＤチップ１２の発光素子本体１４から発せられる熱をＰ型電極側とＮ型電極側に分離して放熱させることができる。また、サブマウント基板１３にあっては、導電性を有する放熱ブロック２３からなる一対の導電放熱部２２が樹脂基板２１の略全面に形成されているので、前記ＬＥＤチップ１２のＰ型電極部１８及びＮ型電極部１９に発生した熱をストレートに回路基板２６側へ放熱させることができ、これによって、より大きな放熱効果を得ることが可能となった。   As described above, in the LED package 11 of the present invention, the LED chip 12 is formed to include the two large P-type electrode portions 18 and N-type electrode portions 19, and thus the submount substrate 13. It can be mounted as it is on the pair of conductive heat radiating portions 22 provided in the above. Thereby, the heat generated from the light emitting element body 14 of the LED chip 12 can be separated and dissipated to the P-type electrode side and the N-type electrode side. Further, in the submount substrate 13, the pair of conductive heat radiation portions 22 including the heat radiation block 23 having conductivity are formed on substantially the entire surface of the resin substrate 21, so that the P-type electrode portion 18 of the LED chip 12. In addition, the heat generated in the N-type electrode portion 19 can be radiated straight to the circuit board 26 side, thereby obtaining a larger heat radiation effect.

１１ ＬＥＤパッケージ
１２ ＬＥＤチップ
１３ サブマウント基板
１４ 発光素子本体
１５ 素子電極（Ｐ型電極）
１６ 素子電極（Ｎ型電極）
１７ 再配置配線層
１８ Ｐ型電極部
１９ Ｎ型電極部
２１ 樹脂基板
２２ 導電放熱部
２３ 放熱ブロック
２４ 電極膜
２５ 電極膜
２６ 回路基板
３１ ＬＥＤチップ
３２ サブマウント基板
３３ バンプ
３４ ビアホール
３５ 電極パターン
３６ 電極パターン
３７ サブマウント基板
11 LED package 12 LED chip 13 Submount substrate 14 Light emitting element body 15 Element electrode (P-type electrode)
16 Element electrode (N-type electrode)
17 Relocation wiring layer 18 P-type electrode part 19 N-type electrode part 21 Resin substrate 22 Conductive heat dissipation part 23 Heat dissipation block 24 Electrode film 25 Electrode film 26 Circuit board 31 LED chip 32 Submount substrate 33 Bump 34 Via hole 35 Electrode pattern 36 Electrode Pattern 37 Submount substrate

Claims (2)

複数の素子電極を有するＬＥＤチップと、該ＬＥＤチップが載置されるサブマウント基板とを備えたＬＥＤパッケージにおいて、
前記ＬＥＤチップは、発光素子本体と、この発光素子本体の下面に形成され、前記複数の素子電極が再配置配線された再配置配線層と、前記発光素子本体を構成するＰ型層及びＮ型層に対応した面積比を有して前記再配置配線層の下面の略全面に露出するＰ型電極部及びＮ型電極部とを備え、
前記サブマウント基板は、前記Ｐ型電極部及びＮ型電極部に対応し、Ｐ型電極部及びＮ型電極部より広く、且つ、Ｐ型電極部及びＮ型電極部と同じ面積比からなるブロック状の一対の導電放熱部が樹脂基板の上面及び下面の略全面に露出するように貫通して組み込まれ、
前記各導電放熱部の上面に、それぞれ対応する前記Ｐ型電極部及びＮ型電極部が電気的に接続されていることを特徴とするＬＥＤパッケージ。 In an LED package comprising an LED chip having a plurality of element electrodes and a submount substrate on which the LED chip is placed,
The LED chip includes a light emitting element main body, a rearrangement wiring layer formed on a lower surface of the light emitting element main body, the plurality of element electrodes being rearranged and wired, a P-type layer and an N type constituting the light emitting element main body. A P-type electrode portion and an N-type electrode portion that have an area ratio corresponding to the layer and are exposed on substantially the entire bottom surface of the rearrangement wiring layer;
The submount substrate is a block corresponding to the P-type electrode part and the N-type electrode part, wider than the P-type electrode part and the N-type electrode part, and having the same area ratio as the P-type electrode part and the N-type electrode part A pair of conductive heat-radiating portions are incorporated so as to be exposed on substantially the entire upper and lower surfaces of the resin substrate ,
The LED package, wherein the corresponding P-type electrode part and N-type electrode part are electrically connected to the upper surface of each conductive heat radiation part. 前記一対の導電放熱部は、導電性及び熱伝導性の高い銅によって形成されている請求項１に記載のＬＥＤパッケージ。 The LED package according to claim 1 , wherein the pair of conductive heat radiating portions are formed of copper having high electrical conductivity and thermal conductivity.
JP2013096990A 2013-05-02 2013-05-02 LED package Active JP6210720B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013096990A JP6210720B2 (en) 2013-05-02 2013-05-02 LED package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013096990A JP6210720B2 (en) 2013-05-02 2013-05-02 LED package

Publications (2)

Publication Number Publication Date
JP2014220294A JP2014220294A (en) 2014-11-20
JP6210720B2 true JP6210720B2 (en) 2017-10-11

Family

ID=51938509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013096990A Active JP6210720B2 (en) 2013-05-02 2013-05-02 LED package

Country Status (1)

Country Link
JP (1) JP6210720B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171199A (en) * 2015-03-12 2016-09-23 イビデン株式会社 Light emission element mount board
JP6327232B2 (en) * 2015-10-30 2018-05-23 日亜化学工業株式会社 LIGHT EMITTING DEVICE AND LIGHT EMITTING MODULE MANUFACTURING METHOD
JP2020534697A (en) * 2017-09-21 2020-11-26 エイブイエックス コーポレイション Electrically insulated thermal connector with low thermal resistance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121536B2 (en) * 2004-09-27 2008-07-23 松下電器産業株式会社 Semiconductor light emitting element, method for manufacturing the same, method for mounting the same, and light emitting device
KR100867515B1 (en) * 2004-12-06 2008-11-07 삼성전기주식회사 Light emitting device package
KR20110008550A (en) * 2009-07-20 2011-01-27 삼성전자주식회사 Light emitting element and fabricating method thereof
JP5515685B2 (en) * 2009-11-26 2014-06-11 日亜化学工業株式会社 LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE USING THE SAME
JP5346272B2 (en) * 2009-12-01 2013-11-20 三ツ星ベルト株式会社 Device mounting substrate and light emitting device
US9159892B2 (en) * 2010-07-01 2015-10-13 Citizen Holdings Co., Ltd. LED light source device and manufacturing method for the same
JP5661552B2 (en) * 2010-12-24 2015-01-28 シチズンホールディングス株式会社 Semiconductor light emitting device and manufacturing method thereof
JP2012227294A (en) * 2011-04-18 2012-11-15 Ibiden Co Ltd Led substrate, light emitting module, manufacturing method of the led substrate, and manufacturing method of the light emitting module

Also Published As

Publication number Publication date
JP2014220294A (en) 2014-11-20

Similar Documents

Publication Publication Date Title
US9472743B2 (en) Light emitting diode package
JP5687200B2 (en) Multi-chip light emitting diode module
KR101360732B1 (en) Led package
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
TWI645580B (en) Light emitting diode crystal grain and display using the same
JP2005158957A (en) Light emitting device
JP2009177187A (en) Light-emitting diode package
JP2004207367A (en) Light emitting diode and light emitting diode arrangement plate
KR101055074B1 (en) Light emitting device
JP2004152808A (en) Semiconductor light emitting device
JP2012009633A (en) Light-emitting device
JP6210720B2 (en) LED package
TWI646706B (en) Led chip package
KR102208504B1 (en) Light-emitting device package with reflective side coating
KR20120080306A (en) Led package and its manufacturing method
JP2007141961A (en) Light-emitting device
JP2013145829A (en) Light emitting device
JP5835799B2 (en) Light emitting module
TW201336114A (en) Semiconductor package and method of forming same
KR101259876B1 (en) Led package having a thermoelectric element and method for manufacturin thereof
TWI411145B (en) High heat dissipation stacking / cladding type light emitting diodes
KR101125456B1 (en) Light emitting device and light unit using the same
US10825974B2 (en) Light-emitting diode package and method of manufacture
GB2551154B (en) Light-emitting diode package and method of manufacture
KR20160123682A (en) Metal printed circuit board and method for manufacturing same and light emitting diode package structure and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170912

R150 Certificate of patent or registration of utility model

Ref document number: 6210720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250