JP6206786B2 - 半導体基板および半導体基板の製造方法 - Google Patents
半導体基板および半導体基板の製造方法 Download PDFInfo
- Publication number
- JP6206786B2 JP6206786B2 JP2016532970A JP2016532970A JP6206786B2 JP 6206786 B2 JP6206786 B2 JP 6206786B2 JP 2016532970 A JP2016532970 A JP 2016532970A JP 2016532970 A JP2016532970 A JP 2016532970A JP 6206786 B2 JP6206786 B2 JP 6206786B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- impurity
- manufacturing
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 131
- 239000004065 semiconductor Substances 0.000 title claims description 126
- 238000000034 method Methods 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 123
- 239000012535 impurity Substances 0.000 claims description 119
- 239000013078 crystal Substances 0.000 claims description 100
- 238000010438 heat treatment Methods 0.000 claims description 59
- 229910052786 argon Inorganic materials 0.000 claims description 50
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 29
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 239000000969 carrier Substances 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 23
- 239000011574 phosphorus Substances 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 40
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 33
- 125000004429 atom Chemical group 0.000 description 14
- 238000001953 recrystallisation Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 238000002513 implantation Methods 0.000 description 10
- 238000005304 joining Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000007935 neutral effect Effects 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000581017 Oliva Species 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
第2不純物導入工程では、第2の不純物の少なくとも一部が、接合界面を超えて第2の半導体層に注入されてもよい。上記方法では、第2の不純物の少なくとも一部が接合界面を通過するように、第2の不純物を打ち込むことができる。これにより、接合界面の近傍にキャリアを発生させることができる。
図2に、本実施例に係る接合基板10の斜視図を示す。接合基板10は略円盤状に形成されている。接合基板10は、下側に配置された支持基板11と、支持基板11の上面に貼り合わされた単結晶層13とを備えている。単結晶層13は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。
本実施例に係る接合基板10の製造方法を、図1および図3を用いて説明する。本実施例では、例として、支持基板11が多結晶SiCであり、単結晶層13が単結晶4H−SiCである場合を説明する。
熱処理工程の前後におけるアルゴンの濃度プロファイルの変化を、図4〜図7を用いて詳細に説明する。なお、図4および図6では、アルゴン原子を白抜きの丸印、リン原子を黒色の丸印で擬似的に示している。また図4および図6では、SiC多結晶の結晶粒界を、模擬的に網の目状に記載している。また、図5および図7では、図面の見易さのために、アルゴン原子(白抜きの丸印)のみを示している。図4(A)は、熱処理工程(ステップS4)前における、接合基板10の接合界面近傍の部分拡大図である。図4(B)は、リンの濃度プロファイルである。図4(C)は、アルゴンの濃度プロファイルである。図4(B)および図4(C)において、縦軸は接合界面12からの距離を示しており、横軸は不純物濃度を示している。すなわち、図4(B)は図4(A)の黒色の丸印の分布を示しており、図4(C)は図4(A)の白抜きの丸印の分布を示している。図5は、図4のV−V部分の断面図である。すなわち図5は、非晶質層11bの表面を接合基板10に垂直な方向から観察した図である。図6(A)は、熱処理工程後における、図4(A)と同一部分の部分拡大図である。図6(B)は、リンの濃度プロファイルである。図6(C)は、アルゴンの濃度プロファイルである。図7は、熱処理工程後における、図5と同一部分の断面図である。
本明細書に記載されている接合方法で作成された接合基板10の、支持基板11と単結晶層13との接合界面近傍における、アルゴン濃度プロファイルを分析した。分析に用いられた接合基板10は、支持基板11が多結晶SiCであり、単結晶層13が単結晶の4H−SiCである。不純物導入工程(ステップS1)では、10(keV)の入射エネルギーで、60(sec)の問、リン原子を照射した。照射工程(ステップS2)では、1.8(keV)の入射エネルギーで、60(sec)の間、アルゴン原子を照射した。熱処理工程(ステップS4)において、最高温度は1700℃であった。また、熱処理工程の前後で接合界面12を横切る電流経路の電気特性を測定したところ、熱処理工程後では、非オーミックな導電特性の発現が抑制できていることが分かった。
照射工程(ステップS2)によって、支持基板11の表面近傍および単結晶層13の表面近傍に、アルゴンが打ち込まれてしまう。すると、接合工程(ステップS3)によって生成された接合基板10において、接合界面12の近傍に、濃度プロファイルP1(図4(C)参照)を有するアルゴンが存在することになる。アルゴンが接合界面12の近傍に存在すると、接合界面12を横切る電流経路において、非オーミックな導電特性が発生してしまう場合がある。そこで、本明細書に記載されている熱処理工程(ステップS4)を実行することによって、アルゴンの濃度プロファイルの幅を、幅W1(図4(C)参照)から幅W2(図6(C)参照)へ狭くすることができる。これにより、接合界面12を横切る電流経路上において、アルゴンが存在する経路の距離を短縮することができる。また、アルゴンが界面近傍に集中することにより発生する欠陥起因の準位の存在領域を狭くすることにより、高濃度n型層により誘発されるトンネル現象を発生させ易くする効果も得られる。その結果、非オーミックな導電特性の発現を抑制することが可能となる。
不純物導入工程は、接合工程(ステップS3)の後に行ってもよい。この場合、不純物のイオンを、単結晶層13の接合界面12と反対側の面側(すなわち、図4(A)の矢印Y3側)から打ち込めばよい。不純物導入工程では、打ち込んだ不純物の少なくとも一部が、接合界面12を超えて支持基板11に注入されるように、加速エネルギーや入射角度などの各種のパラメータを設定すればよい。また、接合界面12近傍で不純物濃度が最大となるように、打ち込みに関する各種のパラメータを設定すればよい。例えば、加速エネルギーを変化させて複数回打ち込みを行う多段打ち込みを用いることで、不純物濃度が接合界面12近傍で最大となるように制御してもよい。
支持基板11および単結晶層13にキャリアを発生させる不純物は、不純物導入工程によって導入する形態に限られない。不純物が予め導入された支持基板11および単結晶層13を用いることで、不純物導入工程を省略してもよい。本実施形態では、窒素やリンなどが高濃度にドープされたn型の支持基板11および単結晶層13を用いればよい。また、基板に予めドープされる不純物の濃度は、不純物導入工程で導入する、接合界面における不純物濃度以上とすればよい。本実施形態では、窒素またはリンが1×1019/cm3以上ドープされた、n型の支持基板11および単結晶層13を用いればよい。
照射工程(ステップS2)において、表面を活性化する方法は、アルゴンの中性原子ビームを照射する方法に限られない。半導体の格子に取り込まれにくい不純物であって、FABガンにおける照射で半導体層の表面を活性化する効力が高い不純物であってもよい。また、キャリアになりにくい不純物であって、FABガンにおける照射で半導体層の表面を活性化する効力が高い不純物であってもよい。例えば、ネオン(Ne)、キセノン(Xe)などの希ガスの原子ビームを照射してもよい。また例えば、He、水素、Ar、Si、Cなどの、原子または分子またはイオンなどを注入する方法であってもよい。また、照射工程(ステップS2)において、キャリアを発生させる不純物原子のイオンを照射してもよい。本明細書の実施例では、照射工程において、窒素やリンなどのイオンをさらに照射してもよい。なお、照射工程では、窒素を照射することが好ましい。これにより、支持基板11および単結晶層13の表面を活性化する処理を、窒素やリンなどを支持基板11および単結晶層13に打ち込む処理としても機能させることができる。したがって、不純物導入工程(ステップS1)を省略することができるため、工程数の削減を図ることが可能となる。また、表面を活性化するために用いる装置は、FABガンに限られず、イオンガン等の各種の装置を用いることが可能である。
不純物導入工程(ステップS1)で使用される方法は、イオン打ち込みに限られない。例えば、熱拡散法を用いることができる。熱拡散法は、支持基板11や単結晶層13の表面にリンなどの不純物を高濃度に存在させた上で加熱するという原理を有する。従って、支持基板11や単結晶層13の表面において、リンなどの不純物濃度を最大にすることができる。また、イオン打ち込み法を用いる場合に比して、不純物の濃度プロファイルの幅を狭くすることができる。これにより、トンネル効果により通り抜けることができるエネルギー障壁の幅(数ナノメートル程度)に対応した幅を有する、不純物の濃度プロファイルを形成することが可能となる。なお、不純物を導入する半導体材料がSiCである場合に、不純物導入工程において熱拡散法を用いてもよい。SiCは、不純物の熱拡散係数が非常に小さいため、1700〜2000℃程度の高温で熱拡散を行うことが好ましい。これにより、トンネル効果を発現させうる数ナノメートル程度の拡散を行うことができる。
図1に示すように、不純物導入工程(ステップS1)の前に、エッチング工程(ステップS0)を行ってもよい。エッチング工程の内容は、前述した照射工程(ステップS2)の内容と同様であってもよい。すなわちエッチング工程では、真空状態のチャンバー101内に、支持基板11および単結晶層13がセットされる。そして、支持基板11および単結晶層13の表面に、アルゴンの中性原子ビームを照射する。これにより、支持基板11および単結晶層13の表面を強度にエッチングすることができるため、酸化膜などを確実に除去することが可能となる。その後、不純物導入工程(ステップS1)および照射工程(ステップS2)を、チャンバー101内で行えばよい。エッチング工程の条件の一例としては、1.8(keV)の入射エネルギーで、10(sec)の間、アルゴン原子を照射する条件が挙げられる。
不純物導入工程では、n型キャリアとなる不純物を、単結晶層13の表面にのみ打ち込み、支持基板11の表面には打ち込まないとしてもよい。例えば、支持基板11が、低抵抗化処理が行われている多結晶SiCである場合には、n型キャリアとなる不純物の支持基板11の表面への打ち込みを省略することができる。低抵抗化処理が行われている多結晶SiCの一例としては、不純物が予め導入された多結晶SiCが挙げられる。
本明細書に記載の製造フローを、スマートカット(登録商標)と呼ばれる手法に適用することも可能である。図10を用いて説明する。
単結晶層13は、4H−SiCの単結晶に限られない。3C−SiCや6H−SiCなど、様々なポリタイプの単結晶SiCを単結晶層13として用いることができる。
Claims (13)
- 第1の半導体層と、前記第1の半導体層と接している第2の半導体層と、を備える半導体基板の製造方法であって、
前記第1の半導体層の表面に真空中で1種類以上の第1の不純物を照射するとともに、前記第2の半導体層の表面に真空中で前記1種類以上の第1の不純物を照射する照射工程と、
前記照射工程が行われた真空中において、前記第1の半導体層の表面と前記第2の半導体層の表面とを接合し、接合界面を有する半導体基板を生成する接合工程と、
前記接合工程で生成された前記半導体基板を熱処理する熱処理工程と、
を備え、
前記第1の不純物は、前記第1の半導体層および前記第2の半導体層にキャリアを発生させない不活性な不純物であり、
前記熱処理は、前記第1の半導体層および前記第2の半導体層の前記接合界面を再結晶化させるように行われ、
前記第1の半導体層および前記第2の半導体層に含まれている前記第1の不純物の深さ方向の濃度プロファイルの幅が、前記熱処理の実施前に比して実施後の方が狭くなることを特徴とする半導体基板の製造方法。 - 前記熱処理は、前記第1の半導体層および前記第2の半導体層内における前記第1の不純物の面内方向の濃度ばらつきが、前記熱処理の実施前に比して実施後の方が大きくなるように行われることを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記第1の半導体層および第2の半導体層にキャリアを発生させる第2の不純物が、前記第1の半導体層および前記第2の半導体層内において前記第1の不純物が存在する領域に存在していることを特徴とする請求項1または2に記載の半導体基板の製造方法。
- 前記第1の半導体層の表面および前記第2の半導体層の表面の少なくとも一方に前記第2の不純物を導入する第1不純物導入工程をさらに備え、
前記第1不純物導入工程は、前記接合工程よりも前に行われることを特徴とする請求項3に記載の半導体基板の製造方法。 - 前記第1不純物導入工程に関して、熱拡散法が用いられることを特徴とする請求項4に記載の半導体基板の製造方法。
- 前記照射工程は、前記第1の半導体層の表面および前記第2の半導体層の表面の少なくとも一方に前記第2の不純物をさらに照射することを特徴とする請求項3に記載の半導体基板の製造方法。
- 前記接合工程によって生成された前記半導体基板の、前記第1の半導体層の前記接合界面と反対側の面から、前記第2の不純物を注入する第2不純物導入工程をさらに備え、
前記第2不純物導入工程では、前記第2の不純物の少なくとも一部が、前記接合界面を超えて前記第2の半導体層に注入されることを特徴とする請求項6に記載の半導体基板の製造方法。 - 前記第1の不純物の前記第1および前記第2の半導体層内における存在範囲は、前記第2の不純物の前記第1および前記第2の半導体層内における存在範囲内に包含されていることを特徴とする請求項3〜7の何れか1項に記載の半導体基板の製造方法。
- 前記第1の半導体層および前記第2の半導体層は、前記第1の半導体層および第2の半導体層にキャリアを発生させる第2の不純物が一様に拡散している半導体層であることを特徴とする請求項1〜8の何れか1項に記載の半導体基板の製造方法。
- 前記第1の半導体層および前記第2の半導体層の組み合わせは、3C−SiC単結晶、4H−SiC単結晶、6H−SiC単結晶、SiC多結晶、のうちの何れか2つの組み合わせであることを特徴とする請求項1〜9の何れか1項に記載の半導体基板の製造方法。
- 前記熱処理工程で行われる熱処理の最高温度は、1500℃以上であることを特徴とする請求項10に記載の半導体基板の製造方法。
- 前記第1の不純物は、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)の何れかを含むことを特徴とする請求項1〜11の何れか1項に記載の半導体基板の製造方法。
- 前記第2の不純物は、窒素(N)、リン(P)の少なくとも何れかを含むことを特徴とする請求項3〜9の何れか1項に記載の半導体基板の製造方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014142353 | 2014-07-10 | ||
JP2014142353 | 2014-07-10 | ||
JP2014189416 | 2014-08-29 | ||
JP2014189416 | 2014-08-29 | ||
PCT/JP2015/069792 WO2016006663A1 (ja) | 2014-07-10 | 2015-07-09 | 半導体基板および半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016006663A1 JPWO2016006663A1 (ja) | 2017-04-27 |
JP6206786B2 true JP6206786B2 (ja) | 2017-10-04 |
Family
ID=55064291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016532970A Active JP6206786B2 (ja) | 2014-07-10 | 2015-07-09 | 半導体基板および半導体基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9773678B2 (ja) |
EP (1) | EP3168862B1 (ja) |
JP (1) | JP6206786B2 (ja) |
KR (1) | KR101938755B1 (ja) |
CN (1) | CN106489187B (ja) |
WO (1) | WO2016006663A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019114328B4 (de) | 2018-05-31 | 2022-03-03 | Rohm Co. Ltd | Halbleitersubstratstruktur und leistungshalbleitervorrichtung |
DE112020003654T5 (de) | 2019-08-01 | 2022-04-21 | Rohm Co., Ltd. | Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung |
DE112021006680T5 (de) | 2021-02-01 | 2023-11-23 | Rohm Co., Ltd. | Herstellungsvorrichtung eines sic-epitaxiewafers und herstellungsverfahren des sic-epitaxiewafers |
WO2024128021A1 (ja) * | 2022-12-16 | 2024-06-20 | 株式会社サイコックス | 半導体基板および半導体基板の製造方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014192873A1 (ja) * | 2013-05-31 | 2014-12-04 | 京セラ株式会社 | 複合基板およびその製造方法 |
WO2016051973A1 (ja) * | 2014-10-03 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6387375B2 (ja) * | 2016-07-19 | 2018-09-05 | 株式会社サイコックス | 半導体基板 |
FR3099637B1 (fr) | 2019-08-01 | 2021-07-09 | Soitec Silicon On Insulator | procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin |
JP2023502571A (ja) | 2019-11-29 | 2023-01-25 | ソイテック | SiCでできたキャリア基材上に単結晶SiCの薄層を備える複合構造を作成するプロセス |
FR3103962B1 (fr) | 2019-11-29 | 2021-11-05 | Soitec Silicon On Insulator | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin |
FR3108775B1 (fr) | 2020-03-27 | 2022-02-18 | Soitec Silicon On Insulator | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic |
FR3108774B1 (fr) | 2020-03-27 | 2022-02-18 | Soitec Silicon On Insulator | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic |
FR3112240B1 (fr) | 2020-07-06 | 2022-06-03 | Soitec Silicon On Insulator | Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe |
FR3117666B1 (fr) | 2020-12-15 | 2022-10-28 | Commissariat Energie Atomique | Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats |
KR20230149845A (ko) * | 2021-03-01 | 2023-10-27 | 유미코아 | 화합물 반도체 층상 구조물 및 이의 제조 방법 |
US20230066135A1 (en) * | 2021-08-25 | 2023-03-02 | Sanken Electric Co., Ltd. | Semiconductor device |
FR3127627A1 (fr) | 2021-09-29 | 2023-03-31 | Soitec | Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin |
CN114864529B (zh) * | 2022-05-18 | 2024-07-19 | 北京青禾晶元半导体科技有限责任公司 | 一种碳化硅复合基板及其制造方法与应用 |
JP7359399B1 (ja) * | 2022-08-29 | 2023-10-11 | 株式会社サイコックス | 半導体基板および半導体基板の製造方法 |
CN115662881B (zh) * | 2022-12-21 | 2023-03-17 | 青禾晶元(天津)半导体材料有限公司 | 一种复合碳化硅衬底及其制备方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231073A (ja) * | 1994-02-17 | 1995-08-29 | Canon Inc | 半導体基板及びその製造方法 |
IT1268123B1 (it) * | 1994-10-13 | 1997-02-20 | Sgs Thomson Microelectronics | Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione. |
JP2791429B2 (ja) | 1996-09-18 | 1998-08-27 | 工業技術院長 | シリコンウェハーの常温接合法 |
US6194290B1 (en) * | 1998-03-09 | 2001-02-27 | Intersil Corporation | Methods for making semiconductor devices by low temperature direct bonding |
US6153495A (en) * | 1998-03-09 | 2000-11-28 | Intersil Corporation | Advanced methods for making semiconductor devices by low temperature direct bonding |
FR2810448B1 (fr) | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
US7883628B2 (en) * | 2001-07-04 | 2011-02-08 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
JP3881562B2 (ja) | 2002-02-22 | 2007-02-14 | 三井造船株式会社 | SiCモニタウェハ製造方法 |
US7285473B2 (en) * | 2005-01-07 | 2007-10-23 | International Business Machines Corporation | Method for fabricating low-defect-density changed orientation Si |
FR2890489B1 (fr) * | 2005-09-08 | 2008-03-07 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
FR2898430B1 (fr) * | 2006-03-13 | 2008-06-06 | Soitec Silicon On Insulator | Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede |
JP5249511B2 (ja) * | 2006-11-22 | 2013-07-31 | 信越化学工業株式会社 | Soq基板およびsoq基板の製造方法 |
JP2009149481A (ja) * | 2007-12-21 | 2009-07-09 | Siltronic Ag | 半導体基板の製造方法 |
JP5663150B2 (ja) * | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5667743B2 (ja) | 2008-09-29 | 2015-02-12 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
EP2282332B1 (en) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
JP5625470B2 (ja) | 2010-05-10 | 2014-11-19 | セイコーエプソン株式会社 | 接合方法 |
JP5236687B2 (ja) * | 2010-05-26 | 2013-07-17 | 兵庫県 | 表面処理方法及び表面処理装置 |
FR2978603B1 (fr) * | 2011-07-28 | 2013-08-23 | Soitec Silicon On Insulator | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support |
JPWO2014024611A1 (ja) | 2012-08-09 | 2016-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
CN104736477B (zh) * | 2012-10-15 | 2016-11-02 | 信越化学工业株式会社 | 纳米碳膜的制造方法及纳米碳膜 |
US8951896B2 (en) * | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
JP6305751B2 (ja) * | 2013-12-16 | 2018-04-04 | 新日本無線株式会社 | ショットキーダイオードとその製造方法 |
-
2015
- 2015-07-09 WO PCT/JP2015/069792 patent/WO2016006663A1/ja active Application Filing
- 2015-07-09 JP JP2016532970A patent/JP6206786B2/ja active Active
- 2015-07-09 US US15/325,016 patent/US9773678B2/en active Active
- 2015-07-09 EP EP15819117.1A patent/EP3168862B1/en active Active
- 2015-07-09 CN CN201580037757.0A patent/CN106489187B/zh active Active
- 2015-07-09 KR KR1020177003522A patent/KR101938755B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019114328B4 (de) | 2018-05-31 | 2022-03-03 | Rohm Co. Ltd | Halbleitersubstratstruktur und leistungshalbleitervorrichtung |
DE112020003654T5 (de) | 2019-08-01 | 2022-04-21 | Rohm Co., Ltd. | Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung |
DE112021006680T5 (de) | 2021-02-01 | 2023-11-23 | Rohm Co., Ltd. | Herstellungsvorrichtung eines sic-epitaxiewafers und herstellungsverfahren des sic-epitaxiewafers |
WO2024128021A1 (ja) * | 2022-12-16 | 2024-06-20 | 株式会社サイコックス | 半導体基板および半導体基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3168862A1 (en) | 2017-05-17 |
WO2016006663A1 (ja) | 2016-01-14 |
JPWO2016006663A1 (ja) | 2017-04-27 |
US20170213735A1 (en) | 2017-07-27 |
EP3168862A4 (en) | 2018-06-20 |
US9773678B2 (en) | 2017-09-26 |
EP3168862B1 (en) | 2022-07-06 |
CN106489187B (zh) | 2019-10-25 |
CN106489187A (zh) | 2017-03-08 |
KR101938755B1 (ko) | 2019-01-15 |
KR20170028428A (ko) | 2017-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6206786B2 (ja) | 半導体基板および半導体基板の製造方法 | |
CN109478495B (zh) | 半导体基板 | |
US9847370B2 (en) | Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device | |
CN107452603B (zh) | 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法 | |
CN103534792B (zh) | 制造半导体器件的方法和半导体器件 | |
KR102063638B1 (ko) | 반도체 에피택셜 웨이퍼의 제조 방법 및 고체 촬상 소자의 제조 방법 | |
KR20150027711A (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
JP4879507B2 (ja) | バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置 | |
WO2011118101A1 (ja) | 半導体装置およびその製造方法 | |
TWI345838B (en) | High frequency diode and method for producing same | |
KR20130006442A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2017157613A (ja) | 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法 | |
JP2019140151A (ja) | Iii族窒化物半導体装置およびiii族窒化物半導体基板の製造方法 | |
JP2007027630A (ja) | バイポーラ型半導体装置およびその製造方法 | |
JP2023068782A (ja) | 半導体基板とその製造方法 | |
JP7359399B1 (ja) | 半導体基板および半導体基板の製造方法 | |
JP6665771B2 (ja) | pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハ | |
JP2024086297A (ja) | 半導体基板および半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6206786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |