JP6206138B2 - ストレージ制御装置およびストレージ制御装置の制御プログラム - Google Patents
ストレージ制御装置およびストレージ制御装置の制御プログラム Download PDFInfo
- Publication number
- JP6206138B2 JP6206138B2 JP2013249542A JP2013249542A JP6206138B2 JP 6206138 B2 JP6206138 B2 JP 6206138B2 JP 2013249542 A JP2013249542 A JP 2013249542A JP 2013249542 A JP2013249542 A JP 2013249542A JP 6206138 B2 JP6206138 B2 JP 6206138B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- verification information
- field
- record
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
Description
1つの側面では、本発明は、データ異常時のリカバリ性能を改善できるストレージ制御装置およびストレージ制御装置の制御プログラムを提供することを目的とする。
[第1の実施形態]
まず、第1の実施形態のストレージ制御装置について図1を用いて説明する。図1は、第1の実施形態のストレージ制御装置の構成の一例を示す図である。
検証情報付加部1cは、1以上の分割領域6に書き込まれる可変長データフォーマット4のフィールド4aに検証情報8を付加する。検証情報8は、フィールド4aが位置する分割領域6b内のデータ(データ7aとデータ7b)の異常を検証可能にする情報である。たとえば、検証情報8は、CRC(Cyclic Redundancy Check:巡回冗長検査)などのチェックコードである。
次に、第2の実施形態のストレージ装置とメインフレームホストとの接続、およびストレージ装置の構成について図2を用いて説明する。図2は、第2の実施形態のストレージ装置とメインフレームホストとの接続、およびストレージ装置の構成の一例を示す図である。
[ステップS111]メインフレームホスト11は、CH#EからHDD#0に対するライトI/Oを発行する。ストレージ装置10は、CH#Eに対応するCA#4によりライトI/Oを受け付ける。このとき、CH#EからCA#4に対して送信されるデータは、CKDフォーマットの可変長データである。
1つ目は、CA#4からCM#2へのデータ転送タイミングである。すなわち、書込エラー発生タイミングの1つは、CA14からCM15へのデータ転送タイミング(書込エラー発生タイミング1)である。
[ステップS121]メインフレームホスト11は、CH#EからHDD#0に対するライトI/Oを発行する。ストレージ装置10は、CH#Eに対応するCA#4によりライトI/Oを受け付ける。
[ステップS124]メインフレームホスト11は、CH#Eと異なるCH#GからHDD#0に対するライトI/Oを発行する。ストレージ装置10は、CH#Gに対応するCA#6によりライトI/Oを受け付ける。
ストレージ装置10は、ステップS111からステップS113と同様の処理であるステップS131からステップS133をおこなう。
ストレージ装置10は、ステップS111およびステップS112と同様の処理であるステップS141およびステップS142をおこなう。
ここで、CKDレコードフォーマットパタンについて説明する。可変長データフォーマットのレコードR#1は、CKDレコードフォーマットのデータ構造を有し、カウント部(図中、Cとして表す)、キー部(図中、Kとして表す)、およびデータ部(図中、Dとして表す)の3つのフィールドから構成される。カウント部は固定長であり、レコードR#1のアドレスとデータ長の情報を含む。キー部は可変長であり、オペレーティングシステムがレコードR#1を識別するために用いられる。データ部は可変長であり、ユーザデータが格納される領域である。
次に、RMWにおけるデータ異常を、図14から図19に示すCKDトラックの破壊例を用いて説明する。まず、CKDトラック破壊例(ケース1)について図14を用いて説明する。図14は、第2の実施形態のCKDトラック破壊例(ケース1)を示す図である。図15は、第2の実施形態のCKDトラック破壊例(ケース2)を示す図である。図16は、第2の実施形態のCKDトラック破壊例(ケース3)を示す図である。図17は、第2の実施形態のCKDトラック破壊例(ケース4)を示す図である。図18は、第2の実施形態のCKDトラック破壊例(ケース5)を示す図である。図19は、第2の実施形態のCKDトラック破壊例(ケース6)を示す図である。
次に、このチェックコードを用いたデータ異常発生位置の判定と、データ異常発生位置に対応するリカバリをおこなう各処理について説明する。まず、データ書き込み時におこなうデータライト処理について図21を用いて説明する。図21は、第2の実施形態のデータライト処理のフローチャートを示す図である。データライト処理は、CA14がメインフレームホスト11からライトI/Oを受け付けて実行する処理である。
[ステップS12]CA14は、カウント部のフラグ領域にあるデータ異常フラグ(フラグ1、フラグ2、およびフラグ3)をリセットする。
[ステップS14]CA14は、カウント部が位置するHLBAに書き込むデータにもとづいてチェックコードを生成する。
[ステップS16]CA14は、キャッシュメモリ16に書き込んだデータのエラー検出をおこなう。CA14は、エラーを検出した場合にステップS17にすすみ、エラーを検出しない場合にステップS20にすすむ。
[ステップS18]CA14は、リカバリ処理において検出したエラーのリカバリを成功したか否かを判定する。CA14は、エラーのリカバリを成功した場合にステップS20にすすみ、エラーのリカバリを成功しない場合にステップS19にすすむ。
[ステップS20]CA14は、メインフレームホスト11にエラー(データライトの失敗)を報告し、データライト処理を終了する。
[ステップS47]CA14は、エラー検出の有無を判定する。CA14は、エラー検出があればステップS48にすすみ、エラー検出がなければステップS49にすすむ。
[ステップS50]CA14は、RMWにより更新対象レコードのデータをキャッシュメモリ16に書き込み、レコード先端部リカバリ処理を終了する。
[ステップS58]CA14は、RMWにより更新対象レコードのデータをキャッシュメモリ16に書き込み、レコード終端部リカバリ処理を終了する。
[ステップS62]CA14は、キャッシュメモリ16にデータが用意されたのを確認して、読出対象のレコードのカウント部を取得する。
[ステップS67]CA14は、メインフレームホスト11にエラー(データリードの失敗)を報告し、データリード処理を終了する。
CA14は、プロセッサ20によって装置全体が制御されている。プロセッサ20には、バス25を介してRAM(Random Access Memory)21と複数の周辺機器が接続されている。プロセッサ20は、マルチプロセッサであってもよい。プロセッサ20は、たとえばCPU(Central Processing Unit)、MPU(Micro Processing Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、またはPLD(Programmable Logic Device)である。またプロセッサ20は、CPU、MPU、DSP、ASIC、PLDのうちの2以上の要素の組み合わせであってもよい。
不揮発性メモリ22は、CA14の電源遮断時においても記憶内容を保持する。不揮発性メモリ22は、たとえば、EEPROMやフラッシュメモリなどの半導体記憶装置や、HDDなどである。また、不揮発性メモリ22は、CA14の補助記憶装置として使用される。不揮発性メモリ22には、オペレーティングシステムのプログラムやファームウェア、アプリケーションプログラム、および各種データが格納される。
通信インタフェース23は、CH13と接続する。
以上のようなハードウェア構成によって、第2の実施形態のCA14の処理機能を実現することができる。なお、CA14の他、CM15、第1の実施形態に示したストレージ制御装置1も、図示したCA14と同様のハードウェアにより実現することができる。
以上の実施の形態に関し、更に以下の付記を開示する。
前記可変長データフォーマットのデータを、データ蓄積用メモリにおける前記固定長データを分割した分割データ長の1以上の連続した分割領域に書き込む書込部と、
前記1以上の分割領域に書き込まれる前記可変長データフォーマットの所定フィールドに、前記所定フィールドが位置する前記分割領域内のデータ異常を検証可能にする検証情報を付加する検証情報付加部と、
を備えることを特徴とするストレージ制御装置。
コンピュータに、
前記可変長データフォーマットのデータを、データ蓄積用メモリにおける前記固定長データを分割した分割データ長の1以上の連続した分割領域に書き込む処理と、
前記1以上の分割領域に書き込まれる前記可変長データフォーマットの所定フィールドに、前記所定フィールドが位置する前記分割領域内のデータ異常を検証可能にする検証情報を付加する処理と、
を実行させることを特徴とするストレージ制御装置の制御プログラム。
コンピュータが、
前記可変長データフォーマットのデータを、データ蓄積用メモリにおける前記固定長データを分割した分割データ長の1以上の連続した分割領域に書き込むときに、
前記1以上の分割領域に書き込まれる前記可変長データフォーマットの所定フィールドに、前記所定フィールドが位置する前記分割領域内のデータ異常を検証可能にする検証情報を付加する、
処理を実行することを特徴とするストレージ制御装置の制御方法。
1a データ蓄積用メモリ
1b 書込部
1c 検証情報付加部
2 外部装置
3 記憶装置
4 可変長データフォーマット
4a,4b,4c フィールド
5 固定長データフォーマット
6,6a,6b,6c,6d 分割領域
7,7a,7b,7c,7d,7e データ
8 検証情報
10 ストレージ装置
11 メインフレームホスト
12 HDD
13 CH
14 CA
15 CM
16 キャッシュメモリ
17 内部バス
20 プロセッサ
21 RAM
22 不揮発性メモリ
23 通信インタフェース
24 入出力インタフェース
25 バス
Claims (10)
- 所定フィールドからなる可変長データフォーマットのデータを、固定長データフォーマットのデータに変換して、変換した前記固定長データフォーマットのデータを記憶装置に記憶させるストレージ制御装置であって、
前記可変長データフォーマットのデータを、データ蓄積用メモリにおける前記固定長データを分割した分割データ長の1以上の連続した分割領域に書き込む書込部と、
前記1以上の分割領域に書き込まれる前記可変長データフォーマットの所定フィールドのデータにもとづいて生成された、当該所定フィールドが位置する分割領域内のデータ異常を検証可能にする検証情報を、前記所定フィールドが位置する前記分割領域内に付加する検証情報付加部と、
を備えることを特徴とするストレージ制御装置。 - 前記書込部は、前記1以上の分割領域のうちの先頭または末尾に位置する分割領域のデータが前記固定長データフォーマットのデータの一部となる場合に、前記固定長データフォーマットのデータを外部装置から読み出して前記固定長データフォーマットのデータの一部となるデータを上書きして前記分割領域に書き込むことを特徴とする請求項1記載のストレージ制御装置。
- 前記1以上の分割領域のうちの先頭の分割領域に位置する固定長フィールドのデータが、前記固定長データフォーマットのデータの一部となる場合に、前記検証情報にもとづいて前記先頭の分割領域のデータの異常を検出する検出部を備え、
前記固定長データフォーマットのデータのうち前記先頭の分割領域のデータを除く既存データの異常を検出した場合に、前記既存データにおける前記所定フィールドに異常検出情報を付加することを特徴とする請求項2記載のストレージ制御装置。 - 前記1以上の分割領域のうちの末尾の分割領域のデータが、前記固定長データフォーマットのデータの一部となる場合に、前記固定長データフォーマットのデータのうち前記末尾の分割領域のデータを除く既存データの前記検証情報にもとづいて前記既存データの異常を検出する検出部を備え、
前記検証情報付加部は、固定長であって前記1以上の分割領域のうちの先頭の分割領域に位置するフィールドに前記検証情報を付加することを特徴とする請求項2記載のストレージ制御装置。 - 前記検証情報付加部は、
前記可変長データフォーマットに含まれるフィールドごとに書き込まれるデータにもとづいて前記検証情報を生成し、前記フィールドごとに前記検証情報を付加することを特徴とする請求項1記載のストレージ制御装置。 - 前記可変長データフォーマットは、固定長フィールド、第1の可変長のフィールドおよび第2の可変長のフィールドを含み、
前記検証情報付加部は、
前記固定長フィールドに書き込まれるデータにもとづいて第1検証情報を生成して前記固定長フィールドに前記第1検証情報を付加し、
前記第1の可変長のフィールドに書き込まれるデータにもとづいて第2検証情報を生成して前記第1の可変長のフィールドに前記第2検証情報を付加し、
前記第2の可変長のフィールドに書き込まれるデータにもとづいて第3検証情報を生成して前記第2の可変長のフィールドに前記第3検証情報を付加することを特徴とする請求項1記載のストレージ制御装置。 - 前記固定長フィールドは、前記1以上の分割領域のうちの先頭の分割領域に位置し、
前記検証情報付加部は、前記固定長フィールドが含まれる前記分割領域に書き込まれるデータにもとづいて第4検証情報を生成して前記固定長フィールドに前記第4検証情報を付加し、
前記1以上の分割領域に書き込まれるデータにもとづいて前記1以上の分割領域ごとに第5検証情報を生成して前記1以上の分割領域ごとに前記第5検証情報を付加することを特徴とする請求項6記載のストレージ制御装置。 - 所定フィールドからなる可変長データフォーマットのデータを、固定長データフォーマットのデータに変換して、変換した前記固定長データフォーマットのデータを記憶装置に記憶させるストレージ制御装置の制御プログラムであって、
コンピュータに、
前記可変長データフォーマットのデータを、データ蓄積用メモリにおける前記固定長データを分割した分割データ長の1以上の連続した分割領域に書き込む処理と、
前記1以上の分割領域に書き込まれる前記可変長データフォーマットの所定フィールドのデータにもとづいて生成された、当該所定フィールドが位置する分割領域内のデータ異常を検証可能にする検証情報を、前記所定フィールドが位置する前記分割領域内に付加する処理と、
を実行させることを特徴とするストレージ制御装置の制御プログラム。 - 前記制御プログラムは、
前記コンピュータに、
前記可変長データフォーマットに含まれるフィールドごとに書き込まれるデータにもとづいて前記検証情報を生成し、前記フィールドごとに前記検証情報を付加することを特徴とする請求項8記載のストレージ制御装置の制御プログラム。 - 前記可変長データフォーマットは、固定長フィールド、第1の可変長のフィールドおよび第2の可変長のフィールドを含み、
前記制御プログラムは、
前記コンピュータに、
前記固定長フィールドに書き込まれるデータにもとづいて第1検証情報を生成して前記固定長フィールドに前記第1検証情報を付加し、
前記第1の可変長のフィールドに書き込まれるデータにもとづいて第2検証情報を生成して前記第1の可変長のフィールドに前記第2検証情報を付加し、
前記第2の可変長のフィールドに書き込まれるデータにもとづいて第3検証情報を生成して前記第2の可変長のフィールドに前記第3検証情報を付加する処理を実行させることを特徴とする請求項8記載のストレージ制御装置の制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013249542A JP6206138B2 (ja) | 2013-12-02 | 2013-12-02 | ストレージ制御装置およびストレージ制御装置の制御プログラム |
US14/547,179 US9367393B2 (en) | 2013-12-02 | 2014-11-19 | Storage control apparatus and storage control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013249542A JP6206138B2 (ja) | 2013-12-02 | 2013-12-02 | ストレージ制御装置およびストレージ制御装置の制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015106372A JP2015106372A (ja) | 2015-06-08 |
JP6206138B2 true JP6206138B2 (ja) | 2017-10-04 |
Family
ID=53265413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013249542A Expired - Fee Related JP6206138B2 (ja) | 2013-12-02 | 2013-12-02 | ストレージ制御装置およびストレージ制御装置の制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9367393B2 (ja) |
JP (1) | JP6206138B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110825747B (zh) * | 2019-11-05 | 2022-09-06 | 政采云有限公司 | 一种信息存取方法、装置和介质 |
JP2023100303A (ja) * | 2022-01-06 | 2023-07-19 | ローム株式会社 | メイン装置、サブ装置、及び通信システム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3422370B2 (ja) * | 1992-12-14 | 2003-06-30 | 株式会社日立製作所 | ディスクキャッシュ制御装置 |
US5617432A (en) * | 1994-11-09 | 1997-04-01 | International Business Machines Corporation | Common error protection code for data stored as a composite of different data formats |
US6101574A (en) * | 1995-02-16 | 2000-08-08 | Fujitsu Limited | Disk control unit for holding track data in non-volatile cache memory |
JP3260998B2 (ja) * | 1995-02-16 | 2002-02-25 | 富士通株式会社 | ディスク制御装置 |
JP4437953B2 (ja) | 2004-12-10 | 2010-03-24 | 富士通株式会社 | データ書込み方法とチャネルアダプタ |
JP4362134B2 (ja) | 2007-02-09 | 2009-11-11 | 富士通株式会社 | データアクセス方法、チャネルアダプタ、データアクセス制御装置およびデータアクセスプログラム |
US8230317B2 (en) * | 2008-04-09 | 2012-07-24 | International Business Machines Corporation | Data protection method for variable length records by utilizing high performance block storage metadata |
JP4693893B2 (ja) * | 2008-11-25 | 2011-06-01 | 株式会社日立製作所 | 記憶制御装置及び記憶制御装置の制御方法 |
US8041850B2 (en) | 2009-02-19 | 2011-10-18 | Hitachi, Ltd. | Storage apparatus and data integrity assurance method |
US8307271B1 (en) * | 2009-09-17 | 2012-11-06 | Emc Corporation | Fast verification of data block cycle redundancy checks |
JP5378604B2 (ja) * | 2010-04-27 | 2013-12-25 | 株式会社日立製作所 | ThinProvisioningが適用された、メインフレーム系のストレージ装置 |
TWM416151U (en) * | 2011-06-17 | 2011-11-11 | Su-Wei Lin | Card reader |
-
2013
- 2013-12-02 JP JP2013249542A patent/JP6206138B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-19 US US14/547,179 patent/US9367393B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150154073A1 (en) | 2015-06-04 |
JP2015106372A (ja) | 2015-06-08 |
US9367393B2 (en) | 2016-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4916033B2 (ja) | データ格納方法、データ・ストレージ・システムおよびプログラム(ストレージ・システムにおけるデータ完全性の検証)(著作権および商標登録表示本特許文書の開示の一部は、著作権保護を受ける内容を含む。本所有権者は、特許文書または特許開示書のいずれか一つによるファクシミリ複写物には、複写物が特許商標庁の特許ファイルまたは記録として世に出現している限り異論はないが、他の場合に全ての著作権は完全に留保する。)(本明細書で参照するある種のマークについては、出願人またはその譲受人と提携しまたは提携しない第三者の、慣習法上の、または登録された商標である可能性がある。これらのマークを使用するのは、例示によって実施可能な開示を提供するためであり、そのようなマークに関連するもののみに本発明の範囲を制限するように解釈されるべきではない。) | |
US6629198B2 (en) | Data storage system and method employing a write-ahead hash log | |
US7788541B2 (en) | Apparatus and method for identifying disk drives with unreported data corruption | |
CN102929750B (zh) | 非易失性介质肮脏区段跟踪 | |
US7590884B2 (en) | Storage system, storage control device, and storage control method detecting read error response and performing retry read access to determine whether response includes an error or is valid | |
US8234446B2 (en) | Disk array apparatus, data distribution and management method, and data distribution and management program | |
US20140068208A1 (en) | Separately stored redundancy | |
US7725805B2 (en) | Method and information apparatus for improving data reliability | |
JP2008539474A (ja) | パワーセーフディスクストレージ装置、システム及び方法 | |
JP2006107311A (ja) | ディスクアレイ装置およびその制御方法 | |
CN106168920B (zh) | 控制包括只读闪速数据存储设备的独立磁盘冗余阵列 | |
US20180157428A1 (en) | Data protection of flash storage devices during power loss | |
JP2006139478A (ja) | ディスクアレイシステム | |
JP2006164319A (ja) | 不正データを検出するための装置、方法、及びプログラム | |
JP2006251960A (ja) | ストレージ装置 | |
US7921265B2 (en) | Data access method, channel adapter, and data access control device | |
US7730370B2 (en) | Apparatus and method for disk read checking | |
JP6206138B2 (ja) | ストレージ制御装置およびストレージ制御装置の制御プログラム | |
US8418029B2 (en) | Storage control device and storage control method | |
JP4469822B2 (ja) | ディスクアレイ装置およびディスクアレイ装置のデータ管理方法 | |
JP2006072435A (ja) | ストレージシステムおよびデータ記録方法 | |
JP4143040B2 (ja) | ディスクアレイ制御装置、同装置に適用されるデータ欠損検出時の処理方法及びプログラム | |
JP2012198704A (ja) | ストレージ装置、制御装置およびストレージ装置制御方法 | |
JP5729043B2 (ja) | ストレージ装置および制御装置 | |
JP6318769B2 (ja) | ストレージ制御装置、制御プログラム、および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6206138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |