JP6204044B2 - 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ - Google Patents
不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ Download PDFInfo
- Publication number
- JP6204044B2 JP6204044B2 JP2013070953A JP2013070953A JP6204044B2 JP 6204044 B2 JP6204044 B2 JP 6204044B2 JP 2013070953 A JP2013070953 A JP 2013070953A JP 2013070953 A JP2013070953 A JP 2013070953A JP 6204044 B2 JP6204044 B2 JP 6204044B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- data
- write
- nonvolatile memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 363
- 238000003860 storage Methods 0.000 title claims description 136
- 238000000034 method Methods 0.000 claims description 259
- 230000008569 process Effects 0.000 claims description 255
- 238000012545 processing Methods 0.000 claims description 151
- 230000006870 function Effects 0.000 claims description 75
- 238000004891 communication Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 description 44
- 238000012937 correction Methods 0.000 description 26
- 238000007796 conventional method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000284 extract Substances 0.000 description 6
- 238000012795 verification Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 208000033748 Device issues Diseases 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100023431 E3 ubiquitin-protein ligase TRIM21 Human genes 0.000 description 1
- 102100032055 Elongation of very long chain fatty acids protein 1 Human genes 0.000 description 1
- 102100032050 Elongation of very long chain fatty acids protein 2 Human genes 0.000 description 1
- 101000771413 Homo sapiens Aquaporin-9 Proteins 0.000 description 1
- 101000685877 Homo sapiens E3 ubiquitin-protein ligase TRIM21 Proteins 0.000 description 1
- 101000921370 Homo sapiens Elongation of very long chain fatty acids protein 1 Proteins 0.000 description 1
- 101000921368 Homo sapiens Elongation of very long chain fatty acids protein 2 Proteins 0.000 description 1
- 101000685886 Homo sapiens RNA-binding protein RO60 Proteins 0.000 description 1
- 101000824892 Homo sapiens SOSS complex subunit B1 Proteins 0.000 description 1
- 101100217298 Mus musculus Aspm gene Proteins 0.000 description 1
- 102100023433 RNA-binding protein RO60 Human genes 0.000 description 1
- 102100022320 SPRY domain-containing SOCS box protein 1 Human genes 0.000 description 1
- 102100022310 SPRY domain-containing SOCS box protein 3 Human genes 0.000 description 1
- 101100125012 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM10 gene Proteins 0.000 description 1
- 101100451681 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSA4 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 101150012404 spsb3 gene Proteins 0.000 description 1
- 101150049705 ssb3 gene Proteins 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
第1実施形態について、図面を参照しながら、以下、説明する。
図1は、第1実施形態に係る不揮発性記憶システム1000の概略構成図である。
以上のように構成された不揮発性記憶システム1000の動作について、図面を参照しながら、説明する。なお、本実施形態では、不揮発性記憶システム1000が、1個の不揮発性メモリMEMを備え、ホスト装置1から不揮発性記憶装置2に対して、(1)データ読み出し処理、(2)データ書き込み処理の順に処理を実行するよう指示するR/Wコマンドが発行された場合を例に説明する。また、以下では、図1に付した処理番号(図1中に括弧で付した番号)の順に、説明する。
ホスト装置1は、不揮発性記憶装置2のホストIF部21に対して、(1)データ読み出し処理、(2)データ書き込み処理の順に処理を実行するよう指示するR/Wコマンドを発行(送信)する。また、ホスト装置は、当該R/Wコマンドによりデータ書き込み処理を行う書き込みデータWriteDataを不揮発性記憶装置2のホストIF部21に送信する。
ホストIF部21は、ホスト装置1から受信したR/Wコマンド、および書き込みデータWriteDataをコマンド制御部22に転送(出力)する。
コマンド制御部22は、ホストIF部21から受信したR/Wコマンドをデコードし、読み出し論理アドレスを抽出するとともに、メモリIF部25が不揮発性メモリMEMからデータを読み出すために、メモリIF部25から不揮発性メモリMEMに出力されるReadコマンドを生成する。そして、コマンド制御部22は、R/Wコマンドから抽出した読み出し論理アドレス(Readアドレス)を、アドレス変換部24に転送(出力)する。
コマンド制御部22は、ホストIF部21から受信した書き込みデータWriteDataをバッファ23に格納する。
アドレス変換部24は、論理アドレス/物理アドレス変換テーブルに基づいて、コマンド制御部22から受信した読み出し論理アドレスを読み出し物理アドレスに変換する。そして、アドレス変換部24は、コマンド制御部22から受信したReadコマンドと読み出し物理アドレス(Readアドレス)とをメモリIF部25に出力する。
メモリIF部25は、アドレス変換部24から受信したReadコマンドと読み出し物理アドレス(Readアドレス)とを不揮発性メモリMEMに出力する。これにより、不揮発性メモリMEMでは、メモリIF部25から受信した読み出し物理アドレス(Readアドレス)のデータを読み出す処理を実行する。
不揮発性メモリMEMは、メモリIF部25から受信したReadコマンドに従い、読み出し物理アドレス(Readアドレス)から読み出したデータReadDataをメモリIF部25に出力する。
メモリIF部25は、不揮発性メモリMEMから受信した読み出しデータReadDataを誤り訂正処理部26に出力する。
誤り訂正処理部26は、メモリIF部25から受信した読み出しデータReadDataに対して誤り訂正処理を実行し、読み出しデータReadDataに誤りがある場合は訂正し、ホストIF部21に出力する。
ホストIF部21は、誤り訂正処理部26から受信した誤り訂正処理後の読み出しデータReadDataをホスト装置1に転送(出力)する。
不揮発性メモリMEMは、読み出しデータReadDataの読み出し処理が終了し、当該読み出しデータReadDataの出力が完了すると、Read終了フラグをメモリIF部25に出力する。
メモリIF部25は、不揮発性メモリMEMから受信したRead終了フラグを制御部27に転送する。
制御部27は、メモリIF25から受信したRead終了フラグをコマンド制御部22に転送する。
コマンド制御部22は、制御部27からRead終了フラグを受信すると、Writeコマンドと、R/Wコマンドに格納されている書き込み論理アドレス(Writeアドレス)とをアドレス変換部24に出力する。
アドレス変換部24は、論理アドレス/物理アドレス変換テーブルに基づいて、コマンド制御部22から受信した書き込み論理アドレス(Writeアドレス)を、書き込み物理アドレスに変換する。そして、アドレス変換部24は、Writeコマンドと、書き込み物理アドレスとをメモリIF部25に出力する。
バッファ23は、コマンド制御部22から受信した書き込みデータWriteDataをメモリIF部25に転送する。
メモリIF部25は、アドレス変換部24から受信したWriteコマンドおよび書き込み物理アドレスと、バッファ23から受信した書き込みデータWriteDataと、を不揮発性メモリMEMに出力する。
不揮発性メモリMEMは、データ書き込み処理が完了すると、Ready信号(不揮発性メモリMEMが「Ready」状態であることを示すステータス信号)をメモリIF部25に出力する。
メモリIF部25は、不揮発性メモリMEMから受信したReady信号を制御部27に転送する。
制御部27は、メモリIF部25から受信したReady信号をホストIF部21に転送する。
ホストIF部21は、制御部27から受信したReady信号をホスト装置1に送信する。
次に、第2実施形態について、説明する。
図5は、第2実施形態に係る不揮発性記憶システム2000の概略構成図である。
以上のように構成された不揮発性記憶システム2000の動作について、図面を参照しながら、説明する。なお、本実施形態では、不揮発性記憶システム2000が、1個の不揮発性メモリMEMを備え、ホスト装置1から不揮発性記憶装置2Aに対して、R/Wコマンド、ファンクションフラグ、書き込みデータWriteData、および、当該書き込みデータのCRC値(CRC(W))が送信された場合の動作について、説明する。
ホスト装置1は、不揮発性記憶装置2AのホストIF部21に対して、R/Wコマンド、ファンクションフラグ、書き込みデータWriteData、およびCRC値CRC(W)を送信する。
ホストIF部21は、ホスト装置1から受信したR/Wコマンドおよび書き込みデータWriteDataをコマンド制御部22Aに転送(出力)する。
コマンド制御部22Aは、ホストIF部21から受信したR/Wコマンドをデコードし、読み出し論理アドレスを抽出するとともに、メモリIF部25が不揮発性メモリMEMに書き込みデータWriteDataを書き込むために、メモリIF部25から不揮発性メモリMEMに出力されるWriteコマンドと、R/Wコマンドから抽出した書き込み論理アドレスを、アドレス変換部24に転送(出力)する。
コマンド制御部22Aは、ホストIF部21から受信したファンクションフラグを制御部27Aに出力する。制御部27Aは、コマンド制御部22Aから出力されたファンクションフラグから、どのような機能を実施するか判断する。本実施形態では、ファンクションフラグには、Verify処理機能が指定されているので、制御部27Aは、当該ファンクションフラグに基づいて、Verify処理を実行するモードに、不揮発性記憶装置2Aを設定する。
コマンド制御部22Aは、ホストIF部21から受信した書き込みデータWriteDataをバッファ23に格納する。
コマンド制御部22Aは、ホストIF部21から受信したCRC(W)を制御部27Aに出力する。
アドレス変換部24は、論理アドレス/物理アドレス変換テーブルに基づいて、コマンド制御部22Aから受信した書き込み論理アドレスを書き込み物理アドレスに変換する。そして、アドレス変換部24は、コマンド制御部22Aから受信したWriteコマンドと書き込み物理アドレスとをメモリIF部25に出力する。
バッファ23は、コマンド制御部22Aから受信した書き込みデータWriteDataをメモリIF部25に転送する。
メモリIF部25は、アドレス変換部24から受信したWriteコマンドと書き込み物理アドレスとを不揮発性メモリMEMに出力する。これにより、不揮発性メモリMEMでは、メモリIF部25から受信した書き込み物理アドレスに、書き込みデータWriteDataを書き込む処理を実行する。
不揮発性メモリMEMは、データ書き込み処理が完了すると、Ready信号(不揮発性メモリMEMが「Ready」状態であることを示すステータス信号)をメモリIF部25に出力する。
メモリIF部25は、不揮発性メモリMEMから受信したReady信号を制御部27Aに出力する。
制御部27Aは、メモリIF部25から受信したReady信号をコマンド制御部22Aに出力する。
コマンド制御部22Aは、制御部27AからReady信号を受信すると、Readコマンドと、R/Wコマンドから抽出した読み出し論理アドレスとをアドレス変換部24に出力する。
アドレス変換部24は、論理アドレス/物理アドレス変換テーブルに基づいて、コマンド制御部22Aから受信した読み出し論理アドレスを読み出し物理アドレスに変換する。そして、アドレス変換部24は、コマンド制御部22から受信したReadコマンドと読み出し物理アドレス(Readアドレス)とをメモリIF部25に出力する。
メモリIF部25は、アドレス変換部24から受信したReadコマンドと読み出し物理アドレスとを不揮発性メモリMEMに出力する。これにより、不揮発性メモリMEMでは、メモリIF部25から受信した読み出し物理アドレスのデータを読み出す処理を実行する。
不揮発性メモリMEMは、メモリIF部25から受信したReadコマンドに従い、読み出し物理アドレスから読み出したデータReadDataをメモリIF部25に出力する。
メモリIF部25は、不揮発性メモリMEMから受信した読み出しデータReadDataを誤り訂正処理部26に出力する。
誤り訂正処理部26は、メモリIF部25から受信した読み出しデータReadDataに対して誤り訂正処理を実行し、読み出しデータReadDataに誤りがある場合は訂正し、CRC生成部28に出力する。
CRC生成部28は、誤り訂正処理部26から受信した誤り訂正処理後の読み出しデータReadDataから、CRC値(CRC(R))を算出する。そして、算出したCRC値(CRC(R))を制御部27Aに出力する。
制御部27Aは、CRC生成部28から受信したCRC値(CRC(R))と、コマンド制御部22Aから受信したCRC値(CRC(W))とを比較し、その比較結果を示す信号をホストIF部21に出力する。
ホストIF部21は、制御部27Aから受信した、CRC(R)とCRC(W)との比較結果を示す信号をホスト装置1に送信する。
次に、第3実施形態について、説明する。
図9は、第2実施形態に係る不揮発性記憶システム3000の概略構成図である。
以上のように構成された不揮発性記憶システム3000の動作について、図面を参照しながら、説明する。なお、本実施形態では、不揮発性記憶システム3000が、2個の不揮発性メモリ(第1不揮発性メモリM1および第2不揮発性メモリM2)を備え、ホスト装置1から不揮発性記憶装置2Bに対して、R/Wコマンド、および、書き込みデータWriteDataが送信された場合の動作について、説明する。
ホスト装置1は、不揮発性記憶装置2BのホストIF部21に対して、R/Wコマンド、および、書き込みデータWriteDataを送信する。
ホストIF部21は、ホスト装置1から受信したR/Wコマンドおよび書き込みデータWriteDataをコマンド制御部22Bに転送(出力)する。
コマンド制御部22Bは、ホストIF部21から受信したR/Wコマンドをデコードし、読み出し論理アドレスおよび書き込み論理アドレスを抽出するとともに、メモリIF部25から不揮発性メモリMEMに出力するためのReadコマンドおよびWriteコマンドを生成する。そして、コマンド制御部22Bは、Readコマンド、Writeコマンド、読み出し論理アドレス、および、書き込み論理アドレスをアドレス変換部24に出力する。
コマンド制御部22Bは、ホストIF部21から受信した書き込みデータWriteDataをバッファ23に格納する。
アドレス変換部24は、論理アドレス/物理アドレス変換テーブルに基づいて、コマンド制御部22Bから受信した読み出し論理アドレスを読み出し物理アドレスに変換し、書き込み論理アドレスを書き込み物理アドレスに変換する。そして、アドレス変換部24は、コマンド制御部22Bから受信したReadコマンドと読み出し物理アドレスとをメモリIF部25に出力する。また、アドレス変換部24は、コマンド制御部22Bから受信したWriteコマンドと書き込み物理アドレスとをメモリIF部25に出力する。
バッファ23は、コマンド制御部22Bから受信した書き込みデータWriteDataをメモリIF部25に転送する。
メモリIF部25は、アドレス変換部24から受信した書き込み物理アドレスから、第1不揮発性メモリM1および第2不揮発性メモリM2のいずれの不揮発性メモリにアクセスするかを判断する。ここでは、第1不揮発性メモリM1にアクセスするものとする。
メモリIF部25は、アドレス変換部24から受信した読み出し物理アドレスから、第1不揮発性メモリM1および第2不揮発性メモリM2のいずれの不揮発性メモリにアクセスするかを判断する。ここでは、第2不揮発性メモリM2にアクセスするものとする。
第2不揮発性メモリM2は、データ読み出し処理が完了して(Busy(Read)状態が終了した後)、データ読み出し処理が実行可能な状態、すなわち、「Ready(Read)」状態であることを示すステータス信号をメモリIF部25に送信する。
第2不揮発性メモリM2は、読み出したデータReadDataをメモリIF部25に出力する。
メモリIF部25は、第2不揮発性メモリM2から読み出したデータReadDataを読み出し用バッファ29に出力する。
読み出し用バッファ29は、メモリIF部25から受信した読み出しデータReadDataを誤り訂正処理部26に出力する。
誤り訂正処理部26は、読み出し用バッファ29から受信した読み出しデータReadDataに対して誤り訂正処理を実行し、読み出しデータReadDataに誤りがある場合は訂正し、ホストIF部21に出力する。
ホストIF部21は、誤り訂正処理部26から受信した誤り訂正処理後の読み出しデータReadDataをホスト装置1に送信する。
第1不揮発性メモリM1は、データ書き込み処理が終了し(「Busy(Write)」状態が終了した後)、データ書き込み処理が実行可能な状態、すなわち、「Write(Read)」状態であることを示すステータス信号をメモリIF部25に送信する。
メモリIF部25は、第1不揮発性メモリM1から受信した「Write(Ready)」状態であることを示すステータス信号を、制御部27Bに送信する。
制御部27Bは、受信した「Write(Ready)」を示すステータス信号を、ホストIF部21に送信する。
ホストIF部21は、受信した「Write(Ready)」を示すステータス信号を、ホスト装置1に送信する。
(SC1):
不揮発性記憶システム3000による全域Verify処理の場合、図12に示すように、まず、第1不揮発性メモリM1の物理ブロックAのページ番号0x0のページに対して、データを書き込むために、ホスト装置から不揮発性記憶装置に対して、Writeコマンドが発行される(ステップSC1)。なお、便宜上、物理ブロックAのページ番号xのアドレスを「Ax」と表記し、物理ブロックBのページ番号xのアドレスを「Bx」と表記する。
(SC2):
次に、ホスト装置1は、不揮発性記憶装置2Bに対して、読み出し論理アドレスを、第1不揮発性メモリM1の物理ブロックAのページ番号0x0のページの論理アドレス(A0)とし、書き込み論理アドレスを、第2不揮発性メモリM2の物理ブロックBのページ番号0x0のページの論理アドレス(B0)として、R/Wコマンドを発行する(ステップSC2)。このR/Wコマンドにより、不揮発性記憶装置2Bでは、第1不揮発性メモリM1の物理ブロックAのページ番号0x0(論理アドレスA0に対応する物理アドレス)からデータを読み出す処理と、第2不揮発性メモリM2の物理ブロックBのページ番号0x0(論理アドレスB0に対応する物理アドレス)にデータを書き込む処理と、が並列実行される。
(SC3):
次に、ホスト装置1は、不揮発性記憶装置2Bに対して、読み出し論理アドレスを、第2不揮発性メモリM2の物理ブロックBのページ番号0x0のページの論理アドレス(B0)とし、書き込み論理アドレスを、第1不揮発性メモリM1の物理ブロックAのページ番号0x1のページの論理アドレス(A1)として、R/Wコマンドを発行する(ステップSC3)。このR/Wコマンドにより、不揮発性記憶装置2Bでは、第2不揮発性メモリM2の物理ブロックBのページ番号0x0(論理アドレスB0に対応する物理アドレス)からデータを読み出す処理と、第1不揮発性メモリM1の物理ブロックAのページ番号0x1(論理アドレスA1に対応する物理アドレス)にデータを書き込む処理と、が並列実行される。
(SC4):
ステップSC4では、ホスト装置1は、不揮発性記憶装置2Bに対して、読み出し論理アドレスを「A1」とし、書き込み論理アドレスを「B1」とするR/Wコマンドを送信する。
(SC5):
ステップSC5では、ホスト装置1は、不揮発性記憶装置2Bに対して、読み出し論理アドレスを「B1」とし、書き込み論理アドレスを「A2」とするR/Wコマンドを送信する。
(SC6):
ステップSC6では、ホスト装置1は、不揮発性記憶装置2Bに対して、読み出し論理アドレスを「AN」とし、書き込み論理アドレスを「BN」とするR/Wコマンドを送信する。
(SC7):
ステップSC7では、ホスト装置1は、不揮発性記憶装置2Bに対して、読み出し論理アドレスを「BN」とするReadコマンドを送信する。
上記実施形態の一部または全部を組み合わせて、不揮発性記憶システム、不揮発性記憶装置等を構成するようにしてもよい。
1 ホスト装置
2、2A、2B 不揮発性記憶装置
MC、MCA、MCB メモリコントローラ
MEM 不揮発性メモリ
M1 第1不揮発性メモリ
M2 第2不揮発性メモリ
21 ホストIF部
22、22A、22B コマンド制御部
24 アドレス変換部
25 メモリIF部
27A 制御部(比較部)
28 CRC生成部
Claims (13)
- ホスト装置とデータ通信を行うことができる不揮発性記憶装置であって、
不揮発性メモリと、
前記不揮発性メモリを制御するメモリコントローラと、
を備え、
前記メモリコントローラは、
前記ホスト装置から、前記不揮発性メモリに対するデータ読み出し処理およびデータ書き込み処理の実行を指示するコマンドであるR/Wコマンドを受信した場合、読み出しアドレスと、書き込みアドレスと、を取得するコマンド制御部と、
前記不揮発性メモリの前記書き込みアドレスに、前記ホスト装置から受信した書き込みデータを書き込むように、前記不揮発性メモリを制御するとともに、前記不揮発性メモリの前記読み出しアドレスからデータを読み出すように、前記不揮発性メモリを制御するメモリIF部と、
を備え、
前記R/Wコマンドは、不揮発性記憶装置に実行させる機能を指定するファンクションフラグを含み、
前記メモリコントローラは、
前記不揮発性メモリからの読み出しデータからCRC値を取得するCRC生成部と、
CRC値についての比較処理を行う比較部と、
前記ホスト装置とデータを送受信するためのホストIF部と、
をさらに備え、
前記ファンクションフラグにおいて、ベリファイ機能が指定されており、
前記ホスト装置から、前記R/Wコマンドと、前記書き込みデータと、前記書き込みデータのCRC値とを受信した場合、
前記比較部は、前記ホスト装置から受信した前記書き込みデータのCRC値と、前記CRC生成部により、前記書き込みデータが前記不揮発性メモリに書き込まれたアドレスから読み出したデータから取得したCRC値とを比較し、比較結果を示す信号を取得し、
前記ホストIF部は、前記比較部により取得された前記比較結果を示す信号を、前記ホスト装置に送信する、
不揮発性記憶装置。 - 前記R/Wコマンドは、書き込みアドレスと、読み出しアドレスとを含む、
請求項1に記載の不揮発性記憶装置。 - 前記R/Wコマンドは、1つのアドレスを含み、
前記コマンド制御部は、前記R/Wコマンドに含まれるアドレスが1つである場合、当該アドレスを、前記書き込みアドレスおよび前記読み出しアドレスとして取得する、
請求項1に記載の不揮発性記憶装置。 - 前記R/Wコマンドは、さらに、書き込みデータを含む、
請求項1から3のいずれかに記載の不揮発性記憶装置。 - 前記R/Wコマンドは、不揮発性記憶装置の不揮発性メモリについての構成を指定するコマンド処理フラグをさらに含む、
請求項1から4のいずれかに記載の不揮発性記憶装置。 - 前記R/Wコマンドは、不揮発性記憶装置に実行させる処理の順番を指定するコマンドシーケンスフラグを含む、
請求項1から5のいずれかに記載の不揮発性記憶装置。 - ホスト装置とデータ通信を行うことができる不揮発性記憶装置に用いられる不揮発性メモリを制御するメモリコントローラであって、
前記ホスト装置から、前記不揮発性メモリに対するデータ読み出し処理およびデータ書き込み処理の実行を指示するコマンドであるR/Wコマンドを受信した場合、読み出しアドレスと、書き込みアドレスと、を取得するコマンド制御部と、
前記不揮発性メモリの前記書き込みアドレスに、前記ホスト装置から受信した書き込みデータを書き込むように、前記不揮発性メモリを制御するとともに、前記不揮発性メモリの前記読み出しアドレスからデータを読み出すように、前記不揮発性メモリを制御するメモリIF部と、
前記不揮発性メモリからの読み出しデータからCRC値を取得するCRC生成部と、
CRC値についての比較処理を行う比較部と、
前記ホスト装置とデータを送受信するためのホストIF部と、
を備え、
前記R/Wコマンドは、メモリコントローラにおいて、実行される機能を指定するファンクションフラグを含み、
前記ファンクションフラグにおいて、ベリファイ機能が指定されており、
前記ホスト装置から、前記R/Wコマンドと、前記書き込みデータと、前記書き込みデータのCRC値とを受信した場合、
前記比較部は、前記ホスト装置から受信した前記書き込みデータのCRC値と、前記CRC生成部により、前記書き込みデータが前記不揮発性メモリに書き込まれたアドレスから読み出したデータから取得したCRC値とを比較し、比較結果を示す信号を取得し、
前記ホストIF部は、前記比較部により取得された前記比較結果を示す信号を、前記ホスト装置に送信する、
メモリコントローラ。
- 前記R/Wコマンドは、1つのアドレスを含み、
前記コマンド制御部は、前記R/Wコマンドに含まれるアドレスが1つである場合、当該アドレスを、前記書き込みアドレスおよび前記読み出しアドレスとして取得する、
請求項7に記載のメモリコントローラ。 - 前記R/Wコマンドは、さらに、書き込みデータを含む、
請求項7または8に記載のメモリコントローラ。 - 制御装置とデータ通信を行うことができる不揮発性メモリ装置であって
不揮発性メモリと、
前記制御装置から、前記不揮発性メモリに対するデータ読み出し処理およびデータ書き込み処理の実行を指示するコマンドであるR/Wコマンドを受信した場合、読み出しアドレスと、書き込みアドレスとを取得するコマンド制御部と、
前記不揮発性メモリの前記書き込みアドレスに、前記制御装置から受信した書き込みデータを書き込むように、前記不揮発性メモリを制御するとともに、前記不揮発性メモリの前記読み出しアドレスからデータを読み出すように、前記不揮発性メモリを制御するメモリ制御部と、
前記不揮発性メモリからの読み出しデータからCRC値を取得するCRC生成部と、
CRC値についての比較処理を行う比較部と、
前記制御装置とデータを送受信するためのIF部と、
を備え、
前記R/Wコマンドは、不揮発性メモリ装置において、実行される機能を指定するファンクションフラグを含み、
前記ファンクションフラグにおいて、ベリファイ機能が指定されており、
前記制御装置から、前記R/Wコマンドと、前記書き込みデータと、前記書き込みデータのCRC値とを受信した場合、
前記比較部は、前記制御装置から受信した前記書き込みデータのCRC値と、前記CRC生成部により、前記書き込みデータが前記不揮発性メモリに書き込まれたアドレスから読み出したデータから取得したCRC値とを比較し、比較結果を示す信号を取得し、
前記IF部は、前記比較部により取得された前記比較結果を示す信号を、前記制御装置に送信する、
不揮発性メモリ装置。 - 前記R/Wコマンドは、1つのアドレスを含み、
前記コマンド制御部は、前記R/Wコマンドに含まれるアドレスが1つである場合、当該アドレスを、前記書き込みアドレスおよび前記読み出しアドレスとして取得する、
請求項10に記載の不揮発性メモリ装置。 - 前記R/Wコマンドは、さらに、書き込みデータを含む、
請求項10または11に記載の不揮発性メモリ装置。 - ホスト装置と、
請求項1から6のいずれかに記載の不揮発性記憶装置と、
を備える不揮発性記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013070953A JP6204044B2 (ja) | 2013-03-29 | 2013-03-29 | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013070953A JP6204044B2 (ja) | 2013-03-29 | 2013-03-29 | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014194689A JP2014194689A (ja) | 2014-10-09 |
JP6204044B2 true JP6204044B2 (ja) | 2017-09-27 |
Family
ID=51839888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013070953A Expired - Fee Related JP6204044B2 (ja) | 2013-03-29 | 2013-03-29 | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6204044B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6674361B2 (ja) | 2016-09-29 | 2020-04-01 | キオクシア株式会社 | メモリシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3544935B2 (ja) * | 2000-10-19 | 2004-07-21 | Necマイクロシステム株式会社 | 不揮発性半導体記憶装置及びそのオートプログラムの実行方法 |
JP2003297088A (ja) * | 2002-03-28 | 2003-10-17 | Seiko Epson Corp | 半導体記憶装置 |
JP2003337759A (ja) * | 2002-05-17 | 2003-11-28 | Mitsubishi Electric Corp | フラッシュメモリ制御装置 |
JP2011159226A (ja) * | 2010-02-03 | 2011-08-18 | Panasonic Corp | 不揮発性記憶装置、ホスト装置および記憶システム、データ記憶方法、および、プログラム |
JP5414656B2 (ja) * | 2010-12-01 | 2014-02-12 | 株式会社東芝 | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
-
2013
- 2013-03-29 JP JP2013070953A patent/JP6204044B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014194689A (ja) | 2014-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10552047B2 (en) | Memory system | |
JP4563829B2 (ja) | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム | |
JP6542075B2 (ja) | メモリシステム | |
JP4373255B2 (ja) | ダイレクトメモリアクセス制御装置および方法 | |
JP6204044B2 (ja) | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ | |
WO2009098737A1 (ja) | 外部デバイスアクセス装置、その制御方法及びシステムlsi | |
US20130238881A1 (en) | Data transmission device, data transmission method, and computer program product | |
JP6004463B2 (ja) | 記憶装置及びその制御方法 | |
EP2194458A2 (en) | Request processing device, request processing system, and access testing method | |
US8117351B1 (en) | Serial parallel interface for data word architecture | |
JP2007299249A (ja) | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
US20150248330A1 (en) | Memory system provided with nand flash memory and method including simultaneously writing data to first and second districts | |
US20100262763A1 (en) | Data access method employed in multi-channel flash memory system and data access apparatus thereof | |
JP2010026584A (ja) | メモリコントローラおよび不揮発性記憶装置 | |
JP2008065725A (ja) | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
JP2006338533A (ja) | Ecc回路を有するマルチレイヤバスシステム | |
WO2010029682A1 (ja) | 情報処理装置 | |
US20130205048A1 (en) | Information processing apparatus and control method thereof | |
TWI779444B (zh) | 用於同步動態隨機存取記憶體之控制模組及其控制方法 | |
US10566062B2 (en) | Memory device and method for operating the same | |
JPWO2018003244A1 (ja) | メモリコントローラ、メモリシステムおよび情報処理システム | |
CN114721581A (zh) | 用于同步动态随机存取内存的控制模块及其控制方法 | |
JP2009187337A (ja) | デバイス制御方法、プログラム、制御回路及び電子機器 | |
US20180101357A1 (en) | Data input/output unit, electronic apparatus, and control methods thereof | |
JP2017045388A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6204044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |