JP6203382B2 - ドハティ型増幅器 - Google Patents

Description

本開示は、ドハティ型増幅器に関する。

携帯電話などの無線機器の普及に伴い、高周波増幅器に関する高効率化技術の一案として、ドハティ型増幅器が多く利用されている。ドハティ型増幅器は、キャリアアンプとピークアンプとの２つのアンプを有する。ドハティ型増幅器は、出力レベルが低い領域ではキャリアアンプのみが動作し、出力レベルがキャリアアンプの飽和領域に近づくとキャリアアンプとピークアンプとが動作することで出力レベルを調整することができ、広範囲にわたり高効率な出力レベルを得られる。
しかし、ドハティ型増幅器は広い周波数帯域にわたり高効率な出力レベルを得ることが難しいため、ドハティ型増幅器の広帯域化が課題とされる。広帯域化の従来手法としては、例えば、ピークアンプの出力線路を、キャリアアンプの出力線路と同じ特性インピーダンスでかつ使用周波数の２分の１波長の長さで構成する手法がある。また、別の手法としては、ピークアンプの出力線路を２種類の線路で構成する手法もある。

欧州特許出願公開第２６９８９１８号明細書

A 350W, 790 to MHz Wideband LDMOS Doherty Amplifier using a Modified Combining Scheme, Freescale Semiconductor Inc., USA, IMS2014

しかしながら、上述の従来手法では、周波数の広い範囲に対して合成点からピークアンプ側のインピーダンスが広がってしまい、広帯域において効率を改善できない。

本発明は、上述した課題を解決するためになされたものであり、広帯域において高効率な出力を得ることができるドハティ型増幅器を提供することを目的とする。

本発明の一実施形態に係るドハティ型増幅器は、キャリアアンプ、ピークアンプ、第１線路および第２線路を含む。キャリアアンプは、信号を増幅し、第１出力信号を出力する。ピークアンプは、前記信号を増幅し、第２出力信号を出力する。第１線路は、前記キャリアアンプに接続される。第２線路は、前記ピークアンプに第１端が接続され、前記第１線路に第２端が接続され、前記第１端の特性インピーダンスが前記第２端の特性インピーダンスよりも低い。

第１の実施形態に係るドハティ型増幅器を示すブロック図。 ドハティ型増幅器の第１の具体例を示す図。 高周波回路シミュレータ用の解析モデルを示す図。 解析モデルの解析結果を示す図。 解析に用いるドハティ型増幅器を示す回路図。 部分線路の特性インピーダンスの比率の解析結果を示す図。 第１の実施形態に係るドハティ型増幅器のシミュレーション結果を示す図。 ドハティ型増幅器の第２の具体例を示す図。 ドハティ型増幅器の第３の具体例を示す図。 第２の実施形態に係るドハティ型増幅器を示すブロック図。 第２の実施形態に係るドハティ型増幅器の第１の具体例を示す図。 第２の実施形態に係るドハティ型増幅器の第２の具体例を示す図。

以下、図面を参照しながら本開示の一実施形態に係るドハティ型増幅器について詳細に説明する。なお、以下の実施形態では、同一の番号を付した部分については同様の動作を行なうものとして、重ねての説明を省略する。
（第１の実施形態）
第１の実施形態に係るドハティ型増幅器について図１のブロック図を参照して説明する。
第１の実施形態に係るドハティ型増幅器１００は、キャリアアンプ１０１、第１線路１０２、ピークアンプ１０３、第２線路１０４およびインピーダンス変換線路１０５を含む。

キャリアアンプ１０１は、外部から入力された入力信号を受け取り、入力信号を増幅し、増幅した入力信号を第１出力信号として出力する。
第１線路１０２は、例えば、マイクロストリップ線路などの一般的な高周波線路（分布定数線路）であり、第１線路１０２の一端がキャリアアンプ１０１に接続され、他端が後述するインピーダンス変換線路１０５に接続される。第１線路１０２は、キャリアアンプ１０１からの第１出力信号を伝送する。なお、本実施形態では、キャリアアンプと接続するために５０Ωよりも低い特性インピーダンスとなるように線路を形成するが、接続対象となるデバイスに合わせて特性インピーダンスを変更すればよい。

ピークアンプ１０３は、入力信号の信号レベルがキャリアアンプ１０１の飽和出力電力に近づく場合、言い換えると、入力信号の信号レベルが閾値よりも大きい場合、入力信号を増幅し、増幅した入力信号を第２出力信号として出力する。なお、キャリアアンプ１０１およびピークアンプ１０３の動作、およびどの信号レベルに達したときにピークアンプ１０３が作動するかは、一般的なドハティ増幅器の動作、および第１の実施形態に係るドハティ型増幅器１００を用いるデバイスの設計諸元にそれぞれ依存するため、本実施形態の説明では省略する。

第２線路１０４は、第１線路１０２と同様に一般的な高周波線路（分布定数線路）であり、第２線路１０４の一端（第１端）がピークアンプ１０３に接続され、他端（第２端）が第１線路１０２と接続される。第２線路１０４は、ピークアンプ１０３からの第２出力信号を伝送する。なお、第１線路１０２と第２線路１０４とが接続される点により、キャリアアンプ１０１からの第１出力信号とピークアンプ１０３からの第２出力信号とが合成されるので、以下では、第１線路１０２と第２線路１０４とが接続される点を合成点１０６とも呼ぶ。なお、合成点がキャリアアンプの出力端から使用周波数の略４分の１波長離れた位置に設定されることが望ましい。

また、第２線路１０４は、ピークアンプ１０３側の特性インピーダンスが、合成点１０６側の特性インピーダンスよりも低くなるように設計される。線路の特性インピーダンスの変更方法としては、例えば、線路の幅、基板の厚み、および基板の比誘電率を変更するなど、一般的な方法を用いればよい。具体的には、特性インピーダンスを低くしたい場合は、線路の幅を広くすればよく、あるいは線路が形成される基板の厚みを薄くすればよく、あるいは線路が形成される基板の比誘電率を高くすればよい。

インピーダンス変換線路１０５は、第１線路１０２および第２線路１０４から合成点で合成された信号を受け取り、後段のデバイスとインピーダンス整合を取るためにインピーダンスを変換する。本実施形態では、変換後のインピーダンスの値が５０Ωとなるように変換する場合を想定するが、後段のデバイスに合わせて変換後のインピーダンスの値を適宜変更すればよい。

次に、ドハティ型増幅器１００の第１の具体例について図２を参照して説明する。
図２は、第１線路１０２、第２線路１０４およびインピーダンス変換線路１０５をマイクロストリップ線路で形成したドハティ型増幅器２００である。なお、基板、キャリアアンプ１０１およびピークアンプ１０３は、説明の関係上ここでは図示していない。

第１の実施形態では、第２線路１０４は、それぞれ特性インピーダンスが異なる２つの部分線路２０１および部分線路２０２で形成される。ここで、部分線路２０１および部分線路２０２のそれぞれの電気長は、使用周波数の略２分の１波長を等分した長さ、つまりここでは２等分なので使用周波数の略４分の１波長（すなわち、位相長さφ＝９０°）に対応する長さとなるように設計される。さらに、ピークアンプ１０３側に存在する部分線路２０１の特性インピーダンスは、合成点１０６側に存在する部分線路２０２の特性インピーダンスよりも低くなるように設計される。なお、図２では、基板の厚みや基板の誘電率は一定の場合を想定しており、線路の幅を変えることで特性インピーダンスを調整する例を示す。つまり、部分線路２０１の線路の幅は、部分線路２０２線路の幅よりも広い。

また、キャリアアンプ１０１のドレイン電圧は、給電を行うために形成されたマイクロストリップ線路であるドレインバイアスライン２０３を介して合成点１０６から給電される。ピークアンプ１０３のドレイン電圧は、ドレインバイアスライン２０３と同様に形成されたドレインバイアスライン２０４を介して、ピークアンプ１０３の出力端から使用周波数の略４分の１波長離れた位置、第１の実施形態では部分線路２０１と部分線路２０２との中間点から給電される。このように、合成点１０６から給電することにより、キャリアアンプ１０１の出力端から４分の１波長離れることとなり、部分線路２０１と部分線路２０２との中間点から給電することにより、ピークアンプ１０３の出力端から４分の１波長離れることとなる。よって、合成点１０６および中間点共にインピーダンスが低い位置となるので、キャリアアンプ１０１およびピークアンプ１０３のそれぞれのバイアス回路の影響を小さくすることができる。

なお、インピーダンス変換線路１０５は、特性インピーダンスを徐々に５０Ωに近づけるように、３段構成としているが、これに限らず、２段でもよいし、テーパー形状の１段でもよいし、または４段以上の段数で形成してもよい。

次に、部分線路２０１と部分線路２０２との電気長の関係について図３および図４を参照して説明する。
図３は、ピークアンプ１０３をオープンと見立てたときの回路解析モデルを用いた、高周波回路シミュレータ用の解析モデル３００である。なお、各線路モデルの特性インピーダンスは、規格化した値である。

具体的には、部分線路２０１および部分線路２０２の電気長をそれぞれ変更した場合における所望の帯域幅内で周波数のパラメータを振ったときの、最小周波数時のリアクタンス|Ｘ＿ｆ_ｌｏｗ|、および最大周波数時のリアクタンス|Ｘ＿ｆ_ｈｉｇｈ|について解析する。なお、部分線路２０１の電気長Ｌ１および部分線路２０２の電気長Ｌ２の合計は、使用周波数の略２分の１波長（位相長さφ＝１８０°）となるように設定する。

図３に示す解析モデル３００の解析結果を図４に示す。
図４に示すテーブル４００は、部分線路２０１の電気長（Ｌ１）４０１、部分線路２０２の電気長（Ｌ２）４０２、最小周波数のリアクタンス（｜Ｘ＿ｆ_ｌｏｗ｜）４０３、最大周波数のリアクタンス（｜Ｘ＿ｆ_ｈｉｇｈ｜）４０４、および帯域幅内で最小のリアクタンス（｜Ｘ｜ｍｉｎ）４０５をそれぞれ対応付けたテーブルである。

図４に示すように、部分線路２０１の電気長（Ｌ１）４０１および部分線路２０２の電気長（Ｌ２）４０２は、それぞれ使用周波数の４分の１波長（位相長さφ＝９０°）に設定した場合が、最小のリアクタンス値が最も高くかつ最小周波数および最大周波数におけるリアクタンスのばらつきが小さい。よって、第２線路１０４を２段の部分線路で形成する場合は、それぞれの部分線路の電気長を使用周波数の４分の１波長とするのが望ましい。

次に、部分線路２０１および部分線路２０２における特性インピーダンスの比率について図５および図６を参照して説明する。
図５は、解析に用いるドハティ型増幅器１００の回路図５００であり、部分線路２０１の特性インピーダンスＺ１を規格化して「１」に固定した状態で、部分線路２０２の特性インピーダンスＺ２を規格化した値である「１．２」から高くしていったときの効率および飽和出力電力（Ｐｓａｔ）を解析する。なお、解析手法としてハーモニクスバランス解析を用いて効率および飽和出力電力を解析する。

図５に示す回路図５００に関する特性インピーダンスの比率の解析結果を図６に示す。
図６に示すテーブル６００は、規格化された特性インピーダンス（Ｚ１）６０１、規格化された特性インピーダンス（Ｚ２）６０２との組に対し、効率および飽和出力電力が所望の値以上であるかどうかについての判定結果６０３をそれぞれ対応付けたテーブルである。

テーブル６００に示すように、規格化された特性インピーダンス（Ｚ１）６０１に対し、規格化された特性インピーダンス（Ｚ２）６０２が「１．２」から「３．２」までの条件において、効率および飽和出力電力が所望値を満たすことが分かる。よって、特性インピーダンスの比率としては、特性インピーダンスＺ２が、特性インピーダンスＺ１よりも大きくかつ特性インピーダンスＺ１の略３倍以下となるような関係を満たすことが望ましい。

次に、第１の実施形態に係るドハティ型増幅器１００のシミュレーション結果について図７を参照して説明する。
図７は、図５に示すドハティ型増幅器１００の回路図５００を等価回路として、等価回路について合成点１０６からピークアンプ１０３側のインピーダンスを高周波シミュレータを用いて解析した結果である。また、解析結果として、使用周波数のパラメータを第１周波数ｆ_１から第２周波数ｆ_２まで振ったときのインピーダンスを示す。第１の実施形態に係るドハティ型増幅器１００の解析結果をグラフ７０１として示す。なお比較のため、従来のドハティ型増幅器についても同一の条件で解析を行った結果をグラフ７０２およびグラフ７０３として示す。

図７に示すように、グラフ７０１は、第１周波数ｆ_１から第２周波数ｆ_２までの帯域において、インピーダンスがほとんど変化せず、グラフ７０２およびグラフ７０３よりも周波数に対するインピーダンスの広がりが抑制されていることが分かる。

次に、ドハティ型増幅器１００の第２の具体例について図８を参照して説明する。
図８に示すドハティ型増幅器８００は、図２と同様に、第１線路１０２、第２線路１０４およびインピーダンス変換線路１０５をマイクロストリップ線路で形成したドハティ型増幅器であるが、給電方法が異なる。具体的には、キャリアアンプ１０１のドレイン電圧およびピークアンプ１０３のドレイン電圧の少なくともどちらか一方が、ドレインバイアスライン２０４を介して、部分線路２０１および部分線路２０２の中間点から給電される。なお、ドレインバイアスライン２０４から給電されない側のアンプのドレイン電圧は、他の方法で給電されてもよい。

続いて、ドハティ型増幅器１００の第３の具体例について図９を参照して説明する。
図９に示すドハティ型増幅器９００は、図２および図８と同様であるが、キャリアアンプ１０１のドレイン電圧およびピークアンプ１０３のドレイン電圧の少なくともどちらか一方が、ドレインバイアスライン２０３を介して、合成点１０６から給電される。なお、ドレインバイアスライン２０４から給電されない側のアンプのドレイン電圧は、他の方法で給電されてもよい。

図８および図９に示す給電方法によっても、キャリアアンプ１０１およびピークアンプ１０３のそれぞれのバイアス回路の影響を小さくすることができる。

以上に示した第１の実施形態によれば、ピークアンプに接続される線路について、ピークアンプ側の特性インピーダンスが合成点側の特性インピーダンスよりも低くなるように設計されることで、周波数に対する特性インピーダンスの広がりを抑制することができる。よって、飽和出力電力からバックオフした出力電力時でもピークアンプ出力端の影響による効率の劣化を抑制することができ、広帯域において高効率な出力を得ることができるドハティ型増幅器を実現することができる。

（第２の実施形態）
第１の実施形態では、第２線路を２段で形成しているが、３段以上で形成する点が異なる。
第２の実施形態に係るドハティ型増幅器のブロック図について図１０を参照して説明する。

図１０は、第２の実施形態に係るドハティ型増幅器１０００を等価回路として表現したブロック図であり、キャリアアンプ１０１、第１線路１０２、ピークアンプ１０３、第２線路１００１およびインピーダンス変換線路１０５を含む。キャリアアンプ１０１、第１線路１０２、ピークアンプ１０３およびインピーダンス変換線路１０５の動作と、ドレインバイアスライン２０３およびドレインバイアスライン２０４からの給電方法とは、第１の実施形態と同様であるのでここでの説明は省略する。

第２線路１００１は、それぞれ特性インピーダンスが異なる３つの部分線路１００２、部分線路１００３および部分線路１００４で形成される。ここで、部分線路１００２、部分線路１００３および部分線路１００４のそれぞれの電気長は、使用周波数の略２分の１波長を等分した長さが望ましく、ここでは３等分なので、使用周波数の略６分の１波長（位相長さφ＝６０°）に対応する長さである。
また、部分線路１００２の特性インピーダンスは、部分線路１００３および部分線路１００４のそれぞれの特性インピーダンスよりも低くなるように設計され、かつ、部分線路１００３の特性インピーダンスは、部分線路１００４の特性インピーダンスよりも低くなるように設計される。すなわち、複数の部分線路は、第２線路１０４の経路上において、ピークアンプ１０３側に存在する部分線路の特性インピーダンスが合成点１０６側に存在する部分線路の特性インピーダンスよりも低くなるように設計される。言い換えれば、特性インピーダンスは、合成点１０６側からピークアンプ１０３側に向かって、部分線路ごとに低くなるように設計されればよい。このように設計することで、第１の実施形態と同様に、周波数に対する特性インピーダンスの広がりを抑制することができる。なお、第２の実施形態では第２線路１００１を３段で形成する例を示すが、これに限らず、さらに多い段数で形成する場合でも、特性インピーダンスが合成点１０６側からピークアンプ１０３側に向かって、部分線路ごとに低くなるように設計されればよい。さらに段数を増やすことにより、１段のテーパー形状と見なせる場合についても同様に設計されればよい。

第２の実施形態に係るドハティ型増幅器１０００の第１の具体例について図１１を参照して説明する。

図１１に示すドハティ型増幅器１１００は、第１線路１０２、第２線路１００１、インピーダンス変換線路１０５、ドレインバイアスライン２０３およびドレインバイアスライン２０４をマイクロストリップ線路で形成したものである。

キャリアアンプ１０１のドレイン電圧は、ドレインバイアスライン２０３を介して合成点１０６から給電され、ピークアンプ１０３のドレイン電圧は、ドレインバイアスライン２０４を介して部分線路１００３から給電される。

次に、第２の実施形態に係るドハティ型増幅器１０００の第２の具体例について図１２を参照して説明する。

図１２に示すドハティ型増幅器１２００は、図１１に示すドハティ型増幅器１１００とほぼ同様の構成であるが、図８のように、キャリアアンプ１０１のドレイン電圧およびピークアンプ１０３のドレイン電圧の少なくともどちらか一方が、ドレインバイアスライン２０４を介して、ピークアンプ１０３の出力端から使用周波数の略４分の１波長離れた位置、ここでは部分線路１００３から給電される点が第１の具体例と異なる。このように形成しても、第１の具体例と同様の効果を得ることができる。

以上に示した第２の実施形態によれば、ピークアンプに接続される第２線路を、ピークアンプ側に存在する線路の特性インピーダンスが合成点側に存在する線路の特性インピーダンスよりも低くなるようにすることで、３段以上で形成する場合でも、第１の実施形態と同様に周波数に対する特性インピーダンスの広がりを抑制することができる。すなわち、ドハティ型増幅器の広帯域かつ高効率化を実現することができる。

なお、上述したドハティ型増幅器１００において、ピークアンプ１０３の飽和出力電力を、キャリアアンプ１０１の飽和出力電力よりも大きくなるように設計してもよい。このように設計することで、６ｄＢ以上のバックオフ点でキャリアアンプ１０１が飽和し始めるため、６ｄＢ以上のバックオフが生じるときでも出力電力の効率を改善することができ、一般的なドハティ増幅器よりも高効率化することができる。

また、合成点１０６とグランドとの間にキャパシタを接続してもよい。キャパシタを接続することで、高調波成分のインピーダンスを最適化することができ、広帯域にわたり高周波特性を改善できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行なうことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００，２００，８００，９００，１０００，１１００，１２００・・・ドハティ型増幅器、１０１・・・キャリアアンプ、１０２・・・第１線路、１０３・・・ピークアンプ、１０４，１００１・・・第２線路、１０５・・・インピーダンス変換線路、１０６・・・合成点、２０１，２０２，１００２，１００３，１００４・・・部分線路、２０３・・・ドレインバイアスライン、２０４・・・ドレインバイアスライン、３００・・・解析モデル、４００・・・テーブル、４０１・・・電気長（Ｌ１）、４０２・・・電気長（Ｌ２）、４０３・・・リアクタンス（｜Ｘ＿ｆ_ｌｏｗ｜）、４０４・・・リアクタンス（｜Ｘ＿ｆ_ｈｉｇｈ｜）、４０５・・・リアクタンス（｜Ｘ｜ｍｉｎ）、５００・・・回路図、６００・・・テーブル、６０１・・・特性インピーダンス（Ｚ１）、６０２・・・特性インピーダンス（Ｚ２）、６０３・・・判定結果、７０１，７０２，７０３・・・グラフ。

Claims (11)

1. 信号を増幅し、第１出力信号を出力するキャリアアンプと、
   前記信号を増幅し、第２出力信号を出力するピークアンプと、
   前記キャリアアンプに接続される第１線路と、
   前記ピークアンプに第１端が接続され、前記第１線路に第２端が接続され、前記第１端の特性インピーダンスが前記第２端の特性インピーダンスよりも低い第２線路と、を具備し、
   前記キャリアアンプのドレイン電圧は、前記第１線路に前記第２端が接続される点から給電され、前記ピークアンプのドレイン電圧は、前記ピークアンプの出力端から使用周波数の略４分の１波長離れた位置から給電されるドハティ型増幅器。
2. 前記第２線路は、複数の部分線路から形成され、
   前記複数の部分線路は、前記第２線路の経路上において、前記第１端側に存在する部分線路の特性インピーダンスが、前記第２端側に存在する部分線路の特性インピーダンスよりも低い請求項１に記載のドハティ型増幅器。
3. 前記複数の部分線路の電気長はそれぞれ、使用周波数の略２分の１波長を等分した長さである請求項２に記載のドハティ型増幅器。
4. 前記ピークアンプの飽和出力電力は、前記キャリアアンプの飽和出力電力よりも大きい請求項１から請求項３のいずれか１項に記載のドハティ型増幅器。
5. 前記キャリアアンプのドレイン電圧および前記ピークアンプのドレイン電圧の少なくともどちらか一方は、前記第１線路に前記第２端が接続される点から給電される請求項１から請求項４のいずれか１項に記載のドハティ型増幅器。
6. 前記キャリアアンプのドレイン電圧および前記ピークアンプのドレイン電圧の少なくともどちらか一方は、前記ピークアンプの出力端から使用周波数の略４分の１波長離れた位置から給電される請求項１から請求項４のいずれか１項に記載のドハティ型増幅器。
7. 前記第１線路に前記第２端が接続される点とグランドとの間にキャパシタを接続する請求項１から請求項６のいずれか１項に記載のドハティ型増幅器。
8. 前記第１端の線路の幅は、前記第２端の線路の幅よりも広い請求項１から請求項７のいずれか１項に記載のドハティ型増幅器。
9. 前記第１端が形成される基板の厚みは、前記第２端が形成される基板の厚みよりも薄い請求項１から請求項７のいずれか１項に記載のドハティ型増幅器。
10. 前記第１端が形成される基板の比誘電率は、前記第２端が形成される基板の比誘電率よりも高い請求項１から請求項７のいずれか１項に記載のドハティ型増幅器。
11. 前記第２線路は、前記第１端に近いほど特性インピーダンスが低い請求項１から請求項１０のいずれか１項に記載のドハティ型増幅器。

Images