JP6202020B2 - 半導体モジュール、半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体モジュール、半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP6202020B2
JP6202020B2 JP2015035491A JP2015035491A JP6202020B2 JP 6202020 B2 JP6202020 B2 JP 6202020B2 JP 2015035491 A JP2015035491 A JP 2015035491A JP 2015035491 A JP2015035491 A JP 2015035491A JP 6202020 B2 JP6202020 B2 JP 6202020B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor
semiconductor device
terminals
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015035491A
Other languages
English (en)
Other versions
JP2016157850A (ja
Inventor
裕孝 大野
裕孝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015035491A priority Critical patent/JP6202020B2/ja
Priority to US14/988,180 priority patent/US10043735B2/en
Priority to DE102016102305.1A priority patent/DE102016102305B4/de
Priority to CN201610101930.5A priority patent/CN105914203B/zh
Publication of JP2016157850A publication Critical patent/JP2016157850A/ja
Application granted granted Critical
Publication of JP6202020B2 publication Critical patent/JP6202020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • General Engineering & Computer Science (AREA)

Description

本明細書が開示する技術は、半導体モジュール、半導体装置、及び、半導体装置の製造方法に関する。
特許文献１に、複数の半導体装置を積層して構成した半導体モジュールが開示されている。各半導体装置は、３つの端子（すなわち、高電位側電源出力端子、低電位側電源出力端子、及び、出力端子）を有している。各半導体装置は、積層方向に沿って見たときに、同種の端子が重なり合うように積層されている。すなわち、同種の端子が積層方向に沿って列を成すように各半導体装置が積層されている。この種の半導体モジュールにおいては、高電位側電源出力端子の列に沿って高電位側配線が配置される。高電位側配線は、高電位側電源出力端子を介して半導体チップに接続される。また、低電位側電源出力端子の列に沿って低電位側配線が配置される。低電位側配線は、低電位側電源出力端子を介して半導体チップに接続される。この構造によれば、各配線を引き回す距離を短縮することができ、半導体モジュールの小型化が可能である。
特開２０１２−２３５０８１号公報
近年では、半導体モジュールを構成する半導体装置に、２端子型半導体装置を用いる場合がある。例えば、複数の３端子型半導体装置と複数の２端子型半導体装置を積層した半導体モジュールが存在する。この構造では、第１〜第３端子を有する３端子型半導体装置と、第４〜第５端子を有する２端子型半導体装置が積層される。この場合、第１端子と第４端子が一列に配列され、第２端子と第５端子が一列に配列され、第３端子が一列に配列される。この構造でも、少なくとも１つの列の端子群を共通の配線に接続することができ、半導体モジュールの小型化が可能である。
また、２種類の２端子型半導体装置を複数個積層した半導体モジュールが存在する。この構造では、第１〜第２端子を有する第１の半導体装置と、第３〜第４端子を有する第２の半導体装置が積層される。この場合、第１端子と第３端子が一列に配列され、第２端子のみが一列に配列され、第４端子のみが一列に配列される。この構造でも、少なくとも１つの列の端子群を共通の配線に接続することができ、半導体モジュールの小型化が可能である。
上述した半導体モジュールを構成する半導体装置の各端子は、半導体チップを封止する封止樹脂から外側に突出している。この種の半導体装置の製造プロセスでは、半導体チップを封止する封止樹脂を形成するための樹脂成形工程が行われる。樹脂成形工程では、半導体チップと半導体チップに接続された端子群とを有する半製品が、成形型にセットされる。このとき、半製品の各端子が、成形型の端子受入溝内に配置される。その後、成形型を閉じて、キャビティ内に樹脂を導入することで、半導体チップが封止樹脂によって封止される。端子受入溝内には樹脂が流入しないので、各端子は樹脂に覆われない。このため、樹脂成形工程後に、各端子は封止樹脂の内部から外部に突出する状態となる。
上記のように２端子型半導体装置と３端子型半導体装置を１つの半導体モジュールに使用する場合には、２端子型半導体装置を製造するための樹脂成形工程と３端子型半導体装置を製造するための樹脂成形工程で別の成形型を使用する必要がある。すなわち、３端子型半導体装置を製造するための成形型は、３つの端子受入溝を有している。したがって、この成形型を用いて２端子型半導体装置に対する樹脂成形工程を実施すると、１つの端子受入溝内に配置する端子が存在せず、この端子受入溝が空になってしまう。このため、２端子型半導体装置の樹脂成形工程を実施しようとすると、空の端子受入溝内に樹脂が流入し、所望の形状の半導体装置を得ることができない。したがって、２端子型半導体装置と３端子型半導体装置を共通の成形型で製造することができない。
また、上記のように２種類の２端子型半導体装置（第１の半導体装置と第２の半導体装置）を１つの半導体モジュールに使用する場合にも、第１の半導体装置を製造するための樹脂成形工程と第２の半導体装置を製造するための樹脂成形工程で別の成形型を使用する必要がある。すなわち、上記の通り、第１の半導体装置の第２端子と、第２の半導体装置の第４端子は、異なる列を構成するように配置される。したがって、第１の半導体装置中における第２端子の位置は、第２の半導体装置中における第４端子の位置と異なる。このため、第２端子と第４端子とで端子受入溝を共通化することができない。また、第２端子用の端子受入溝と第４端子用の端子受入溝の両方を有する成形型を使用することも考えられる。しかしながら、この場合、第１の半導体装置を製造する場合には第４端子用の端子受入溝が空になり、第２の半導体装置を製造する場合には第２端子用の端子受入溝が空になる。このため、空の端子受入内に樹脂が流入し、所望の形状の半導体装置を得ることができない。したがって、第１の半導体装置と第２の半導体装置を共通の成形型で製造することができない。
なお、上記の説明では、２端子型及び３端子型の半導体装置を例として説明したが、端子の数が別の数であっても同様の問題が生じる。つまり、端子数が互いに異なる複数の半導体装置を用いる場合や、端子の位置が互いに異なる複数の半導体装置を用いる場合には、上記と同様の問題が生じる。したがって、本明細書では、異なる種類の複数の半導体装置を用いる半導体モジュールであって、効率的に製造することが可能な半導体モジュールの構造、及び、これに関連する半導体装置の構造及びその製造方法を提供する。
本明細書が開示する半導体モジュールは、複数の第１半導体装置と、複数の第２半導体装置と、第１配線と、第２配線を有している。前記各第１半導体装置が、第１封止樹脂と、前記第１封止樹脂の内部から外部に突出する第１端子、第２端子及び第３端子と、前記第１封止樹脂の内部に配置されているとともに少なくとも前記第１端子と前記第３端子に接続されている第１半導体チップを有している。前記各第２半導体装置が、第２封止樹脂と、前記第２封止樹脂の内部から外部に突出する第４端子、第５端子及び第６端子と、第２半導体チップを有している。第２半導体チップは、前記第２封止樹脂の内部に配置されており、前記第４端子と前記第５端子に接続されており、前記第６端子に接続されていない。前記複数の第１半導体装置と前記複数の第２半導体装置が積層されている。前記第１端子と前記第４端子が前記積層方向に沿って一列に配列されている。前記第２端子と前記第５端子が前記積層方向に沿って一列に配列されている。前記第３端子と前記第６端子が前記積層方向に沿って一列に配列されている。前記第１配線が、前記第２端子と前記第５端子の列に沿って伸びており、前記第５端子に接続されている。前記第２配線が、前記第３端子と前記第６端子の列に沿って伸びており、前記第３端子に接続されている。
なお、第１半導体装置は、第１封止樹脂の内部に、１つの半導体チップを有していてもよいし、複数の半導体チップを有していてもよい。すなわち、第１半導体装置は、１つの第１半導体チップを有していてもよいし、複数の第１半導体チップを有していてもよい。第１半導体チップが複数ある場合は、第１端子は、少なくとも１つの第１半導体チップに接続されていればよい。また、第３端子は、少なくとも１つの第１半導体チップに接続されていればよい。また、第２半導体装置は、第２封止樹脂の内部に、１つの半導体チップを有していてもよいし、複数の半導体チップを有していてもよい。すなわち、第２半導体装置は、１つの第２半導体チップを有していてもよいし、複数の第２半導体チップを有していてもよい。第２半導体チップが複数ある場合は、第４端子は、少なくとも１つの第２半導体チップに接続されていればよい。また、第５端子は、少なくとも１つの第２半導体チップに接続されていればよい。
また、第２端子は、第１半導体チップに接続されていてもよいし、第１半導体チップに接続されていなくてもよい。第１配線は、第２端子に接続されていてもよいし、第２端子に接続されていなくてもよい。
また、本明細書において、端子の名称は、端子の並び順を示すものではない。したがって、第１端子と第２端子の間に第３端子が配置されていてもよい。また、第４端子と第５端子の間に第６端子が配置されていてもよい。
この半導体モジュールでは、第１半導体装置が第１〜第３端子を有しており、第２半導体装置が第４〜第６端子を有している。第１半導体装置と第２半導体装置の両方が３つの端子を有しているので、第１半導体装置と第２半導体装置を共通の成形型によって製造することが可能である。
また、この半導体モジュールでは、第６端子が第２半導体チップに接続されていない。このため、第２配線が、第６端子を介して第２半導体チップに接続されていない。すなわち、第６端子は電流経路とはならないダミー端子である。
他方、第１半導体装置の第２端子は、第１半導体チップに接続されていてもよいし、第１半導体チップに接続されていなくてもよい。すなわち、第２端子は、有効な端子であっても、ダミー端子であってもよい。第１配線が、第２端子を介して第１半導体チップに接続されている場合には、第２端子は有効な端子である。この場合、有効な端子数が異なる第１半導体装置と第２半導体装置を、共通の成形型により製造することが可能ということになる。つまり、有効な端子数が異なる半導体装置を有する半導体モジュールを効率的に製造することができる。第１配線が、第２端子を介して第１半導体チップに接続されていない場合には、第２端子はダミー端子である。この場合、有効な端子の位置が異なる第１半導体装置と第２半導体装置を共通の成形型により製造することが可能ということになる。つまり、有効な端子の配置が異なる半導体装置を有する半導体モジュールを効率的に製造することができる。
半導体モジュール１０の回路図。 半導体装置２０、２２の平面図。 半導体装置２４の平面図。 半導体装置２６の平面図。 半導体モジュール１０の斜視図。 端子側から見た半導体モジュール１０の平面図。 半導体モジュール１０の端子に対する配線を示す図。 半製品２０ｘの平面図。 成形型７０の平面図。 成形型７０にセットされた半製品２０ｘを示す平面図。 半製品２４ｘの平面図。 半製品２６ｘの平面図。 半導体モジュール１１０の回路図。 端子側から見た半導体モジュール１１０の平面図。 半導体モジュール１１０の端子に対する配線を示す図。 アンカー部４６の第１変形例を示す平面図。 アンカー部４６の第２変形例を示す平面図。
図１は、実施例１に係る半導体モジュール１０の回路図を示している。図１に示すように、半導体モジュール１０は、電源９０、リアクトル９２、２個のモータ９４、９６に接続されている。半導体モジュール１０は、半導体装置２０、３個の半導体装置２２ａ〜２２ｃ、３個の半導体装置２４ａ〜２４ｃ及び３個の半導体装置２６ａ〜２６ｃを有している。なお、以下では、３個の半導体装置２２ａ〜２２ｃをまとめて半導体装置２２と呼ぶ場合がある。また、以下では、３個の半導体装置２４ａ〜２４ｃをまとめて半導体装置２４と呼ぶ場合がある。また、以下では、３個の半導体装置２６ａ〜２６ｃをまとめて半導体装置２６と呼ぶ場合がある。半導体装置２０、２２、２４及び２６のそれぞれは、半導体チップを樹脂によって覆った部品である。
半導体装置２０は、２つのＩＧＢＴ４０ａ、４０ｂと２つのダイオード４２ａ、４２ｂを有している。２つのＩＧＢＴ４０ａ、４０ｂは、互いに直列に接続されている。ダイオード４２ａは、ＩＧＢＴ４０ａに対して逆並列に（すなわち、アノードがエミッタに接続され、カソードがコレクタに接続されるように）接続されている。ダイオード４２ｂは、ＩＧＢＴ４０ｂに対して逆並列に接続されている。半導体装置２０は、ＩＧＢＴ４０ａのコレクタに接続されている高電位端子ＨＴ１と、ＩＧＢＴ４０ｂのエミッタに接続されている低電位端子ＬＴ１と、ＩＧＢＴ４０ａのエミッタ及びＩＧＢＴ４０ｂのコレクタに接続されている入力端子ＩＴ１を有している。高電位端子ＨＴ１は、高電位バスバー３７に接続されている。低電位端子ＬＴ１は、低電位バスバー３８に接続されている。入力端子ＩＴ１は、電源配線９１を介して電源９０のプラス端子に接続されている。また、電源配線９１には、リアクトル９２が介装されている。電源９０のマイナス端子は、低電位バスバー３８に接続されている。リアクトル９２と半導体装置２０によって、電圧コンバータ８０が構成されている。電圧コンバータ８０は、電源９０の出力電圧を昇圧し、昇圧した電圧を高電位バスバー３７と低電位バスバー３８の間に出力する。
図２は、半導体装置２０を示している。図２に示すように、半導体装置２０は、ＩＧＢＴ４０ａを構成する半導体チップ４０ａ、ＩＧＢＴ４０ｂを構成する半導体チップ４０ｂ、ダイオード４２ａを構成する半導体チップ４２ａ及びダイオード４２ｂを構成する半導体チップ４２ｂを有している。また、半導体装置２０は、上述した高電位端子ＨＴ１、低電位端子ＬＴ１及び入力端子ＩＴ１を有している。さらに、半導体装置２０は、複数の信号端子ＳＴ１等を有している。高電位端子ＨＴ１は、半導体チップ４０ａの裏面（ＩＧＢＴ４０ａのコレクタ）及び半導体チップ４２ａの裏面（ダイオード４２ａのカソード）に接続されている。低電位端子ＬＴ１は、半導体チップ４０ｂの裏面（ＩＧＢＴ４０ｂのエミッタ）及び半導体チップ４２ｂの裏面（ダイオード４２ｂのアノード）に接続されている。入力端子ＩＴ１は、半導体チップ４０ａの表面（ＩＧＢＴ４０ａのエミッタ）、半導体チップ４２ａの表面（ダイオード４２ａのアノード）、半導体チップ４０ｂの表面（ＩＧＢＴ４０ｂのコレクタ）及び半導体チップ４２ｂの表面（ダイオード４２ｂのカソード）に接続されている。各信号端子ＳＴ１は、ＩＧＢＴ４０ａとＩＧＢＴ４０ｂのいずれかのゲートに接続されている。半導体チップ４０ａ、４０ｂ、４２ａ、４２ｂ及びこれらが実装されている部分の端子ＨＴ１、ＬＴ１、ＩＴ１及びＳＴ１は、封止樹脂４４に覆われている。端子ＨＴ１、ＬＴ１、ＩＴ１及びＳＴ１は、封止樹脂４４の内部から外部に突出している。
各半導体装置２２は、２つのＩＧＢＴ４０ｃ、４０ｄと２つのダイオード４２ｃ、４２ｄを有している。２つのＩＧＢＴ４０ｃ、４０ｄは、互いに直列に接続されている。ダイオード４２ｃは、ＩＧＢＴ４０ｃに対して逆並列に接続されている。ダイオード４２ｄは、ＩＧＢＴ４０ｄに対して逆並列に接続されている。各半導体装置２２は、ＩＧＢＴ４０ｃのコレクタに接続されている高電位端子ＨＴ２と、ＩＧＢＴ４０ｄのエミッタに接続されている低電位端子ＬＴ２と、ＩＧＢＴ４０ｃのエミッタ及びＩＧＢＴ４０ｄのコレクタに接続されている出力端子ＯＴ２を有している。高電位端子ＨＴ２は、高電位バスバー３７に接続されている。低電位端子ＬＴ２は、低電位バスバー３８に接続されている。出力端子ＯＴ２は、出力配線に接続されている。より詳細には、半導体装置２２ａの出力端子ＯＴ２は、出力配線３４ａに接続されている。半導体装置２２ｂの出力端子ＯＴ２は、出力配線３４ｂに接続されている。半導体装置２２ｃの出力端子ＯＴ２は、出力配線３４ｃに接続されている。出力配線３４ａ〜３４ｃの他端は、モータ９４に接続されている。３つの半導体装置２２によって、インバータ８２が構成されている。インバータ８２は、高電位バスバー３７と低電位バスバー３８の間の直流電圧を、三相交流電圧に変換してモータ９４に供給する。
半導体装置２２は、図２に示す半導体装置２０と略同じ構造を有している。すなわち、半導体装置２２は、ＩＧＢＴ４０ｃを構成する半導体チップ４０ｃ、ＩＧＢＴ４０ｄを構成する半導体チップ４０ｄ、ダイオード４２ｃを構成する半導体チップ４２ｃ及びダイオード４２ｄを構成する半導体チップ４２ｄを有している。また、半導体装置２２は、上述した高電位端子ＨＴ２、低電位端子ＬＴ２及び出力端子ＯＴ２を有している。さらに、半導体装置２２は、複数の信号端子ＳＴ２等を有している。高電位端子ＨＴ２は、半導体チップ４０ｃの裏面（ＩＧＢＴ４０ｃのコレクタ）及び半導体チップ４２ｃの裏面（ダイオード４２ｃのカソード）に接続されている。低電位端子ＬＴ２は、半導体チップ４０ｄの裏面（ＩＧＢＴ４０ｄのエミッタ）及び半導体チップ４２ｄの裏面（ダイオード４２ｄのアノード）に接続されている。出力端子ＯＴ２は、半導体チップ４０ｃの表面（ＩＧＢＴ４０ｃのエミッタ）、半導体チップ４２ｃの表面（ダイオード４２ｃのアノード）、半導体チップ４０ｄの表面（ＩＧＢＴ４０ｄのコレクタ）及び半導体チップ４２ｄの表面（ダイオード４２ｄのカソード）に接続されている。各信号端子ＳＴ２は、ＩＧＢＴ４０ｃとＩＧＢＴ４０ｄのいずれかのゲートに接続されている。半導体チップ４０ｃ、４０ｄ、４２ｃ、４２ｄ及びこれらが実装されている部分の端子ＨＴ２、ＬＴ２、ＯＴ２及びＳＴ２は、封止樹脂４４に覆われている。端子ＨＴ２、ＬＴ２、ＯＴ２及びＳＴ２は、封止樹脂４４の内部から外部に突出している。
半導体装置２４と半導体装置２６は、高電位バスバー３７と低電位バスバー３８の間に直列に接続されている。直列に接続された半導体装置２４と半導体装置２６によって、直列回路２８が形成されている。高電位バスバー３７と低電位バスバー３８の間に、３つの直列回路２８ａ〜２８ｃが並列に接続されている。
各半導体装置２４は、ＩＧＢＴ４０ｅとダイオード４２ｅを有している。ダイオード４２ｅは、ＩＧＢＴ４０ｅに対して逆並列に接続されている。各半導体装置２４は、ＩＧＢＴ４０ｅのコレクタに接続されている高電位端子ＨＴ３と、ＩＧＢＴ４０ｅのエミッタに接続されている出力端子ＯＴ３を有している。高電位端子ＨＴ３は、高電位バスバー３７に接続されている。出力端子ＯＴ３は、半導体装置２６の出力端子ＯＴ４に接続されている。各半導体装置２６は、ＩＧＢＴ４０ｆとダイオード４２ｆを有している。ダイオード４２ｆは、ＩＧＢＴ４０ｆに対して逆並列に接続されている。各半導体装置２６は、ＩＧＢＴ４０ｆのエミッタに接続されている低電位端子ＬＴ４と、ＩＧＢＴ４０ｆのコレクタに接続されている出力端子ＯＴ４を有している。低電位端子ＬＴ４は、低電位バスバー３８に接続されている。出力端子ＯＴ４は、半導体装置２４の出力端子ＯＴ３と共に、出力配線３６に接続されている。より詳細には、直列回路２８ａの出力端子ＯＴ３、ＯＴ４は、出力配線３６ａに接続されている。直列回路２８ｂの出力端子ＯＴ３、ＯＴ４は、出力配線３６ｂに接続されている。直列回路２８ｃの出力端子ＯＴ３、ＯＴ４は、出力配線３６ｃに接続されている。出力配線３６ａ〜３６ｃの他端は、モータ９６に接続されている。３つの直列回路２８によって、インバータ８４が構成されている。インバータ８４は、高電位バスバー３７と低電位バスバー３８の間の直流電圧を、三相交流電圧に変換してモータ９６に供給する。
図３は、半導体装置２４を示している。図３に示すように、半導体装置２４は、ＩＧＢＴ４０ｅを構成する半導体チップ４０ｅ及びダイオード４２ｅを構成する半導体チップ４２ｅを有している。ＩＧＢＴ４０ｅは、２つの半導体チップ４０ｅによって構成されている。このため、ＩＧＢＴ４０ｅの電流容量は、ＩＧＢＴ４０ａ〜４０ｄよりも高い。また、ダイオード４２ｅは、２つの半導体チップ４２ｅによって構成されている。このため、ダイオード４２ｅの電流容量は、ダイオード４２ａ〜４２ｄよりも高い。また、半導体装置２４は、上述した高電位端子ＨＴ３及び出力端子ＯＴ３を有している。さらに、半導体装置２４は、ダミー端子ＤＴ３及び複数の信号端子ＳＴ３等を有している。高電位端子ＨＴ３は、２つの半導体チップ４０ｅの裏面（ＩＧＢＴ４０ｅのコレクタ）及び２つの半導体チップ４２ｅの裏面（ダイオード４２ｅのカソード）に接続されている。出力端子ＯＴ３は、２つの半導体チップ４０ｅの表面（ＩＧＢＴ４０ｅのエミッタ）及び２つの半導体チップ４２ｅの表面（ダイオード４２ｅのアノード）に接続されている。ダミー端子ＤＴ３は、２つの半導体チップ４０ｅ及び２つの半導体チップ４２ｅの何れにも接続されていない。ダミー端子ＤＴ３と各半導体チップ４０ｅ、４２ｅの間には、間隔が設けられている。各信号端子ＳＴ３は、ＩＧＢＴ４０ｅのゲートに接続されている。半導体チップ４０ｅ、４２ｅ及びこれらが実装されている部分の端子ＨＴ３、ＯＴ３及びＳＴ３は、封止樹脂４４に覆われている。また、ダミー端子ＤＴ３の基端部も、封止樹脂４４に覆われている。封止樹脂４４によって、ダミー端子ＤＴ３は半導体チップ４０ｅ、４２ｅから絶縁されている。端子ＨＴ３、ＤＴ３、ＯＴ３及びＳＴ３は、封止樹脂４４の内部から外部に突出している。
なお、ダミー端子ＤＴ３は、封止樹脂４４によって覆われている部分に、アンカー部４６を有している。アンカー部４６は、ダミー端子ＤＴ３の本体部分４５（すなわち、封止樹脂４４の内部から外部に向かって伸びている部分）から、本体部分４５に対して直交する方向（本体部分４５の幅方向）に突出している。このため、ダミー端子ＤＴ３が外部方向に引っ張られると、アンカー部４６の外部に近い側の面４６ａが、封止樹脂４４に押し付けられる。これによって、ダミー端子ＤＴ３が封止樹脂４４から抜けることが防止される。
図４は、半導体装置２６を示している。図４に示すように、半導体装置２６は、ＩＧＢＴ４０ｆを構成する半導体チップ４０ｆ及びダイオード４２ｆを構成する半導体チップ４２ｆを有している。ＩＧＢＴ４０ｆは、２つの半導体チップ４０ｆによって構成されている。このため、ＩＧＢＴ４０ｆの電流容量は、ＩＧＢＴ４０ａ〜４０ｄよりも高い。また、ダイオード４２ｆは、２つの半導体チップ４２ｆによって構成されている。このため、ダイオード４２ｆの電流容量は、ダイオード４２ａ〜４２ｄよりも高い。また、半導体装置２６は、上述した低電位端子ＬＴ４及び出力端子ＯＴ４を有している。さらに、半導体装置２６は、ダミー端子ＤＴ４及び複数の信号端子ＳＴ４等を有している。低電位端子ＬＴ４は、２つの半導体チップ４０ｆの裏面（ＩＧＢＴ４０ｆのエミッタ）及び２つの半導体チップ４２ｆの裏面（ダイオード４２ｆのアノード）に接続されている。出力端子ＯＴ４は、２つの半導体チップ４０ｆの表面（ＩＧＢＴ４０ｆのコレクタ）及び２つの半導体チップ４２ｆの表面（ダイオード４２ｆのカソード）に接続されている。ダミー端子ＤＴ４は、２つの半導体チップ４０ｆ及び２つの半導体チップ４２ｆの何れにも接続されていない。ダミー端子ＤＴ４と各半導体チップ４０ｆ、４２ｆの間には、間隔が設けられている。各信号端子ＳＴ４は、ＩＧＢＴ４０ｆのゲートに接続されている。半導体チップ４０ｆ、４２ｆ及びこれらが実装されている部分の端子ＬＴ４、ＯＴ４及びＳＴ４は、封止樹脂４４に覆われている。また、ダミー端子ＤＴ４の基端部も、封止樹脂４４に覆われている。封止樹脂４４によって、ダミー端子ＤＴ４は半導体チップ４０ｆ、４２ｆから絶縁されている。端子ＤＴ４、ＬＴ４、ＯＴ４及びＳＴ４は、封止樹脂４４の内部から外部に突出している。
なお、ダミー端子ＤＴ４は、封止樹脂４４によって覆われている部分に、アンカー部４８を有している。アンカー部４８は、ダミー端子ＤＴ４の本体部分４７（すなわち、封止樹脂４４の内部から外部に向かって伸びている部分）から、本体部分４７に対して直交する方向（本体部分４７の幅方向）に突出している。このため、ダミー端子ＤＴ４が外部方向に引っ張られると、アンカー部４８の外部に近い側の面４８ａが、封止樹脂４４に押し付けられる。これによって、ダミー端子ＤＴ４が封止樹脂４４から抜けることが防止される。
図２〜図４に示すように、半導体装置２０、２２、２４、２６の形状は、略等しい。このため、半導体装置２０、２２、２４、２６を重ねると、複数の端子が重複する。すなわち、端子ＨＴ１、ＨＴ２、ＨＴ３及びＤＴ４が互いに重複し、端子ＬＴ１、ＬＴ２、ＤＴ３及びＬＴ４が互いに重複し、端子ＩＴ１、ＯＴ２、ＯＴ３及びＯＴ４が互いに重複する。
図５は、半導体モジュール１０の斜視図を示している。また、図６は、図５の半導体モジュールの上面（端子ＨＴ、ＬＴ等が配置されている側の面）を平面視した平面図を示している。図５、６に示すように、半導体モジュール１０は、上述した半導体装置２０〜２６と、冷却板５０を交互に積層した構造を有している。したがって、２つの冷却板５０の間に、１つの半導体装置が挟まれている。冷却板５０の内部は空洞である。冷却板５０は、連結管５２によって互いに連結されている。冷却板５０及び連結管５２の内部には、冷媒が流れる。これによって、各半導体装置が冷却される。半導体モジュール１０の一方の端に位置する冷却板５０は、ハウジング５４の側壁５４ａに接している。半導体モジュール１０の他方の端に位置する冷却板５０は、板ばね５６に接している。板ばね５６は、半導体装置と冷却板５０の積層体を、側壁５４ａ側に付勢している。このため、隣接する半導体装置と冷却板５０とが互いに密着している。各半導体装置は、端子ＨＴ、ＬＴ、ＯＴまたはＤＴが突出する面が、半導体モジュール１０の上面となるように配置されている。以下では、半導体装置と冷却板５０の積層方向をｘ方向、端子ＨＴ、ＬＴ、ＯＴ、ＤＴが突出する方向をｚ方向、ｘ方向及びｚ方向に直交する方向をｙ方向という。
図５、６に示すように、半導体装置は、側壁５４ａ側から、半導体装置２０、２２ａ、２２ｂ、２２ｃ、２４ａ、２６ａ、２４ｂ、２６ｂ、２４ｃ、２６ｃの順で並ぶように積層されている。図７は、図６に示す各端子と、これらに接続されている配線を示している。図７に示すように、端子ＨＴ１、ＨＴ２、ＨＴ３、ＤＴ４は、ｘ方向に一列に配列されており、これらによって端子列Ｌ１が構成されている。すなわち、端子ＨＴ１、ＨＴ２、ＨＴ３、ＤＴ４は、ｘ方向に沿って見たときに、互いに重なるように直線状に配列されている。また、端子ＬＴ１、ＬＴ２、ＤＴ３、ＬＴ４は、ｘ方向に一列に配列されており、これらによって端子列Ｌ２が構成されている。また、端子ＩＴ１、ＯＴ２、ＯＴ３、ＯＴ４は、ｘ方向に一列に配列されており、これらによって端子列Ｌ３が構成されている。端子列Ｌ１、Ｌ２及びＬ３は、互いに平行に伸びている。
端子列Ｌ１に沿って、高電位バスバー３７が伸びている。高電位バスバー３７は、端子列Ｌ１を構成する各端子に溶接されている。端子列Ｌ１を構成する端子のうち高電位端子ＨＴ１、ＨＴ２、ＨＴ３によって、高電位バスバー３７が半導体装置２０、２２、２４内の半導体チップに接続されている。他方、半導体装置２６のダミー端子ＤＴ４は、図４に示すように、封止樹脂４４の内部で半導体チップ４０ｆ、４２ｆのいずれからも絶縁されている。したがって、高電位バスバー３７は、ダミー端子ＤＴ４に接続されているものの、半導体チップ４０ｆ、４２ｆには接続されていない。このため、ダミー端子ＤＴ４は、電気的には機能しない。しかしながら、このように高電位バスバー３７を各ダミー端子ＤＴ４に接続することで、高電位バスバー３７を補強することができる。これによって、高電位バスバー３７の振動等を抑制することができる。
端子列Ｌ２に沿って、低電位バスバー３８が伸びている。低電位バスバー３８は、端子列Ｌ２を構成する各端子に溶接されている。端子列Ｌ２を構成する端子のうち低電位端子ＬＴ１、ＬＴ２、ＬＴ４によって、低電位バスバー３８が半導体装置２０、２２、２６内の半導体チップに接続されている。他方、半導体装置２４のダミー端子ＤＴ３は、図３に示すように、封止樹脂４４の内部で半導体チップ４０ｅ、４２ｅのいずれからも絶縁されている。したがって、低電位バスバー３８は、ダミー端子ＤＴ３に接続されているものの、半導体チップ４０ｅ、４２ｅには接続されていない。このため、ダミー端子ＤＴ３は、電気的には機能しない。しかしながら、このように低電位バスバー３８をダミー端子ＤＴ３に接続することで、低電位バスバー３８を補強することができる。これによって、低電位バスバー３８の振動等を抑制することができる。
端子列Ｌ３を構成する入力端子ＩＴ１は、電源配線９１に接続されている。また、端子列Ｌ３を構成する出力端子ＯＴ２、ＯＴ３及びＯＴ４のそれぞれは、出力配線３４ａ、３４ｂ、３４ｃ、３６ａ、３６ｂ、３６ｃのうちの対応する１つに接続されている。
図７のように各端子が各配線に接続されることによって、図１に示す回路が構成されている。このように、端子を直線状に並べて端子列Ｌ１、Ｌ２及びＬ３を形成し、端子列Ｌ１、Ｌ２に沿ってバスバーを配置することで、配線の取り回し距離を低減することができる。これによって、半導体モジュール１０を小型化することができる。また、このように端子を配列することで、各端子を配線に溶接する作業を、端子列に沿って効率的に実施することができる。このため、効率的に半導体モジュール１０を製造することができる。
次に、半導体装置２０、２２、２４、２６の製造方法について説明する。
まず、図２に示す半導体装置２０の製造工程について説明する。半導体装置２０の製造工程では、まず、図８に示す半製品２０ｘを製造する。図８のリードフレーム６０は、枠体６１によって、高電位端子ＨＴ１、低電位端子ＬＴ１及び信号端子ＳＴ１が互いに接続された金属部品である。まず、リードフレーム６０の高電位端子ＨＴ１に、半導体チップ４０ａ、４２ａをはんだを用いて実装する。また、リードフレーム６０の低電位端子ＬＴ１に、半導体チップ４０ｂ、４２ｂをはんだを用いて実装する。次に、各信号端子ＳＴ１を、ワイヤーボンディングによって半導体チップ４０ａ、４０ｂに接続する。次に、出力端子ＩＴ１を、半導体チップ４０ａ、４０ｂ、４２ａ、４２ｂの表面に、はんだによって接合する。これによって、図８に示す半製品２０ｘが完成する。
次に、半製品２０ｘに対して、図９に示す成形型７０を用いて射出成形を行う。なお、図９は、成形型７０を開いたときの片側の型を示している。図９の斜線部分は、パーティション面７２（すなわち、成形型７０を閉じたときに、反対側の型と接触する面）である。図示するように、成形型７０のパーティション面７２には、キャビティ７４と溝７６が形成されている。キャビティ７４は、樹脂が注入される空間である。溝７６は、リードフレームを受け入れるための溝である。溝７６の深さは、キャビティ７４の深さよりも浅い。溝７６は、高電位端子受入溝７６ａ、低電位端子受入溝７６ｂ、入出力端子受入溝７６ｃ、信号端子受入溝７６ｄ及び環状溝７６ｅを有している。溝７６ａ、７６ｂ及び７６ｄは、環状溝７６ｅからキャビティ７４まで伸びている。溝７６ｃは、キャビティ７４まで伸びている。
半製品２０ｘに対して射出成形を行う場合には、図１０に示すように成形型７０に半製品２０ｘをセットする。半導体チップ４０ａ、４０ｂ、４２ａ、４２ｂは、キャビティ７４内に配置される。リードフレーム６０のキャビティ７４よりも外側に位置する部分は、溝７６内に配置される。より詳細には、高電位端子ＨＴ１は、高電位端子受入溝７６ａ内に配置される。低電位端子ＬＴ１は、低電位端子受入溝７６ｂ内に配置される。入力端子ＩＴ１は、入出力端子受入溝７６ｃ内に配置される。信号端子ＳＴ１は、信号端子受入溝７６ｄ内に配置される。各端子ＨＴ１、ＬＴ１、ＩＴ１及びＳＴ１は、各端子受入溝７６ａ〜７６ｄの内壁に隙間なく密着する。図１０に示すように半製品２０ｘを成形型７０にセットしたら、成形型７０を閉じて、キャビティ７４内に溶融樹脂を充填する。このとき、各端子ＨＴ１、ＬＴ１、ＩＴ１及びＳＴ１が、各端子受入溝７６ａ〜７６ｄの内壁に隙間なく密着しているので、溶融樹脂は端子受入溝７６ａ〜７６ｄ内に流入しない。その後、成形型７０を冷却し、溶融樹脂を硬化させる。これによって、半導体チップ４０ａ、４０ｂ、４２ａ、４２ｂを封止する封止樹脂４４（図２）が形成される。溶融樹脂が硬化した後に成形品を成形型７０から取り出す。その後、リードフレーム６０を切断して、各端子ＨＴ１、ＬＴ１、ＩＴ１及びＳＴ１から枠体６１を切り離す。これによって、端子ＨＴ１、ＬＴ１及びＳＴ１が互いから分離される。以上の工程によって、図２に示す半導体装置２０が完成する。
半導体装置２２の製造工程は、半導体装置２０の製造工程と略等しいので、説明を省略する。
次に、図３に示す半導体装置２４の製造工程について説明する。半導体装置２４の製造工程では、まず、図１１に示す半製品２４ｘを製造する。図１１のリードフレーム６２は、枠体６３によって、高電位端子ＨＴ３、ダミー端子ＤＴ３及び信号端子ＳＴ３が互いに接続された金属部品である。まず、リードフレーム６２の高電位端子ＨＴ３に、半導体チップ４０ｅ、４２ｅをはんだを用いて実装する。なお、ダミー端子ＤＴ３は、高電位端子ＨＴ３から間隔を開けた位置に配置されている。すなわち、ダミー端子ＤＴ３は、半導体チップ４０ｅ、４２ｅから間隔を開けた位置に配置されている。次に、信号端子ＳＴ３を、ワイヤーボンディングによって半導体チップ４０ｅに接続する。次に、出力端子ＯＴ３を、半導体チップ４０ｅ、４２ｅの表面に、はんだによって接合する。これによって、図１１に示す半製品２４ｘが完成する。なお、半製品２４ｘの端子ＨＴ３、ＤＴ３、ＯＴ３の幅、厚み、ピッチ及び位置は、図８の半製品２０ｘの端子ＨＴ１、ＬＴ１、ＩＴ１の幅、厚み、ピッチ及び位置と等しい。
次に、半製品２４ｘに対して、図９に示す成形型７０を用いて射出成形を行う。まず、半製品２４ｘを成形型７０にセットする。半導体チップ４０ｅ、４２ｅは、キャビティ７４内に配置される。高電位端子ＨＴ３は、高電位端子受入溝７６ａ内に配置される。ダミー端子ＤＴ３は、低電位端子受入溝７６ｂ内に配置される。出力端子ＯＴ３は、入出力端子受入溝７６ｃ内に配置される。信号端子ＳＴ３は、信号端子受入溝７６ｄ内に配置される。各端子ＨＴ３、ＤＴ３、ＯＴ３及びＳＴ３は、各端子受入溝７６ａ〜７６ｄの内壁に隙間なく密着する。その後、成形型７０を閉じて、射出成形を実施する。各端子ＨＴ３、ＤＴ３、ＯＴ３及びＳＴ３が各端子受入溝７６ａ〜７６ｄの内壁に隙間なく密着しているので、溶融樹脂は端子受入溝７６ａ〜７６ｄ内に流入しない。射出成形を実施することで、半導体チップ４０ｅ、４２ｅを封止する封止樹脂４４（図３）が形成される。その後、リードフレーム６２を切断して、端子ＨＴ３、ＤＴ３及びＳＴ３を互いから分離させる。以上の工程によって、図３に示す半導体装置２４が完成する。このように、半導体装置２４は、半導体装置２０、２２と共通の成形型７０を用いて製造することができる。
次に、図４に示す半導体装置２６の製造工程について説明する。半導体装置２６の製造工程では、まず、図１２に示す半製品２６ｘを製造する。図１２のリードフレーム６４は、枠体６５によって、ダミー端子ＤＴ４、低電位端子ＬＴ４及び信号端子ＳＴ４が互いに接続された金属部品である。まず、リードフレーム６４の低電位端子ＬＴ４に、半導体チップ４０ｆ、４２ｆをはんだを用いて実装する。なお、ダミー端子ＤＴ４は、低電位端子ＬＴ４から間隔を開けた位置に配置されている。すなわち、ダミー端子ＤＴ４は、半導体チップ４０ｆ、４２ｆから間隔を開けた位置に配置されている。次に、信号端子ＳＴ４を、ワイヤーボンディングによって半導体チップ４０ｆに接続する。次に、出力端子ＯＴ４を、半導体チップ４０ｆ、４２ｆの表面に、はんだによって接合する。これによって、図１２に示す半製品２６ｘが完成する。なお、半製品２６ｘの端子ＤＴ４、ＬＴ４、ＯＴ４の幅、厚み、ピッチ及び位置は、図８の半製品２０ｘの端子ＨＴ１、ＬＴ１、ＩＴ１の幅、厚み、ピッチ及び位置と等しい。
次に、半製品２６ｘに対して、図９に示す成形型７０を用いて射出成形を行う。まず、半製品２６ｘを成形型７０にセットする。半導体チップ４０ｆ、４２ｆは、キャビティ７４内に配置される。ダミー端子ＤＴ４は、高電位端子受入溝７６ａ内に配置される。低電位端子ＬＴ４は、低電位端子受入溝７６ｂ内に配置される。出力端子ＯＴ４は、入出力端子受入溝７６ｃ内に配置される。信号端子ＳＴ４は、信号端子受入溝７６ｄ内に配置される。各端子ＤＴ４、ＬＴ４、ＯＴ４及びＳＴ４は、各端子受入溝７６ａ〜７６ｄの内壁に隙間なく密着する。その後、成形型７０を閉じて、射出成形を実施する。各端子ＤＴ４、ＬＴ４、ＯＴ４及びＳＴ４が各端子受入溝７６ａ〜７６ｄの内壁に隙間なく密着しているので、溶融樹脂は端子受入溝７６ａ〜７６ｄ内に流入しない。射出成形を実施することで、半導体チップ４０ｆ、４２ｆを封止する封止樹脂４４（図４）が形成される。その後、リードフレーム６４を切断して、端子ＤＴ４、ＬＴ４及びＳＴ４を互いから分離させる。以上の工程によって、図４に示す半導体装置２６が完成する。このように、半導体装置２６は、半導体装置２０、２２と共通の成形型７０を用いて製造することができる。
以上に説明したように、実施例１の半導体モジュール１０は、半導体装置２０、２２、２４、２６を有している。半導体装置２０、２２は、高電位端子ＨＴ、低電位端子ＬＴ及び入出力端子ＩＴ、ＯＴを有している。すなわち、半導体装置２０、２２は、主電流が流れる端子を３つ有する３端子型の半導体装置である。半導体装置２４は、高電位端子ＨＴと出力端子ＯＴを有している。半導体装置２４は、低電位端子ＬＴを有しておらず、その代わりにダミー端子ＤＴを有している。すなわち、半導体装置２４は、主電流が流れる端子を２つ有する２端子型の半導体装置である。半導体装置２６は、低電位端子ＬＴと出力端子ＯＴを有している。半導体装置２６は、高電位端子ＨＴを有しておらず、その代わりにダミー端子ＤＴを有している。すなわち、半導体装置２６は、主電流が流れる端子を２つ有する２端子型の半導体装置である。半導体装置２０、２２、２４、２６は積層されており、これによって、高電位端子ＨＴが一列に配列され、低電位端子ＬＴが一列に配列され、入出力端子ＩＴ、ＯＴが一列に配列されている。図７に示すように、低電位端子ＬＴを有さない半導体装置２４では、低電位端子ＬＴの端子列Ｌ２の位置にダミー端子ＤＴ３が配置されている。また、高電位端子ＨＴを有さない半導体装置２６では、高電位端子ＨＴの端子列Ｌ１の位置にダミー端子ＤＴ４が配置されている。このように、不足する端子の位置にダミー端子ＤＴを配置することで、積層方向（ｘ方向）に沿って見たときに、各半導体装置の形状を略同一とすることができる。すなわち、積層方向に沿って見たときにおける各半導体装置の端子の数、端子間のピッチ及び各端子の幅を略同一とすることができる。このため、半導体装置２０、２２、２４、２６のいずれもが、成形型７０の端子受入溝にフィットする。このため、半導体装置２０、２２、２４、２６を共通の成形型７０を用いて製造することができる。共通の成形型７０が使用可能となることで、半導体モジュール１０の製造効率が飛躍的に向上する。以下に、より詳細に説明する。
図９では、成形型７０のうちの１つのキャビティ７４に対応する範囲を示したが、実際には、成形型７０は、多数（例えば、１０個）のキャビティ７４を有しており、１０個の半導体装置に対する射出成形を同時に行う。このため、成形型７０の重量は、例えば、５００ｋｇ程度となる。また、射出成形時には、成形型７０を１２０〜２００℃に加熱する。重量が極めて大きい成形型７０を常温から上記の温度まで加熱するには、通常は、３〜６時間が必要である。これは、短時間で加熱を行うと、成形型７０の内部で温度が不均一となり、品質低下を招くためである。製造する半導体装置ごとに成形型を変更するとなると、重い成形型を変更する作業を慎重に行わねばならず、時間がかかる。また、変更した成形型を常温から上記の温度まで加熱するのに時間がかかる。このため、成形型の変更作業は、極めて長い時間を要する。これに対し、上記の半導体モジュール１０では、使用する半導体装置２０、２２、２４、２６の製造に共通の成形型７０を用いることができる。このため、成形型の変更作業が不要となる。したがって、半導体モジュール１０は、極めて効率的に製造することができる。
以上に説明したように、この半導体モジュール１０は効率的に製造することができる。
図１３に示す実施例２の半導体モジュール１１０の回路構成は、図１のインバータ８４と等しい。半導体モジュール１１０は、直流電源１１２の出力電圧を三相交流電圧に変換し、モータ９６に供給する。
図１４、１５に示すように、半導体モジュール１１０は、半導体装置２４、２６と冷却板５０の積層構造を有している。側壁５４ａ側から、半導体装置２４ａ、２６ａ、２４ｂ、２６ｂ、２４ｃ、２６ｃの順で半導体装置が並んでいる。図１５に示す配線構造は、図７の半導体装置２４、２６に対する配線構造と等しい。
半導体装置２４は、高電位端子ＨＴ３と出力端子ＯＴ３の間で電流が流れる２端子型半導体装置である。半導体装置２６は、低電位端子ＬＴ４と出力端子ＯＴ４の間で電流が流れる２端子型半導体装置である。すなわち、半導体モジュール１１０は、２種類の２端子型半導体装置によって構成されている。また、上述したように、半導体装置２４と半導体装置２６は、共通の成形型７０によって製造することができる。したがって、半導体モジュール１１０は、効率的に製造することができる。このように、２種類の２端子型半導体装置によって半導体モジュール１１０が構成される場合でも、不足する端子の代わりにダミー端子を設けることで、半導体モジュール１１０を効率的に製造することが可能となる。
なお、上述した実施例１、２では、ダミー端子ＤＴ３、ＤＴ４がアンカー部４６、４８を有していた。アンカー部４６、４８は、ダミー端子ＤＴ３、ＤＴ４の幅方向に伸びていた。しかしながら、アンカー部の形状として、他の形状を採用してもよい。例えば、図１６に示すように、ダミー端子ＤＴ３が厚み方向に折れ曲がっており、折れ曲がった部分によってアンカー部４６が構成されていてもよい。また、図１７に示すように、ダミー端子ＤＴ３に貫通孔４６ｂが形成されており、貫通孔４６ｂ内に封止樹脂４４が入り込んでいてもよい。図２４、２５の構造でも、ダミー端子ＤＴ３の抜けを防止することができる。ダミー端子ＤＴ４のアンカー部４８として、図２４、２５の構造を採用してもよい。また、ダミー端子が封止樹脂４４から抜け難い場合には、アンカー部４６、４８が形成されていなくてもよい。
また、上述した実施例では、封止樹脂４４の内部に４つの半導体チップが配置されていた。しかしながら、ダミー端子を設けることで半導体装置のサイズが大きくなるので、封止樹脂４４の内部により多くの半導体チップを配置してもよい。これによって、半導体装置の電流容量を向上させることができる。
以下に、各実施例の構成要素と請求項の構成要素との関係について説明する。
実施例１において、半導体装置２０、２２を請求項の第１半導体装置の一例とみなし、半導体装置２４を請求項の第２半導体装置の一例と見なすことができる。この場合、入出力端子ＩＴ１、ＯＴ２が請求項の第１端子の一例であり、高電位出力端子ＨＴ１、ＨＴ２が請求項の第２端子の一例であり、低電位出力端子ＬＴ１、ＬＴ２が請求項の第３端子の一例であり、出力端子ＯＴ３が請求項の第４端子の一例であり、高電位出力端子ＨＴ３が請求項の第５端子の一例であり、ダミー端子ＤＴ３が請求項の第６端子の一例である。また、この場合、半導体装置２６を、請求項の第３半導体装置の一例とみなすことができる。
また、実施例１において、半導体装置２０、２２を請求項の第１半導体装置の一例とみなし、半導体装置２６を請求項の第２半導体装置の一例とみなすこともできる。この場合、入出力端子ＩＴ１、ＯＴ２が請求項の第１端子の一例であり、低電位出力端子ＬＴ１、ＬＴ２が請求項の第２端子の一例であり、高電位出力端子ＨＴ１、ＨＴ２が請求項の第３端子の一例であり、出力端子ＯＴ４が請求項の第４端子の一例であり、低電位出力端子ＬＴ４が請求項の第５端子の一例であり、ダミー端子ＤＴ４が請求項の第６端子の一例である。また、この場合、半導体装置２４を、請求項の第３半導体装置と見なすことができる。
また、実施例１、２において、半導体装置２４を請求項の第１半導体装置の一例とみなし、半導体装置２６を請求項の第２半導体装置の一例とみなすことができる。この場合、
出力端子ＯＴ３が請求項の第１端子の一例であり、ダミー端子ＤＴ３が請求項の第２端子の一例であり、高電位端子ＨＴ３が請求項の第３端子の一例であり、出力端子ＯＴ４が請求項の第４端子の一例であり、低電位端子ＬＴ４が請求項の第５端子の一例であり、ダミー端子ＤＴ４が請求項の第６端子の一例である。
以下に、本明細書が開示する半導体モジュールの構成を列挙する。なお、各構成は、いずれも独立して有用なものである。
半導体モジュールは、複数の第１半導体装置と、複数の第２半導体装置と、第１配線と、第２配線を有している。前記各第１半導体装置が、第１封止樹脂と、前記第１封止樹脂の内部から外部に突出する第１端子、第２端子及び第３端子と、前記第１封止樹脂の内部に配置されているとともに少なくとも前記第１端子と前記第３端子に接続されている第１半導体チップを有している。前記各第２半導体装置が、第２封止樹脂と、前記第２封止樹脂の内部から外部に突出する第４端子、第５端子及び第６端子と、第２半導体チップを有している。第２半導体チップは、前記第２封止樹脂の内部に配置されており、前記第４端子と前記第５端子に接続されており、前記第６端子に接続されていない。前記複数の第１半導体装置と前記複数の第２半導体装置が積層されている。前記第１端子と前記第４端子が前記積層方向に沿って一列に配列されている。前記第２端子と前記第５端子が前記積層方向に沿って一列に配列されている。前記第３端子と前記第６端子が前記積層方向に沿って一列に配列されている。前記第１配線が、前記第２端子と前記第５端子の列に沿って伸びており、前記第５端子に接続されている。前記第２配線が、前記第３端子と前記第６端子の列に沿って伸びており、前記第３端子に接続されている。
本明細書が開示する一例の構成では、前記第６端子の前記第２封止樹脂の内部の部分が、前記第６端子が前記第２封止樹脂の内部から外部に向かって引っ張られたときに前記第２封止樹脂と当接するアンカー部を有する。
この構成によれば、第６端子が第２封止樹脂から抜けることを防止することができる。
本明細書が開示する一例の構成では、前記第２配線が前記第６端子に接続されている。
この構成によれば、第６端子によって第２配線を補強することができる。また、第６端子が第２半導体チップに接続されていないので、第２配線を第６端子に接続しても、第２配線と第２半導体チップは接続されない。
本明細書が開示する一例の構成では、前記第２配線が、前記第６端子に接続されていない。
この構成によれば、第２配線の接続点が少なくなるので、効率的に半導体モジュールを製造することができる。
本明細書が開示する一例の半導体装置は、半導体チップと、前記半導体チップを覆う封止樹脂と、前記封止樹脂の内部から外部に突出しており、前記封止樹脂の内部で前記半導体チップに接続されている第１有効端子と、前記封止樹脂の内部から外部に突出しており、前記封止樹脂の内部で前記半導体チップに接続されている第２有効端子と、前記封止樹脂の内部から外部に突出しており、前記封止樹脂の内部で前記半導体チップに接続されていないダミー端子を有している。
なお、半導体チップは、封止樹脂の内部に複数個存在していてもよい。この場合、第１有効端子は、封止樹脂の内部の複数の半導体チップの少なくとも１つに接続されていればよい。また、第２有効端子は、封止樹脂の内部の複数の半導体チップの少なくとも１つに接続されていればよい。また、ダミー端子は、封止樹脂の内部の複数の半導体チップのいずれにも接続されていない。
本明細書が開示する一例の半導体装置では、前記ダミー端子の前記封止樹脂の内部の部分が、前記ダミー端子が前記封止樹脂の内部から外部に向かう向きに引っ張られたときに前記封止樹脂と当接するアンカー部を有している。
本明細書が開示する一例の半導体装置の製造方法では、共通の成形型を用いて第１半導体装置と第２半導体装置を製造する。前記成形型が、キャビティと、前記キャビティに繋がっている第１端子受入溝、第２端子受入溝及び第３端子受入溝を有している。前記第１半導体装置を製造するための第１半製品が、第１半導体チップと、前記第１半導体チップに接続されている第１端子及び第３端子と、第２端子を有している。前記第１半導体装置の製造プロセスが、セット工程と、封止工程を有している。セット工程では、前記第１半導体チップがキャビティ内に配置され、前記第１端子が前記第１端子受入溝内に配置され、前記第２端子が前記第２端子受入溝内に配置され、前記第３端子が前記第３端子受入溝内に配置されるように前記第１半製品を前記成形型にセットする。封止工程では、前記成形型を用いて前記第１半導体チップを封止樹脂により封止する。前記第２半導体装置を製造するための第２半製品が、第２半導体チップと、前記第２半導体チップに接続されている第４端子及び第５端子と、前記第２半導体チップから間隔を開けて配置されている第６端子を有している。前記第２半導体装置の製造プロセスが、セット工程と、封止工程を有している。セット工程では、前記第２半導体チップがキャビティ内に配置され、前記第４端子が前記第１端子受入溝内に配置され、前記第５端子が前記第２端子受入溝内に配置され、前記第６端子が前記第３端子受入溝内に配置されるように前記第２半製品を前記成形型にセットする。封止工程では、前記セット後に前記成形型を用いて前記第２半導体チップを封止樹脂により封止する。
なお、第１半製品は、複数の第１半導体チップを有していてもよい。この場合、第１端子は、複数の第１半導体チップのうちの少なくとも１つに接続されていればよい。また、第３端子は、複数の第１半導体チップのうちの少なくとも１つに接続されていればよい。また、第２端子は、第１半導体チップに接続されていてもよいし、第１半導体チップに接続されていなくてもよい（すなわち、第１半導体チップから間隔を開けて配置されていてもよい）。第１半導体チップが複数存在する場合において、第２端子が第１半導体チップに接続されていないことは、第２端子がいずれの第１半導体チップにも接続されていないこと（すなわち、複数の第１半導体チップのいずれからも間隔を開けて配置されていること）を意味する。
また、第２半製品は、複数の第２半導体チップを有していてもよい。この場合、第４端子は、複数の第２半導体チップのうちの少なくとも１つに接続されていればよい。また、第５端子は、複数の第２半導体チップのうちの少なくとも１つに接続されていればよい。また、第６端子は、複数の第２半導体チップのいずれからも間隔を開けて配置されている。
この方法によれば、第１半導体装置と第２半導体装置を共通の成形型を用いて製造することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：半導体モジュール
２０−２６：半導体装置
３４、３６：出力配線
３７ ：高電位バスバー
３８ ：低電位バスバー
４０ ：半導体チップ（ＩＧＢＴ）
４２ ：半導体チップ（ダイオード）
４４ ：封止樹脂
４６、４８：アンカー部
５０ ：冷却板
５２ ：連結管
７０ ：成形型
７４ ：キャビティ
７６ａ ：高電位端子受入溝
７６ｂ ：低電位端子受入溝
７６ｃ ：入出力端子受入溝
８０ ：電圧コンバータ
８２、８４：インバータ
９０ ：電源
９１ ：電源配線
９２ ：リアクトル
９４ ：モータ
９６ ：モータ
ＤＴ ：ダミー端子
ＨＴ ：高電位端子
ＬＴ ：低電位端子
ＩＴ ：入力端子
ＯＴ ：出力端子

Claims (4)

  1. 半導体モジュールであって、
    複数の第１半導体装置と、
    複数の第２半導体装置と、
    第１配線と、
    第２配線、
    を有し、
    前記各第１半導体装置が、
    第１封止樹脂と、
    前記第１封止樹脂の内部から外部に突出する第１端子、第２端子及び第３端子と、
    前記第１封止樹脂の内部に配置されているとともに少なくとも前記第１端子と前記第３端子に接続されている第１半導体チップ、
    を有し、
    前記各第２半導体装置が、
    第２封止樹脂と、
    前記第２封止樹脂の内部から外部に突出する第４端子、第５端子及び第６端子と、
    前記第２封止樹脂の内部に配置されており、前記第４端子と前記第５端子に接続されており、前記第６端子に接続されていない第２半導体チップ、
    を有し、
    前記複数の第１半導体装置と前記複数の第２半導体装置が積層されており、
    前記第１端子と前記第４端子が前記積層方向に沿って一列に配列されており、
    前記第２端子と前記第５端子が前記積層方向に沿って一列に配列されており、
    前記第３端子と前記第６端子が前記積層方向に沿って一列に配列されており、
    前記第１配線が、前記第２端子と前記第５端子の列に沿って伸びており、前記第５端子に接続されており、
    前記第２配線が、前記第３端子と前記第６端子の列に沿って伸びており、前記第３端子に接続されている、
    半導体モジュール。
  2. 前記第６端子の前記第２封止樹脂の内部の部分が、前記第６端子が前記第２封止樹脂の内部から外部に向かって引っ張られたときに前記第２封止樹脂と当接するアンカー部を有する請求項１の半導体モジュール。
  3. 前記第２配線が、前記第６端子に接続されている請求項１または２の半導体モジュール。
  4. 前記第２配線が、前記第６端子に接続されていない請求項１または２の半導体モジュール。
JP2015035491A 2015-02-25 2015-02-25 半導体モジュール、半導体装置、及び、半導体装置の製造方法 Expired - Fee Related JP6202020B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015035491A JP6202020B2 (ja) 2015-02-25 2015-02-25 半導体モジュール、半導体装置、及び、半導体装置の製造方法
US14/988,180 US10043735B2 (en) 2015-02-25 2016-01-05 Semiconductor module, semiconductor device, and method for manufacturing semiconductor devices
DE102016102305.1A DE102016102305B4 (de) 2015-02-25 2016-02-10 Halbleitermodul
CN201610101930.5A CN105914203B (zh) 2015-02-25 2016-02-24 半导体模块、半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015035491A JP6202020B2 (ja) 2015-02-25 2015-02-25 半導体モジュール、半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016157850A JP2016157850A (ja) 2016-09-01
JP6202020B2 true JP6202020B2 (ja) 2017-09-27

Family

ID=56577360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015035491A Expired - Fee Related JP6202020B2 (ja) 2015-02-25 2015-02-25 半導体モジュール、半導体装置、及び、半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10043735B2 (ja)
JP (1) JP6202020B2 (ja)
CN (1) CN105914203B (ja)
DE (1) DE102016102305B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610568B2 (ja) * 2017-01-16 2019-11-27 株式会社デンソー 半導体装置
CN110710341B (zh) 2017-06-02 2020-12-15 庞巴迪运输有限公司 变换器的功率相模块、变换器和车辆
JP6836201B2 (ja) 2017-12-19 2021-02-24 株式会社デンソー 電力変換装置
DE102018219880B4 (de) * 2018-11-20 2023-11-16 Danfoss Silicon Power Gmbh Leistungselektrikanordnung
JP7137516B2 (ja) * 2019-04-12 2022-09-14 株式会社日立製作所 半導体装置および電力変換装置
JP7111079B2 (ja) * 2019-09-10 2022-08-02 株式会社デンソー 電力変換装置
JP7156319B2 (ja) * 2020-01-22 2022-10-19 株式会社デンソー 電力変換装置
CN113114061B (zh) * 2021-03-26 2022-06-24 台达电子企业管理（上海）有限公司 变换器及抑制变换器的环流干扰的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284656A (ja) * 1991-03-14 1992-10-09 Fuji Electric Co Ltd 樹脂封止形半導体装置およびリードフレーム
US7009291B2 (en) 2002-12-25 2006-03-07 Denso Corporation Semiconductor module and semiconductor device
JP4123098B2 (ja) 2003-07-25 2008-07-23 株式会社デンソー 端子接続構造
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
JP4506848B2 (ja) 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP2010118712A (ja) * 2010-03-04 2010-05-27 Renesas Technology Corp Ｑｆｎパッケージの製造方法
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US8823041B2 (en) * 2011-10-27 2014-09-02 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
DE112013007214T5 (de) 2013-07-04 2016-04-28 Mitsubishi Electric Corporation Halbleitervorrichtung-Herstellungsverfahren und Halbleitervorrichtung

Also Published As

Publication number Publication date
CN105914203B (zh) 2018-06-22
CN105914203A (zh) 2016-08-31
DE102016102305B4 (de) 2020-01-23
US20160247793A1 (en) 2016-08-25
DE102016102305A1 (de) 2016-08-25
US10043735B2 (en) 2018-08-07
JP2016157850A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
JP6202020B2 (ja) 半導体モジュール、半導体装置、及び、半導体装置の製造方法
JP5971263B2 (ja) 半導体装置
US10186980B2 (en) Power conversion device with staggered power semiconductor modules
US10079552B2 (en) Power conversion device
US9302435B2 (en) Bus bar assembly and method of manufacturing the same
US8686601B2 (en) Power conversion apparatus for vehicle use
US10818573B2 (en) Power semiconductor module with heat dissipation plate
JP2018117048A (ja) 半導体装置
US9130095B2 (en) Substrate for power module having uniform parallel switching characteristic and power module including the same
US20180183349A1 (en) Power conversion device
CN105359262A (zh) 半导体装置的制造方法、半导体装置
JP2018022846A (ja) 半導体装置
JP2020027904A (ja) 半導体装置および電力変換器
JP6302655B2 (ja) 電力変換装置
JP5295933B2 (ja) パワー半導体モジュール
JP2016197932A (ja) 半導体装置
US9893641B2 (en) Three-phase inverter module
JP5771136B2 (ja) 樹脂封止型パワー半導体モジュール及びその製造方法
JP6354283B2 (ja) 半導体モジュール及び半導体装置
JP4695918B2 (ja) パワーモジュール
KR101776425B1 (ko) 파워 모듈
JP2006319059A (ja) パワーモジュール
JP5626184B2 (ja) 半導体ユニット、及び、半導体ユニットの製造方法
JP2018019535A (ja) 電力変換装置
JP2014127582A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R151 Written notification of patent or utility model registration

Ref document number: 6202020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees