JP6200149B2 - Liquid crystal display device and driving method thereof - Google Patents
Liquid crystal display device and driving method thereof Download PDFInfo
- Publication number
- JP6200149B2 JP6200149B2 JP2012268848A JP2012268848A JP6200149B2 JP 6200149 B2 JP6200149 B2 JP 6200149B2 JP 2012268848 A JP2012268848 A JP 2012268848A JP 2012268848 A JP2012268848 A JP 2012268848A JP 6200149 B2 JP6200149 B2 JP 6200149B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- subframe
- data
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、液晶表示装置、及びその駆動方法に関する。 The present invention relates to a liquid crystal display device and a driving method thereof.
印加電圧に対する応答速度がＴＮ(Twisted Nematic)液晶に比べて高速である、自発分極を有する強誘電性液晶(Ferroelectric Liquid Crystal:ＦＬＣ)を画素に用いた強誘電性液晶表示装置は、優れた動画表示機能を有する特長がある。 Ferroelectric liquid crystal display device using ferroelectric liquid crystal (FLC) with spontaneous polarization, which has a higher response speed to applied voltage than TN (Twisted Nematic) liquid crystal, is an excellent video. There is a feature that has a display function.
このような液晶表示装置では、液晶の焼き付きが問題となる。焼き付き不良は、画素電極と共通電極との間に印加される電圧の電位差の直流成分が要因となって発生する。その直流成分を打ち消すように逆電圧を印加する（これはＤＣバランス駆動と呼ばれる）ことで、焼き付き不良を防止する液晶表示装置の駆動方法が特許文献１に開示されている。また、上記の特許文献１記載の液晶表示装置の駆動方法では、各サブフレームにおいて液晶の交流駆動を行うことで、画像のちらつき（フリッカー）や直流電圧印加による液晶材料の劣化を抑制している。
In such a liquid crystal display device, there is a problem of liquid crystal burn-in. The burn-in failure occurs due to the direct current component of the potential difference of the voltage applied between the pixel electrode and the common electrode.
しかし、特許文献１に記載の液晶表示装置の駆動方法では、１フレーム内のサブフレームの数が多くても４〜５程度であり、焼き付き防止としては不十分である。
However, in the driving method of the liquid crystal display device described in
本発明は上記の点に鑑みなされたもので、焼き付き防止を十分に行うことができる液晶表示装置及びその駆動方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a liquid crystal display device and a driving method thereof that can sufficiently prevent burn-in.
本発明の一態様にかかる液晶表示装置は、複数の行選択線（Ｗ）と複数の列データ線（Ｄ）とが交差して配置されるとともに、ブランキング電圧線（Ｖ０）、及び駆動電圧線（Ｖ１）に接続された画素（２０）を複数有する画素部（４０）を備えた液晶表示装置（１０）であって、映像信号の各フレームの１フレーム期間に含まれる複数のサブフレーム毎に第１の値または第２の値を割り当て、前記映像信号の各画素値に対応するサブフレームデータを生成するサブフレームデータ生成部（３１）と、前記サブフレームの１サブフレーム期間に対応する周期のパルス波形のブランキング電圧及び駆動電圧を発生させて、前記ブランキング電圧線（Ｖ０）及び駆動電圧線（Ｖ１）にそれぞれ供給する電圧制御部（３８）であって、前記サブフレームの駆動期間では前記駆動電圧が第１の電圧値、前記ブランキング電圧が第２の電圧値となり、前記サブフレームの補償駆動期間では前記駆動電圧が第２の電圧値、前記ブランキング電圧が前記第１の電圧値となる電圧制御部（３８）と、発光色が異なる複数の光源（４２）を順次発光させて、時分割駆動を行い、前記駆動期間では前記複数の光源（４２）を発光させ、前記補償駆動期間では前記複数の光源（４２）の発光を停止させる光源制御部と、を備え、複数の前記画素（２０）のそれぞれは、画素電極（１２）と、前記第１の電圧値と前記第２の電圧値との間の第３の電圧値である共通電圧が供給される共通電極（１４）と、前記画素電極（１２）と前記共通電極（１４）との間の電圧によって駆動する強誘電性の液晶（１３）と、前記行選択線（Ｗ）を介して行選択信号が供給されたときに、前記列データ線（Ｄ）を介して供給される前記サブフレームデータを保持する第１の保持部（２３、５１）と、前記サブフレームデータが前記第１の値の時は前記駆動電圧を選択し、前記サブフレームデータが前記第２の値の時は前記ブランキング電圧を選択して、前記画素電極に印加して前記液晶を交流駆動する電圧選択部（２４、５２）と、を有し、前記サブフレームデータが前記第２の値となる画素（２０）では、前記サブフレームの前記駆動期間において、前記液晶（１３）により黒表示を行わせ、前記サブフレームデータが前記第１の値となる画素では、前記サブフレームの前記駆動期間において、前記液晶（１３）により前記黒表示より高い輝度で表示を行わせ、前記サブフレームデータ生成部は、前記サブフレームデータを、少なくとも一つの前記サブフレームが他の前記サブフレームと異なるように前記サブフレームごとに設定された、前記サブフレームの駆動期間に対する前記光源の発光期間の割合に基づいて生成され、前記発光期間の割合は、前記１フレーム期間の前半の前記サブフレームでは、２ ｎ (ｎ＝０、１、２、…)で表わされるバイナリビットパルスにより設定され、前記１フレーム期間の後半の前記サブフレームでは、全てのサブフレームを同一とするステップビットパルスにより設定され、前記発光期間は、前記バイナリビットパルスにより設定される場合には、前記駆動期間の全期間の終端を含む後半に設定されるものである。 In the liquid crystal display device according to one embodiment of the present invention, a plurality of row selection lines (W) and a plurality of column data lines (D) are arranged so as to intersect with each other, and a blanking voltage line (V0) and a driving voltage are provided. A liquid crystal display device (10) including a pixel portion (40) having a plurality of pixels (20) connected to a line (V1), and each of a plurality of subframes included in one frame period of each frame of a video signal The first value or the second value is assigned to the subframe data generation unit (31) for generating subframe data corresponding to each pixel value of the video signal, and corresponds to one subframe period of the subframe. A voltage controller (38) for generating a blanking voltage and a driving voltage having a periodic pulse waveform and supplying the blanking voltage and the driving voltage to the blanking voltage line (V0) and the driving voltage line (V1), respectively; The driving voltage is a first voltage value and the blanking voltage is a second voltage value during the driving period of the subframe, and the driving voltage is the second voltage value and the blanking voltage is the compensation driving period of the subframe. The voltage control unit (38) having the first voltage value and a plurality of light sources (42) having different emission colors are sequentially emitted to perform time-division driving, and in the driving period, the plurality of light sources (42) are operated. A light source controller that emits light and stops light emission of the plurality of light sources (42) in the compensation drive period, and each of the plurality of pixels (20) includes a pixel electrode (12) and the first electrode A common electrode (14) to which a common voltage that is a third voltage value between the voltage value and the second voltage value is supplied, and between the pixel electrode (12) and the common electrode (14). A ferroelectric liquid crystal (13) driven by voltage; A first holding unit (23, 51) that holds the subframe data supplied via the column data line (D) when a row selection signal is supplied via the row selection line (W). When the subframe data is the first value, the driving voltage is selected, and when the subframe data is the second value, the blanking voltage is selected and applied to the pixel electrode. In the pixel (20) in which the sub-frame data is the second value, the liquid crystal in the driving period of the sub-frame is provided. In the pixel in which black display is performed by (13) and the subframe data has the first value, the liquid crystal (13) performs display with higher luminance than the black display in the driving period of the subframe. Before The sub-frame data generation unit emits light from the light source for the sub-frame driving period set for each sub-frame such that at least one of the sub-frames is different from other sub-frames. The light emission period ratio is set by a binary bit pulse represented by 2 n (n = 0, 1, 2,...) In the first half of the one frame period. In the latter half of the one-frame period, all subframes are set by the same step bit pulse, and when the light emission period is set by the binary bit pulse, the entire driving period is set. it is shall be set in the second half, including the end of the period.
複数の行選択線（Ｗ）と複数の列データ線（Ｄ）とが交差して配置されるとともに、ブランキング電圧線（Ｖ０）、及び駆動電圧線（Ｖ１）に接続された画素（２０）を複数有する画素部（４０）を備えた液晶表示装置（１０）の駆動方法であって、複数の前記画素（２０）のそれぞれは、画素電極（１２）と、第１の電圧値と第２の電圧値との間の第３の電圧値である共通電圧が供給される共通電極（１４）と、前記画素電極と前記共通電極（１４）との間の電圧によって駆動する強誘電性の液晶（１３）と、前記行選択線（Ｗ）を介して行選択信号が供給されたときに、前記列データ線（Ｄ）を介して供給されるサブフレームデータを保持する第１の保持部（２３、５１）と、サブフレームデータが第１の値の時は前記駆動電圧線に供給された駆動電圧を選択し、前記サブフレームデータが第２の値の時は前記ブランキング電圧線（Ｖ０）に供給されたブランキング電圧を選択して、前記画素電極に印加して前記液晶（１３）を交流駆動する電圧選択部（２４、５２）と、を有し、前記駆動方法は、映像信号の各フレームの１フレーム期間に含まれるＭ個（Ｍは２以上の整数）のサブフレームに前記第１の値又は前記第２の値を割り当て、前記映像信号の各画素値に対応するサブフレームデータを生成するサブフレームデータ生成ステップと、前記サブフレームの１サブフレーム期間に対応する周期のパルス波形の前記ブランキング電圧及び前記駆動電圧を発生させて、前記ブランキング電圧線（Ｖ０）及び駆動電圧線（Ｖ１）にそれぞれ供給する電圧発生ステップであって、前記サブフレームの駆動期間では前記駆動電圧が前記第１の電圧値、前記ブランキング電圧が前記第２の電圧値となり、前記サブフレームの補償駆動期間では前記駆動電圧が第２の電圧値、前記ブランキング電圧が前記第１の電圧値となる電圧発生ステップと、発光色が異なる複数の光源（４２）を順次発光させて、時分割駆動を行う光源制御ステップであって、前記駆動期間では前記光源（４２）を発光させ、前記補償駆動期間では前記複数の光源（４２）の発光を停止させる光源制御ステップと、を備え、前記サブフレームデータが前記第２の値となる画素では、前記サブフレームの前記駆動期間において、前記液晶により黒表示を行わせ、前記サブフレームデータが前記第１の値となる画素では、前記サブフレームの前記駆動期間において、前記液晶（１３）により前記黒表示より高い輝度で表示を行わせ、前記サブフレームデータ生成部は、前記サブフレームデータを、少なくとも一つの前記サブフレームが他の前記サブフレームと異なるように前記サブフレームごとに設定された、前記サブフレームの駆動期間に対する前記光源の発光期間の割合に基づいて生成され、前記発光期間の割合は、前記１フレーム期間の前半の前記サブフレームでは、２ ｎ (ｎ＝０、１、２、…)で表わされるバイナリビットパルスにより設定され、前記１フレーム期間の後半の前記サブフレームでは、全てのサブフレームを同一とするステップビットパルスにより設定され、前記発光期間は、前記バイナリビットパルスにより設定される場合には、前記駆動期間の全期間の終端を含む後半に設定されるものである。
A plurality of row selection lines (W) and a plurality of column data lines (D) are arranged to intersect with each other, and pixels (20) connected to the blanking voltage line (V0) and the driving voltage line (V1). A method of driving a liquid crystal display device (10) including a pixel portion (40) having a plurality of pixels, wherein each of the plurality of pixels (20) includes a pixel electrode (12), a first voltage value, and a second voltage value. third common electrode (14) common voltage is supplied the voltage value, the ferroelectric liquid crystal of which is driven by the voltage between the pixel electrode and the common electrode (14) between the voltage value of (13) and a first holding unit that holds subframe data supplied via the column data line (D) when a row selection signal is supplied via the row selection line (W). 23, 51) and when the subframe data is the first value, it is supplied to the drive voltage line When the subframe data has a second value, the blanking voltage supplied to the blanking voltage line (V0) is selected and applied to the pixel electrode to select the liquid crystal ( 13) a voltage selection unit (24, 52) for AC driving, and the driving method includes M subframes (M is an integer of 2 or more) included in one frame period of each frame of the video signal. Assigning the first value or the second value to a subframe data generating step for generating subframe data corresponding to each pixel value of the video signal, and a period corresponding to one subframe period of the subframe A voltage generating step of generating the blanking voltage and the driving voltage having a pulse waveform of the same and supplying the blanking voltage and the driving voltage to the blanking voltage line (V0) and the driving voltage line (V1), respectively. The driving voltage is the first voltage value and the blanking voltage is the second voltage value during the sub-frame driving period, and the driving voltage is the second voltage value during the sub-frame compensating driving period. A voltage generation step in which the blanking voltage becomes the first voltage value; and a light source control step in which a plurality of light sources (42) having different emission colors are sequentially emitted to perform time-division driving, and in the driving period, A light source control step of causing the light source (42) to emit light and stopping the light emission of the plurality of light sources (42) during the compensation driving period, and in the pixel in which the subframe data has the second value, In the driving period of the frame, in the pixel in which black display is performed by the liquid crystal and the sub-frame data has the first value, in the driving period of the sub-frame. Then, the liquid crystal (13) performs display at a luminance higher than that of the black display , and the subframe data generation unit displays the subframe data so that at least one of the subframes is different from the other subframes. It is generated based on the ratio of the light emission period of the light source to the drive period of the subframe set for each subframe, and the ratio of the light emission period is 2 n in the first half of the one frame period. (n = 0, 1, 2,...), and in the latter half of the one frame period, the subframe is set by a step bit pulse that makes all the subframes the same, and the light emission When the period is set by the binary bit pulse, it is set to the second half including the end of the whole period of the driving period. Is a shall.
本発明によれば、焼き付き防止を十分に行うことができる液晶表示装置とその駆動方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the liquid crystal display device which can fully perform burning prevention, and its drive method can be provided.
実施の形態１．
以下、図面を参照して、本発明の実施の形態について説明する。本発明は、各々強誘電性液晶を備える複数の画素がマトリクス状に配列された表示パネルを備えるパネル型液晶表示装置に適用できるものであるが、以下の各実施の形態では表示パネルとしてアクティブマトリクス型の反射型液晶表示素子を備えた投射型表示装置を例に挙げて説明する。さらに、本実施の形態では、発光色が異なる複数の光源を順次発光させて、時分割駆動を行う、いわゆるフィールドシーケンシャル方式の液晶表示装置を説明する。まず、本発明が適用される投射型表示装置及び反射型液晶表示素子の概略構成について説明する。
Embodiments of the present invention will be described below with reference to the drawings. The present invention can be applied to a panel-type liquid crystal display device including a display panel in which a plurality of pixels each including a ferroelectric liquid crystal are arranged in a matrix. In each of the following embodiments, an active matrix is used as a display panel. A description will be given of a projection type display device having a reflective type liquid crystal display element as an example. Further, in this embodiment mode, a so-called field sequential type liquid crystal display device in which a plurality of light sources having different emission colors are sequentially emitted to perform time-division driving will be described. First, a schematic configuration of a projection display device and a reflective liquid crystal display element to which the present invention is applied will be described.
（全体構成）
図１は、本発明が適用される反射型液晶表示素子を用いた投射型表示装置の一例の概略構成図を示す。同図において、投射型表示装置１０は、反射型液晶表示素子１１、偏光ビームスプリッタ（以下、ＰＢＳという）１６、投射レンズ１７を含んで構成され、投射レンズ１７から照射された光はスクリーン１８に投射される。
(overall structure)
FIG. 1 shows a schematic configuration diagram of an example of a projection display device using a reflective liquid crystal display element to which the present invention is applied. In the figure, a
反射型液晶表示素子１１は、導電性及び光反射性をそれぞれ有する複数の画素電極１２と、強誘電性液晶による液晶層１３と、複数の画素電極１２に共通の導電性及び光透過性を有する共通電極（透明電極）１４と、画素回路１５とを含む。複数の画素電極１２は第１の基板（図示せず）の表面に二次元マトリクス状に配置されている。なお、図１では、複数の画素電極１２のうちの任意の一つの画素電極のみを示している。共通電極１４は第２の基板（図示せず）の表面に形成されている。液晶層１３は、強誘電性の液晶からなり、画素電極１２及び共通電極１４が対向するように第１の基板と第２の基板とが離間配置されて形成された基板間の空間内に封入されている。なお、画素電極１２、共通電極１４の各表面には配向膜（図示せず）が被覆されている。画素回路１５は、画素電極１２に電気的に接続されている。
The reflective liquid
投射型表示装置１０では、図示しない照明光学系から射出したバックライトである入射光Ｌ１がＰＢＳ１６に入射する。入射光Ｌ１は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のＬＥＤ（Light Emitting Diode）から射出したＲＧＢの光を含んでいる。そして、ＲのＬＥＤとＧのＬＥＤとＢのＬＥＤとを順次発光させて、時分割駆動を行う。入射光Ｌ１は、互いに偏光面が直交するＳ偏光成分とＰ偏光成分とを含んでいる。図１において、Ｐ偏光成分は線分で、またＳ偏光成分は丸でそれぞれ模式的に示されている。ＰＢＳ１６は入射する光のＳ偏光成分を反射し、Ｐ偏光成分を透過する光学特性を有している。従って、ＰＢＳ１６は入射光Ｌ１のＳ偏光成分を反射し、共通電極１４に入射する。
In the
反射型液晶表示素子１１は、共通電極１４に入射したＳ偏光成分を液晶層１３を通して画素電極１２に入射して反射させ、更に画素電極１２からの反射光を液晶層１３及び共通電極１４をそれぞれ通して射出する。ここで、反射型液晶表示素子１１は、共通電極１４に入射したＳ偏光成分が画素電極１２で反射して共通電極１４から射出するまでの上記の過程で、画素電極１２に印加される画素データに応じた駆動電圧と、共通電極１４に印加される共通電圧との間の電位差に応じて、共通電極１４に入射したＳ偏光成分を変調し、Ｓ偏光成分の一部をＰ偏光成分として、Ｓ偏光成分とＰ偏光成分とからなる光として射出する。
The reflective liquid
ＰＢＳ１６は、反射型液晶表示素子１１から射出された上記の光のうちＰ偏光成分を透過して投射レンズ１７に入射し、Ｓ偏光成分は反射して照明光学系へ入射する。投射レンズ１７は、ＰＢＳ１６からのＰ偏光成分を出射光Ｌ２としてスクリーン１８に投射し画像を表示させる。なお、後述する「出力光の強度」とは、スクリーン１８上で測定した出射光Ｌ２の照度をいう。
The
（画素構成）
図２は、本発明になる液晶表示装置の第１の実施の形態の一画素の構成図を示す。図２において、本発明になる液晶表示装置の第１の実施の形態における反射型液晶表示素子１１の一つの画素２０は、画素回路１５ａと液晶素子ＬＣとからなり、列データ線Ｄと行選択線Ｗとの交差部に配置されている。液晶素子ＬＣは前述したように、画素電極１２及び共通電極１４が対向するように第１の基板と第２の基板とが離間配置されて形成された基板間の空間内に強誘電性の液晶層１３が封入された構成とされている。
(Pixel configuration)
FIG. 2 is a block diagram of one pixel of the first embodiment of the liquid crystal display device according to the present invention. In FIG. 2, one
一方、画素回路１５ａは、図１の画素回路１５の一例で、図２に示すように、サブサンプルホールド部２１、転送用スイッチングトランジスタ２２、メインサンプルホールド部２３、及び電圧選択部２４からなる。サブサンプルホールド部２１とメインサンプルホールド部２３とはＳＲＡＭ(Static Random Access Memory)構造のフリップフロップよりなる。サブサンプルホールド部２１は、列データ線Ｄと行選択線Ｗとに接続されており、行選択線Ｗを介して印加される行選択信号により選択されたときに、列データ線Ｄを介して供給される画素データをサンプリング及びホールドする。
On the other hand, the pixel circuit 15a is an example of the
転送用スイッチングトランジスタ２２は、ソースがサブサンプルホールド部２１の出力端子に接続され、ドレインがメインサンプルホールド部２３の入力端子に接続され、ゲートが転送用信号線Ｔに接続されており、転送用信号線Ｔを介して所定論理値の転送用信号が印加されたときにアクティブとされて、サブサンプルホールド部２１にホールドされているサブフレームデータ（画素データ電圧）をメインサンプルホールド部２３に転送する。
The
メインサンプルホールド部２３は、転送用スイッチングトランジスタ２２を通して入力されたサブフレームデータ（画素データ電圧）をサンプリング及びホールドする。電圧選択部２４は、ブランキング電圧線Ｖ０、駆動電圧線Ｖ１に接続されている。電圧選択部２４の出力端子は画素電極１２に接続されている。電圧選択部２４はメインサンプルホールド部２３により保持されているサブフレームデータ（画素データ電圧）の値が「０」であるか「１」であるかに応じて、ブランキング電圧線Ｖ０のブランキング電圧及び駆動電圧線Ｖ１の駆動電圧の一方を選択して画素電極１２に印加する。共通電極１４に印加される電圧は共通電圧Ｖcomと呼ばれている。
The main sample and hold
図３は、各実施の形態における強誘電性液晶を用いた反射型液晶表示素子１１の入力電圧と出力光の強度との関係を示す図である。図３において、横軸は入力電圧であり、画素電極１２と共通電極１４との間の電位差、すなわち液晶層１３の駆動電圧を示す。また、図３の縦軸は、液晶層１３から射出される出力光の強度（輝度）を示す。
FIG. 3 is a diagram showing the relationship between the input voltage of the reflective liquid
液晶層１３は、電圧Ｖb[V]印加時に最小輝度の黒表示を行い、電圧Ｖw[V]印加時に最大輝度の白表示を行う（なお、以下の説明では電圧Ｖbを黒電圧、電圧Ｖwを白電圧ともいう）。ただし、液晶層１３を構成する強誘電性液晶は、図３に示すように、入力電圧が黒電圧Ｖb[V]から白電圧Ｖw[V]へ徐々に増加するときは、図３にＩで示すように出力光の強度が変化する特性を示し、入力電圧が白電圧Ｖw[V]から黒電圧Ｖb[V]へ徐々に減少するときは、図３にIIで示すように出力光の強度が変化する特性を示し、これら両特性が異なるヒステリシス特性を有する。このため、入力電圧が黒電圧Ｖb[V]と白電圧Ｖw[V]との中間の０[V]印加時は直前の電圧により、輝度が変わってしまう。本実施の形態では、この強誘電性液晶の特性に鑑み、液晶表示素子には後述するように黒電圧Ｖb[V]及び白電圧Ｖw[V]のどちらか一方が印加されるようにする。なお、黒電圧Ｖb[V]は負電圧であり、白電圧Ｖw[V]は正電圧である。
The
（駆動回路）
図４は、実施の形態１にかかる液晶表示装置のブロック図を示す。同図に示すように、本実施の形態の液晶表示装置３０は、サブフレームデータ生成部３１、メモリ制御部３２、フレームバッファ３３、駆動制御部３４、ＬＥＤ制御部３５、データ転送部３６、ソースドライバ３７、電圧制御部３８、ゲートドライバ３９、画素部４０を含んで構成されている。
(Drive circuit)
FIG. 4 is a block diagram of the liquid crystal display device according to the first exemplary embodiment. As shown in the figure, the liquid
画素部４０は、ｎ＋１本の列データ線Ｄ0〜Ｄnと、ｍ＋１本の行選択線Ｗ0〜Ｗmとが交差する各交差部に配置された、全部で（ｎ＋１）×（ｍ＋１）個の画素２０から構成される。一つの画素２０は、図２に示した画素２０の構成である。また、画素部４０の全ての画素２０は、各電圧選択部２４にブランキング電圧線Ｖ０及び駆動電圧線Ｖ１が共通に接続され、各転送用スイッチングトランジスタ２２のゲートに転送用信号線Ｔが共通に接続されている。
The
ＬＥＤ制御部３５は、駆動制御部３４からのＬＥＤ制御信号を基に、前述した照明光学系を構成する発光ダイオード（ＬＥＤ）４２を点灯又は消灯するように駆動制御する。ＬＥＤ制御部３５は、赤色のＬＥＤ４２ｒと緑色のＬＥＤ４２ｇと青色のＬＥＤ４２ｂを順次発光させて、カラー表示を行う。また、駆動制御部３４は、各サブフレーム毎のＬＥＤ重み付けテーブルを有し、そのＬＥＤ重み付けテーブルに基づいて、後述するようにサブフレーム毎にＬＥＤ３５の発光期間を予め決定する機能を備えている。
Based on the LED control signal from the
サブフレームデータ生成部３１は、後述する図７のサブフレーム階調テーブルを有し、表示する映像信号データを１フレーム毎に、例えば３色×１２個のサブフレームデータに変換して出力する。従って、表示する映像信号データが１秒あたり６０フレームの信号であるものとすると、上記の１２個のサブフレームデータの各データ期間はそれぞれ４６２μｓ（＝１／（６０×１２×３）ｓ）となる。また、サブフレームデータ生成部３１が出力する１２個×３色の各１ビットのサブフレームデータの各値は、表示する映像信号データの画素値（階調値）に応じてサブフレーム階調テーブルを参照した値とされる。このように、本実施の形態の液晶表示装置３０では、表示する映像信号の各フレームを、それぞれ１フレーム期間より短時間であるサブフレーム期間をもつ１２個×３色のサブフレームにより構成して、画素２０をデジタル駆動する。
サブフレームデータ生成部３１は、映像信号の各フレームの１フレーム期間に含まれる３色×１２個のサブフレーム毎に「１」または「０」を割り当て、記映像信号の各画素値に対応するサブフレームデータを生成する。もちろん、１フレーム期間に含まれるサブフレームデータの数は１２に限られるものではなく、２以上の任意の数であればよい。
The subframe
The subframe
メモリ制御部３２は、サブフレームデータ生成部３１から供給される例えば１フレームあたり３色×１２ビットのサブフレームデータをフレームバッファ３３に供給する。フレームバッファは２セットのフレームバッファを有するダブルバッファ構造（つまり、３色×１２個のサブフレームに分割されたフレームバッファが２セット）となっている。一方のフレームバッファにサブフレームデータを書き込むと同時に、他方のフレームバッファから格納されているサブフレームデータを読み出すことを１フレーム期間単位で交互に繰り返す。一方のフレームバッファがメモリ制御部３２を通して供給される、ある１フレームの３色×１２個のサブフレームデータを書き込んでいる期間は、他方のフレームバッファから既に書き込まれている直前の１フレームの３色×１２個のサブフレームデータがメモリ制御部３２により読み出される。次の１フレームでは他方のフレームバッファが３色×１２個のサブフレームデータを書き込み、これと並行して一方のフレームバッファが直前の１フレームの３色×１２個のサブフレームデータを読み出す。以下上記の動作を繰り返す。
The
駆動制御部３４は、サブフレームデータ生成部３１に供給される映像信号データの垂直同期信号VSYNC及び水平同期信号HSYNCが供給され、これらの同期信号に同期してデータ転送タイミング、電圧制御タイミング、ＬＥＤ制御タイミング等を制御しており、データ転送部３６への転送指示、ソースドライバ３７／ゲートドライバ３９の制御、電圧制御部３８及びＬＥＤ制御部３５へのタイミング指示を行う。データ転送部３６は、駆動制御部３４からの指示に従いメモリ制御部３２を指示して、メモリ制御部３２がフレームバッファ３３から読み出したサブフレームデータのうち、指定したサブレームデータを受け取り、ソースドライバ３７へ転送する。
The
ソースドライバ３７は、駆動制御部３４からの水平スタート信号（ＨＳＴ）／水平シフトクロック信号（ＨＣＫ）により、データ転送部３６からのサブフレームデータをシフトして、１ライン分の（ｎ＋１）画素のサブフレームデータを受け取る毎に、その１ライン分のサブフレームデータを列データ線Ｄ0〜Ｄnを並列に介して画素部４０へ同時に転送する。
The
ゲートドライバ３９は、駆動制御部３４からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により、１水平走査期間毎に行選択信号を行選択線Ｗ0〜Ｗmに順次に供給して画素部４０の複数の画素２０を、上から下方向にライン単位で順次に選択する。例えば、ゲートドライバ３９が行選択線Ｗ0〜Ｗmのうち指定された１ライン（行）ｙの行選択線Ｗyをアクティブにすると、指定された行ｙの（ｎ＋１）個の各画素２０が選択され、その選択された各画素２０内の各サブサンプルホールド部２１に、ソースドライバ３７から列データ線Ｄ0〜Ｄnを介して並列に入力される１ライン分の（ｎ＋１）画素２０のサブフレームデータが画素別に転送されて保持される。ソースドライバ３７及びゲートドライバ３９は、本発明の画素部駆動手段を構成している。
The
上記の動作が１ライン単位で繰り返されて画素部４０のすべてのラインの画素２０内のサブサンプルホールド部２１への１つのサブフレームのデータ転送及び保持が完了する毎に、駆動制御部３４からの転送用信号線Ｔの転送用信号により、すべての画素２０内の転送用スイッチングトランジスタ２２がアクティブとされ、サブサンプルホールド部２１に保持されているサブフレームデータが、メインサンプルホールド部２３に転送されてサンプリング及びホールドされる。メインサンプルホールド部２３にサンプリング及びホールドされて電圧選択部２４に印加される、画素データであるサブフレームデータは、その画素で表示されるべき階調に応じて「１」又は「０」の値を有している。
Each time the above operation is repeated in units of one line and data transfer and holding of one subframe to the
図４の電圧制御部３８には、黒電圧Ｖbと白電圧Ｖwが入力されている。電圧制御部３８は黒電圧Ｖｂと白電圧Ｖｗに基づいて、ブランキング電圧と駆動電圧を生成する。電圧制御部３８は、駆動制御部３４の指示に従い、画素部４０のすべての画素２０に対して、ブランキング電圧線Ｖ０を介してブランキング電圧を供給すると共に、駆動電圧線Ｖ１を介して駆動電圧を供給する。上記のブランキング電圧と駆動電圧とは、サブフレームの１サブフレーム期間を１周期とする対称方形波で、互いに逆相（逆極性）とされている。すなわち、１サブフレーム期間を前半期間と後半期間とに分け、前半期間を駆動期間とし、後半期間を補償駆動期間としたとき、ブランキング電圧線Ｖ０のブランキング電圧は、図５（Ｇ）に示すように、駆動期間では黒電圧Ｖb[V]であり、補償駆動期間では白電圧Ｖw[V]である。一方、駆動電圧線Ｖ１の駆動電圧は、図５（Ｈ）に示すように、駆動期間では白電圧Ｖw[V]であり、補償駆動期間では黒電圧Ｖb[V]である。
電圧制御部３８は、サブフレームの１サブフレーム期間に対応する周期のパルス波形のブランキング電圧及び駆動電圧を発生させ、ブランキング電圧線及び駆動電圧線にそれぞれ供給する。電圧制御部３８は、サブフレームの駆動期間では駆動電圧が第１の電圧値（ここでは、白電圧Ｖw）、ブランキング電圧が第２の電圧値（ここでは、黒電圧Ｖb）となる。サブフレームの補償駆動期間では駆動電圧が第２の電圧値、ブランキング電圧が第１の電圧値となる。
The black voltage Vb and the white voltage Vw are input to the
The
図２の電圧選択部２４は、メインサンプルホールド部２３でホールドされているサブフレームデータの値が「１」のときは、図５（Ａ）に示すように、同図(Ｈ)に示した駆動電圧線Ｖ１の駆動電圧を選択して画素電極１２に印加し、他方、サブフレームデータの値が「０」のときは、図５（Ａ）に示すように、同図(Ｇ)に示したブランキング電圧線Ｖ０のブランキング電圧を選択して画素電極１２に印加する。
When the value of the subframe data held by the main sample and hold
液晶素子ＬＣには、共通電極１４には電圧制御部３８から図５（Ｂ）に示す一定電圧０[V]の共通電圧Ｖcomが印加されている。この一定電圧０[V]は、黒電圧Ｖb[V]と白電圧Ｖw[V]との中間電圧である。液晶層１３は画素電極１２の印加電圧と共通電圧Ｖcomとの電位差で駆動されるため、液晶層１３に印加される駆動電圧は、図５（Ｃ）に示すように、サブフレームデータの値が「１」のときは、駆動期間では白電圧Ｖw[V]で、補償駆動期間では黒電圧Ｖb[V]となり、サブフレームデータの値が「０」のときは、駆動期間では黒電圧Ｖb[V]で、補償駆動期間では白電圧Ｖw[V]となる。
In the liquid crystal element LC, a common voltage Vcom having a constant voltage of 0 [V] shown in FIG. This constant voltage 0 [V] is an intermediate voltage between the black voltage Vb [V] and the white voltage Vw [V]. Since the
液晶素子ＬＣは、液晶層１３に印加される駆動電圧が白電圧Ｖw[V]のときに駆動されるため、液晶素子ＬＣの駆動波形は図５（Ｄ）にハイレベルで模式的に示すように、サブフレームデータの値が「１」のときは、駆動期間で駆動され、サブフレームデータの値が「０」のときは、補償駆動期間で駆動される。すなわち、本実施の形態の液晶表示装置３０では、後述するように画素の階調が「０」で、１２個のサブフレームデータの値がすべて「０」のときには、駆動期間では駆動されないが、補償駆動期間で駆動されるために常に交流駆動を確保でき、その結果、十分な焼き付き防止を行うことができる。
Since the liquid crystal element LC is driven when the drive voltage applied to the
一方、ＬＥＤ制御部３５は、駆動制御部３４からの指示に従い、サブフレームデータの値に関係なく駆動期間内でのみ図５（Ｅ）にハイレベルで模式的に示すようにＬＥＤ４２を駆動して発光させ、照明光学系内のＬＥＤ４２から照明光が図１に示した入射光Ｌ１として射出し、液晶表示素子１１に入射する。なお、ＬＥＤ制御部３５は、ＬＥＤ４２を駆動期間で駆動するが、後述するようにＬＥＤ重み付けテーブルに従い、１フレーム期間を構成する１２個のサブフレーム期間のうちの何番目のサブフレーム期間であるかに応じて、駆動期間全期間（２３１μｓ）以下の予め定めた設定期間でＬＥＤ４２を発光させる。
On the other hand, the
これに対し、液晶表示素子１１の一部を構成する液晶素子ＬＣは図５（Ｄ）に示したように、サブフレームデータの値が「１」のときは入射光が入射する駆動期間で駆動されるため図５（Ｆ）にハイレベルｆ１で模式的に示すように図１に示した射出光Ｌ２が出力されて白表示を行う。一方、図５（Ｄ）に示したように、駆動期間ではサブフレームデータの値が「０」のときは入射光が入射しても、液晶素子ＬＣは駆動されないため図５（Ｆ）にローレベルｆ３で模式的に示すように射出光Ｌ２が出力されず黒表示を行う。また、サブフレームデータの値が「０」のときは、液晶素子ＬＣは補償駆動期間で図５（Ｄ）にハイレベルで模式的に示すように駆動されるが、同図（Ｅ）にローレベルで模式的に示すように液晶素子ＬＣに照明光が入射しないため、同図（Ｆ）にローレベルｆ４で模式的に示すように射出光Ｌ２が出力されず黒表示を行う。
On the other hand, as shown in FIG. 5D, the liquid crystal element LC constituting a part of the liquid
（駆動パターン）
次に、本実施の形態の液晶表示装置３０の駆動パターンについて説明する。図６Ａ〜図６Ｃは、実施の形態１における液晶表示装置の駆動パターンの一例の説明図を示す。図６Ａ〜図６Ｃは、映像信号が１秒あたり６０フレーム、サブフレーム数が３色×１２個の場合の液晶表示装置３０の駆動パターンについて示している。１フレームの駆動パターンは、図６Ａ，図６Ｂ、図６Ｃの順になっている。１サブフレーム期間は４６２[μs]となる。
以下、３色×１２個のサブフレームをＳＦ１Ｒ〜ＳＦ１２Ｂとして識別する。すなわち、Ｒの第１サブフレーム〜第１２サブフレームをＳＦ１Ｒ〜ＳＦ１２Ｒとする。同様に、Ｇの第１サブフレーム〜第１２サブフレームをＳＦ１Ｇ〜ＳＦ１２Ｇとし、Ｂの第１サブフレーム〜第１２サブフレームをＳＦ１Ｂ〜ＳＦ１２Ｂとする。図６Ａ〜図６Ｃの（Ａ）は１フレーム期間においてサブフレームＳＦ１ＲからサブフレームＳＦ１２Ｂまでの計３×１２個のサブフレーム転送が行われることを示している。
(Drive pattern)
Next, a driving pattern of the liquid
Hereinafter, three sub-frames of 12 colors are identified as SF1R to SF12B. That is, the R first to twelfth subframes are designated as SF1R to SF12R. Similarly, the first to twelfth subframes of G are SF1G to SF12G, and the first to twelfth subframes of B are SF1B to SF12B. 6A to 6C show that a total of 3 × 12 subframe transfers from the subframe SF1R to the subframe SF12B are performed in one frame period.
また、図６Ａ〜図６Ｃの（Ｂ）は、各サブフレーム期間が前述したように、前半期間が駆動期間、後半期間が補償駆動期間に設定されることを示す。更に、図６Ａ〜図６Ｃの（Ｃ１）は、ＬＥＤ制御部３５により光源であるＬＥＤ４２ｒが、サブフレームＳＦ１Ｒ、ＳＦ２Ｒ、ＳＦ３Ｒ、ＳＦ４Ｒ、ＳＦ５Ｒでは駆動期間の後半に発光するように設定されることを示す。すなわち、ＬＥＤ制御部３５は、駆動期間におけるＬＥＤ４２ｒの発光期間を、サブフレームＳＦ１Ｒ〜ＳＦ１２のうち重み付けが大きなサブフレームＳＦ１Ｒ、ＳＦ２Ｒ、ＳＦ３Ｒ、ＳＦ４Ｒ、ＳＦ５Ｒほど駆動期間の終端側から始端方向へ長くし、重み付けが最大のサブフレームＳＦ６〜ＳＦ１２において駆動期間の全期間を発光期間とするように、ＬＥＤ４２ｒを制御する。駆動期間の後半に発光するようにすることにより、液晶層１３の立ち上がり期間におけるロスを低減することができる。
Further, (B) in FIGS. 6A to 6C show that, as described above, each subframe period is set to the driving period in the first half period and the compensation driving period in the second half period. Further, (C1) in FIGS. 6A to 6C indicates that the
また、図６Ａ〜図６Ｃの（Ｃ１）は、サブフレームＳＦ１Ｒ〜ＳＦ１２Ｒのうち、サブフレームＳＦ６Ｒ〜ＳＦ１２Ｒでは駆動期間と同じ期間ＬＥＤ４２ｒが発光し、サブフレームＳＦ１Ｒ、ＳＦ２Ｒ、ＳＦ３Ｒ、ＳＦ４Ｒ、ＳＦ５Ｒでは、それぞれ駆動期間の１／３２倍、２／３２倍、４／３２倍、８／３２倍、１６／３２倍の期間発光することを示している。１フレーム期間内のサブフレームＳＦ１Ｒ〜ＳＦ１２Ｒのうちの何番目のサブフレームであるかに応じてＬＥＤ４２ｒの発光期間を重み付けして可変制御する動作は、駆動制御部３４がＬＥＤ重み付けテーブルを参照し、ＬＥＤ制御部３５を制御することで行う。なお、各駆動期間ではＲＧＢのＬＥＤ４２のうち、１色のＬＥＤが発光する。
図６Ａ〜図６Ｃ（Ｃ２）は、ＬＥＤ制御部３５により光源であるＬＥＤ４２ｇが、サブフレームＳＦ１Ｇ〜ＳＦ６Ｇでは駆動期間の後半に発光するように設定されることを示す。図６Ａ〜図６Ｃの（Ｃ３）は、ＬＥＤ制御部３５により光源であるＬＥＤ４２ｂが、サブフレームＳＦ１Ｂ〜ＳＦ６Ｂでは駆動期間の後半に発光するように設定されることを示す。駆動制御部３４は、ＬＥＤ４２ｇ、ＬＥＤ４２ｂについても、ＬＥＤ４２ｒと同様に、発光期間を重み付けして可変制御する。
したがって、サブフレームＳＦ１Ｇ〜ＳＦ１２Ｇのうち、サブフレームＳＦ６Ｇ〜ＳＦ１２Ｇでは駆動期間と同じ期間ＬＥＤ４２ｇが発光し、サブフレームＳＦ１Ｇ、ＳＦ２Ｇ、ＳＦ３Ｇ、ＳＦ４Ｇ、ＳＦ５Ｇでは、それぞれ駆動期間の１／３２倍、２／３２倍、４／３２倍、８／３２倍、１６／３２倍の期間発光することを示している。サブフレームＳＦ１Ｂ〜ＳＦ１２Ｂのうち、サブフレームＳＦ６Ｂ〜ＳＦ１２Ｂでは駆動期間と同じ期間ＬＥＤ４２ｂが発光し、サブフレームＳＦ１Ｂ、ＳＦ２Ｂ、ＳＦ３Ｂ、ＳＦ４Ｂ、ＳＦ５Ｂでは、それぞれ駆動期間の１／３２倍、２／３２倍、４／３２倍、８／３２倍、１６／３２倍の期間発光することを示している。
Also, (C1) in FIGS. 6A to 6C shows that, among the subframes SF1R to SF12R, the
6A to 6C (C2) show that the
Accordingly, among the subframes SF1G to SF12G, the
（階調テーブル）
次に、階調テーブルについて説明する。図７は、階調テーブルの一例を示す。階調テーブルは、サブフレームデータ生成部３１が、映像信号データをサブフレームデータに変換して出力する際に、映像信号データの画素値（階調値）に応じて参照するテーブルである。なお、階調テーブルは、全色共通である。したがって、以下の説明では、各色の第１サブフレームＳＦ１Ｒ、ＳＦ１Ｇ，及びＳＦ１ＲをサブフレームＳＦ１として示し、同様に、ＲＧＢの第２サブフレーム〜ＲＧＢの第１２サブフレームをＳＦ２〜ＳＦ１２として説明する。なお、以下の説明では各色の階調テーブルが同じものとして説明するが、階調テーブルが色毎に異なっていてもよい。
(Gradation table)
Next, the gradation table will be described. FIG. 7 shows an example of the gradation table. The gradation table is a table that the subframe
図７に示す階調テーブルは、縦軸が階調の値を示し、横軸がサブフレームＳＦ１〜ＳＦ１２を示し、それらにより階調の値に応じた各サブフレームデータの値を決定する。図７に示す階調テーブルは、サブフレームＳＦ１からＳＦ５までは"バイナリ"の重み付けを行い、サブフレームＳＦ６からＳＦ１２までは"ステップビット"の重み付けを行うことで、階調０から２５５までを表現する。
In the gradation table shown in FIG. 7, the vertical axis indicates the gradation value, and the horizontal axis indicates the subframes SF1 to SF12, thereby determining the value of each subframe data according to the gradation value. The gradation table shown in FIG. 7 expresses
"バイナリ"の重み付けでは、各サブフレームに対して重みが２n(n=0,1,2,・・・)で表わされる重み付けを行う。図７の例ではＳＦ１〜ＳＦ５の各パルス幅の比が１（＝２0）、２（＝２1）、４（＝２2）、８（＝２3）、１６（＝２4）の５個のバイナリビットパルスを用いて０〜３１レベルの計３２レベルの輝度（階調）を表現でき、少ないパルス数でも、多くの階調を表現することが可能である。これにより、図７では、例えばパルス幅の比が［２、１６］のパルスを駆動期間とし、［１、４、８］のパルスをブランキング期間とすることにより、輝度（階調）"１８"を表現する。つまり、階調"１８"は、ＳＦ２、ＳＦ５のサブフレームデータの値を「１」、ＳＦ１、ＳＦ３、ＳＦ４のサブフレームデータの値を「０」として表現する（ただし、この場合、ＳＦ６〜ＳＦ１２の各サブフレームデータの値は「０」である）。 In “binary” weighting, weighting represented by 2 n (n = 0, 1, 2,...) Is performed on each subframe. In the example of FIG. 7, the ratio of the pulse widths of SF1 to SF5 is 1 (= 2 0 ), 2 (= 2 1 ), 4 (= 2 2 ), 8 (= 2 3 ), 16 (= 2 4 ). A total of 32 levels of brightness (gradation) from 0 to 31 levels can be expressed using five binary bit pulses, and a large number of gradations can be expressed even with a small number of pulses. Accordingly, in FIG. 7, for example, by setting a pulse having a pulse width ratio of [2, 16] as a driving period and a pulse having a [1, 4, 8] as a blanking period, luminance (gradation) “18” "Express. That is, the gradation “18” is expressed as SF2 and SF5 subframe data values of “1” and SF1, SF3, and SF4 subframe data values of “0” (in this case, SF6 to SF12). The value of each subframe data is “0”).
一方、"ステップビット"の重み付けでは、パルス幅の比が１、２、４、８、１６のバイナリビットパルスがある場合、３２、３２、３２、３２、３２、３２、３２のような同じパルス幅のステップビットパルスを用いた同じ重み付けを行う。例えば、階調"１２７"は、ＳＦ１〜ＳＦ５の各サブフレームデータの値を「１」として階調「３１」を表し、これに加えてステップビットの重み付けを行うＳＦ６〜ＳＦ１２のうち、ＳＦ６〜ＳＦ８の３つのサブフレームデータの値を「１」として階調「９６」（＝３×３２）を表し、それらの合計で階調"１２７"を表現する。 On the other hand, in the “step bit” weighting, when there are binary bit pulses having a pulse width ratio of 1, 2, 4, 8, 16, the same pulse such as 32, 32, 32, 32, 32, 32, 32 Perform the same weighting using width step bit pulses. For example, gradation “127” represents gradation “31” with the value of each subframe data of SF1 to SF5 being “1”, and in addition to this, among SF6 to SF12 for weighting step bits, SF6 to SF12 The value of the three sub-frame data of SF8 is “1” to represent the gradation “96” (= 3 × 32), and the sum of them represents the gradation “127”.
（タイミングチャート）
次に、図８Ａ〜図８Ｃのタイミングチャートを参照して本実施の形態の液晶表示装置３０の動作について更に詳細に説明する。タイミングチャートは、図８Ａ、図８Ｂ、図８Ｃの順になっている。
(Timing chart)
Next, the operation of the liquid
駆動制御部３４に供給される、図８Ａの（Ａ）に示す垂直同期信号VSYNCが時刻Ｔ０でアクティブとなると、駆動制御部３４の指示に従いサブフレームＳＦ１Ｒのサブフレームデータがデータ転送部３６より、ソースドライバ３７に順次入力される。ソースドライバ３７は１ライン分の（ｎ＋１）個のサブフレームデータを格納する毎に列データ線Ｄ0〜Ｄnを並列に介して画素部４０へ同時に転送し、ゲートドライバ３９で指定された行（１ライン）ｙの（ｎ＋１）個の各画素２０内の各サブサンプルホールド部２１に画素別にサンプリング及びホールドさせる。
When the vertical synchronization signal VSYNC shown in FIG. 8A supplied to the
上記の動作が１ライン単位で繰り返されて図８Ａの（Ｂ）にＳＦ１Ｒで示すサブフレームＳＦ１Ｒのすべてのサブフレームデータの画素部４０のすべてのラインの画素２０内のサブサンプルホールド部２１へのデータ転送が完了すると、駆動制御部３４から転送用信号線Ｔに時刻Ｔ１で図８Ａの（Ｄ）に示す転送用信号が出力され、すべての画素２０内の転送用スイッチングトランジスタ２２が同時にアクティブとされ、全ての画素２０内のサブサンプルホールド部２１に保持されているサブフレームデータが、メインサンプルホールド部２３に同時に転送されてサンプリング及びホールドされる。
例えば、画素部４０内のある一つの画素２０（x，y）において、ＳＦ１Ｒ〜ＳＦ１２ＲまでのＲの１２個のサブフレームデータＤ（Ｒ，ｘ，ｙ）の値が、図８Ａ〜図８Ｃの（Ｃ１）に示すように［１，１，１，０，１，１，１，１，１，１，１，０］であり、ＳＦ１Ｇ〜ＳＦ１２ＧまでのＧの１２個のサブフレームデータＤ（Ｇ，ｘ，ｙ）の値が、図８Ａ〜図８Ｃの（Ｃ２）に示すように［０，０，１，０，０，１，１，０，０，０，０，０］であり、ＳＦ１Ｂ〜ＳＦ１２ＢまでのＢの１２個のサブフレームデータＤ（Ｂ，ｘ，ｙ）の値が、図８Ａ〜図８Ｃの（Ｃ３）に示すように［１，１，１，０，１，１，１，１，１，０，０，０］であると仮定する。この場合、メインサンプルホールド部２３において、時刻Ｔ１ではＳＦ１Ｒのサブフレームデータ"１"が保持される。メインサンプルホールド部２３におけるこのＳＦ１Ｒのサブフレームデータ"１"の保持は、図８Ａの（Ｅ）に示すように、次のＳＦ１Ｇのサブフレームデータが転送されている期間（Ｔ１−Ｔ３）の間保持される。
The above operation is repeated in units of one line, and the
For example, in one pixel 20 (x, y) in the
また、画素２０(x，y)の電圧選択部２４には、１サブフレーム期間の前半期間である駆動期間では、ブランキング電圧線Ｖ０を介して図８Ａ〜図８Ｃの（Ｆ）に示すような、黒電圧Ｖb[V]がブランキング電圧として印加されると共に、駆動電圧線Ｖ１を介して図８Ａ〜図８Ｃの（Ｇ）に示すような白電圧Ｖw[V]が印加される。従って、電圧選択部２４は１サブフレーム期間（Ｔ１−Ｔ３）の前半期間である駆動期間（Ｔ１−Ｔ２）ではメインサンプルホールド部２３で保持されているサブフレームデータ"１"に基づき、駆動電圧Ｖ１を選択して図８Ａの（Ｉ）にハイレベルで模式的に示すように白電圧Ｖw[V]を画素電極１２に印加する。
Further, in the
このとき、液晶素子ＬＣの共通電極１４には図８Ａの（Ｈ）に示す０[V]の共通電圧Ｖcomが印加されているため、液晶層１３には同図（Ｊ）で示すような駆動電圧が印加され、液晶素子ＬＣは同図（Ｋ）にハイレベルで模式的に示すように駆動期間（Ｔ１−Ｔ２）で駆動される。また、ＬＥＤ制御部３５はＳＦ１Ｒの駆動期間（Ｔ１−Ｔ２）では、図８Ａの（Ｌ１）にハイレベルで模式的に示すように駆動期間の１／３２倍の重み付けの期間だけＬＥＤ４２ｒを点灯する。従って、ＳＦ１Ｒの駆動期間（Ｔ１−Ｔ２）では液晶表示装置３０の当該画素２０(x，y)は、図８Ａの（Ｍ１）にハイレベルで模式的に示すように上記の重み付けの期間だけ白表示を行う。
At this time, since the common voltage Vcom of 0 [V] shown in FIG. 8H is applied to the
続いて、電圧選択部２４は１サブフレーム期間（Ｔ１−Ｔ３）の後半期間である補償駆動期間（Ｔ２−Ｔ３）ではメインサンプルホールド部２３で保持されているサブフレームデータ"１"に基づき、駆動電圧Ｖ１を選択して図８Ａの（Ｉ）にローレベルで示すように黒電圧Ｖb[V]を画素電極１２に印加する。このとき、液晶素子ＬＣの共通電極１４には図８Ａの（Ｈ）に示す０[V]の共通電圧Ｖcomが印加されているため、液晶層１３には同図（Ｊ）で示すような駆動電圧が印加され、液晶素子ＬＣは同図（Ｋ）にローレベルで模式的に示すように補償駆動期間（Ｔ２−Ｔ３）では駆動期間とは逆極性の電圧で駆動される。一方、ＬＥＤ制御部３５はＳＦ１Ｒの補償駆動期間（Ｔ２−Ｔ３）では、図８Ａの（Ｌ１）に示すようにＬＥＤ４２ｒを駆動しない。従って、ＳＦ１Ｒの補償駆動期間（Ｔ２−Ｔ３）では液晶表示装置３０の当該画素２０(x，y)は、図８Ａの（Ｍ１）にローレベルで模式的に示すように黒表示を行う。
Subsequently, the
続いて、メインサンプルホールド部２３において、時刻Ｔ３ではＳＦ１Ｇのサブフレームデータ"０"が保持される。メインサンプルホールド部２３におけるこのＳ１Ｇのサブフレームデータ"０"の保持は、図８Ａの（Ｅ）に示すように、次のＳＦ１Ｂのサブフレームデータが転送されている期間（Ｔ３−Ｔ５）の間保持される。
Subsequently, the sub-frame data “0” of SF1G is held in the main
また、電圧選択部２４は１サブフレーム期間（Ｔ３−Ｔ５）の前半期間である駆動期間（Ｔ３−Ｔ４）ではメインサンプルホールド部２３で保持されているサブフレームデータ"０"に基づき、ブランキング電圧Ｖ０を選択して図８Ａ（Ｉ）にローレベルで示すように黒電圧Ｖb[Vを画素電極１２に印加する。このとき、液晶素子ＬＣの共通電極１４には図８Ａの（Ｈ）に示す０[V]の共通電圧Ｖcomが印加されているため、液晶層１３には同図（Ｊ）で示すような駆動電圧が印加され、液晶素子ＬＣは同図（Ｋ）にローレベルで模式的に示すように駆動期間（Ｔ３−Ｔ４）では黒電圧Ｖb[V]に対応する電圧で駆動される。また、ＬＥＤ制御部３５はＳＦ１Ｇの駆動期間（Ｔ３−Ｔ４）では、図８Ａの（Ｌ２）に示すように駆動期間の１／３２倍の重み付けの期間だけＬＥＤ４２ｇを点灯する。従って、ＳＦ１Ｇの駆動期間（Ｔ３−Ｔ４）では液晶表示装置３０の当該画素２０(x，y）は、図８Ａ（Ｍ２）にローレベルで模式的に示すように上記の重み付けの期間だけ黒表示を行う。
In addition, the
続いて、電圧選択部２４は１サブフレーム期間（Ｔ３−Ｔ５）の後半期間である補償駆動期間（Ｔ４−Ｔ５）ではメインサンプルホールド部２３で保持されているサブフレームデータ"０"に基づき、ブランキング電圧Ｖ０を選択して図８Ａの（Ｉ）にハイレベルで示すように白電圧Ｖw[V]を画素電極１２に印加する。このとき、液晶素子ＬＣの共通電極１４には図８Ａの（Ｈ）に示す０[V]の共通電圧Ｖcomが印加されているため、液晶層１３には同図（Ｊ）で示すような駆動電圧が印加され、液晶素子ＬＣは同図（Ｋ）にハイレベルで模式的に示すように補償駆動期間（Ｔ４−Ｔ５）では白電圧で駆動される。一方、ＬＥＤ制御部３５はＳＦ１Ｇの補償駆動期間（Ｔ４−Ｔ５）では、図８Ａの（Ｌ２）に示すようにＬＥＤ４２ｇを駆動しない。従って、ＳＦ１Ｇの補償駆動期間（Ｔ４−Ｔ５）では照明光が存在しないため、液晶表示装置３０の当該画素２０(x，y)は、光出力が０となり図８Ａの（Ｍ２）にローレベルで模式的に示すように黒表示を行う。
Subsequently, the
以下、ＳＦ１ＢからＳＦ１２Ｂまで同様な処理が行われる。ＳＦ１Ｒ、ＳＦ１Ｇ、及びＳＦ１Ｂでは、図６Ａの（Ｃ１）、（Ｃ２）、（Ｃ３）に示すように駆動期間の１／３２倍の重み付けの期間だけＬＥＤ４２ｒ、ＬＥＤ４２ｇ、及びＬＥＤ４２ｂを点灯する。ＳＦ２Ｒ、ＳＦ２Ｇ、及びＳＦ２Ｂでは、図６Ａの（Ｃ１）、（Ｃ２）、（Ｃ３）に示すように駆動期間の２／３２倍の重み付けの期間だけＬＥＤ４２ｒ、ＬＥＤ４２ｇ、及びＬＥＤ４２ｂを点灯する。ＳＦ３Ｒ、ＳＦ３Ｇ、及びＳＦ３Ｂでは、図６Ａの（Ｃ１）、（Ｃ２）、（Ｃ３）に示すように駆動期間の４／３２倍の重み付けの期間だけＬＥＤ４２ｒ、ＬＥＤ４２ｇ、及びＬＥＤ４２ｂを点灯する。ＳＦ４Ｒ、ＳＦ４Ｇ、及びＳＦ４Ｂでは、図６Ａ、及び図６Ｂの（Ｃ１）、（Ｃ２）、（Ｃ３）に示すように駆動期間の８／３２倍の重み付けの期間だけＬＥＤ４２ｒ、ＬＥＤ４２ｇ、及びＬＥＤ４２ｂを点灯する。ＳＦ５Ｒ、ＳＦ５Ｇ、及びＳＦ５Ｂでは、図８Ｂの（Ｃ１）、（Ｃ２）、（Ｃ３）に示すように駆動期間の１６／３２倍の重み付けの期間だけＬＥＤ４２ｒ、ＬＥＤ４２ｇ、及びＬＥＤ４２ｂを点灯する。ＳＦ６Ｒ〜ＳＦ１２Ｂでは、図６Ｂ、及び図６Ｃに示すように駆動期間の３２／３２倍の重み付けの期間だけＬＥＤ４２ｒ、ＬＥＤ４２ｇ、及びＬＥＤ４２ｂを点灯する。
この結果、本実施の形態によれば、Ｒの光出力として、図８Ａ〜図８Ｃの（Ｍ１）に示すようにＳＦ１ＲからＳＦ１２Ｒまでの各サブフレームにおいて「１，２，４，８，０，３２，３２，３２，３２，３２，３２，０」が出力され、積分値として「２１５」が出力される。この結果、画素２０(Ｒ，x，y)において階調値「２１５」が表示される。ＲＧＢのサブフレームデータを用いることで、各画素２０において、それぞれの色が２５６階調で表示される。このように、入力された１フレームのデータは、期間（Ｔ０−Ｔ１）だけ遅延して、光出力として出力されるため、入力データの１フレーム期間が期間（Ｔ０−Ｔ６）である場合、光出力の１フレーム期間は期間（Ｔ１−Ｔ７）となる。
Thereafter, the same processing is performed from SF1B to SF12B. In SF1R, SF1G, and SF1B, as shown in (C1), (C2), and (C3) of FIG. 6A, the
As a result, according to the present embodiment, as R optical output, as shown in (M1) of FIGS. 8A to 8C, “1, 2, 4, 8, 0,” in each subframe from SF1R to SF12R. 32, 32, 32, 32, 32, 32, 0 "is output, and" 215 "is output as the integral value. As a result, the gradation value “215” is displayed in the pixel 20 (R, x, y). By using the RGB sub-frame data, each
このように、本実施の形態の液晶表示装置３０によれば、画素の階調が「０」で、ＳＦ１Ｒ〜ＳＦ１２Ｂの３色×１２個のサブフレームデータの値がすべて「０」のときにも、駆動期間と補償駆動期間とでは互いに逆極性の電圧（黒電圧及び白電圧）が交互に画素電極１２に印加されて駆動されるため、常に交流駆動を確保でき、その結果、十分な焼き付き防止を行うことができる。
As described above, according to the liquid
また、本実施の形態の液晶表示装置３０によれば、１フレーム期間を３色×１２サブフレーム期間に分割して各サブフレーム期間に液晶素子ＬＣを交流駆動しているため、１フレーム毎に３×１２回という従来よりも多くのＤＣバランス極性反転を行うことができ、焼き付き防止精度を向上することができ、その結果、強誘電性液晶を用いた液晶表示装置の信頼性を向上することができる。
Further, according to the liquid
更に、本実施の形態の液晶表示装置３０によれば、画素電極１２に１サブフレームの半の駆動期間と後半の補償駆動期間とで互いに逆極性の電圧（黒電圧及び白電圧）を印加することで交流駆動するようにしているため、特許文献１に記載の液晶表示装置の駆動方法のような映像表示に用いることができない逆電圧画像のためのデータ転送を不要にできる。また、各色の光源を時分割で駆動するフィールドシーケンシャル方式での駆動が可能となるため、消費電力を削減することができる。また、ＬＥＤ４２ｒ、４２ｇ、４２ｂからのＲＧＢの光を１枚の反射型液晶表示素子１１で制御しているため、簡便な構成とすることができる。
Furthermore, according to the liquid
（変形例１）
駆動パターンの変形例１について説明する。上記の実施の形態１では、駆動パターンが図５のようなっていたが、変形例１では、駆動パターンが図９のようになっている。図９（Ａ）に示すように、１サブフレーム期間のうち、前半期間が補償駆動期間となっており、後半期間が駆動期間となっている。なお、図５と同様の内容については、説明を省略する。
(Modification 1)
A
図９（Ｃ）に示すように、サブフレームデータが「１」の場合、補償駆動期間である前半期間には、液晶層１３に黒電圧Ｖｂが印加され、駆動期間である後半期間には液晶層１３に白電圧Ｖｗが印加される。サブフレームデータが「０」の場合、補償駆動期間である前半期間には、液晶層１３に白電圧Ｖｗが印加され、駆動期間である後半期間には、液晶層１３に黒電圧Ｖｂが印加される。このようにすることで、上記のように十分な焼き付き防止を行うことができる。
As shown in FIG. 9C, when the subframe data is “1”, the black voltage Vb is applied to the
一方、ＬＥＤ制御部３５は、駆動制御部３４からの指示に従い、サブフレームデータの値に関係なく駆動期間内でのみ図９（Ｅ）にハイレベルで模式的に示すようにＬＥＤ４２を駆動して発光させ、照明光学系内のＬＥＤ４２から照明光が図１に示した入射光Ｌ１として射出し、液晶表示素子１１に入射する。したがって、補償駆動期間である前半期間では、ＬＥＤ４２の発光が停止して、駆動期間である後半期間では、ＬＥＤ４２が発光する。なお、駆動期間における発光期間は、上記のＬＥＤ重み付けテーブルに従い、予め設定されている。
On the other hand, the
したがって、サブフレームデータの値が「１」のときは、白電圧が印加されるので、図９（Ｆ）に示すように、ＬＥＤ４２が発光する駆動期間で白表示が行われる。サブフレームデータの値が「１」のときは、補償期間ではＬＥＤ４２が発光しないので、図９（Ｆ）に示すように、は黒表示が行われる。また、サブフレームデータの値が「０」の時は、黒電圧が印加されるので、駆動期間及び補償駆動期間の両方で黒表示が行われる。このようなパルス波形としても、上記と同様の効果を得ることができる。
Therefore, when the value of the subframe data is “1”, a white voltage is applied, so that white display is performed in the driving period in which the
（変形例２）
駆動パターンの変形例２について説明する。上記の実施の形態１では、駆動パターンが図５のようなっていたが、変形例２では、駆動パターンが図１０のようになっている。図１０（Ａ）に示すように、駆動電圧とブランキング電圧は、サブフレームの期間の１／２の周期を有している。すなわち、駆動期間及び補償駆動期間は１サブフレーム期間の１／４となっており、１サブフレーム期間には、２回の駆動期間と２回の補償駆動期間が交互に現れる。１サブフレームが４６２μｓであるとすると、１回の駆動期間は１１５．５μｓ（＝４６２μｓ／４）となっている。同様に、１回の補償駆動期間は、１１５．５μｓ（＝４６２μｓ／４）となっている。そして、１サブフレーム期間（０μｓ〜４６２μｓ）のうち、０μｓ〜１１５．５μｓが駆動期間となり、１１５．５μｓ〜２３１μｓが補償駆動期間となり、２３１μｓ〜３４６．５μｓが駆動期間となり、４６２μｓが補償駆動期間となる。
(Modification 2)
A second modification of the drive pattern will be described. In the first embodiment, the drive pattern is as shown in FIG. 5, but in the second modification, the drive pattern is as shown in FIG. As shown in FIG. 10A, the drive voltage and the blanking voltage have a period that is ½ of the period of the subframe. That is, the drive period and the compensation drive period are 1/4 of one subframe period, and two drive periods and two compensation drive periods appear alternately in one subframe period. Assuming that one subframe is 462 μs, one driving period is 115.5 μs (= 462 μs / 4). Similarly, one compensation driving period is 115.5 μs (= 462 μs / 4). In one subframe period (0 μs to 462 μs), 0 μs to 115.5 μs is a driving period, 115.5 μs to 231 μs is a compensation driving period, 231 μs to 346.5 μs is a driving period, and 462 μs is a compensation driving period. It becomes.
そして、図１０（Ｅ）に示すように、１サブフレームのうちの２回の駆動期間でＬＥＤ４２を発光させて、２回の補償駆動期間でＬＥＤ４２の発光を停止する。すなわち、ＬＥＤ４２は、対応する１サブフレーム期間内において、２回発光する。このようにしても、上記の実施の形態と同様に駆動することができる。さらに、液晶の交流駆動の周期をより短くすることができるため、焼き付き防止精度を向上することができ、その結果、強誘電性液晶を用いた液晶表示装置の信頼性を向上することができる。
Then, as shown in FIG. 10E, the
また、変形例１と変形例２を組み合わせてもよい。すなわち、１サブフレーム期間において、補償駆動期間、駆動期間、補償駆動期間、駆動期間の順に配置してもよい。１フレーム毎に２×３×１２回という従来よりも多くのＤＣバランス極性反転を行うことができる。さらには、１サブフレーム期間において、駆動期間と補償駆動期間が３回以上繰り返すようにしてもよい。
Moreover, you may combine the
実施の形態２．
（回路構成）
図１１は、本実施の形態にかかる液晶表示装置の回路構成を示す図である。本実施の形態では、サブフレームデータ生成部３１の構成が実施の形態１と異なっている。また、実施の形態１では、ＬＥＤ制御部３５がＬＥＤ重み付けテーブルを用いてサブフレームの発光期間を変えていたが、本実施の形態ではサブフレームが同じ発光期間を有している。をなお、液晶表示装置の基本的な構成については、実施の形態１と同様であるため、説明を省略する。
本実施の形態では、サブフレームデータ生成部３１が、映像信号のＮビット（Ｎは２以上の自然数）の階調データに対してディザ処理することにより、Ｍビット（ＭはＮより大きい自然数）のデータを生成している。そして、Ｍビットのデータに基づいて、サブフレームの全てがステップビットパルスによって構成されるサブフレームデータを生成している。以下、ディザ処理ついて説明する。
(Circuit configuration)
FIG. 11 is a diagram illustrating a circuit configuration of the liquid crystal display device according to the present embodiment. In the present embodiment, the configuration of the subframe
In the present embodiment, the subframe
（ディザ処理）
サブフレームデータ生成部３１は、ルックアップテーブル変換部３１１と、誤差拡散部３１２、ＦＲＣ（フレームレートコントロール）部３１３と、リミッタ部３１４と、サブフレームデータ変換部３１５を備えている。
(Dither processing)
The subframe
以下、サブフレームデータ生成部３１におけるデータ処理を図１２〜図１７を用いて説明する。図１２は、サブフレームデータ生成部３１における階調表現を説明するための図であり、入力された映像信号データのビット数を８ビットとした例を示している。図１３は、実施形態２における駆動階調テーブルを示す図である。図１４は、誤差拡散図を示す図ある。図１５は、誤差拡散フローを示す図ある。図１６は、フレームレートコントロールフローを示す図である。図１７は、フレームレートコントロールテーブルを示す図である。
Hereinafter, data processing in the subframe
図１２において、Ｎビットの入力された映像信号データは、ルックアップテーブル変換部３１１にて、Ｎより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換される。ここで、Ｍはサブフレーム数を２進数で表したときのビット数、Ｄは誤差拡散部３１２により補間されるビット数、Ｆはフレームレートコントロール部３１３により補間されるビット数を表している。なおＮ、Ｍ、Ｆ、Ｄは整数である。
In FIG. 12, the video signal data inputted with N bits is converted into (M + F + D) bit data larger than N by the look-up
図１２の例では、入力された映像信号データのビット数は８ビット（Ｎ＝８）、誤差拡散部３１２にて補間されるビット数は４ビット（Ｄ＝４）、フレームレートコントロール部３１３にて補間されるビット数は２ビット（Ｆ＝２）としている。サブフレーム数を２進数で表した場合のビット数は４ビット（Ｍ＝４）、駆動階調は１２個（黒を含まない）としている。
In the example of FIG. 12, the number of bits of the input video signal data is 8 bits (N = 8), the number of bits to be interpolated by the
サブフレームデータ生成部３１が、１２ビットのサブフレームデータを生成する。そして、図１３に示す階調テーブルで、各画素が１２階調で表示される。図１３に示す階調テーブルにおいて、サブフレームデータが「１」のサブフレームでは、駆動期間で駆動状態となり、サブフレームデータが「０」のサブフレームでは、補償駆動期間で駆動状態となる。
The subframe
ここでルックアップテーブル変換部３１１の動作を説明する。一般的に映像信号はガンマ補正がかけられている。画像表示装置側ではガンマ補正がかけられた映像信号に対し逆ガンマ補正処理を施してリニアな階調に戻すことが必要である。逆ガンマ補正とは入力Ｘに対して出力がＸの２．２乗となるような補正である。この場合、出力特性は「ガンマ２．２」であると以下表現する。ルックアップテーブル変換部３１１は反射型液晶表示素子６の入出力特性を変換してガンマ２．２の出力特性を有する液晶表示装置を実現する機能を担っている。ルックアップテーブルは、１０ビットの出力が、任意の出力特性（例えばガンマ２．２）となるようにあらかじめ調整されている。例えば、図１３に示す１２個の駆動階調（黒を含まない）のそれぞれの駆動による画像を図１に示す液晶表示装置で投影し、スクリーン１８上の照度を照度計等でそれぞれ測定しておく。それぞれの駆動階調間の照度を６ビット（Ｍ＋Ｄ＝６）（６４階調）で直線補間することによって、０〜７６８の階調毎の照度データが予測される。それらの照度データから任意の出力特性（例えばガンマ２．２）となるような２５６個のデータを選び、あらかじめルックアップテーブルとして保持されているものとする。
Here, the operation of the lookup
ルックアップテーブル変換部３１１は、２５６×１０ビット（すなわち、「２の８乗」階調ｘ（４＋２＋４）ビット）のルックアップテーブルを有している。ここで、「２の８乗」階調ｘ（４＋２＋４）ビットとは、「２のＮ乗」階調ｘ（Ｍ＋Ｆ＋Ｄ）ビットに対してＮ＝８、Ｍ＝４、Ｆ＝２、Ｄ＝４の値を代入したものに相当する。ルックアップテーブル変換部３１１は、入力された８ビットの画像データを、１０ビットのデータに変換して出力する。
The lookup
図１２に戻り、ルックアップテーブル変換部３１１にて（Ｍ＋Ｆ＋Ｄ）ビットに変換された映像信号データは、誤差拡散部３１２により下位Ｄビットの情報を周辺画素に拡散することによって、（Ｍ＋Ｆ）ビットのデータに変換される。図１２の例では、変換された１０ビットのデータは、誤差拡散部３１２にて、下位４ビットの情報を周辺画素に拡散し上位６ビットのデータに量子化して出力される。
Returning to FIG. 12, the video signal data converted into (M + F + D) bits by the look-up
誤差拡散法とは、表示すべき映像信号と実表示値との誤差（表示誤差）を周辺の画素に拡散することで階調不足を補う方法である。第１の実施形態においては、表示すべき映像信号の下位４ビットを表示誤差とし、図１４のように右隣の画素に表示誤差の７／１６を、左下の画素に表示誤差の３／１６を、直下の画素に表示誤差の５／１６を、右下の画素に表示誤差の１／１６を加える。 The error diffusion method is a method of compensating for the lack of gradation by diffusing an error (display error) between a video signal to be displayed and an actual display value to surrounding pixels. In the first embodiment, the lower 4 bits of the video signal to be displayed are set as display errors, and as shown in FIG. 14, 7/16 of the display error is displayed on the right adjacent pixel and 3/16 of the display error is displayed on the lower left pixel. , 5/16 of the display error is added to the pixel immediately below, and 1/16 of the display error is added to the pixel on the lower right.
誤差拡散部３１２の動作を図１５でより詳しく説明する。ある座標の映像信号は上述のように誤差を拡散するとともに、以前の映像が拡散した誤差が加算される。入力された１０ビットのデータは、まず、以前の映像が拡散した誤差が誤差バッファにより加算される。入力映像信号データは誤差バッファの値が加算された後、上位の６ビットと下位の４ビットに分割される。
The operation of the
分割された下位の４ビットの値を以下に示す。右側の値は表示誤差である。
下位４ビット 表示誤差
００００ ０
０００１ ＋１
００１０ ＋２
００１１ ＋３
０１００ ＋４
０１０１ ＋５
０１１０ ＋６
０１１１ ＋７
１０００ −７
１００１ −６
１０１０ −５
１０１１ −４
１１００ −３
１１０１ −２
１１１０ −１
１１１１ ０
The divided lower 4 bits are shown below. The value on the right is a display error.
Lower 4 bits Display error 0000 0
0001 +1
0010 +2
0011 +3
0100 +4
0101 +5
0110 +6
0111 +7
1000-7
1001-6
1010-5
1011 -4
1100-3
1101 -2
1110 -1
1111 0
分割された下位の４ビットの値に対応する表示誤差は、図１５のように誤差バッファへと加算され保持される。また、分割された下位の４ビットの値に対してスレッショルド比較を行ない、値が１０００より大きい場合（上記の左部の値が１０００である行以降の行）、上位６ビットの値に１が加算される。そして、上位の６ビットのデータが誤差拡散部から出力される。なお、図１２、図１５では、誤差拡散部３１２での処理において、上位６ビットに１が加算されることにより、桁上がりしたビットを０ビット目として示している。
The display error corresponding to the divided lower 4-bit value is added to the error buffer and held as shown in FIG. Also, a threshold comparison is performed on the divided lower 4-bit value, and if the value is larger than 1000 (the row after the row where the value on the left is 1000), 1 is added to the upper 6-bit value. Is added. Then, the upper 6-bit data is output from the error diffusion unit. In FIG. 12 and FIG. 15, in the processing by the
図１２に戻り、誤差拡散部３１２にて（Ｍ＋Ｆ）ビットに変換された映像信号データは、フレームレートコントロール部３１３に入力されるフレームレートコントロール部３１３は、図１６に示すように、フレームレートコントロールテーブルを備えている。フレームレートコントロールテーブルは、図１７に示すようになっている。フレームレートコントロール部３１３では、下位Ｆビットの値と、画素の位置情報及びフレームのカウント情報から、フレームレートコントロールテーブル内の位置を特定し、その値（１または０の値、以下０／１と記載する。）が上位Ｍビットに加えられ、Ｍビットのデータに変換される。ここで、フレームレートコントロール方式とは、表示素子の１画素の表示に対してｍ（ｍ：ｍ≧２、自然数）フレームを１周期として、その周期のｎ（ｎ：ｎ＞０、ｍ＞ｎ、自然数）フレームではオン表示を行ない、残りの（ｍ−ｎ）フレームではオフ表示を行うことにより疑似的に階調を表示させる方式である。
Returning to FIG. 12, the video signal data converted into (M + F) bits by the
図１２の例では、誤差拡散部３１２により出力された６ビットのデータは、フレームレートコントロール部３１３に入力される。フレームレートコントロール部３１３は、下位２ビットの情報と、表示エリアでの位置情報およびフレームカウンタ情報より、フレームレートコントロールテーブルから０／１の値を導き、入力された６ビットから分離された上位４ビットの値に加算する。
In the example of FIG. 12, 6-bit data output from the
フレームレートコントロール部３１３の動作を図１６で具体的に説明する。入力された６ビットのデータは、上位の４ビットと下位の２ビットに分割される。入力された６ビットデータの下位２ビットと、画素の表示エリアでの位置情報（すなわち、座標データであるＸ座標の下位ビットおよびＹ座標の下位２ビット）と、フレームカウンタの下位２ビットとの合計８ビットの値を用いて、図１７で示すフレームレートコントロールテーブルで示される"０"か"１"の値を特定する。特定された"０"か"１"の値は上位４ビットのデータに加算して、４ビットデータとして出力される。なお、図１２、図１６では、フレームレートコントロール部３１３での処理において、上位６ビットに１が加算されることにより、桁上がりしたビットを０ビット目として示している。
The operation of the frame
図１２に戻り、フレームレートコントロール部３１３から出力された４ビットデータはリミッタ部３１４にて駆動階調の最大値である１２に制限された後、サブフレームデータ作成部３１５にて、反射型液晶表示素子６へ転送されるべき１２ビットのデータに変換される。１２ビットのデータへの変換は駆動階調テーブルを使用する。
Returning to FIG. 12, the 4-bit data output from the frame
図１１に戻り、サブフレームデータ生成部３１から出力された１２ビットのデータは、メモリ制御部３２にて、サブフレーム毎に分割されたフレームバッファ３３に格納される。フレームバッファ３３は実施の形態１と同様にダブルバッファの構造になっており、一方のフレームバッファにデータを格納中は、他方のフレームバッファのデータがデータ転送部を経由して反射型液晶表示素子１１に転送されることになり、次のフレームでは、前フレーム期間中に格納された他方のフレームバッファのデータがデータ転送部３６を経由して液晶表示素子６に転送され、一方のフレームバッファには入力された映像信号データのサブフレームデータ生成部３１からの出力データが格納される。
Returning to FIG. 11, the 12-bit data output from the subframe
駆動制御部３４は、サブフレーム毎の処理のタイミング等を制御しており、データ転送部３６への転送指示およびゲートドライバ３９の制御を行う。データ転送部３６は、駆動制御部３４からの指示に従い、メモリ制御部３２に指示を行ない、指定したサブフレームのデータをメモリ制御部３２から受け取りソースドライバ３７へと転送する。データ転送部３６は一定間隔で、サブフレームデータを転送する。
The
ソースドライバ３７は、１ライン分のデータをデータ転送部３６より受け取る毎に、反射型液晶表示素子１１の対応する画素２０へ列データ線Ｄ０−Ｄｎを用いて同時に転送する。この時、ゲートドライバ３９では、駆動制御部３４からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により指定された行の行選択線Ｗｙをアクティブにし、指定された行ｙの全ての列の画素へとデータが転送される。
Each time the
電圧制御部３８には、黒電圧Ｖｂと白電圧Ｖｗが入力されている電圧制御部３８は液晶に加える電圧であるＶ０／Ｖ１の極性反転処理を行う。Ｖ０はブランキング電圧、Ｖ１は駆動電圧である。極性反転処理とは、Ｖ０／Ｖ１の電圧値を等間隔で交互にＶｂとＶｗとする処理を行うことをいう。Ｖ１はＶ０と１／２周期ずれた位相で印加される。
The
（駆動パターン）
図１８Ａ〜図１８Ｃは、実施の形態２における液晶表示装置の駆動パターンの一例の説明図を示す。図１８Ａ〜図１８Ｃは、図６Ａ〜図６Ｃと同様に、映像信号が１秒あたり６０フレーム、サブフレーム数が３色の１２個の場合の駆動パターンについて示している。なお、ブランキング電圧、及び駆動電圧等については、図５と同様であるため説明を省略する。
(Drive pattern)
18A to 18C are explanatory diagrams illustrating examples of drive patterns of the liquid crystal display device according to
各サブフレーム期間のうち、前半が駆動期間、後半が補償駆動期間となっている。そして、駆動期間の全期間において、ＬＥＤ４２が発光している。図１８Ａ〜図１８Ｃの（Ｃ１）に示すように、ＲのサブフレームＳＦ１Ｒ、ＳＦ２Ｒ、ＳＦ３Ｒ、ＳＦ４Ｒ、ＳＦ５Ｒ、ＳＦ６Ｒ、ＳＦ７Ｒ、ＳＦ８Ｒ、ＳＦ９Ｒ、ＳＦ１０Ｒ、ＳＦ１１Ｒ、及びＳＦ１２Ｒでは、駆動期間の全期間においてＬＥＤ４２ｒが発光している。同様に、ＧのサブフレームＳＦ１Ｇ、ＳＦ２Ｇ、ＳＦ３Ｇ、ＳＦ４Ｇ、ＳＦ５Ｇ、ＳＦ６Ｇ、ＳＦ７Ｇ、ＳＦ８Ｇ、ＳＦ９Ｇ、ＳＦ１０Ｇ、ＳＦ１１Ｇ、及びＳＦ１２Ｇでは、図１８Ａ〜図１８Ｃの（Ｃ２）に示すように、駆動期間の全期間においてＬＥＤ４２ｇが発光する。ＢのサブフレームＳＦ１Ｂ、ＳＦ２Ｂ、ＳＦ３Ｂ、ＳＦ４Ｂ、ＳＦ５Ｂ、ＳＦ６Ｂ、ＳＦ７Ｂ、ＳＦ８Ｂ、ＳＦ９Ｂ、ＳＦ１０Ｂ、ＳＦ１１Ｂ、及びＳＦ１２Ｂでは、図１８Ａ〜図１８Ｃの（Ｃ３）に示すように、駆動期間の全期間においてＬＥＤ４２Ｂが発光している。ＲＧＢのＬＥＤが時分割駆動されているため、各色のＬＥＤ４２では、サブフレーム期間の１／２が発光期間となり、サブフレーム期間の１／２が非発光期間となっている。発光期間と非発光期間とが繰り返している。そして、各色の発光期間は、１サブフレームずつずれている。
Of each subframe period, the first half is a drive period and the second half is a compensation drive period. The
このように、全てのサブフレームにおいて、ＬＥＤ４２の発光期間が同じになっている。１フレームが３色×１２個のサブフレームで構成されているため、各画素２０において、それぞれの色が１２階調で表示される。サブフレームデータ生成部３１が生成した１２ビットのサブフレームデータに基づいて、画素部が表示を行う。なお、各階調は、図１３の階調テーブルによって示される。
Thus, the light emission period of the
（タイミングチャート）
図１９Ａ〜図１９Ｃのタイミングチャートを参照して本実施の形態の液晶表示装置３０の動作について更に詳細に説明する。図１９Ａ〜図１９Ｃは、実施の形態１と同様に、サブフレーム数が３色×１２個の場合について示している。なお、実施の形態１と同様の内容については、説明を省略する。たとえば、データ転送のタイミングや、ブランキング電圧と駆動電圧の波形などについては、実施の形態１と同様であるため、説明を省略する。
(Timing chart)
The operation of the liquid
本実施の形態では、図１９Ａ〜図１９Ｃの（Ｌ１）の示すように、ＲのＬＥＤ４２ｒの発光期間がサブフレームの駆動期間と同じ時間になっている。同様に、ＧのＬＥＤ４２ｇの発光期間がサブフレームの駆動期間と同じ時間になっており、ＢのＬＥＤ４２ｂの発光期間がサブフレームの駆動期間と同じ時間になっている。したがって、いずれのサブフレームにおいても、サブフレームデータが「１」の場合は、駆動期間の全体で白表示を行う。
In the present embodiment, as shown in (L1) of FIGS. 19A to 19C, the light emission period of the
このように、本実施の形態の液晶表示装置３０によれば、実施の形態１と同様に、画素の階調が「０」で、ＳＦ１Ｒ〜ＳＦ１２Ｂの３色×１２個のサブフレームデータの値がすべて「０」のときにも、駆動期間と補償駆動期間とでは互いに逆極性の電圧（黒電圧及び白電圧）が交互に画素電極１２に印加されて駆動されるため、常に交流駆動を確保でき、その結果、十分な焼き付き防止を行うことができる。
Thus, according to the liquid
また、本実施の形態の液晶表示装置３０によれば、実施の形態１と同様に、１フレーム期間を３色×１２サブフレーム期間に分割して各サブフレーム期間に液晶素子ＬＣを交流駆動しているため、１フレーム毎に３×１２回という従来よりも多くのＤＣバランス極性反転を行うことができ、焼き付き防止精度を向上することができ、その結果、強誘電性液晶を用いた液晶表示装置の信頼性を向上することができる。
Further, according to the liquid
更に、本実施の形態の液晶表示装置３０によれば、画素電極１２に１サブフレームの半の駆動期間と後半の補償駆動期間とで互いに逆極性の電圧（黒電圧及び白電圧）を印加することで交流駆動するようにしているため、特許文献３記載の液晶表示装置の駆動方法のような映像表示に用いることができない逆電圧画像のためのデータ転送を不要にできる。また、各色の光源を時分割で駆動するフィールドシーケンシャル方式での駆動が可能となるため、消費電力を削減することができる。また、全てのサブフレームにおいて、駆動期間の全体が発光期間となっているため、輝度を向上することができる。
Furthermore, according to the liquid
本実施の形態では、図１３、図１８Ａ〜図１８Ｃに示す通り、動画擬似輪郭の原因となるバイナリビットパルスを用いず、すべて同じ幅のステップビットパルスを用いている。バイナリビットパルスとは各サブフィールドに対して重みが２n （ｎ＝０、１、２、３…）で表されるいわゆる"バイナリの重み付け"を行うものである。一方、ステップビットパルスとは、１、２、４、８、１６のバイナリビットパルスがある場合、３２、３２、３２、３２、３２、３２、３２のような同じ重み付けのパルスのことをいう。すべてバイナリビットパルスにする場合と比較して、ステップビットパルスを併用することで動画擬似輪郭を相対的に軽減する効果がある。 In the present embodiment, as shown in FIGS. 13 and 18A to 18C, the binary bit pulses that cause the moving image pseudo contour are not used, but all step bit pulses having the same width are used. The binary bit pulse is a so-called “binary weighting” in which a weight is expressed by 2n (n = 0, 1, 2, 3,...) For each subfield. On the other hand, when there are 1, 2, 4, 8, 16 binary bit pulses, step bit pulses are pulses having the same weight, such as 32, 32, 32, 32, 32, 32, 32. Compared with the case where all binary bit pulses are used, the combined use of step bit pulses has an effect of relatively reducing the moving image pseudo contour.
動画擬似輪郭とは、隣り合った画素の似たような階調において、片方の画素でのバイナリビットパルスの多くが駆動状態であり、もう片方の画素でのバイナリビットパルスの多くがブランキング状態である場合、視線を動かした時や、顔のアップ等が動いたときに、意図しない輝度が眼で知覚されることをいう。本実施形態では、動画擬似輪郭の原因となるバイナリビットパルスを用いず、すべて同じ幅のステップビットパルスを用いている。そのため視線方向を動かした場合でも、輝度が著しく変化しないため、動画擬似輪郭はほとんど知覚されない。 Video pseudo-contour means that in a similar gradation of adjacent pixels, most of the binary bit pulses in one pixel are in the driving state, and many of the binary bit pulses in the other pixel are in the blanking state In this case, when the line of sight is moved or when the face is moved up, unintended luminance is perceived by the eyes. In the present embodiment, step bit pulses having the same width are used without using binary bit pulses that cause moving image pseudo contours. Therefore, even when the line-of-sight direction is moved, the luminance does not change remarkably, so that the moving image pseudo contour is hardly perceived.
また、フレームレートコントロールにより、隣接画素間で生じる横方向電界を打ち消すことができる。すなわち、横方向電界が均等に分散されるため、高画質での表示が可能となる。 In addition, the horizontal electric field generated between adjacent pixels can be canceled by the frame rate control. That is, since the horizontal electric field is evenly distributed, display with high image quality is possible.
実施形態２において、入力された映像信号データのビット数をＮ、表示素子の駆動可能な階調数を２進数で表したときのビット数をＭ、誤差拡散処理により誤差として拡散されるビット数をＤ、フレームレートコントロールにより擬似的な階調として表現されるビット数をＦとしたとき、Ｎ＝８、Ｍ＝４、Ｄ＝４、Ｆ＝２である場合について説明した。しかし、Ｎ、Ｍ、Ｄ、Ｆの値は上記の値に限定されず、種々の値を用いて実施することができる。そのなかでも、Ｎ＝８〜１２、Ｍ＝４〜６、Ｄ＝４〜８、Ｆ＝２〜３であることがより好ましい。 In the second embodiment, the number of bits of input video signal data is N, the number of bits when the display element can be driven is expressed in binary, the number of bits is M, and the number of bits diffused as an error by error diffusion processing A case where N = 8, M = 4, D = 4, and F = 2 has been described, where D is D and the number of bits expressed as a pseudo gradation by the frame rate control is F. However, the values of N, M, D, and F are not limited to the above values, and various values can be used. Among them, it is more preferable that N = 8 to 12, M = 4 to 6, D = 4 to 8, and F = 2 to 3.
なお、本実施の形態においても、実施の形態１の変形例１、２を適用してもよい。 In the present embodiment also, the first and second modifications of the first embodiment may be applied.
実施の形態３．
次に、実施の形態３にかかる液晶表示装置について説明する。本実施の形態も図１に示した投射型表示装置１０における反射型液晶表示素子１１として用いることができる。なお、液晶表示装置の基本的構成は、実施の形態１であるため、適宜説明を省略する。
Next, a liquid crystal display device according to
（画素構成）
図２０は、本実施の形態にかかる液晶表示装置の一画素の構成図を示す。同図中、図１及び図２と同一構成部分には同一符号を付してある。図２０において、反射型液晶表示素子１１の一つの画素５０は、画素回路１５ｂと液晶素子ＬＣとからなり、２本の列データ線Ｄ及び反転列データ線ＤＸを一組とするデータ線と、行選択線Ｗとの交差部に配置されている。液晶素子ＬＣは前述したように、画素電極１２及び共通電極１４が対向するように第１の基板と第２の基板とが離間配置されて形成された基板間の空間内に強誘電性の液晶層１３が封入された構成とされている。なお、図２及び図２０では各画素回路１５ａ、１５ｂ単位で液晶素子ＬＣが設けられていることを分かり易くするために、液晶素子ＬＣを各画素回路単位で図示しているが、実際には液晶素子ＬＣのうち画素電極１２は画素回路１５ａ、１５ｂ毎に個別に設けられるが、液晶層１３及び共通電極１４は全画素に共通に設けられている。
(Pixel configuration)
FIG. 20 is a configuration diagram of one pixel of the liquid crystal display device according to the present embodiment. In the figure, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals. In FIG. 20, one
一方、画素回路１５ｂは、図２０に示すように、サンプルホールド部５１及び電圧選択部５２からなる。すなわち、画素１５ｂは、実施の形態１で示したサブサンプルホールド部２１と転送用スイッチングトランジスタ２２が設けられていない構成となっている。したがって、画素回路１５ｂに、１つのサンプルホールド部５１のみが設けられている。サンプルホールド部５１はＳＲＡＭ(Static Random Access Memory)構造のフリップフロップよりなる。サンプルホールド部５１は、列データ線Ｄ及び反転列データ線ＤＸと、行選択線Ｗとに接続されており、行選択線Ｗを介して印加される行選択信号により選択されたときに、列データ線Ｄ及び反転列データ線ＤＸを介して供給される画素データをサンプリング及びホールドする。
On the other hand, the pixel circuit 15b includes a
電圧選択部５２は、サンプルホールド部５１と、ブランキング電圧線Ｖ０及び駆動電圧線Ｖ１とに接続されている。電圧選択部５２の出力端子は画素電極１２に接続されている。電圧選択部２４は、サンプルホールド部５１により保持されているサブフレームデータ（画素データ電圧）の値が「０」であるか「１」であるかに応じて、ブランキング電圧線Ｖ０のブランキング電圧及び駆動電圧線Ｖ１の駆動電圧の一方を選択して画素電極１２に印加する。
The
（回路構成）
図２１は、実施の形態３にかかる液晶表示装置のブロック図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。図２１において、本実施の形態の液晶表示装置６０は、サブフレームデータ生成部３１、メモリ制御部３２、フレームバッファＡ３３１及びフレームバッファＢ３３２、ＬＥＤ制御部３５、データ転送部３６、ゲートドライバ３９、駆動制御部６１、ソースドライバ６２、電圧制御部６３、画素部６４を含んで構成されている。
(Circuit configuration)
FIG. 21 is a block diagram of the liquid crystal display device according to the third embodiment. In the figure, the same components as those in FIG. 4 are denoted by the same reference numerals, and the description thereof is omitted. In FIG. 21, the liquid
画素部６４は、１本の列データ線Ｄ及び１本の反転列データ線ＤＸを一組とする、全部で（ｎ＋１）組の列データ線Ｄ0〜Ｄn及び反転列データ線ＤＸ0〜ＤＸnと、（ｍ＋１）本の行選択線Ｗ0〜Ｗmとが交差する各交差部に配置された、全部で（ｎ＋１）×（ｍ＋１）個の画素５０から構成される。一つの画素５０は、図２０に示した画素５０の構成である。また、画素部６４の全ての画素５０は、各電圧選択部５２にブランキング電圧線Ｖ０及び駆動電圧線Ｖ１が共通に接続されている。
The
駆動制御部６１は、サブフレームデータ生成部３１に供給される映像信号データの垂直同期信号VSYNC及び水平同期信号HSYNCが供給され、これらの同期信号に同期してデータ転送タイミング、電圧制御タイミング、ＬＥＤ制御タイミング等を制御しており、データ転送部３６への転送指示、ソースドライバ６２／ゲートドライバ３９の制御、電圧制御部６３及びＬＥＤ制御部３５へのタイミング指示を行う。データ転送部３６は、駆動制御部６１からの指示に従いメモリ制御部３２を指示して、メモリ制御部３２がフレームバッファ３３から読み出したサブフレームデータのうち、指定したサブレームデータを受け取り、ソースドライバ６２へ転送する。フレームバッファ３３１、及びフレームバッファ３３２は、実施の形態１に示したように、書き込みと読み出しを交互に行う。
The
ソースドライバ６２は、駆動制御部６１からの水平スタート信号（ＨＳＴ）／水平シフ
トクロック信号（ＨＣＫ）により、データ転送部３６からのサブフレームデータをシフト
して、１ライン分の（ｎ＋１）画素のサブフレームデータを受け取る毎に、その１ライン
分の互いに逆論理値の２種類のサブフレームデータを列データ線Ｄ0〜Ｄn及び反転列データ線ＤＸ0〜ＤＸnを並列に介して画素部６４へ同時に転送する。
The
ここで、列データ線Ｄ0〜Ｄnのうち任意の列データ線Ｄiにて転送されるサブフレームデータの値と、反転列データ線ＤＸ0〜ＤＸnのうち上記の列データ線Ｄiと同じ組の任意の反転列データ線ＤＸiにて転送される反転サブフレームデータの値とは、常に一方が"１"のとき他方が"０"である、逆論理値の関係にある。ここで、本実施の形態で列データ線Ｄ0〜Ｄn及び反転列データ線ＤＸ0〜ＤＸnを用いるのは、画素５０内のサンプルホールド部５１としてフリップフロップ回路によるＳＲＡＭを用いたのに対応して、より実際に近い構成としたためである。ＳＲＡＭは、データを安定して保持するためには、互いに逆論理値の２つのデータを必要とする。勿論、原理的には図４の実施の形態１の液晶表示装置３０のように１種類の列データ線のみでよい。
Here, the value of the subframe data transferred by any column data line Di among the column data lines D0 to Dn and any value of the same set as the column data line Di among the inverted column data lines DX0 to DXn. The value of the inverted subframe data transferred by the inverted column data line DXi is in an inverse logical value relationship where one is always “1” and the other is “0”. Here, the use of the column data lines D0 to Dn and the inverted column data lines DX0 to DXn in the present embodiment corresponds to the use of the SRAM by the flip-flop circuit as the
ゲートドライバ３９は、駆動制御部６１からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により、１水平走査期間毎に行選択信号を行選択線Ｗ0〜Ｗmに順次に供給して画素部６４の複数の画素５０を、上から下方向にライン単位で順次に選択する。例えば、ゲートドライバ３９が行選択線Ｗ0〜Ｗmのうち指定された１ライン（行）ｙの行選択線Ｗyをアクティブにすると、指定された行ｙの（ｎ＋１）個の各画素５０が選択され、その選択された各画素５０内の各サンプルホールド部５１に、ソースドライバ６２から列データ線Ｄ0〜Ｄn及び反転列データ線ＤＸ0〜ＤＸnを介して並列に入力される１ライン分の（ｎ＋１）画素のサブフレームデータが画素別に転送されて保持される。ソースドライバ６２及びゲートドライバ３９は、本発明の画素部駆動手段を構成している。
The
上記の動作が１ライン単位で繰り返され、画素部６４のすべての画素５０内のサンプルホールド部５１に１つのサブフレーム期間のすべてのサブフレームデータが後述する補償駆動期間内で転送されてサンプリング及びホールドされる。画素データであるサブフレームデータは、その画素で表示されるべき階調に応じて「１」又は「０」の値を有している。
The above operation is repeated in units of one line, and all the subframe data in one subframe period are transferred to the
図２１の電圧制御部６３は、駆動制御部６１の指示に従い、画素部６４のすべての画素５０に対して、ブランキング電圧線Ｖ０を介してブランキング電圧を供給すると共に、駆動電圧線Ｖ１を介して駆動電圧を供給する。上記のブランキング電圧と駆動電圧とは、サブフレームの１サブフレーム期間を１周期とする対称方形波で、互いに逆相（逆極性）とされている。すなわち、１サブフレーム期間を前半期間と後半期間とに分け、前半期間を補償駆動期間とし、後半期間を駆動期間としたとき、ブランキング電圧線Ｖ０のブランキング電圧は、図２２（Ｇ）に示すように、補償駆動期間では白電圧Ｖw[V]であり、駆動期間では黒電圧Ｖb[V]である。一方、駆動電圧線Ｖ１の駆動電圧は、図２２（Ｈ）に示すように、補償駆動期間では黒電圧Ｖb[V]であり、駆動期間では白電圧Ｖw[V]である。
The
図２１の電圧選択部５２は、サンプルホールド部５１でホールドされている列データ線Ｄを介して入力されたサブフレームデータの値が「１」のとき（すなわち、反転列データ線ＤＸを介して入力された反転サブフレームデータの値が「０」のとき）は、図２２（Ａ）に示すように、同図(Ｈ)に示した駆動電圧線Ｖ１の駆動電圧を選択して画素電極１２に印加する。他方、電圧選択部５２は、列データ線Ｄを介して入力されたサブフレームデータの値が「０」のとき（すなわち、反転列データ線ＤＸを介して入力された反転サブフレームデータの値が「１」のとき）は、図２２（Ａ）に示すように、同図(Ｇ)に示したブランキング電圧線Ｖ０のブランキング電圧を選択して画素電極１２に印加する。
When the value of the subframe data input via the column data line D held by the
液晶素子ＬＣの共通電極１４には電圧制御部６３から図２２（Ｂ）に示す一定電圧０[V]の共通電圧Ｖcomが印加されている。この一定電圧０[V]は、黒電圧Ｖb[V]と白電圧Ｖw[V]との中間電圧である。液晶層１３は画素電極１２の印加電圧と共通電圧Ｖcomとの電位差で駆動されるため、液晶層１３に印加される駆動電圧は、図２２（Ｃ）に示すように、サブフレームデータの値が「１」（反転サブフレームデータの値が「０」）のときは、補償駆動期間では黒電圧Ｖb[V]で、駆動期間では白電圧Ｖw[V]となり、サブフレームデータの値が「０」（反転サブフレームデータの値が「１」）のときは、補償駆動期間では白電圧Ｖw[V]で、駆動期間では黒電圧Ｖb[V]となる。
A common voltage Vcom having a constant voltage of 0 [V] shown in FIG. 22B is applied from the
液晶素子ＬＣは、液晶層１３に印加される駆動電圧が白電圧Ｖw[V]のときに駆動されるため、液晶素子ＬＣの駆動波形は図２２（Ｄ）にハイレベルで模式的に示すように、サブフレームデータの値が「１」（反転サブフレームデータの値が「０」）のときは、駆動期間で駆動され、サブフレームデータの値が「０」（反転サブフレームデータの値が「１」）のときは、補償駆動期間で駆動される。すなわち、本実施の形態の液晶表示装置６０では、後述するように画素の階調が「０」で、１２個のサブフレームデータの値がすべて「０」のときには、駆動期間では駆動されないが、補償駆動期間で駆動されるために常に交流駆動を確保でき、その結果、十分な焼き付き防止を行うことができる。
Since the liquid crystal element LC is driven when the drive voltage applied to the
一方、ＬＥＤ制御部３５は、駆動制御部６１からの指示に従い、サブフレームデータの値に関係なく駆動期間内でのみ図２２（Ｅ）にハイレベルで模式的に示すようにＬＥＤ４２を駆動して発光させ、照明光学系内のＬＥＤ４２から照明光が図１に示した入射光Ｌ１として射出し、液晶表示素子１１に入射する。なお、ＬＥＤ制御部３５は、ＬＥＤ４２を駆動期間で駆動するが、後述するようにＬＥＤ重み付けテーブルに従い、１フレーム期間を構成する１２個のサブフレーム期間のうちの何番目のサブフレーム期間であるかに応じて、駆動期間全期間以下の予め定めた設定期間でＬＥＤ４２を発光させる。
On the other hand, the
これに対し、液晶駆動素子１１の一部を構成する液晶素子ＬＣは図２２（Ｄ）に示したように、サブフレームデータの値が「１」（反転サブフレームデータの値が「０」）のときは入射光が入射する駆動期間で駆動されるため図２２（Ｆ）にハイレベルｆ１４で模式的に示すように図１に示した射出光Ｌ２が出力されて白表示を行う。一方、図２２（Ｄ）に示したように、サブフレームデータの値が「０」（反転サブフレームデータの値が「１」）のときは駆動期間において入射光が入射しても、液晶素子ＬＣは駆動されないため図２２（Ｆ）にローレベルｆ１２で模式的に示すように射出光Ｌ２が出力されず黒表示を行う。
On the other hand, as shown in FIG. 22D, the liquid crystal element LC constituting a part of the liquid
また、サブフレームデータの値が「０」（反転サブフレームデータの値が「１」）のときは、液晶素子ＬＣは補償駆動期間で図２２（Ｄ）にハイレベルで模式的に示すように駆動されるが、同図（Ｅ）にローレベルで模式的に示すように液晶素子ＬＣに照明光が入射しないため、同図（Ｆ）にローレベルｆ１１で模式的に示すように射出光Ｌ２が出力されず黒表示を行う。 When the value of the subframe data is “0” (the value of the inverted subframe data is “1”), the liquid crystal element LC is schematically shown at a high level in FIG. Although driven, the illumination light does not enter the liquid crystal element LC as schematically shown at the low level in FIG. 5E, and therefore the emitted light L2 as schematically shown at the low level f11 in FIG. Is not output and black is displayed.
（駆動パターン）
次に、本実施の形態の液晶表示装置６０の駆動パターンについて説明する。
(Drive pattern)
Next, a driving pattern of the liquid
図２３Ａ〜図２３Ｃは、本実施の形態にかかる液晶表示装置の駆動パターンの一例の説明図を示す。図２３Ａ〜図２３Ｃは、図６Ａ〜図６Ｃと同様にサブフレーム数が１２個の場合の本実施の形態の液晶表示装置６０の駆動パターンについて示している。図２３Ａ〜図２３Ｃの（Ａ）は１フレーム期間においてサブフレームＳＦ１ＲからサブフレームＳＦ１２Ｂまでの計３色×１２個のサブフレーム転送が行われることを示している。すべての画素５０内のサンプルホールド部５１の情報（サブフレームデータ）を書き換える期間を、データアドレス期間とするとき、データアドレス期間は、各サブフレームにおける前半期間である補償駆動期間内で終了している必要がある。
FIG. 23A to FIG. 23C are explanatory diagrams showing examples of drive patterns of the liquid crystal display device according to this embodiment. 23A to 23C show drive patterns of the liquid
また、図２３Ａ〜図２３Ｃの（Ｂ）は、各サブフレーム期間が前述したように、前半期間が補償駆動期間、後半期間が補償駆動期間に設定されることを示す。つまり、データアドレス期間中は補償駆動期間となる。更に、図２３Ａ〜図２３Ｃの（Ｃ１）は、ＬＥＤ制御部３５により光源であるＬＥＤ４２ｒが、ＳＦ１Ｒ〜ＳＦ６Ｒでは駆動期間の後半に発光するように設定されることを示す。すなわち、ＬＥＤ制御部３５は、駆動期間におけるＬＥＤ４２ｒの発光期間を、サブフレームＳＦ１〜ＳＦ１２のうち重み付けが大きなサブフレームＳＦ１Ｒ、ＳＦ２Ｒ、ＳＦ３Ｒ、ＳＦ４Ｒ、ＳＦ５Ｒほど駆動期間の終端側から始端方向へ長くし、重み付けが最大のサブフレームＳＦ６Ｒ〜ＳＦ１２Ｒにおいて駆動期間の全期間を発光期間とするように、ＬＥＤ４２を制御する。駆動期間の後半に発光するようにすることにより、液晶層１３の立ち上がり期間におけるロスを低減することができる。駆動期間におけるＬＥＤ４２ｇ、ＬＥＤ４２ｂについても、ＬＥＤ４２ｒと同様に重み付けされている。
FIG. 23A to FIG. 23C (B) show that the first half period is set as the compensation driving period and the second half period is set as the compensation driving period as described above for each subframe period. That is, the compensation driving period is performed during the data address period. Further, (C1) in FIGS. 23A to 23C indicates that the
また、最後のサブフレームＳＦ１２Ｂの駆動期間が終了した後、次のフレームが始まるまでの期間を"非駆動期間"とし、液晶層１３にかかる電圧が０[V]となるようにしてもよい。すなわち、ブランキング電圧線Ｖ０のブランキング電圧と駆動電圧線Ｖ１の駆動電圧とを、それぞれ共通電極電圧Ｖcomと同じ電圧値となるように設定する。これは、サブフレームの合計期間をフレーム期間に一致させることは非常に困難なため、どうしても余った期間が生じ、この余った期間に余計な電圧が液晶素子ＬＣにかかると、焼き付きの原因になってしまうため、これを防止するためである。すなわち、上記の余った期間を、ブランキング電圧線Ｖ０のブランキング電圧と駆動電圧線Ｖ１の駆動電圧と共通電極電圧Ｖcomとをそれぞれ同じ電圧値に設定して液晶素子ＬＣを駆動しない非駆動期間とすることで、サンプルホールド部５１にて保持されたサブフレームデータの値によらず、液晶素子ＬＣにかかる電圧を０にして、焼き付きを防止することができる。
Alternatively, the period from the end of the driving period of the last subframe SF12B to the start of the next frame may be referred to as a “non-driving period”, and the voltage applied to the
また、図２３Ａ〜図２３Ｃの（Ｃ１）は、サブフレームＳＦ１Ｒ〜ＳＦ１２Ｒのうち、サブフレームＳＦ６Ｒ〜ＳＦ１２Ｒでは駆動期間と同じ期間ＬＥＤ４２ｒが発光し、サブフレームＳＦ１Ｒ、ＳＦ２Ｒ、ＳＦ３Ｒ、ＳＦ４Ｒ、ＳＦ５Ｒでは、それぞれ駆動期間の１／３２倍、２／３２倍、４／３２倍、８／３２倍、１６／３２倍の期間発光することを示している。１フレーム期間内のサブフレームＳＦ１Ｒ〜ＳＦ１２Ｒのうちの何番目のサブフレームであるかに応じてＬＥＤの発光期間を重み付けして可変制御する動作は、実施の形態１と同様にＬＥＤ制御部３５がＬＥＤ重み付けテーブルを参照して行う。また、ＬＥＤ制御部３５は、ＬＥＤ４２ｇ、ＬＥＤ４２ｂについても同様に発光期間を制御している。したがって、実施の形態１と同様に、ＬＥＤ４２ｇ、ＬＥＤ４２ｂは、図２３Ａ〜図２３Ｃの（Ｃ２）、図２３Ａ〜図２３Ｃの（Ｃ３）のような波形で発光する。
Further, (C1) in FIGS. 23A to 23C shows that, among the subframes SF1R to SF12R, the
（タイミングチャート）
次に、図２４Ａ〜図２４Ｃのタイミングチャートを参照して本実施の形態の液晶表示装置６０の動作について更に詳細に説明する。図２４Ａ〜図２４Ｃは、実施の形態１と同様に、サブフレーム数が３色×１２個の場合について示している。なお、実施の形態１と同様の内容については、説明を省略する。
(Timing chart)
Next, the operation of the liquid
駆動制御部６１に供給される、図２４Ａの（Ａ）に示す垂直同期信号VSYNCが時刻Ｔ０でアクティブとなると、駆動制御部６１の指示に従いサブフレームＳＦ１のサブフレームデータがデータ転送部３６より、ソースドライバ６２に順次入力される。ソースドライバ３７は１ライン分の（ｎ＋１）個のサブフレームデータを格納する毎に、列データ線Ｄ0〜Ｄn及び反転列データＤＸ0〜ＤＸnを並列に介してサブフレームデータ及び反転サブフレームデータを同時に画素部６４へ転送し、ゲートドライバ３９で指定された行（１ライン）ｙの（ｎ＋１）個の各画素５０内の各サンプルホールド部５１に画素別にサンプリング及びホールドさせる。
When the vertical synchronization signal VSYNC shown in FIG. 24A supplied to the
例えば、画素部６４内のある一つの画素５０（x，y）において、ＳＦ１Ｒ〜ＳＦ１２ＲまでのＲの１２個のサブフレームデータＤ（Ｒ，ｘ，ｙ）の値が、図２４Ａ〜図２４Ｃの（Ｃ１）に示すように［１，１，１，０，１，１，１，１，１，１，１，０］であり、ＳＦ１Ｇ〜ＳＦ１２ＧまでのＧの１２個のサブフレームデータＤ（Ｇ，ｘ，ｙ）の値が、図２４Ａ〜図２４Ｃの（Ｃ２）に示すように［０，０，１，０，０，１，１，０，０，０，０，０］であり、ＳＦ１Ｂ〜ＳＦ１２ＢまでのＢの１２個のサブフレームデータＤ（Ｂ，ｘ，ｙ）の値が、図２４Ａ〜図２４Ｃの（Ｃ３）に示すように［１，１，１，０，１，１，１，１，１，０，０，０，］であると仮定する。この場合、画素部６４内のある一つの画素５０（x，y）において入力されるＳＦ１ＲからＳＦ１２Ｂまでの３×１２個のサブフレームデータＤ（ｘ，ｙ）の各１ビットの値が、図２４Ａ〜図２４Ｃの（Ｃ）に示すように［１，０，１，１，０，１，１，１，１，０，０，０，１，０，１，１，１，１，１，１，１，１，０，１，１，０，１，１，０，０，１，０，０，０，０，０］となる。
なお、以下の説明では反転サブフレームデータについては説明を省略する。この場合、最初のサブフレームＳＦ１Ｒの伝送期間では、垂直同期信号VSYNCの入力時刻Ｔ０からｙライン分遅れた時刻Ｔ１にて図２４Ａに示すように、ｙライン目の行選択線Ｗに供給される行選択信号Ｗyによりｙライン目の各画素５０が選択され、それらの各画素５０内のサンプルホールド部５１にサブフレームＳＦ１Ｒのサブフレームデータ"１"が保持される。この画素５０（x，y）内のサンプルホールド部５１におけるＳＦ１Ｒのサブフレームデータ"１"の保持は、図２４Ａ（Ｅ）に示すように、次のＳＦ１Ｇのサブフレームデータが転送される時刻Ｔ６までの（Ｔ１−Ｔ６）の期間保持される。
For example, in one pixel 50 (x, y) in the
In the following description, the description of the inverted subframe data is omitted. In this case, in the transmission period of the first subframe SF1R, as shown in FIG. 24A, it is supplied to the row selection line W of the y-th line at time T1 delayed by y lines from the input time T0 of the vertical synchronization signal VSYNC. Each
そして、時刻Ｔ２でサブフレームＳＦ１Ｒのすべてのサブフレームデータの転送が終了し、図２４Ａ（Ｂ）に示すようにＳＦ１Ｒのデータアドレス期間が終了する。ここで、サブフレームＳＦ１Ｒの１サブフレームは、図２４Ａ（Ｂ）に示す時刻Ｔ０から時刻Ｔ５までの期間（Ｔ０−Ｔ５）で、その１サブフレームの前半期間である時刻Ｔ０から時刻Ｔ３までの期間（Ｔ０−Ｔ３）では、補償駆動期間としてブランキング電圧線Ｖ０には図２４Ａ（Ｆ）にハイレベルで示す白電圧Ｖw[V]が、また駆動電圧線Ｖ１には図２４Ａ（Ｇ）にローレベルで示す黒電圧Ｖb[V]が印加される。続く、ＳＦ１Ｒの１サブフレームの後半期間である時刻Ｔ３から時刻Ｔ５までの期間（Ｔ３−Ｔ５）では、駆動期間としてブランキング電圧線Ｖ０には図２４Ａ（Ｆ）にローレベルで示す黒電圧Ｖb[V]が、また駆動電圧線Ｖ１には図２４Ａ（Ｇ）にハイレベルで示す白電圧Ｖw[V]が印加される。なお、共通電極電圧Ｖcomは図２４Ａ（Ｈ）に示すように、常に０[V]である。 Then, at time T2, the transfer of all the subframe data of the subframe SF1R ends, and the data address period of SF1R ends as shown in FIG. 24A (B). Here, one subframe of subframe SF1R is a period (T0-T5) from time T0 to time T5 shown in FIG. 24A (B), and from time T0 to time T3, which is the first half period of the one subframe. In the period (T0-T3), the white voltage Vw [V] shown in FIG. 24A (F) as a high level in the blanking voltage line V0 and the driving voltage line V1 in FIG. 24A (G) as the compensation driving period. A black voltage Vb [V] indicated by a low level is applied. In the subsequent period from time T3 to time T5 (T3-T5), which is the latter half of one sub-frame of SF1R, the black voltage Vb shown at the low level in FIG. 24A (F) is applied to the blanking voltage line V0 as the driving period. [V] is applied to the drive voltage line V1, and the white voltage Vw [V] shown at a high level in FIG. 24A (G) is applied. The common electrode voltage Vcom is always 0 [V] as shown in FIG. 24A (H).
上記の駆動期間（Ｔ３−Ｔ５）では、画素５０（x，y）内のサンプルホールド部５１で保持されているサブフレームデータ値は図２４Ａ（Ｃ）に示したように "１"であるので、画素５０（x，y）内の電圧選択部５２は、駆動電圧線Ｖ１の駆動電圧を選択して図２４Ａ（Ｉ）にハイレベルで示すように白電圧Ｖw[V]を画素電極１２に印加する。
In the drive period (T3-T5), the subframe data value held by the
このとき、画素５０（x，y）内の液晶素子ＬＣの共通電極１４には図２４（Ｈ）に示す０[V]の共通電圧Ｖcomが印加されているため、液晶層１３には同図（Ｊ）で示すような駆動電圧が印加され、液晶素子ＬＣは同図（Ｋ）にハイレベルで模式的に示すように駆動期間（Ｔ３−Ｔ５）で駆動される。また、ＬＥＤ制御部３５はＳＦ１の駆動期間（Ｔ３−Ｔ５）の終了直前の時刻Ｔ４から時刻Ｔ５までの、駆動期間の１／３２倍の重み付けの期間（Ｔ４−Ｔ５）では、図２４Ａ（Ｌ）にハイレベルで模式的に示すようにＬＥＤ４２を点灯する。従って、ＳＦ１Ｒの駆動期間内の上記の重み付けの期間（Ｔ４−Ｔ５）では液晶表示装置６０の当該画素５０(ｘ,ｙ)は、図２４（Ｍ）にハイレベルで模式的に示すように白表示を行う。
At this time, the common voltage Vcom of 0 [V] shown in FIG. 24H is applied to the
続いて、同様に図２４Ａ（Ｂ）に示す時刻Ｔ５から時刻Ｔ１０までの１サブフレーム（Ｔ５−Ｔ１０）において、次のサブフレームＳＦ１Ｇの処理が行われる。画素５０（x，y）内のサンプルホールド部５１は、図２４Ａ（Ｅ）に示すように、ＳＦ１Ｇのサブフレームデータ"０"を時刻Ｔ５直後の時刻Ｔ６でサンプリング保持し、次のＳＦ１Ｂのサブフレームデータが転送される時刻までの期間保持する。
Subsequently, the processing of the next subframe SF1G is similarly performed in one subframe (T5-T10) from time T5 to time T10 shown in FIG. 24A (B). As shown in FIG. 24A (E), the
そして、時刻Ｔ１０でサブフレームＳＦ１Ｇのすべてのサブフレームデータの転送が終了し、図２４Ａ（Ｂ）に示すようにＳＦ２のデータアドレス期間が終了する。ここで、サブフレームＳＦ１Ｇの１サブフレーム（Ｔ５−Ｔ１０）のうち、前半期間である期間（Ｔ５−Ｔ８）では、補償駆動期間としてブランキング電圧線Ｖ０には図２４Ａ（Ｆ）にハイレベルで示す白電圧Ｖw[V]が、また駆動電圧線Ｖ１には図２４Ａ（Ｇ）にローレベルで示す黒電圧Ｖb[V]が印加される。続く、ＳＦ１Ｇの１サブフレームの後半期間である期間（Ｔ８−Ｔ１０）では、駆動期間としてブランキング電圧線Ｖ０には図２４Ａ（Ｆ）にローレベルで示す黒電圧Ｖb[V]が、また駆動電圧線Ｖ１には図２４Ａ（Ｇ）にハイレベルで示す白電圧Ｖw[V]が印加される。 Then, at time T10, the transfer of all subframe data in subframe SF1G is completed, and the data address period of SF2 is completed as shown in FIG. 24A (B). Here, in one subframe (T5-T10) of the subframe SF1G, in the period (T5-T8) which is the first half period, the blanking voltage line V0 has a high level as shown in FIG. 24A (F) as a compensation driving period. The white voltage Vw [V] shown is applied, and the black voltage Vb [V] shown at the low level in FIG. 24A (G) is applied to the drive voltage line V1. In the subsequent period (T8-T10) which is the second half period of one sub-frame of SF1G, the black voltage Vb [V] shown at the low level in FIG. 24A (F) is also driven on the blanking voltage line V0 as the driving period. A white voltage Vw [V] shown at a high level in FIG. 24A (G) is applied to the voltage line V1.
上記の駆動期間（Ｔ８−Ｔ１０）では、画素５０（x，y）内のサンプルホールド部５１で保持されているサブフレームデータ値は図２４Ａ（Ｃ）に示したように "０"であるので、画素５０（x，y）内の電圧選択部５２は、ブランキング電圧線Ｖ０のブランキング電圧を選択して図２４Ａ（Ｉ）にローレベルで示すように黒電圧Ｖb[V]を画素電極１２に印加する。
In the drive period (T8-T10), the subframe data value held by the
このとき、画素５０（x，y）内の液晶素子ＬＣの共通電極１４には図２４Ａ（Ｈ）に示す０[V]の共通電圧Ｖcomが印加されているため、液晶層１３には同図（Ｊ）で示すような駆動電圧が印加され、液晶素子ＬＣは駆動期間（Ｔ８−Ｔ１０）では同図（Ｋ）にローレベルで模式的に示すように黒電圧Ｖb[V]に対応する電圧で駆動される。また、ＬＥＤ制御部３５はＳＦ１Ｇの駆動期間（Ｔ８−Ｔ１０）では、図２４Ａ（Ｌ）に示すように駆動期間の１／３２倍の重み付けの期間（Ｔ９−Ｔ１０）だけＬＥＤ４２ｇを点灯する。これにより、ＳＦ２Ｇの駆動期間（Ｔ８−Ｔ１０）では液晶表示装置６０の当該画素５０(x，y）は、黒電圧Ｖb[V]に対応する電圧で駆動されるため、駆動期間の１／３２倍の重み付けの期間（Ｔ９−Ｔ１０）だけＬＥＤ４２ｇが点灯したとき、図２４Ａ（Ｍ）にローレベルで模式的に示すように黒表示を行う。
At this time, since the common voltage Vcom of 0 [V] shown in FIG. 24A (H) is applied to the
以下、ＳＦ１ＢからＳＦ１２Ｂまで同様な処理が行われる。この結果、本実施の形態によれば、光出力として、図２４Ａ〜図２４Ｃの（Ｍ）に示すようになる。Ｒの光出力として、図２４Ａ〜図２４Ｃの（Ｍ１）に示すようにＳＦ１ＲからＳＦ１２Ｒまでの各サブフレームにおいて「１，２，４，８，０，３２，３２，３２，３２，３２，３２，０」が出力され、積分値として「２１５」が出力される。この結果、画素２０(Ｒ，x，y)において階調値「２１５」が表示される。 Thereafter, the same processing is performed from SF1B to SF12B. As a result, according to the present embodiment, the light output is as shown in (M) of FIGS. 24A to 24C. The optical output of R is “1, 2, 4, 8, 0, 32, 32, 32, 32, 32, 32 in each subframe from SF1R to SF12R as shown in (M1) of FIGS. 24A to 24C. , 0 ”is output, and“ 215 ”is output as the integral value. As a result, the gradation value “215” is displayed in the pixel 20 (R, x, y).
なお、時刻Ｔ０から始まる１フレーム期間内の最後のサブフレームＳＦ１２Ｂの駆動期間終了時刻Ｔ１１からその１フレーム期間の最後の時刻（次の１フレーム期間の最初のサブフレームＳＦ１Ｒの補償駆動期間の開始時刻）Ｔ１２までの、図２４Ｃに「Blank」で示す期間は、電圧制御部６３は図２４Ｃの（Ｆ）、（Ｇ）にそれぞれ示すように、共通電極電圧Ｖcomと同一電圧値（０[V])のブランキング電圧及び駆動電圧を発生する。この期間は、図２３Ｃに"非駆動期間"として示した期間に相当し、液晶層１３にかかる電圧が０[V]となり、図２４Ｃ（Ｋ）に示すように、液晶素子ＬＣは非駆動とされる。
Note that from the drive period end time T11 of the last subframe SF12B within one frame period starting from time T0 to the last time of that one frame period (start time of the compensation drive period of the first subframe SF1R of the next one frame period) ) During the period indicated by “Blank” in FIG. 24C until T12, the
次に、ＤＣバランスとして図２４Ａ〜図２４Ｃの（Ｊ）に示す液晶電圧に注目すると、同図（Ｅ）に示すサンプルホールドの値が"０"から"１"に変化するサブフレーム（たとえば、ＳＦ１Ｂ）と、サンプルホールドの値が"１"から"０"に変化するサブフレーム（たとえば、ＳＦ１Ｇ）とでは、それぞれ波形が逆転している。また、同図（Ｅ）に示すサンプルホールドの値が変化しない、他のサブフレーム（たとえば、ＳＦ２Ｒ）では、サブフレーム内にてＤＣバランスが０[V]になっている。このように、１フレーム期間で注目すると、本実施の形態の液晶表示装置６０ではＤＣバランスが０[V]に保たれていることが分かる。
Next, when attention is paid to the liquid crystal voltage shown in FIG. 24A to FIG. 24C (J) as the DC balance, the subframe in which the value of the sample hold shown in FIG. 24E changes from “0” to “1” (for example, SF1B) and the subframe (for example, SF1G) in which the value of the sample hold changes from “1” to “0”, the waveforms are reversed. Also, in other subframes (for example, SF2R) in which the value of the sample hold shown in FIG. 5E does not change, the DC balance is 0 [V] in the subframe. Thus, when attention is paid in one frame period, it is understood that the DC balance is maintained at 0 [V] in the liquid
このように、本実施の形態の液晶表示装置６０によれば、画素の階調が「０」で、ＳＦ１Ｒ〜ＳＦ１２Ｂの３色×１２個のサブフレームデータの値がすべて「０」のときにも、補償駆動期間と駆動期間とでは互いに逆極性の電圧（黒電圧及び白電圧）が交互に画素電極１２に印加されて駆動されるため、常に交流駆動を確保でき、その結果、十分な焼き付き防止を行うことができる。
As described above, according to the liquid
また、本実施の形態の液晶表示装置６０によれば、１フレーム期間を３×１２サブフレームに分割してサブフレーム毎に液晶素子ＬＣを交流駆動しているため、１フレーム毎に３×１２回という従来よりも多くのＤＣバランス極性反転を行うことができ、焼き付き防止精度を向上することができ、その結果、強誘電性液晶を用いた液晶表示装置の信頼性を向上することができる。
In addition, according to the liquid
更に、本実施の形態の液晶表示装置６０によれば、１サブフレームの前半期間を補償駆動期間とし、後半期間を駆動期間として、補償駆動期間でのみサブフレームデータ転送を行うようにしたため、データ転送効率を略５０％とすることができる。すなわち、本実施の形態の液晶表示装置６０によれば、データ転送期間と駆動期間とを工夫することで、画素回路１５ｂ内のサンプルホールド回路は１つのサンプルホールド部５１のみでも動作することができ、その結果、画素サイズの小型化が容易となり、第１の実施の形態に比べて、液晶表示装置全体の小型化や高解像度化への応用に有利である。
Furthermore, according to the liquid
なお、本発明は以上の実施の形態に限定されるものではなく、例えばサブフレームＳＦ１Ｒ〜ＳＦ１２ＢのそれぞれにおけるＬＥＤ４２の発光期間を図６Ａ〜図６Ｃの（Ｃ）、図２３Ａ〜図２３Ｃの（Ｃ）に示したように階調テーブルの重み付けに応じた発光期間に可変しているが、発光期間は一定とし発光強度を上記の重み付けに応じて可変する（重み付けが大であるほど発光強度を大とする）ようにしてもよい。サブフレームデータが「０」となる画素では、サブフレームの駆動期間において、液晶により黒表示を行わせ、サブフレームデータが「１」となる画素では、サブフレームの駆動期間において、液晶により黒表示より高い輝度で表示を行わせるようにすればよい。また、１フレーム期間のサブフレームの数は１２に限定されるものではなく、１０以上であれば所期の目的を達成することができる。 In addition, this invention is not limited to the above embodiment, For example, the light emission period of LED42 in each of sub-frame SF1R-SF12B is (C) of FIG. 6A-FIG. 6C, (C) of FIG. 23A-FIG. ), The light emission period is variable according to the weighting of the gradation table, but the light emission period is constant and the light emission intensity is variable according to the above weighting (the light emission intensity increases as the weighting increases). And so on). In the pixel where the subframe data is “0”, black is displayed by the liquid crystal during the subframe driving period, and in the pixel where the subframe data is “1”, the black is displayed by the liquid crystal during the subframe driving period. What is necessary is just to make it display with higher brightness | luminance. Further, the number of subframes in one frame period is not limited to 12, and the desired purpose can be achieved as long as it is 10 or more.
さらに、実施の形態３と実施の形態２とを組み合わせてもよい。すなわち、実施の形態３において、誤差拡散、及びフレームレートコントロールなどによって、１２ビットのサブフレームデータを生成する。そして、ステップビットパルスによって、１２駆動階調で各画素を駆動する。この場合も同様の効果を得ることができる。 Further, the third embodiment and the second embodiment may be combined. That is, in the third embodiment, 12-bit subframe data is generated by error diffusion, frame rate control, and the like. Then, each pixel is driven with 12 drive gradations by a step bit pulse. In this case, the same effect can be obtained.
なお、上記の説明では、ＲＧＢの順番で時分割駆動を行っているが、駆動する順番はＲＧＢに限られるものではない。もちろん、ＲＧＢ以外の発光色を有する光源を用いてもよい。さらには、ＲＧＢに加えて他の発光色の光源を用いてもよい。 In the above description, time-division driving is performed in the order of RGB, but the driving order is not limited to RGB. Of course, a light source having an emission color other than RGB may be used. Furthermore, in addition to RGB, a light source of other emission color may be used.
本発明は、色割れの少ない小型あるいは低コストなプロジェクタに応用することができ
る。
The present invention can be applied to a compact or low-cost projector with few color breaks.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
１２ 画素電極
１３ 液晶層
１４ 共通電極
１５、１５ａ、１５ｂ 画素回路
２０、５０ 画素
２３ メインサンプルホールド部
２４、５２ 電圧選択部
３０、６０ 液晶表示装置
３５ ＬＥＤ制御部
３８、６３ 電圧制御部
４０、６４ 画素部
４２ ＬＥＤ（発光ダイオード）
５１ サンプルホールド部
Ｄ0〜Ｄn、Ｄ 列データ線
ＤＸ0〜ＤＸn、ＤＸ 反転列データ線
Ｗ0〜Ｗm、Ｗ 行選択線
Ｖ０ ブランキング電圧線
Ｖ１ 駆動電圧線
12
51 Sample hold section D0 to Dn, D column data line DX0 to DXn, DX Inverted column data line W0 to Wm, W row selection line V0 blanking voltage line V1 drive voltage line
Claims (5)
映像信号の各フレームの１フレーム期間に含まれる複数のサブフレーム毎に第１の値または第２の値を割り当て、前記映像信号の各画素値に対応するサブフレームデータを生成するサブフレームデータ生成部と、
前記サブフレームの１サブフレーム期間に対応する周期のパルス波形のブランキング電圧及び駆動電圧を発生させて、前記ブランキング電圧線及び前記駆動電圧線にそれぞれ供給する電圧制御部であって、前記サブフレームの駆動期間では前記駆動電圧が第１の電圧値、前記ブランキング電圧が第２の電圧値となり、前記サブフレームの補償駆動期間では前記駆動電圧が第２の電圧値、前記ブランキング電圧が前記第１の電圧値となる電圧制御部と、
発光色が異なる複数の光源を順次発光させて、時分割駆動を行い、前記駆動期間では前記複数の光源を発光させ、前記補償駆動期間では前記複数の光源の発光を停止させる光源制御部と、を備え、
複数の前記画素のそれぞれは、
画素電極と、
前記第１の電圧値と前記第２の電圧値との間の第３の電圧値である共通電圧が供給される共通電極と、
前記画素電極と前記共通電極との間の電圧によって駆動する強誘電性の液晶と、
前記行選択線を介して行選択信号が供給されたときに、前記列データ線を介して供給される前記サブフレームデータを保持する第１の保持部と、
前記サブフレームデータが前記第１の値の時は前記駆動電圧を選択し、前記サブフレームデータが前記第２の値の時は前記ブランキング電圧を選択して、前記画素電極に印加して前記液晶を交流駆動する電圧選択部と、を有し、
前記サブフレームデータが前記第２の値となる画素では、前記サブフレームの前記駆動期間において、前記液晶により黒表示を行わせ、
前記サブフレームデータが前記第１の値となる画素では、前記サブフレームの前記駆動期間において、前記液晶により前記黒表示より高い輝度で表示を行わせ、
前記サブフレームデータ生成部は、前記サブフレームデータを、少なくとも一つの前記サブフレームが他の前記サブフレームと異なるように前記サブフレームごとに設定された、前記サブフレームの駆動期間に対する前記光源の発光期間の割合に基づいて生成され、
前記発光期間の割合は、前記１フレーム期間の前半の前記サブフレームでは、２ ｎ (ｎ＝０、１、２、…)で表わされるバイナリビットパルスにより設定され、前記１フレーム期間の後半の前記サブフレームでは、全てのサブフレームを同一とするステップビットパルスにより設定され、前記発光期間は、前記バイナリビットパルスにより設定される場合には、前記駆動期間の全期間の終端を含む後半に設定される液晶表示装置。 A plurality of row selection lines and a plurality of column data lines are arranged to intersect with each other, and are a liquid crystal display device including a pixel portion having a plurality of pixels connected to a blanking voltage line and a driving voltage line,
Subframe data generation for assigning a first value or a second value to each of a plurality of subframes included in one frame period of each frame of the video signal and generating subframe data corresponding to each pixel value of the video signal And
A voltage controller that generates a blanking voltage and a driving voltage having a pulse waveform having a period corresponding to one subframe period of the subframe and supplies the blanking voltage and the driving voltage line to the blanking voltage line and the driving voltage line, respectively; The driving voltage is a first voltage value and the blanking voltage is a second voltage value during the driving period of the frame, and the driving voltage is the second voltage value and the blanking voltage is the compensation driving period of the subframe. A voltage control unit to be the first voltage value;
A light source control unit that sequentially emits a plurality of light sources having different emission colors, performs time-division driving, emits the plurality of light sources in the driving period, and stops emission of the plurality of light sources in the compensation driving period; With
Each of the plurality of pixels is
A pixel electrode;
A common electrode supplied with a common voltage that is a third voltage value between the first voltage value and the second voltage value;
A ferroelectric liquid crystal driven by a voltage between the pixel electrode and the common electrode;
A first holding unit that holds the subframe data supplied via the column data line when a row selection signal is supplied via the row selection line;
When the subframe data is the first value, the driving voltage is selected. When the subframe data is the second value, the blanking voltage is selected and applied to the pixel electrode. A voltage selection unit for AC driving the liquid crystal,
In the pixel in which the subframe data has the second value, black display is performed by the liquid crystal during the driving period of the subframe,
In the pixel in which the subframe data has the first value, the liquid crystal performs display with higher luminance than the black display in the driving period of the subframe,
The sub-frame data generation unit emits light from the light source for the sub-frame driving period , the sub-frame data being set for each sub-frame such that at least one sub-frame is different from the other sub-frames. Generated based on a percentage of the duration ,
The ratio of the light emission period is set by a binary bit pulse represented by 2 n (n = 0, 1, 2,...) In the first half of the one frame period, and the second half of the one frame period. In the subframe, all subframes are set by the same step bit pulse, and when the light emission period is set by the binary bit pulse, it is set in the second half including the end of the whole period of the drive period. The liquid crystal display device that.
前記画素部の全ての前記画素に前記サブフレームデータを供給したときに転送用信号線を介して転送される転送信号により、前記第１の保持部に保持されたサブフレームデータを転送する転送部と、
前記転送部によって転送されたサブフレームデータを保持する第２の保持部と、を備え、
前記サブフレームにおいて、前記駆動期間の後に前記補償駆動期間が設けられている請求項１に記載の液晶表示装置。 Each of the plurality of pixels is
A transfer unit that transfers the subframe data held in the first holding unit by a transfer signal transferred via a transfer signal line when the subframe data is supplied to all the pixels of the pixel unit. When,
A second holding unit for holding the subframe data transferred by the transfer unit,
The liquid crystal display device according to claim 1, wherein in the subframe, the compensation driving period is provided after the driving period.
前記補償駆動期間内で、前記画素部の全ての前記画素に前記サブフレームデータが供給される請求項１に記載の液晶表示装置。 In the subframe, the compensation driving period is provided before the driving period,
The liquid crystal display device according to claim 1, wherein the sub-frame data is supplied to all the pixels of the pixel unit within the compensation driving period.
前記映像信号のＮビット（Ｎは２以上の自然数）の階調データに対してディザ処理することにより、Ｍビット（ＭはＮ以上の自然数）のデータを生成し、
Ｍビットのデータに基づいて、前記サブフレームデータを生成する請求項１〜３のいずれか１項に記載の液晶表示装置。 The subframe data generation unit
M-bit (M is a natural number greater than or equal to N) data is generated by dithering the N-bit (N is a natural number greater than or equal to 2) gradation data of the video signal,
Based on the M-bit data, the liquid crystal display device according to any one of claims 1 to 3 for generating the sub-frame data.
複数の前記画素のそれぞれは、
画素電極と、
第１の電圧値と第２の電圧値との間の第３の電圧値である共通電圧が供給される共通電極と、
前記画素電極と前記共通電極との間の電圧によって駆動する強誘電性の液晶と、
前記行選択線を介して行選択信号が供給されたときに、前記列データ線を介して供給されるサブフレームデータを保持する第１の保持部と、
サブフレームデータが第１の値の時は前記駆動電圧線に供給された駆動電圧を選択し、
前記サブフレームデータが第２の値の時は前記ブランキング電圧線に供給されたブランキング電圧を選択して、前記画素電極に印加して前記液晶を交流駆動する電圧選択部と、を有し、
前記駆動方法は、
映像信号の各フレームの１フレーム期間に含まれるＭ個（Ｍは２以上の整数）のサブフレームに前記第１の値又は前記第２の値を割り当て、前記映像信号の各画素値に対応するサブフレームデータを生成するサブフレームデータ生成ステップと、
前記サブフレームの１サブフレーム期間に対応する周期のパルス波形の前記ブランキング電圧及び前記駆動電圧を発生させて、前記ブランキング電圧線及び駆動電圧線にそれぞれ供給する電圧発生ステップであって、前記サブフレームの駆動期間では前記駆動電圧が前記第１の電圧値、前記ブランキング電圧が前記第２の電圧値となり、前記サブフレームの補償駆動期間では前記駆動電圧が第２の電圧値、前記ブランキング電圧が前記第１の電圧値となる電圧発生ステップと、
発光色が異なる複数の光源を順次発光させて、時分割駆動を行う光源制御ステップであって、前記駆動期間では前記光源を発光させ、前記補償駆動期間では前記複数の光源の発光を停止させる光源制御ステップと、を備え、
前記サブフレームデータが前記第２の値となる画素では、前記サブフレームの前記駆動期間において、前記液晶により黒表示を行わせ、
前記サブフレームデータが前記第１の値となる画素では、前記サブフレームの前記駆動期間において、前記液晶により前記黒表示より高い輝度で表示を行わせ、
前記サブフレームデータ生成部は、前記サブフレームデータを、少なくとも一つの前記サブフレームが他の前記サブフレームと異なるように前記サブフレームごとに設定された、前記サブフレームの駆動期間に対する前記光源の発光期間の割合に基づいて生成され、
前記発光期間の割合は、前記１フレーム期間の前半の前記サブフレームでは、２ ｎ (ｎ＝０、１、２、…)で表わされるバイナリビットパルスにより設定され、前記１フレーム期間の後半の前記サブフレームでは、全てのサブフレームを同一とするステップビットパルスにより設定され、前記発光期間は、前記バイナリビットパルスにより設定される場合には、前記駆動期間の全期間の終端を含む後半に設定される液晶表示装置の駆動方法。 A driving method of a liquid crystal display device including a plurality of row selection lines and a plurality of column data lines arranged to intersect with each other and a pixel portion having a plurality of pixels connected to blanking voltage lines and driving voltage lines. There,
Each of the plurality of pixels is
A pixel electrode;
A common electrode to which a common voltage that is a third voltage value between the first voltage value and the second voltage value is supplied;
A ferroelectric liquid crystal driven by a voltage between the pixel electrode and the common electrode;
A first holding unit for holding subframe data supplied via the column data line when a row selection signal is supplied via the row selection line;
When the subframe data is the first value, the driving voltage supplied to the driving voltage line is selected,
A voltage selection unit that selects a blanking voltage supplied to the blanking voltage line when the subframe data has a second value and applies the blanking voltage to the pixel electrode to drive the liquid crystal in an alternating current manner. ,
The driving method is:
The first value or the second value is assigned to M (M is an integer of 2 or more) subframes included in one frame period of each frame of the video signal, and corresponds to each pixel value of the video signal. A subframe data generation step for generating subframe data;
A voltage generating step of generating the blanking voltage and the driving voltage having a pulse waveform having a period corresponding to one subframe period of the subframe and supplying the blanking voltage line and the driving voltage line, respectively, The driving voltage is the first voltage value and the blanking voltage is the second voltage value during the sub-frame driving period, and the driving voltage is the second voltage value and the blanking during the compensation driving period of the sub-frame. A voltage generation step in which the ranking voltage becomes the first voltage value;
A light source control step of sequentially emitting a plurality of light sources having different emission colors and performing time-division driving, wherein the light sources emit light during the driving period and stop light emission of the plurality of light sources during the compensation driving period A control step,
In the pixel in which the subframe data has the second value, black display is performed by the liquid crystal during the driving period of the subframe,
In the pixel in which the subframe data has the first value, the liquid crystal performs display with higher luminance than the black display in the driving period of the subframe,
The sub-frame data generation unit emits light from the light source for the sub-frame driving period , the sub-frame data being set for each sub-frame such that at least one sub-frame is different from the other sub-frames. Generated based on a percentage of the duration ,
The ratio of the light emission period is set by a binary bit pulse represented by 2 n (n = 0, 1, 2,...) In the first half of the one frame period, and the second half of the one frame period. In the subframe, all subframes are set by the same step bit pulse, and when the light emission period is set by the binary bit pulse, it is set in the second half including the end of the whole period of the drive period. A method for driving a liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268848A JP6200149B2 (en) | 2012-12-07 | 2012-12-07 | Liquid crystal display device and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268848A JP6200149B2 (en) | 2012-12-07 | 2012-12-07 | Liquid crystal display device and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014115430A JP2014115430A (en) | 2014-06-26 |
| JP6200149B2 true JP6200149B2 (en) | 2017-09-20 |
Family
ID=51171491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012268848A Active JP6200149B2 (en) | 2012-12-07 | 2012-12-07 | Liquid crystal display device and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6200149B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6589360B2 (en) * | 2015-05-01 | 2019-10-16 | 株式会社Ｊｖｃケンウッド | Display device and driving method of display device |
| JP2016212180A (en) * | 2015-05-01 | 2016-12-15 | 株式会社Ｊｖｃケンウッド | Light source driving device, light source driving method, and display |
| CN106251813B (en) * | 2016-09-06 | 2018-09-25 | 深圳市国华光电科技有限公司 | Electrowetting drive waveforms generation method based on constant power and system |
| JP6824676B2 (en) * | 2016-09-26 | 2021-02-03 | シチズンファインデバイス株式会社 | Liquid crystal display device |
| JP7247156B2 (en) | 2020-11-24 | 2023-03-28 | 株式会社Ｊｖｃケンウッド | Light source driving device, light source driving method and display device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249269B1 (en) * | 1998-04-30 | 2001-06-19 | Agilent Technologies, Inc. | Analog pixel drive circuit for an electro-optical material-based display device |
| JP4801239B2 (en) * | 1999-05-14 | 2011-10-26 | 株式会社半導体エネルギー研究所 | Liquid crystal display |
| US6545656B1 (en) * | 1999-05-14 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device in which a black display is performed by a reset signal during one sub-frame |
| JP3661523B2 (en) * | 1999-09-29 | 2005-06-15 | セイコーエプソン株式会社 | Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus |
| JP3486599B2 (en) * | 2000-03-31 | 2004-01-13 | キヤノン株式会社 | Driving method of liquid crystal element |
| JP4043848B2 (en) * | 2001-06-28 | 2008-02-06 | 東芝松下ディスプレイテクノロジー株式会社 | LIQUID CRYSTAL DISPLAY DEVICE, ITS MANUFACTURING METHOD, AND LIGHTING DEVICE DRIVE CONTROL METHOD |
| JP3938304B2 (en) * | 2001-12-07 | 2007-06-27 | 富士通株式会社 | Display device |
| JP2004004216A (en) * | 2002-05-31 | 2004-01-08 | Victor Co Of Japan Ltd | Liquid crystal display device |
| JP2005164814A (en) * | 2003-12-01 | 2005-06-23 | Sony Corp | Display device and method for driving the same |
| JP4576836B2 (en) * | 2003-12-24 | 2010-11-10 | セイコーエプソン株式会社 | Pixel circuit, electro-optical device, and electronic apparatus |
| JP4508696B2 (en) * | 2004-03-31 | 2010-07-21 | 大日本印刷株式会社 | Liquid crystal panel and liquid crystal display device using the same |
| JP2009282284A (en) * | 2008-05-22 | 2009-12-03 | Victor Co Of Japan Ltd | Liquid crystal image display device |
| JP5824921B2 (en) * | 2010-09-27 | 2015-12-02 | 株式会社Ｊｖｃケンウッド | Liquid crystal display device, driving device and driving method for liquid crystal display element |
| JP2013015803A (en) * | 2011-06-10 | 2013-01-24 | Jvc Kenwood Corp | Liquid crystal display and driving method therefor |
-
2012
- 2012-12-07 JP JP2012268848A patent/JP6200149B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014115430A (en) | 2014-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2012043454A1 (en) | Liquid crystal display device, and device and method for driving liquid crystal display elements | |
| JP2008225105A (en) | Spatial light modulator | |
| JP6200149B2 (en) | Liquid crystal display device and driving method thereof | |
| US9214123B2 (en) | Liquid crystal display device and method for driving the same | |
| JP6589360B2 (en) | Display device and driving method of display device | |
| JP2013050679A (en) | Driving circuit, display, and method of driving the display | |
| WO2012169589A1 (en) | Liquid crystal display device and method for driving same | |
| JP5895446B2 (en) | Liquid crystal display element driving apparatus, liquid crystal display apparatus, and liquid crystal display element driving method | |
| JP2012103356A (en) | Liquid crystal display unit | |
| JP2009175626A (en) | Image display device, control method thereof, and electronic apparatus | |
| JP6237415B2 (en) | Video display device | |
| JP2016212180A (en) | Light source driving device, light source driving method, and display | |
| JP5824921B2 (en) | Liquid crystal display device, driving device and driving method for liquid crystal display element | |
| JP2020064103A (en) | Method for driving electro-optical device, electro-optical device, and electronic apparatus | |
| JP5375795B2 (en) | Liquid crystal display device, driving device and driving method for liquid crystal display element | |
| US10522069B2 (en) | Driving device for driving display device, liquid crystal display, and driving method for driving display device | |
| JP7247156B2 (en) | Light source driving device, light source driving method and display device | |
| JP6197583B2 (en) | Liquid crystal display device, driving device, and driving method | |
| JP2001343950A (en) | Image display device and method | |
| JP2008225106A (en) | Spatial light modulator | |
| JP2019056938A (en) | Light source drive device, light source drive method, and display device | |
| JP6102992B2 (en) | Image display device, control method thereof, and electronic apparatus | |
| JP2019168706A (en) | Light source drive device, light source drive method, and display device | |
| JP5831325B2 (en) | Liquid crystal display device and driving method thereof | |
| JP2019008153A (en) | Video display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161227 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170110 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6200149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |