JP6197325B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP6197325B2 JP6197325B2 JP2013067323A JP2013067323A JP6197325B2 JP 6197325 B2 JP6197325 B2 JP 6197325B2 JP 2013067323 A JP2013067323 A JP 2013067323A JP 2013067323 A JP2013067323 A JP 2013067323A JP 6197325 B2 JP6197325 B2 JP 6197325B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder
- electrode
- electronic component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 135
- 239000000463 material Substances 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 31
- 239000002344 surface layer Substances 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 description 151
- 239000010949 copper Substances 0.000 description 126
- 239000004065 semiconductor Substances 0.000 description 76
- 238000005304 joining Methods 0.000 description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 229910017944 Ag—Cu Inorganic materials 0.000 description 12
- 229910020836 Sn-Ag Inorganic materials 0.000 description 12
- 229910020988 Sn—Ag Inorganic materials 0.000 description 12
- 230000005611 electricity Effects 0.000 description 12
- 239000000155 melt Substances 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910000765 intermetallic Inorganic materials 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 239000012299 nitrogen atmosphere Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
本発明は、電子装置の製造方法に関する。
電子部品の端子間を、接合材を用いて接合し、電気的に接続する技術が知られている。接合材として、１種又は２種以上の成分を含む半田のほか、樹脂組成物に半田等の導電性粒子を含有したもの等が知られている。
電子部品の端子間の接合部には、振動、衝撃といった外力や、電子部品間の熱膨張係数差に起因して生じる熱応力によって、クラック、剥離、断線等の接続不良が発生する場合がある。
本発明の一観点によれば、第１端子を備える第１電子部品と、第２端子を備える第２電子部品の、前記第１端子と前記第２端子のうちいずれか一方に第１元素を含む第１元素層が内層に設けられた前記第１端子と前記第２端子とを接合材を用いて接合する工程と、接合された前記第１端子と前記第２端子との間に通電して前記第１元素を前記接合材に移動させる工程とを含む電子装置の製造方法が提供される。
開示の技術によれば、接合材を用いて接合した端子間に通電し、一方の端子に含まれる所定の元素を接合材に移動させることで、接合材の組成を変化させることが可能になる。これにより、端子間の接合部の強度を向上させ、断線等の接続不良の発生を抑制し、電子部品間の接続信頼性に優れる電子装置を実現することが可能になる。
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る電子装置の製造方法の一例を示す図である。図１（Ａ）〜図１（Ｃ）には、第１の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
図１は第１の実施の形態に係る電子装置の製造方法の一例を示す図である。図１（Ａ）〜図１（Ｃ）には、第１の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
まず、図１（Ａ）に示すように、接合する電子部品２０及び電子部品３０を準備する。電子部品２０は、例えば、半導体素子（半導体チップ）、半導体チップを回路基板（パッケージ基板）に実装した半導体装置（半導体パッケージ）、又は回路基板（プリント基板、インターポーザ等）とすることができる。電子部品３０も同様に、半導体チップ、半導体パッケージ、又は回路基板とすることができる。
電子部品２０は、その一方の面（電子部品３０と対向する面）に設けられた端子（電極）２１を有している。端子２１は、例えば、銅（Ｃｕ）又はＣｕを含む材料を用いて形成される。端子２１は、例えば、めっき法を用いて形成することができる。尚、図１（Ａ）には１つの端子２１を例示するが、電子部品２０には、複数の端子２１が設けられてもよい。端子２１は、電子部品２０の外部接続端子２１Ａとなる。
電子部品２０の端子２１上には、電子部品３０との接合に用いる接合材として、半田５０が設けられている。半田５０には、例えば、錫（Ｓｎ）又はＳｎを含む半田が用いられる。半田５０は、例えば、端子２１上に半田ボールを搭載し、所定温度でリフローを行うことで、設けることができる。
電子部品３０は、その一方の面（電子部品２０と対向する面）に設けられた端子（電極）３１を有している。電子部品３０の端子３１は、電子部品２０の端子２１と対応する位置に設けられている。端子３１は、例えば、Ｃｕ又はＣｕを含む材料を用いて形成される。端子３１は、例えば、めっき法を用いて形成することができる。尚、図１（Ａ）には１つの端子３１を例示するが、電子部品３０には、複数の端子３１が設けられてもよい。
電子部品３０の端子３１上には、所定の元素を含む元素層４０が設けられている。元素層４０には、半田５０内に含まれることでその半田５０の特性、例えば弾性率等の機械的特性を変化させることのできる元素を含む材料が用いられる。例えば、元素層４０には、半田５０内に含まれてその半田５０の組織を変化させる元素を含む材料、半田５０内に含まれてその半田５０と反応し金属間化合物（InterMetallic Compound；ＩＭＣ）を形成する元素を含む材料が用いられる。そのような元素としては、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、Ｃｕ等が挙げられる。元素層４０は、例えば、電子部品３０の端子３１上に、めっき法を用いて形成することができる。
端子３１とその上に設けられた元素層４０は、電子部品３０の外部接続端子３１Ａとなる。
上記のような電子部品２０及び電子部品３０を準備し、図１（Ａ）に示すように、半田５０が設けられた端子２１と、元素層４０が設けられた端子３１とを対向させ、位置合わせを行う。そして、半田５０が溶融する温度で熱処理を行い、電子部品２０を電子部品３０側に、又は電子部品３０を電子部品２０側に押圧し、その後、冷却して半田５０を固化する。これにより、図１（Ｂ）に示すように、電子部品２０の端子２１と、元素層４０を設けた電子部品３０の端子３１とを、半田５０を介して接合し（接合部５１）、電気的に接続する。
上記のような電子部品２０及び電子部品３０を準備し、図１（Ａ）に示すように、半田５０が設けられた端子２１と、元素層４０が設けられた端子３１とを対向させ、位置合わせを行う。そして、半田５０が溶融する温度で熱処理を行い、電子部品２０を電子部品３０側に、又は電子部品３０を電子部品２０側に押圧し、その後、冷却して半田５０を固化する。これにより、図１（Ｂ）に示すように、電子部品２０の端子２１と、元素層４０を設けた電子部品３０の端子３１とを、半田５０を介して接合し（接合部５１）、電気的に接続する。
このように電子部品２０と電子部品３０を、半田５０を用いて接合した後、図１（Ｃ）に示すように、電源７０を用いて互いの端子２１と端子３１の間に通電する。この例では、電子部品２０の端子２１側をアノードとし、電子部品３０の端子３１側をカソードとして、端子２１と端子３１の間に通電する。この通電時の電子（電流）の流れにより、元素層４０に含まれる所定の元素４０ａを、半田５０内に移動させる（エレクトロマイグレーション）。
この時の通電条件、例えば電流密度及び通電時間は、元素層４０に含まれる元素４０ａがエレクトロマイグレーションによって半田５０内に移動するような値に設定する。通電は、端子２１に電気的に接続された電子部品２０内の導電部（端子２１を含む回路）、及び端子３１に電気的に接続された電子部品３０内の導電部（端子３１を含む回路）を利用して、行うことができる。
このように、半田５０を用いて接合した後の端子２１と端子３１の間に通電することで、元素層４０からそれに含まれる元素４０ａを半田５０内に移動させる。これにより、互いの端子２１と端子３１が、元素４０ａを含む半田５０の接合部５１によって接合され、電気的に接続された、電子部品２０及び電子部品３０を備える電子装置を得る。
図２は第１の実施の形態に係る電子装置の一例を示す図である。図２には、第１の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図２に示す電子装置１０は、上記図１に例示した方法を用いて接合された電子部品２０及び電子部品３０を有している。電子部品２０の端子２１と電子部品３０の端子３１との接合部５１は、上記のように半田５０を用いて接合した後の通電によって所定量の元素４０ａが添加された構造を有する接合部５１ａになっている。例えば、このように半田５０に所定量の元素４０ａを添加することで、半田５０の組織を微細化し、伸び特性の向上、弾性率の低減が図られた接合部５１ａを得ることができる。上記図１に例示した方法を用いることで、電子部品２０と電子部品３０の接合部５１ａの機械的強度に優れ、接合信頼性の高い電子装置１０を得ることができる。
図２に示す電子装置１０は、上記図１に例示した方法を用いて接合された電子部品２０及び電子部品３０を有している。電子部品２０の端子２１と電子部品３０の端子３１との接合部５１は、上記のように半田５０を用いて接合した後の通電によって所定量の元素４０ａが添加された構造を有する接合部５１ａになっている。例えば、このように半田５０に所定量の元素４０ａを添加することで、半田５０の組織を微細化し、伸び特性の向上、弾性率の低減が図られた接合部５１ａを得ることができる。上記図１に例示した方法を用いることで、電子部品２０と電子部品３０の接合部５１ａの機械的強度に優れ、接合信頼性の高い電子装置１０を得ることができる。
上記のような通電による元素４０ａの移動によらず、元素４０ａに相当する元素を予め半田内に添加しようとした場合、その元素の融点が半田に比べて十分に高いと、半田作製時には、その元素の融点を上回るような高温の熱処理が必要になる。元素の融点が高いことで、一定量（例えば０．００５ｗｔ％以上）の元素を半田内に添加することが難しい場合もある。また、一定量の元素を半田内に添加することができたとしても、それによって半田の融点が上昇するため、半田付け性が低下する場合がある。
一方、上記図１に例示する方法では、半田５０を用いて端子２１と端子３１を接合する際（図１（Ａ）及び図１（Ｂ））、用いる半田５０の融点に応じた温度の熱処理を行う。そして、半田５０を用いて接合した後、端子２１と端子３１の間に通電し、元素層４０から半田５０内に元素４０ａを移動させる（図１（Ｃ））。そのため、図２に示すような端子２１と端子３１を接合部５１ａで接合した電子装置１０を得るために、上記のように予め半田作製時に所定の元素を添加する時のような高温の熱処理を行うことを要しない。また、端子２１と端子３１を半田５０で接合した後、通電により元素４０ａを半田５０内に移動させて接合部５１ａを形成するため、上記のように予め所定の元素を添加することによって融点が上昇した半田を使用することを要しない。そのような半田を使用することによる半田付け性の低下といった問題も回避することができる。
尚、半田５０による接合後、端子２１と端子３１の間の通電によって元素層４０から元素４０ａを移動させる際（図１（Ｃ））には、半田５０が溶融しない温度で熱処理を行いながら、通電してもよい。例えば、半田５０による接合後、１００℃〜１５０℃といった温度で熱処理を行いながら、端子２１と端子３１の間に通電する。このように熱処理を行いながら通電することで、元素層４０からの元素４０ａの移動を促進させ、半田５０内に元素４０ａを効率的に添加することが可能になる。
また、半田５０を用いて接合した端子２１と端子３１の間に通電して元素層４０から元素４０ａを移動させた後（図１（Ｃ）或いは図２）に、半田５０が溶融しない温度、或いは半田５０が溶融する温度で、熱処理を行うようにしてもよい。このように元素４０ａを移動させた後に熱処理を行うことで、元素４０ａを含む半田５０の結晶構造を安定化或いは再構成させたり、半田５０とそれに含まれる元素４０ａとを反応させてＩＭＣを形成したりすることが可能になる。
図３は第１の実施の形態に係る電子装置の別例を示す図である。図３には、第１の実施の形態に係る電子装置の別例の要部断面を模式的に図示している。
図３に示す電子装置１０は、上記図１に例示した方法を用いて接合された電子部品２０及び電子部品３０を有している。この図３に示す電子装置１０の端子２１と端子３１の接合部５１は、上記図１（Ｃ）のように半田５０で接合した後の通電によって元素層４０から移動した元素４０ａと、半田５０との反応により形成されたＩＭＣの接合部５１ｂになっている。
図３に示す電子装置１０は、上記図１に例示した方法を用いて接合された電子部品２０及び電子部品３０を有している。この図３に示す電子装置１０の端子２１と端子３１の接合部５１は、上記図１（Ｃ）のように半田５０で接合した後の通電によって元素層４０から移動した元素４０ａと、半田５０との反応により形成されたＩＭＣの接合部５１ｂになっている。
このようなＩＭＣの接合部５１ｂは、半田５０を用いて端子２１と端子３１を接合した後の通電時に、例えば半田５０が溶融しない温度で、熱処理を行うことで、形成することができる。或いは、ＩＭＣの接合部５１ｂは、半田５０を用いて接合した端子２１と端子３１の間に通電した後に、例えば半田５０が溶融しない温度又は溶融する温度で、熱処理を行うことで、形成することができる。また、ＩＭＣの接合部５１ｂを形成する際には、熱処理温度のほか、熱処理時間も調整する。
接合部５１ｂをＩＭＣにすることで、電子部品２０と電子部品３０の接合強度を高め、また、電子装置１０の動作時に流れる電流に対して半田成分の拡散が抑えられる安定な接合部５１ｂが形成可能になる。その結果、接合信頼性の高い電子装置１０を得ることができる。
以上述べた電子装置１０の製造方法においては、形成する接合部５１（５１ａ，５１ｂ）の組成に基づき、元素層４０の膜厚、或いは元素層４０内の元素４０ａの含有量を設定することができる。
また、形成する接合部５１（５１ａ，５１ｂ）の組成に基づき、元素層４０から半田５０内への元素４０ａの移動量を、通電時の電流密度、通電時間、通電時若しくは通電後に熱処理を行う場合にはその熱処理の温度や時間によって、調整することができる。
また、接合部５１（５１ａ，５１ｂ）には、元素層４０に含まれる元素４０ａのほか、端子３１に含まれる元素（例えばＣｕ）がエレクトロマイグレーションにより移動して含まれていてもよい。
続いて、変形例について述べる。
図４は第１の実施の形態に係る電子装置の変形例を示す図である。図４には、第１の実施の形態に係る電子装置の変形例の要部断面を模式的に図示している。
図４は第１の実施の形態に係る電子装置の変形例を示す図である。図４には、第１の実施の形態に係る電子装置の変形例の要部断面を模式的に図示している。
上記図２及び図３には、半田５０を用いた接合後の通電によって接合部５１（５１ａ，５１ｂ）を形成した後に、端子３１上から元素層４０が消失した状態になっている場合を例示した。端子３１上に設けた元素層４０の元素４０ａが全て半田５０内に移動した場合、上記図２及び図３に例示するような状態になる。
このほか、半田５０を用いた接合後の通電によって接合部５１（５１ａ，５１ｂ）を形成した後には、図４に例示するように、端子３１上に元素層４０の一部が残存した状態になっていてもよい。端子３１上に設けた元素層４０の元素４０ａのうち、一部が半田５０内に移動した場合には、この図４に例示するような状態になる。端子３１上に元素層４０の一部が残存していても、元素層４０に導電性を示す材料を用いることで、接合部５１を介した端子２１と端子３１の間の導通を確保することができる。
図５は第１の実施の形態に係る電子装置の製造方法の変形例を示す図である。図５（Ａ）及び図５（Ｂ）には、第１の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
この図５に示す方法では、上記図１（Ｂ）のように、端子２１と、元素層４０を設けた端子３１とを、半田５０を介して接合した後に、図５（Ａ）に示すように、電子部品２０と電子部品３０の間に、それらを接着する接着材６０を設ける。例えば、接着材６０には、エポキシ樹脂等の樹脂材料を用いることができる。尚、接合された半導体チップとパッケージ基板の間に設ける接着材６０、接合された半導体パッケージと回路基板の間に設ける接着材６０として、所謂アンダーフィル材が知られている。
図５（Ａ）に示すように、端子２１と端子３１を接合し、電子部品２０と電子部品３０の間に接着材６０を設けた後に、図５（Ｂ）に示すように、電源７０を用いて端子２１と端子３１の間に通電する。その際は、電子部品２０の端子２１側をアノードとし、電子部品３０の端子３１側をカソードとして、端子２１と端子３１の間に通電する。この通電により、元素層４０に含まれる元素４０ａを半田５０内に移動させ、端子２１と端子３１を、元素４０ａを所定量添加した接合部５１（５１ａ）、又は半田５０をＩＭＣに変化させた接合部５１（５１ｂ）によって接合する。
このように、半田５０を用いた接合後に端子２１と端子３１の間に通電して元素４０ａを移動させる方法は、電子部品２０と電子部品３０が接着材６０で接着されている状態でも、行うことが可能である。
次に、第２の実施の形態について説明する。
図６は第２の実施の形態に係る電子装置の製造方法の一例を示す図である。図６（Ａ）〜図６（Ｃ）には、第２の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
図６は第２の実施の形態に係る電子装置の製造方法の一例を示す図である。図６（Ａ）〜図６（Ｃ）には、第２の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
この第２の実施の形態に係る電子装置の製造方法では、図６（Ａ）に示すような、端子３１の内層（表層よりも下層）に元素層４０が設けられた電子部品３０を用いる。内層に元素層４０を含む端子３１は、例えば、めっき法を用い、端子３１の材料、元素層４０の材料、端子３１の材料を順に堆積することで形成することができる。端子３１とその内層に設けられた元素層４０が、電子部品３０の外部接続端子３１Ａとなる。
このような電子部品３０の端子３１と、電子部品２０の端子２１とを対向させ、位置合わせを行う。そして、半田５０が溶融する温度での熱処理、並びに、電子部品２０及び電子部品３０の押圧を行い、冷却して半田５０を固化する。これにより、図６（Ｂ）に示すように、端子２１と端子３１を、半田５０を介して接合する（接合部５１）。
このように電子部品２０と電子部品３０を、半田５０を用いて接合した後、図６（Ｃ）に示すように、電源７０を用いて互いの端子２１と端子３１の間に通電する。その際は、電子部品２０の端子２１側をアノードとし、電子部品３０の端子３１側をカソードとして、端子２１と端子３１の間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子（電流）の流れにより、元素層４０に含まれる元素４０ａを、半田５０内に移動させ、端子２１と端子３１を、元素４０ａを含む半田５０の接合部５１によって接合する。接合後には、所定温度で熱処理を行ってもよい。
これにより、互いの端子２１と端子３１が電気的に接続された電子部品２０及び電子部品３０を備える電子装置を得る。
尚、端子２１と端子３１の間の接合部５１には、元素層４０に含まれる元素４０ａのほか、端子３１に含まれる元素（例えばＣｕ）がエレクトロマイグレーションにより移動して含まれてもよい。
尚、端子２１と端子３１の間の接合部５１には、元素層４０に含まれる元素４０ａのほか、端子３１に含まれる元素（例えばＣｕ）がエレクトロマイグレーションにより移動して含まれてもよい。
このように、元素層４０を端子３１の内層に設けた場合にも、半田５０を用いた接合後に端子２１と端子３１の間に通電して元素４０ａを移動させる方法を採用することが可能である。
次に、第３の実施の形態について説明する。
図７は第３の実施の形態に係る電子装置の製造方法の一例を示す図である。図７（Ａ）〜図７（Ｃ）には、第３の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
図７は第３の実施の形態に係る電子装置の製造方法の一例を示す図である。図７（Ａ）〜図７（Ｃ）には、第３の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
この第３の実施の形態に係る電子装置の製造方法では、図７（Ａ）に示すような、端子３１上に設けられた元素層４０の上に表面層４１が設けられた電子部品３０を用いる。表面層４１には、例えば、元素層４０よりも半田５０の濡れ性が高い材料を用いる。例えば、元素層４０にＮｉ、Ｃｏといった層を用いる場合、表面層４１として、少なくとも表面にＡｕ、Ａｇ、Ｃｕ、パラジウム（Ｐｄ）、白金（Ｐｔ）といった層を含むものを用いることができる。表面層４１は、例えば、めっき法を用いて元素層４０上に形成することができる。端子３１、元素層４０及び表面層４１が、電子部品３０の外部接続端子３１Ａとなる。
このように元素層４０及び表面層４１を設けた電子部品３０の端子３１と、電子部品２０の端子２１とを対向させ、位置合わせを行う。そして、半田５０が溶融する温度での熱処理、並びに、電子部品２０及び電子部品３０の押圧を行い、冷却して半田５０を固化する。これにより、図７（Ｂ）に示すように、端子２１と端子３１を、半田５０を介して接合する（接合部５１）。端子３１の上方に表面層４１が設けられているため、溶融した半田５０が表面層４１上に濡れ易く、端子２１と端子３１を、未接合の発生を抑え、良好に接合することが可能になる。尚、図７（Ｂ）に示す接合時には、表面層４１に含まれる元素の一部又は全部が半田５０との反応に消費されてもよい。
このように電子部品２０と電子部品３０を、半田５０を用いて接合した後、図７（Ｃ）に示すように、電源７０を用いて互いの端子２１と端子３１の間に通電する。その際は、電子部品２０の端子２１側をアノードとし、電子部品３０の端子３１側をカソードとして、端子２１と端子３１の間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子（電流）の流れにより、元素層４０に含まれる元素４０ａを、半田５０内に移動させ、端子２１と端子３１を、元素４０ａを含む半田５０の接合部５１によって接合する。接合後には、所定温度で熱処理を行ってもよい。
これにより、互いの端子２１と端子３１が電気的に接続された電子部品２０及び電子部品３０を備える電子装置を得る。
尚、端子２１と端子３１の間の接合部５１には、元素層４０に含まれる元素４０ａのほか、表面層４１に含まれる元素（例えばＡｕ）や、端子３１に含まれる元素（例えばＣｕ）が、エレクトロマイグレーションにより移動して含まれてもよい。
尚、端子２１と端子３１の間の接合部５１には、元素層４０に含まれる元素４０ａのほか、表面層４１に含まれる元素（例えばＡｕ）や、端子３１に含まれる元素（例えばＣｕ）が、エレクトロマイグレーションにより移動して含まれてもよい。
このように、表面層４１の下層に元素層４０を設けた場合にも、半田５０を用いた接合後に端子２１と端子３１の間に通電して元素４０ａを移動させる方法を採用することが可能である。
次に、第４の実施の形態について説明する。
図８は第４の実施の形態に係る電子装置の製造方法の一例を示す図である。図８（Ａ）〜図８（Ｃ）には、第４の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
図８は第４の実施の形態に係る電子装置の製造方法の一例を示す図である。図８（Ａ）〜図８（Ｃ）には、第４の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
上記のように、接合後の通電により移動させる元素４０ａを含む元素層４０は、電子部品２０側に設けることもできる。この場合は、電子部品２０の端子２１上に、所定の元素４０ａを含む元素層４０が設けられ、元素層４０上に、半田５０が設けられる。元素層４０は、例えば、めっき法を用いて端子２１上に形成することができる。半田５０は、例えば、元素層４０上に半田ボールを搭載し、リフローを行うことで、設けることができる。端子２１とその上に設けられた元素層４０が、電子部品２０の外部接続端子２１Ａとなり、端子３１が、電子部品３０の外部接続端子３１Ａとなる。
このように元素層４０を設けた電子部品２０の端子２１と、電子部品３０の端子３１とを対向させ、位置合わせを行う。そして、半田５０が溶融する温度での熱処理、並びに、電子部品２０及び電子部品３０の押圧を行い、冷却して半田５０を固化する。これにより、図８（Ｂ）に示すように、端子２１と端子３１を、半田５０を介して接合する（接合部５１）。
このように電子部品２０と電子部品３０を、半田５０を用いて接合した後、図８（Ｃ）に示すように、電源７０を用いて互いの端子２１と端子３１の間に通電する。その際は、電子部品２０の端子２１側をカソードとし、電子部品３０の端子３１側をアノードとして、端子２１と端子３１の間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子（電流）の流れにより、元素層４０に含まれる元素４０ａを、半田５０内に移動させ、端子２１と端子３１を、元素４０ａを含む半田５０の接合部５１によって接合する。接合後には、所定温度で熱処理を行ってもよい。
これにより、互いの端子２１と端子３１が電気的に接続された電子部品２０及び電子部品３０を備える電子装置を得る。
尚、端子２１と端子３１の間の接合部５１には、元素層４０に含まれる元素４０ａのほか、端子２１に含まれる元素（例えばＣｕ）がエレクトロマイグレーションにより移動して含まれてもよい。
尚、端子２１と端子３１の間の接合部５１には、元素層４０に含まれる元素４０ａのほか、端子２１に含まれる元素（例えばＣｕ）がエレクトロマイグレーションにより移動して含まれてもよい。
このように、元素層４０を電子部品２０側に設けた場合にも、半田５０を用いた接合後に端子２１と端子３１の間に通電して元素４０ａを移動させる方法を採用することが可能である。
尚、第４の実施の形態において、通電により元素４０ａを移動させた後には、上記図２〜図４に例示したのと同様に、端子２１上から元素層４０が消失していても、端子２１上に元素層４０の一部が残存していてもよい。
また、第４の実施の形態において、通電の前には、上記図５の例に従い、電子部品２０と電子部品３０の間に接着材６０が設けられてもよい。
また、第４の実施の形態において、元素層４０は、上記図６の例に従い、端子２１の内層に設けられてもよい。
また、第４の実施の形態において、元素層４０は、上記図６の例に従い、端子２１の内層に設けられてもよい。
更にまた、第４の実施の形態において、端子２１上の元素層４０の上には、上記図７の例に従い、表面層４１が設けられてもよい。
次に、第５の実施の形態について説明する。
次に、第５の実施の形態について説明する。
図９は第５の実施の形態に係る電子装置の製造方法の一例を示す図である。図９（Ａ）〜図９（Ｃ）には、第５の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
上記のように、接合後の通電により移動させる元素４０ａを含む元素層４０を設ける端子の形態は、特に限定されるものではない。例えば、上記のような元素層４０を、ピラー電極上に設けることもできる。
図９（Ａ）には、端子２１としてＣｕ等のピラー電極２１ａを設け、その上に半田５０を設けた電子部品２０と、端子３１としてＣｕ等のピラー電極３１ａを設け、その上に元素層４０を設けた電子部品３０とを、対向させ、位置合わせした状態を図示している。電子部品２０側のピラー電極２１ａ及び半田５０は、めっき法を用いて形成することができ、めっき後の半田をリフローすることで、図９（Ａ）のような丸みを帯びた形状の半田５０が形成される。電子部品３０側のピラー電極３１ａ及び元素層４０も同様に、めっき法を用いて形成することができる。ピラー電極２１ａが、電子部品２０の外部接続端子２１Ａとなり、ピラー電極３１ａ及び元素層４０が、電子部品３０の外部接続端子３１Ａとなる。
図９（Ａ）のような状態から、半田５０が溶融する温度での熱処理、並びに、電子部品２０及び電子部品３０の押圧を行い、冷却して半田５０を固化する。これにより、図９（Ｂ）に示すように、ピラー電極２１ａと、元素層４０を設けたピラー電極３１ａとを、半田５０を介して接合する（接合部５１）。
このように電子部品２０と電子部品３０を、半田５０を用いて接合した後、図９（Ｃ）に示すように、電源７０を用いて互いのピラー電極２１ａとピラー電極３１ａの間に通電する。その際は、電子部品２０の端子２１側をアノードとし、電子部品３０の端子３１側をカソードとして、ピラー電極２１ａとピラー電極３１ａの間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子（電流）の流れにより、元素層４０に含まれる元素４０ａを、半田５０内に移動させ、ピラー電極２１ａとピラー電極３１ａを、元素４０ａを含む半田５０の接合部５１によって接合する。接合後には、所定温度で熱処理を行ってもよい。
これにより、互いのピラー電極２１ａとピラー電極３１ａが電気的に接続された電子部品２０及び電子部品３０を備える電子装置を得る。
尚、ピラー電極２１ａとピラー電極３１ａの間の接合部５１には、元素層４０に含まれる元素４０ａのほか、ピラー電極３１ａに含まれる元素（例えばＣｕ）がエレクトロマイグレーションにより移動して含まれてもよい。
尚、ピラー電極２１ａとピラー電極３１ａの間の接合部５１には、元素層４０に含まれる元素４０ａのほか、ピラー電極３１ａに含まれる元素（例えばＣｕ）がエレクトロマイグレーションにより移動して含まれてもよい。
このように、ピラー電極２１ａ及びピラー電極３１ａをそれぞれ端子２１及び端子３１として設けた場合にも、半田５０を用いた接合後に端子２１と端子３１の間に通電して元素４０ａを移動させる方法を採用することが可能である。
尚、第５の実施の形態において、通電により元素４０ａを移動させた後には、上記図２〜図４に例示したのと同様に、ピラー電極３１ａ上から元素層４０が消失していても、ピラー電極３１ａ上に元素層４０の一部が残存していてもよい。
また、第５の実施の形態において、通電の前には、上記図５の例に従い、電子部品２０と電子部品３０の間に接着材６０が設けられてもよい。
また、第５の実施の形態において、元素層４０は、上記図６の例に従い、ピラー電極３１ａの内層に設けられてもよい。
また、第５の実施の形態において、元素層４０は、上記図６の例に従い、ピラー電極３１ａの内層に設けられてもよい。
また、第５の実施の形態において、ピラー電極３１ａ上の元素層４０の上には、上記図７の例に従い、表面層４１が設けられてもよい。
更にまた、第５の実施の形態において、元素層４０は、上記図８の例に従い、電子部品２０側のピラー電極２１ａ上に設けられてもよい。
更にまた、第５の実施の形態において、元素層４０は、上記図８の例に従い、電子部品２０側のピラー電極２１ａ上に設けられてもよい。
次に、第６の実施の形態について説明する。
図１０は第６の実施の形態に係る電子装置の製造方法の一例を示す図である。図１０（Ａ）〜図１０（Ｃ）には、第６の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
図１０は第６の実施の形態に係る電子装置の製造方法の一例を示す図である。図１０（Ａ）〜図１０（Ｃ）には、第６の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
図１０（Ａ）には、端子２１としてＣｕ等のピラー電極２１ａを設け、その上に半田５０を設けた電子部品２０と、端子３１上に元素層４０を設けた電子部品３０とを、対向させ、位置合わせした状態を図示している。このような状態から、半田５０が溶融する温度での熱処理を経て、図１０（Ｂ）に示すように、ピラー電極２１ａと、元素層４０を設けた端子３１とを、半田５０を介して接合する（接合部５１）。接合後、図１０（Ｃ）に示すように、電源７０を用いて互いのピラー電極２１ａと端子３１の間に通電する。その際は、電子部品２０のピラー電極２１ａ側をアノードとし、電子部品３０の端子３１側をカソードとして、ピラー電極２１ａと端子３１の間に通電する。この通電により、元素層４０に含まれる元素４０ａを、半田５０内に移動させ、ピラー電極２１ａと端子３１を接合し（接合部５１）、電子装置を得る。
このように、ピラー電極２１ａの端子２１と、元素層４０を設けた端子３１との組み合わせであっても、半田５０を用いた接合後に端子２１と端子３１の間に通電して元素４０ａを移動させる方法を採用することが可能である。
尚、第６の実施の形態において、通電により元素４０ａを移動させた後には、上記図２〜図４に例示したのと同様に、端子３１上から元素層４０が消失していても、端子３１上に元素層４０の一部が残存していてもよい。
また、第６の実施の形態において、通電の前には、上記図５の例に従い、電子部品２０と電子部品３０の間に接着材６０が設けられてもよい。
また、第６の実施の形態において、元素層４０は、上記図６の例に従い、端子３１の内層に設けられてもよい。
また、第６の実施の形態において、元素層４０は、上記図６の例に従い、端子３１の内層に設けられてもよい。
また、第６の実施の形態において、端子３１上の元素層４０の上には、上記図７の例に従い、表面層４１が設けられてもよい。
更にまた、第６の実施の形態において、元素層４０は、上記図８の例に従い、電子部品２０側のピラー電極２１ａ上に設けられてもよい。
更にまた、第６の実施の形態において、元素層４０は、上記図８の例に従い、電子部品２０側のピラー電極２１ａ上に設けられてもよい。
以上、第１〜第６の実施の形態について説明した。
尚、以上説明した元素層４０には、２種以上の元素が含まれていてもよい。この場合、半田５０を用いた端子２１と端子３１の接合後に行われる通電時には、半田５０内に、元素層４０から複数種の元素が移動し得る。このように半田５０内に元素層４０から複数種の元素を移動させることで、端子２１と端子３１の間に、所望の成分、組成を有する接合部を形成することが可能である。
尚、以上説明した元素層４０には、２種以上の元素が含まれていてもよい。この場合、半田５０を用いた端子２１と端子３１の接合後に行われる通電時には、半田５０内に、元素層４０から複数種の元素が移動し得る。このように半田５０内に元素層４０から複数種の元素を移動させることで、端子２１と端子３１の間に、所望の成分、組成を有する接合部を形成することが可能である。
また、以上の説明では、端子２１や端子３１の表層又は内層に、所定の元素４０ａを含む元素層４０を設けるようにしたが、元素４０ａは、必ずしも層状に設けられていることを要しない。元素４０ａは、端子２１や端子３１の構造内に含まれていれば、上記のような半田５０を用いた端子２１と端子３１の接合後に行われる通電によって、半田５０内に移動させることが可能である。
また、以上の説明では、端子２１と端子３１を接合する接合材として、Ｓｎを含む半田を例示したが、接合材には、様々な種類の半田を用いることが可能である。また、接合材には、端子２１と端子３１を接合することができ、所定の元素４０ａがエレクトロマイグレーションにより移動して含まれることで所望の特性を発現することができるものであれば、半田以外の材料を用いることも可能である。
以下に実施例を示す。
［実施例１］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ半田を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＮｉ層を電解めっきにより形成する。
［実施例１］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ半田を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＮｉ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ半田を搭載した半導体素子と、Ｃｕ電極上にＮｉ層を形成した回路基板とを対向させて位置合わせする。そして、窒素（Ｎ2）雰囲気中、Ｓｎ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｎｉ層を設けた回路基板のＣｕ電極とを、Ｓｎ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜２．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例２］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ半田を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＣｏ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ半田を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＣｏ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ半田を搭載した半導体素子と、Ｃｕ電極上にＣｏ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｃｏ層を設けた回路基板のＣｕ電極とを、Ｓｎ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜２．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例３］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ半田を搭載する。回路基板のＣｕ電極上には、膜厚１μｍ〜２μｍのＷ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ半田を搭載する。回路基板のＣｕ電極上には、膜厚１μｍ〜２μｍのＷ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ半田を搭載した半導体素子と、Ｃｕ電極上にＷ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｗ層を設けた回路基板のＣｕ電極とを、Ｓｎ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜５．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例４］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ半田（Ａｇ：３．０％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＮｉ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ半田（Ａｇ：３．０％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＮｉ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ−Ａｇ半田を搭載した半導体素子と、Ｃｕ電極上にＮｉ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ−Ａｇ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｎｉ層を設けた回路基板のＣｕ電極とを、Ｓｎ−Ａｇ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜２．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例５］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ半田（Ａｇ：３．０％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＣｏ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ半田（Ａｇ：３．０％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＣｏ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ−Ａｇ半田を搭載した半導体素子と、Ｃｕ電極上にＣｏ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ−Ａｇ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｃｏ層を設けた回路基板のＣｕ電極とを、Ｓｎ−Ａｇ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜２．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例６］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ半田（Ａｇ：３．０％）を搭載する。回路基板のＣｕ電極上には、膜厚１μｍ〜２μｍのＷ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ半田（Ａｇ：３．０％）を搭載する。回路基板のＣｕ電極上には、膜厚１μｍ〜２μｍのＷ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ−Ａｇ半田を搭載した半導体素子と、Ｃｕ電極上にＷ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ−Ａｇ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｗ層を設けた回路基板のＣｕ電極とを、Ｓｎ−Ａｇ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜２．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例７］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ：３．０％，Ｃｕ：０．５％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＮｉ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ：３．０％，Ｃｕ：０．５％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＮｉ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ−Ａｇ−Ｃｕ半田を搭載した半導体素子と、Ｃｕ電極上にＮｉ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ−Ａｇ−Ｃｕ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｎｉ層を設けた回路基板のＣｕ電極とを、Ｓｎ−Ａｇ−Ｃｕ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜２．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例８］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ：３．０％，Ｃｕ：０．５％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＣｏ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ：３．０％，Ｃｕ：０．５％）を搭載する。回路基板のＣｕ電極上には、膜厚２μｍ〜７μｍのＣｏ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ−Ａｇ−Ｃｕ半田を搭載した半導体素子と、Ｃｕ電極上にＣｏ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ−Ａｇ−Ｃｕ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｃｏ層を設けた回路基板のＣｕ電極とを、Ｓｎ−Ａｇ−Ｃｕ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜２．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例９］
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ：３．０％，Ｃｕ：０．５％）を搭載する。回路基板のＣｕ電極上には、膜厚１μｍ〜２μｍのＷ層を電解めっきにより形成する。
Ｃｕ電極を設けた半導体素子、及び半導体素子のＣｕ電極に対応する位置にＣｕ電極を設けた回路基板を準備する。半導体素子のＣｕ電極上には、ボール径５０μｍ〜１５０μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ：３．０％，Ｃｕ：０．５％）を搭載する。回路基板のＣｕ電極上には、膜厚１μｍ〜２μｍのＷ層を電解めっきにより形成する。
次いで、Ｃｕ電極上にＳｎ−Ａｇ−Ｃｕ半田を搭載した半導体素子と、Ｃｕ電極上にＷ層を形成した回路基板とを対向させて位置合わせする。そして、Ｎ2雰囲気中、Ｓｎ−Ａｇ−Ｃｕ半田が溶融する温度で熱処理を行い、半導体素子のＣｕ電極と、Ｗ層を設けた回路基板のＣｕ電極とを、Ｓｎ−Ａｇ−Ｃｕ半田を用いて接合する。
次いで、半導体素子のＣｕ電極側をアノードとし、回路基板のＣｕ電極側をカソードとして、電流密度１．０×１０8Ａ／ｍ2〜５．０×１０8Ａ／ｍ2の範囲で、５時間程度、Ｃｕ電極間に電流を流し、半導体装置（電子装置）を形成する。
［実施例１０］
実施例１〜９の半導体装置について、電気的な不具合がないことを確認したうえで、−２５℃〜１２５℃の繰り返し温度サイクル試験を５００サイクル行った。実施例１〜９のいずれの半導体装置も、サイクル試験後の抵抗上昇は１０％以下と良好な値を示した。
実施例１〜９の半導体装置について、電気的な不具合がないことを確認したうえで、−２５℃〜１２５℃の繰り返し温度サイクル試験を５００サイクル行った。実施例１〜９のいずれの半導体装置も、サイクル試験後の抵抗上昇は１０％以下と良好な値を示した。
また、実施例１〜９の半導体装置について、電気的な不具合がないことを確認したうえで、１２１℃で湿度８５％の環境下に１０００時間放置し、その後、抵抗上昇を評価した。放置後の実施例１〜９のいずれの半導体装置も、サイクル試験後同様、抵抗上昇は１０％以下と良好な値を示した。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１元素を含む第１端子を備える第１電子部品を準備する工程と、
第２端子を備える第２電子部品を準備する工程と、
前記第１端子と前記第２端子とを接合材を用いて接合する工程と、
接合された前記第１端子と前記第２端子との間に通電して前記第１元素を前記接合材に移動させる工程と
を含むことを特徴とする電子装置の製造方法。
（付記１） 第１元素を含む第１端子を備える第１電子部品を準備する工程と、
第２端子を備える第２電子部品を準備する工程と、
前記第１端子と前記第２端子とを接合材を用いて接合する工程と、
接合された前記第１端子と前記第２端子との間に通電して前記第１元素を前記接合材に移動させる工程と
を含むことを特徴とする電子装置の製造方法。
（付記２） 前記第１端子をカソードとし、前記第２端子をアノードとして、接合された前記第１端子と前記第２端子との間に通電することを特徴とする付記１に記載の電子装置の製造方法。
（付記３） 準備される前記第１電子部品の前記第１端子は、前記第１元素を含む第１元素層を有することを特徴とする付記１又は２に記載の電子装置の製造方法。
（付記４） 前記第１元素層は、前記第１端子の表層に設けられることを特徴とする付記３に記載の電子装置の製造方法。
（付記４） 前記第１元素層は、前記第１端子の表層に設けられることを特徴とする付記３に記載の電子装置の製造方法。
（付記５） 前記第１元素層は、前記第１端子の内層に設けられることを特徴とする付記３に記載の電子装置の製造方法。
（付記６） 前記第１端子は、前記第１元素層上に設けられ、前記第１端子と前記第２端子とを接合する際の前記接合材の濡れ性が前記第１元素層よりも高い表面層を更に有することを特徴とする付記３に記載の電子装置の製造方法。
（付記６） 前記第１端子は、前記第１元素層上に設けられ、前記第１端子と前記第２端子とを接合する際の前記接合材の濡れ性が前記第１元素層よりも高い表面層を更に有することを特徴とする付記３に記載の電子装置の製造方法。
（付記７） 前記第１元素を前記接合材に移動させる工程は、前記第１元素を移動させて前記接合材の組織を変化させる工程を含むことを特徴とする付記１乃至６のいずれかに記載の電子装置の製造方法。
（付記８） 前記第１元素を前記接合材に移動させる工程は、移動させた前記第１元素と前記接合材との反応により金属間化合物を形成する工程を含むことを特徴とする付記１乃至６のいずれかに記載の電子装置の製造方法。
（付記９） 前記第１端子は、第２元素を含み、
前記第１元素を前記接合材に移動させる工程は、前記第２元素を前記接合材に移動させる工程を含むことを特徴とする付記１乃至８のいずれかに記載の電子装置の製造方法。
前記第１元素を前記接合材に移動させる工程は、前記第２元素を前記接合材に移動させる工程を含むことを特徴とする付記１乃至８のいずれかに記載の電子装置の製造方法。
（付記１０） 前記第１元素を前記接合材に移動させる工程は、前記接合材の融点未満の温度で熱処理を行う工程を含むことを特徴とする付記１乃至９のいずれかに記載の電子装置の製造方法。
（付記１１） 前記第１元素を前記接合材に移動させる工程の後に、前記接合材の融点未満の温度で熱処理を行う工程を含むことを特徴とする付記１乃至１０のいずれかに記載の電子装置の製造方法。
（付記１２） 前記第１元素を前記接合材に移動させる工程の後に、前記接合材の融点以上の温度で熱処理を行う工程を含むことを特徴とする付記１乃至１０のいずれかに記載の電子装置の製造方法。
（付記１３） 前記第１端子と前記第２端子とを前記接合材を用いて接合する工程の後で、前記第１元素を前記接合材に移動させる工程の前に、前記第１電子部品と前記第２電子部品の間に接着材を設ける工程を含むことを特徴とする付記１乃至１２のいずれかに記載の電子装置の製造方法。
１０ 電子装置
２０，３０ 電子部品
２１，３１ 端子
２１ａ，３１ａ ピラー電極
２１Ａ，３１Ａ 外部接続端子
４０ 元素層
４０ａ 元素
４１ 表面層
５０ 半田
５１，５１ａ，５１ｂ 接合部
６０ 接着材
７０ 電源
２０，３０ 電子部品
２１，３１ 端子
２１ａ，３１ａ ピラー電極
２１Ａ，３１Ａ 外部接続端子
４０ 元素層
４０ａ 元素
４１ 表面層
５０ 半田
５１，５１ａ，５１ｂ 接合部
６０ 接着材
７０ 電源
Claims (5)
- 第１端子を備える第１電子部品と、第２端子を備える第２電子部品の、前記第１端子と前記第２端子のうちいずれか一方に第１元素を含む第１元素層が内層に設けられた前記第１端子と前記第２端子とを接合材を用いて接合する工程と、
接合された前記第１端子と前記第２端子との間に通電して前記第１元素を前記接合材に移動させる工程と
を含むことを特徴とする電子装置の製造方法。 - 前記第１端子と前記第２端子のうち前記第１元素層が設けられた一方をカソードとし、他方をアノードとして、接合された前記第１端子と前記第２端子との間に通電することを特徴とする請求項１に記載の電子装置の製造方法。
- 前記第１元素層上に、前記第１端子と前記第２端子とを接合する際の前記接合材の濡れ性が前記第１元素層よりも高い表面層が設けられることを特徴とする請求項１又は２に記載の電子装置の製造方法。
- 前記第１元素を前記接合材に移動させる工程は、前記接合材の融点未満の温度で熱処理を行う工程を含むことを特徴とする請求項１乃至３のいずれかに記載の電子装置の製造方法。
- 前記第１元素を前記接合材に移動させる工程の後に、前記接合材の融点以上の温度で熱処理を行う工程を含むことを特徴とする請求項１乃至４のいずれかに記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013067323A JP6197325B2 (ja) | 2013-03-27 | 2013-03-27 | 電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013067323A JP6197325B2 (ja) | 2013-03-27 | 2013-03-27 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014192380A JP2014192380A (ja) | 2014-10-06 |
| JP6197325B2 true JP6197325B2 (ja) | 2017-09-20 |
Family
ID=51838364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013067323A Expired - Fee Related JP6197325B2 (ja) | 2013-03-27 | 2013-03-27 | 電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6197325B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4288196B2 (ja) * | 2003-03-28 | 2009-07-01 | 株式会社タムラ製作所 | 電子部品の実装装置 |
| JP2008109031A (ja) * | 2006-10-27 | 2008-05-08 | Alps Electric Co Ltd | 電子回路モジュールの製造方法 |
| JP4901933B2 (ja) * | 2009-09-29 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101574911B1 (ko) * | 2011-09-16 | 2015-12-04 | 파나소닉 주식회사 | 실장 구조 및 그 제조 방법 |
-
2013
- 2013-03-27 JP JP2013067323A patent/JP6197325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014192380A (ja) | 2014-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8643185B2 (en) | Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material | |
| CN103123916B (zh) | 半导体器件、电子器件以及半导体器件制造方法 | |
| KR101332532B1 (ko) | 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법 | |
| TW201527029A (zh) | 銲球凸塊與封裝結構及其形成方法 | |
| JP2014116367A (ja) | 電子部品、電子装置の製造方法及び電子装置 | |
| JP2011077308A (ja) | 半導体装置の実装方法 | |
| JP4672576B2 (ja) | 電子デバイス及びその製造方法 | |
| CN114256184A (zh) | 混合接合结构、焊膏组成物、半导体器件及其制造方法 | |
| JP5031677B2 (ja) | 接合構造体の製造方法 | |
| JP5035134B2 (ja) | 電子部品実装装置及びその製造方法 | |
| JP5169354B2 (ja) | 接合材料及びそれを用いた接合方法 | |
| JP2013080844A (ja) | 基板モジュールの製造方法、基板モジュール及び基板モジュール組立体 | |
| JP2010157693A (ja) | 金属バンプを備えた半導体パッケージ基板 | |
| JP6287310B2 (ja) | 電子部品、電子部品の製造方法及び電子装置の製造方法 | |
| TWI576933B (zh) | 封裝結構的形成方法 | |
| JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
| JP5560713B2 (ja) | 電子部品の実装方法等 | |
| JP6197325B2 (ja) | 電子装置の製造方法 | |
| JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
| JP6447155B2 (ja) | 電子装置及び電子装置の製造方法 | |
| JP2001244622A (ja) | 電子回路装置 | |
| JP5899701B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
| JP2008218483A (ja) | 半導体装置及びその製造方法 | |
| JP2011044571A (ja) | 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 | |
| JP5609204B2 (ja) | 半導体装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170518 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6197325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |