JP6197325B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP6197325B2 JP6197325B2 JP2013067323A JP2013067323A JP6197325B2 JP 6197325 B2 JP6197325 B2 JP 6197325B2 JP 2013067323 A JP2013067323 A JP 2013067323A JP 2013067323 A JP2013067323 A JP 2013067323A JP 6197325 B2 JP6197325 B2 JP 6197325B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder
- electrode
- electronic component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 135
- 239000000463 material Substances 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 31
- 239000002344 surface layer Substances 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 description 151
- 239000010949 copper Substances 0.000 description 126
- 239000004065 semiconductor Substances 0.000 description 76
- 238000005304 joining Methods 0.000 description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 229910017944 Ag—Cu Inorganic materials 0.000 description 12
- 229910020836 Sn-Ag Inorganic materials 0.000 description 12
- 229910020988 Sn—Ag Inorganic materials 0.000 description 12
- 230000005611 electricity Effects 0.000 description 12
- 239000000155 melt Substances 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910000765 intermetallic Inorganic materials 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 239000012299 nitrogen atmosphere Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
図1は第1の実施の形態に係る電子装置の製造方法の一例を示す図である。図1(A)〜図1(C)には、第1の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
上記のような電子部品20及び電子部品30を準備し、図1(A)に示すように、半田50が設けられた端子21と、元素層40が設けられた端子31とを対向させ、位置合わせを行う。そして、半田50が溶融する温度で熱処理を行い、電子部品20を電子部品30側に、又は電子部品30を電子部品20側に押圧し、その後、冷却して半田50を固化する。これにより、図1(B)に示すように、電子部品20の端子21と、元素層40を設けた電子部品30の端子31とを、半田50を介して接合し(接合部51)、電気的に接続する。
図2に示す電子装置10は、上記図1に例示した方法を用いて接合された電子部品20及び電子部品30を有している。電子部品20の端子21と電子部品30の端子31との接合部51は、上記のように半田50を用いて接合した後の通電によって所定量の元素40aが添加された構造を有する接合部51aになっている。例えば、このように半田50に所定量の元素40aを添加することで、半田50の組織を微細化し、伸び特性の向上、弾性率の低減が図られた接合部51aを得ることができる。上記図1に例示した方法を用いることで、電子部品20と電子部品30の接合部51aの機械的強度に優れ、接合信頼性の高い電子装置10を得ることができる。
図3に示す電子装置10は、上記図1に例示した方法を用いて接合された電子部品20及び電子部品30を有している。この図3に示す電子装置10の端子21と端子31の接合部51は、上記図1(C)のように半田50で接合した後の通電によって元素層40から移動した元素40aと、半田50との反応により形成されたIMCの接合部51bになっている。
図4は第1の実施の形態に係る電子装置の変形例を示す図である。図4には、第1の実施の形態に係る電子装置の変形例の要部断面を模式的に図示している。
図6は第2の実施の形態に係る電子装置の製造方法の一例を示す図である。図6(A)〜図6(C)には、第2の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
尚、端子21と端子31の間の接合部51には、元素層40に含まれる元素40aのほか、端子31に含まれる元素(例えばCu)がエレクトロマイグレーションにより移動して含まれてもよい。
図7は第3の実施の形態に係る電子装置の製造方法の一例を示す図である。図7(A)〜図7(C)には、第3の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
尚、端子21と端子31の間の接合部51には、元素層40に含まれる元素40aのほか、表面層41に含まれる元素(例えばAu)や、端子31に含まれる元素(例えばCu)が、エレクトロマイグレーションにより移動して含まれてもよい。
図8は第4の実施の形態に係る電子装置の製造方法の一例を示す図である。図8(A)〜図8(C)には、第4の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
尚、端子21と端子31の間の接合部51には、元素層40に含まれる元素40aのほか、端子21に含まれる元素(例えばCu)がエレクトロマイグレーションにより移動して含まれてもよい。
また、第4の実施の形態において、元素層40は、上記図6の例に従い、端子21の内層に設けられてもよい。
次に、第5の実施の形態について説明する。
尚、ピラー電極21aとピラー電極31aの間の接合部51には、元素層40に含まれる元素40aのほか、ピラー電極31aに含まれる元素(例えばCu)がエレクトロマイグレーションにより移動して含まれてもよい。
また、第5の実施の形態において、元素層40は、上記図6の例に従い、ピラー電極31aの内層に設けられてもよい。
更にまた、第5の実施の形態において、元素層40は、上記図8の例に従い、電子部品20側のピラー電極21a上に設けられてもよい。
図10は第6の実施の形態に係る電子装置の製造方法の一例を示す図である。図10(A)〜図10(C)には、第6の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
また、第6の実施の形態において、元素層40は、上記図6の例に従い、端子31の内層に設けられてもよい。
更にまた、第6の実施の形態において、元素層40は、上記図8の例に従い、電子部品20側のピラー電極21a上に設けられてもよい。
尚、以上説明した元素層40には、2種以上の元素が含まれていてもよい。この場合、半田50を用いた端子21と端子31の接合後に行われる通電時には、半田50内に、元素層40から複数種の元素が移動し得る。このように半田50内に元素層40から複数種の元素を移動させることで、端子21と端子31の間に、所望の成分、組成を有する接合部を形成することが可能である。
[実施例1]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn半田を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのNi層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn半田を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのCo層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn半田を搭載する。回路基板のCu電極上には、膜厚1μm〜2μmのW層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag半田(Ag:3.0%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのNi層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag半田(Ag:3.0%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのCo層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag半田(Ag:3.0%)を搭載する。回路基板のCu電極上には、膜厚1μm〜2μmのW層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag−Cu半田(Ag:3.0%,Cu:0.5%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのNi層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag−Cu半田(Ag:3.0%,Cu:0.5%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのCo層を電解めっきにより形成する。
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag−Cu半田(Ag:3.0%,Cu:0.5%)を搭載する。回路基板のCu電極上には、膜厚1μm〜2μmのW層を電解めっきにより形成する。
実施例1〜9の半導体装置について、電気的な不具合がないことを確認したうえで、−25℃〜125℃の繰り返し温度サイクル試験を500サイクル行った。実施例1〜9のいずれの半導体装置も、サイクル試験後の抵抗上昇は10%以下と良好な値を示した。
(付記1) 第1元素を含む第1端子を備える第1電子部品を準備する工程と、
第2端子を備える第2電子部品を準備する工程と、
前記第1端子と前記第2端子とを接合材を用いて接合する工程と、
接合された前記第1端子と前記第2端子との間に通電して前記第1元素を前記接合材に移動させる工程と
を含むことを特徴とする電子装置の製造方法。
(付記4) 前記第1元素層は、前記第1端子の表層に設けられることを特徴とする付記3に記載の電子装置の製造方法。
(付記6) 前記第1端子は、前記第1元素層上に設けられ、前記第1端子と前記第2端子とを接合する際の前記接合材の濡れ性が前記第1元素層よりも高い表面層を更に有することを特徴とする付記3に記載の電子装置の製造方法。
前記第1元素を前記接合材に移動させる工程は、前記第2元素を前記接合材に移動させる工程を含むことを特徴とする付記1乃至8のいずれかに記載の電子装置の製造方法。
20,30 電子部品
21,31 端子
21a,31a ピラー電極
21A,31A 外部接続端子
40 元素層
40a 元素
41 表面層
50 半田
51,51a,51b 接合部
60 接着材
70 電源
Claims (5)
- 第1端子を備える第1電子部品と、第2端子を備える第2電子部品の、前記第1端子と前記第2端子のうちいずれか一方に第1元素を含む第1元素層が内層に設けられた前記第1端子と前記第2端子とを接合材を用いて接合する工程と、
接合された前記第1端子と前記第2端子との間に通電して前記第1元素を前記接合材に移動させる工程と
を含むことを特徴とする電子装置の製造方法。 - 前記第1端子と前記第2端子のうち前記第1元素層が設けられた一方をカソードとし、他方をアノードとして、接合された前記第1端子と前記第2端子との間に通電することを特徴とする請求項1に記載の電子装置の製造方法。
- 前記第1元素層上に、前記第1端子と前記第2端子とを接合する際の前記接合材の濡れ性が前記第1元素層よりも高い表面層が設けられることを特徴とする請求項1又は2に記載の電子装置の製造方法。
- 前記第1元素を前記接合材に移動させる工程は、前記接合材の融点未満の温度で熱処理を行う工程を含むことを特徴とする請求項1乃至3のいずれかに記載の電子装置の製造方法。
- 前記第1元素を前記接合材に移動させる工程の後に、前記接合材の融点以上の温度で熱処理を行う工程を含むことを特徴とする請求項1乃至4のいずれかに記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013067323A JP6197325B2 (ja) | 2013-03-27 | 2013-03-27 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013067323A JP6197325B2 (ja) | 2013-03-27 | 2013-03-27 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014192380A JP2014192380A (ja) | 2014-10-06 |
JP6197325B2 true JP6197325B2 (ja) | 2017-09-20 |
Family
ID=51838364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013067323A Expired - Fee Related JP6197325B2 (ja) | 2013-03-27 | 2013-03-27 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6197325B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4288196B2 (ja) * | 2003-03-28 | 2009-07-01 | 株式会社タムラ製作所 | 電子部品の実装装置 |
JP2008109031A (ja) * | 2006-10-27 | 2008-05-08 | Alps Electric Co Ltd | 電子回路モジュールの製造方法 |
JP4901933B2 (ja) * | 2009-09-29 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
KR101574911B1 (ko) * | 2011-09-16 | 2015-12-04 | 파나소닉 주식회사 | 실장 구조 및 그 제조 방법 |
-
2013
- 2013-03-27 JP JP2013067323A patent/JP6197325B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014192380A (ja) | 2014-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8643185B2 (en) | Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material | |
CN103123916B (zh) | 半导体器件、电子器件以及半导体器件制造方法 | |
KR101332532B1 (ko) | 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법 | |
TW201527029A (zh) | 銲球凸塊與封裝結構及其形成方法 | |
JP2014116367A (ja) | 電子部品、電子装置の製造方法及び電子装置 | |
JP2011077308A (ja) | 半導体装置の実装方法 | |
JP4672576B2 (ja) | 電子デバイス及びその製造方法 | |
CN114256184A (zh) | 混合接合结构、焊膏组成物、半导体器件及其制造方法 | |
JP5031677B2 (ja) | 接合構造体の製造方法 | |
JP5035134B2 (ja) | 電子部品実装装置及びその製造方法 | |
JP5169354B2 (ja) | 接合材料及びそれを用いた接合方法 | |
JP2013080844A (ja) | 基板モジュールの製造方法、基板モジュール及び基板モジュール組立体 | |
JP2010157693A (ja) | 金属バンプを備えた半導体パッケージ基板 | |
JP6287310B2 (ja) | 電子部品、電子部品の製造方法及び電子装置の製造方法 | |
TWI576933B (zh) | 封裝結構的形成方法 | |
JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
JP6197325B2 (ja) | 電子装置の製造方法 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP6447155B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP2001244622A (ja) | 電子回路装置 | |
JP5899701B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP2011044571A (ja) | 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 | |
JP5609204B2 (ja) | 半導体装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170518 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6197325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |