JP6190659B2 - 半導体装置及びリードフレーム - Google Patents

半導体装置及びリードフレーム Download PDF

Info

Publication number
JP6190659B2
JP6190659B2 JP2013167016A JP2013167016A JP6190659B2 JP 6190659 B2 JP6190659 B2 JP 6190659B2 JP 2013167016 A JP2013167016 A JP 2013167016A JP 2013167016 A JP2013167016 A JP 2013167016A JP 6190659 B2 JP6190659 B2 JP 6190659B2
Authority
JP
Japan
Prior art keywords
welding
plate
lead
semiconductor device
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013167016A
Other languages
English (en)
Other versions
JP2015035564A (ja
Inventor
洋平 篠竹
洋平 篠竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013167016A priority Critical patent/JP6190659B2/ja
Publication of JP2015035564A publication Critical patent/JP2015035564A/ja
Application granted granted Critical
Publication of JP6190659B2 publication Critical patent/JP6190659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置及びリードフレームに関する。
従来より、リードフレームを用いて製造される樹脂封止型の半導体装置は、例えば特許文献1のように、装置本体(半導体素子等を含む回路を樹脂で封止した部分)と、装置本体から突出する複数のリードと、を備える。このような半導体装置に大電流(例えば電源電流)を流す場合、当該大電流が流れるリードは、断面積を拡大するために帯板状に形成される。また、帯板状に形成された複数のリードは、装置本体の外側において、リードの板幅方向に間隔をあけて配列されている。
特開2013−89711号公報
ところで、大電流が流れるリードを他の電気部品(例えばソケット等の接続部品)に電気的に接続する場合には、帯板状のリードと他の電気部品の端子板部とを溶接することがある。抵抗溶接等による帯板状のリードと端子板部との溶接は、帯板状のリードを端子板部に押し付けた状態で行われる。このためには、帯板状のリードと端子板部とを板厚方向に重ね合わせた状態で、その両側から治具や工具等によってリードと端子板部とを挟み込む必要がある。
しかしながら、他の電気部品に備える複数の端子板部が、その板厚方向に配列されている場合には、帯板状のリードの板厚方向と端子板部の板厚方向とが直交するため、これらを互いに重ね合わせることができず、帯板状のリードと端子板部との溶接が難しい、という問題がある。
本発明は、上述した事情に鑑みたものであって、帯板状に形成された複数のリードを、他の電気部品の端子板部に容易かつ確実に溶接できる半導体装置及びリードフレームを提供することを目的とする。
この課題を解決するために、本発明の半導体装置は、装置本体と、一方向に間隔をあけて配列されるように前記装置本体から突出する複数のリードと、を備え、各リードは、帯板状に形成され、複数の前記リードの配列方向に板幅方向を一致させたリード本体と、該リード本体の板幅方向端部に一体に形成された溶接用プレートと、を備え、複数の前記溶接用プレートは、複数の前記溶接用プレートがその板厚方向に間隔をあけて配列されるように、前記リード本体に対して所定の角度に折り曲げられた部位であり、前記溶接用プレートに、その溶接面から突出する溶接用突起が形成されていることを特徴とする。
また、本発明のリードフレームは、前記半導体装置の製造に用いるリードフレームであって、帯板状に形成されると共に、板幅方向に間隔をあけて配列され、前記半導体装置の前記リード本体となる複数のリード本体部と、複数の前記リード本体部を連結する枠体部と、各リード本体部の長手方向の一端部において、前記リード本体部の板幅方向端部に一体に形成され、前記半導体装置の前記溶接用プレートとなる溶接用プレート部と、を備えることを特徴とする。
本発明によれば、各リード本体に一体に形成された複数の溶接用プレートがその板厚方向に配列されるため、他の電気部品に備える複数の端子板部がその板厚方向に配列されていても、全ての溶接用プレートを各端子板部に重ねた状態で溶接することができる。すなわち、帯板状に形成された複数のリードを、他の電気部品の端子板部に容易かつ確実に溶接することが可能となる。
本発明の第一実施形態に係る半導体装置、及び、半導体装置の電源用リードに溶接される端子板部を備えるソケットを示す斜視図である。 本発明の第一実施形態に係るリードフレームの要部を示す平面図である。 図1の半導体装置とソケットとを溶接した状態を示す斜視図である。 溶接用プレートの溶接用突起を示す拡大断面図である。 図1〜4の半導体装置及びソケットを電子機器の筺体に組み込んだ状態を示す側断面図である。 本発明の第二実施形態に係る半導体装置を示す斜視図である。 本発明の第三実施形態に係る半導体装置を示す斜視図である。 図7の半導体装置の変形例を示す斜視図である。
〔第一実施形態〕
以下、図1〜5を参照して本発明の第一実施形態について説明する。
図1に示すように、本実施形態の半導体装置10Aは、装置本体11と、装置本体11から突出し、一方向(配列方向D)に間隔をあけて配列される複数の電源用リード(リード)20A及び信号用リード13と、を備える。
装置本体11は、不図示の半導体素子等を含む回路を封止樹脂12により封止したものであり、所定の厚さを有する板状に形成されている。本実施形態の装置本体11は、平面視矩形の板状に形成されている。
電源用リード20A及び信号用リード13は、それぞれ封止樹脂12内において半導体素子に電気接続され、装置本体11の側面(外面)11sから外方に突出している。
各電源用リード20Aは、電力供給用のリードであり、帯板状に形成されたリード本体24Aと、リード本体24Aの板幅方向端部に一体に形成された溶接用プレート30と、を備える。
リード本体24Aは、装置本体11の側面11sから離れる方向に突出する延出板部21と、延出板部21の延出方向先端に設けられた立ち上がり板部22と、を備える。
延出板部21の板幅方向は、複数の電源用リード20Aの配列方向Dに一致している。また、延出板部21の板厚方向は、装置本体11の厚さ方向に一致している。また、複数の延出板部21の位置は、装置本体11の厚さ方向の位置において一致している。
立ち上がり板部22は、延出板部21に対して所定の角度に折り曲げられた部位であり、延出板部21の先端から装置本体11の厚さ方向に延びている。本実施形態では、立ち上がり板部22が、装置本体11の下面11b側から上面11aに向かう方向に延びている。また、立ち上がり板部22の延出方向は、延出板部21の延出方向に対して直交している。さらに、複数の立ち上がり板部22の位置は、延出板部21の延出方向の位置において一致している。
以上のように構成される複数のリード本体24Aは、複数の電源用リード20Aの配列方向D(延出板部21の板幅方向)に間隔をあけて配列されている。
溶接用プレート30は、立ち上がり板部22の板幅方向のいずれか一方の端部に一体に形成され、立ち上がり板部22に対して所定の角度に折り曲げられた部位である。本実施形態では、溶接用プレート30が立ち上がり板部22に対して直角に折り曲げられている。これにより、溶接用プレート30の板厚方向が電源用リード20Aの配列方向Dに一致している。また、本実施形態では、溶接用プレート30が立ち上がり板部22に対して装置本体11の側面11sから離れる方向に延びるように折り曲げられている。
以上により、本実施形態の半導体装置10Aでは、複数のリード本体24Aに一体に形成された複数の溶接用プレート30が、その板厚方向に間隔をあけて配列されている。
また、図1,4に示すように、各溶接用プレート30の一方の主面は、溶接面31となっている。そして、各溶接用プレート30には、その溶接面31から突出する溶接用突起33が形成されている。本実施形態では、溶接用突起33が溶接面31に直交する方向に突出している。また、本実施形態の溶接用突起33は、略ドーム状をなしており、溶接面31から離間するにしたがい、その直径が漸次縮小するよう形成されている。
さらに、本実施形態では、電源用リード20Aが5本設けられている。これら5本の電源用リード20Aにおいて、3本の電源用リード20Av,20Aw,20Auと、残る2本の電源用リード20Ax,20Ayは、それぞれ同一の間隔をあけて配列されている。
これら5本の電源用リード20Aのうち少なくとも2本に形成された溶接用突起33は、互いに逆向きに突出している。本実施形態では、3本の電源用リード20Av,20Aw,20Auと、残る2本の電源用リード20Ax,20Ayとの間で、溶接用突起33が互いに逆向きに、より具体的には互いに離れる方向に突出している。
さらに、3本の電源用リード20Av,20Aw,20Auでは、溶接用プレート30がリード本体24Aの板幅方向の一端部に形成され、残る2本の電源用リード20Ax,20Ayでは、溶接用プレート30がリード本体24Aの板幅方向の他端部に形成されている。
また、2本の電源用リード20Ax,20Ayのリード本体24Aには、リード本体24Aの突出方向先端である立ち上がり板部22の先端に、装置本体11の上面11aよりもさらに上方に延びる接続突起23が一体に形成されている。この接続突起23の幅寸法は、電源用リード20Ax,20Ayの立ち上がり板部22の幅寸法よりも小さく設定されている。
上記のように電源用リード20Aを備える半導体装置10Aは、例えば図2に示すようなリードフレーム100を用いて製造される。リードフレーム100は、銅板等のように導電性を有する板材にプレス加工等を施すことで得られる。
リードフレーム100は、電源用リード20Aのリード本体24Aとなる複数のリード本体部101と、溶接用プレート30となる溶接用プレート部102と、複数のリード本体部101を連結する枠体部105と、を備える。
複数のリード本体部101は、それぞれ帯板状に形成されると共に、板幅方向に間隔をあけて配列されている。複数の溶接用プレート部102は、それぞれリード本体部101の長手方向の一端部101aにおいて、リード本体部101の板幅方向端部から側方に延出している。
また、本実施形態のリードフレーム100において、5本のリード本体部101のうち2本(図2において右から1,2番目のリード本体部101)には、前述した電源用リード20Aにおいて接続突起23となる接続突起部104が形成されている。接続突起部104は、リード本体部101の長手方向の一端部101aから枠体部105まで延びている。この接続突起部104の幅寸法は、リード本体部101の幅寸法よりも狭く設定されている。
上記リードフレーム100を用いて半導体装置10Aを製造する際には、はじめに、図示しない半導体素子とリード本体部101の他端部とを電気接続するなどして半導体素子等を含む回路を構成し、さらに、リード本体部101の他端部等を封止樹脂12により封止した後、枠体部105を切り落とすようにリードフレーム100を切断すればよい。これにより、複数のリード本体部101が封止樹脂12の外側において電気的に独立する。
その後、図2の二点鎖線S1で示した位置においてリード本体部101を折り曲げることによって、電源用リード20Aの延出板部21及び立ち上がり板部22が形成される。また、接続突起部104が接続突起23として形成される。さらに、図2の二点鎖線S2で示した位置において、溶接用プレート部102をリード本体部101に対して所定の角度に折り曲げることによって、溶接用プレート30が形成される。
図1,3に示すように、上記半導体装置10Aは、他の電気部品の一例であるソケット40に接続される。
ソケット40は、樹脂等の絶縁材料からなるハウジング41と、導電性材料からなりハウジング41に保持された複数の端子板部42と、を備える。
各端子板部42は、帯板状に形成されている。複数の端子板部42の長手方向の一端部42aは、筒状に形成されたハウジング41内に収容されている。複数の端子板部42の長手方向の他端部42bは、ハウジング41の一方の開口部から同一方向に突出している。複数の端子板部42は、ハウジング41に保持された状態で、端子板部42の板厚方向に間隔をあけて配列されている。また、複数の端子板部42の板厚方向は、複数の端子板部42の配列方向Dに一致している。本実施形態では、端子板部42が、電源用リード20Aと同じ数となるように5つ設けられている。
ハウジング41から突出した複数の端子板部42の他端部42bは、半導体装置10Aの装置本体11から突出した各電源用リード20Aの溶接用プレート30に重ね合わせて溶接される。
具体的に説明すれば、図4に示すように、各端子板部42と各電源用リード20Aは、端子板部42の他端部42bの一方の主面である平坦面42fを、溶接用プレート30の溶接面31から突出した溶接用突起33に突き合わせて点接触させた状態で抵抗溶接される。
このように溶接される半導体装置10Aは、例えば図5に示すように、実装基板120に実装された状態で電子機器の筺体110に収容することが可能である。
筺体110は、例えばアルミニウム合金製であり、一方に開口部110aを有する有底の箱状に形成されている。筺体110の開口部110aは、例えば不図示の蓋体によって閉塞される。
半導体装置10Aは、この筺体110内に収容される。また、ソケット40は、ハウジング41内に配された端子板部42の一端部42aが筐体110の外側に向くように、筺体110の側壁部に形成された切欠部111に嵌め込まれる。
さらに、半導体装置10Aの装置本体11の側面11sから突出し、上方に向けて折り曲げられた信号用リード13の先端部13b、及び、2本の電源用リード20Ax,20Ayの立ち上がり板部22から上方に延びる接続突起23は、実装基板120に形成されたスルーホール121に挿入され、はんだ付けにより実装基板120に形成された配線パターンに電気的に接続されている。
なお、実装基板120に形成される回路構成については何ら限定するものではなく、各種電子機器の目的に応じたものとすればよい。
以上説明したように、本実施形態の半導体装置10Aによれば、各リード本体24Aに一体に形成された複数の溶接用プレート30がその板厚方向に配列されているため、ソケット40に備える複数の端子板部42がその板厚方向に配列されていても、全ての溶接用プレート30を各端子板部42に重ねた状態で溶接することができる。すなわち、半導体装置10Aの全ての電源用リード20Aを各端子板部42に対して容易かつ確実に溶接することが可能となる。
また、本実施形態の半導体装置10Aによれば、リード本体24Aの突出方向先端に、リード本体24Aよりも幅寸法(断面積)が小さい接続突起23が一体に形成されているため、接続突起23を実装基板120のスルーホール121に挿入することで、電源用リード20Aを実装基板120に電気的に接続することが可能となる。さらに、リード本体24Aよりも断面積が小さい接続突起23は、電圧検出用等の各種目的にも好適に利用できる。
また、半導体装置10Aによれば、溶接用プレート30に、その溶接面31から突出する溶接用突起33が形成されているため、端子板部42を溶接用プレート30の溶接面31に重ね合わせた際に、溶接用突起33の先端を端子板部42の平坦面42fに点接触させた状態で好適に溶接できる。具体的には、溶接用プレート30と端子板部42とを抵抗溶接により溶接する場合、溶接用プレート30と端子板部42との接触部分における電気抵抗が大きくなるため、効率よく溶接することが可能となる。
さらに、半導体装置10Aによれば、複数の溶接用プレート30の溶接用突起33が、電源用リード20Au,20Av,20Awと、電源用リード20Ax,20Ayとで、互いに離れる方向に突出しているため、図3に示すように、各溶接用プレート30を各端子板部42に重ねる際に、少なくとも二つの電源用リード20Au,20Axに形成された二つの溶接用プレート30を、二つの端子板部42により挟み込むことが可能となる。すなわち、溶接用プレート30と端子板部42とを溶接する際に、別途工具を用いることなく、溶接用プレート30及び端子板部42を押し付けることが可能となる。したがって、電源用リード20Aと端子板部42との溶接を効率よく行うことが可能となる。
また、本実施形態のリードフレーム100によれば、本実施形態の半導体装置10Aを製造することができる。
なお、上記実施形態において、各溶接用プレート30はリード本体24Aに対して高い精度で90°に折り曲げられなくてもよい。溶接用プレート30をリード本体24Aに対し、例えば89°、88°といった、90°よりもリード本体24A側に傾斜した角度に折り曲げると、溶接用突起33が互いに逆向きに突出した二つの電源用リード20Au,20Axの溶接用プレート30,30が、「ハ」の字状となる。したがって、これら二つの溶接用プレート30,30を、二つの端子板部42,42により挟み込む効果が、一層顕著なものとなる。
さらに、上記実施形態では、溶接用プレート30の溶接用突起33が、電源用リード20Au,20Av,20Awと、電源用リード20Ax,20Ayとで、互いに離れる方向に突出しているが、例えば互いに近づく方向に突出してもよい。この場合、各溶接用プレート30を各端子板部42に重ねる際に、二つの端子板部42を、二つの電源用リード20Au,20Axに形成された二つの溶接用プレート30により挟み込むことができる。そして、上記実施形態と同様に、電源用リード20Aと端子板部42との溶接を効率よく行うことが可能となる。
また、上記実施形態では、三つの電源用リード20Au,20Av,20Awと、二つの電源用リード20Ax,20Ayとで、溶接用突起33が互いに逆向きに突出するようにしたが、少なくとも二つの電源用リード20A,20Aの溶接用プレート30,30の間で、溶接用突起33が互いに逆向きに突出していればよい。
さらに、溶接用突起33は、例えば全て同じ向きに突出してもよい。
〔第二実施形態〕
次に、図6を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態の半導体装置と比較して、電源用リードの構成のみが異なっており、その他の構成については第一実施形態と同様である。本実施形態では、第一実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
図6に示すように、本実施形態の半導体装置10Bは、第一実施形態と同様に、装置本体11と、装置本体11から突出し、一方向(配列方向D)に間隔をあけて配列される複数の電源用リード(リード)20Bと、を備える。
各電源用リード20Bは、第一実施形態と同様に、帯板状に形成されたリード本体24Aと、リード本体24Aの板幅方向端部に一体に形成された溶接用プレート30と、を備える。リード本体24Aは、第一実施形態と同様の延出板部21及び立ち上がり板部22を備える。これにより、複数のリード本体24Aは、複数の電源用リード20Bの配列方向Dに間隔をあけて配列されている。
溶接用プレート30は、立ち上がり板部22の板幅方向のいずれか一方の端部に一体に形成され、立ち上がり板部22に対して所定の角度に折り曲げられた部位である。また、溶接用プレート30は、立ち上がり板部22に対して直角に折り曲げられ、これにより、溶接用プレート30の板厚方向が電源用リード20Bの配列方向Dに一致している。また、複数のリード本体24Aに一体に形成された溶接用プレート30が、複数の電源用リード20Bの配列方向Dに間隔をあけて配列されている。また、各溶接用プレート30には、第一実施形態と同様に、その溶接面31から突出する溶接用突起33が形成されている。
そして、本実施形態では、溶接用プレート30が立ち上がり板部22に対して装置本体11の側面11sに近づく方向に延びるように折り曲げられている。これにより、本実施形態では、溶接用プレート30が、延出板部21の延出方向先端21sよりも基端側(装置本体11の側面11sに近い側)に配されている。
上記した本実施形態の半導体装置10Bによれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態の半導体装置10Bによれば、溶接用プレート30が電源用リード20Bにおいて延出板部21の延出方向先端21sよりも外方に飛び出さないため、半導体装置10Bやこれを備える電子機器の小型化を図ることが可能となる。例えば図5に示したように、電子機器が半導体装置10Bを収容する筺体110を備える場合、筺体110を小さく形成できる。
〔第三実施形態〕
次に、図7を参照して本発明の第三実施形態について説明する。
この実施形態では、第一、第二実施形態の半導体装置と比較して、電源用リードの構成のみが異なっており、その他の構成については第一、第二実施形態と同様である。本実施形態では、第一、第二実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
図7に示すように、本実施形態の半導体装置10Cは、第一実施形態と同様に、装置本体11と、装置本体11から突出し、一方向(配列方向D)に間隔をあけて配列される複数の電源用リード(リード)20Cと、を備える。
各電源用リード20Cは、帯板状に形成されたリード本体24Cと、リード本体24Cの板幅方向端部に一体に形成された溶接用プレート30と、を備える。
本実施形態のリード本体24Cは、装置本体11の側面11sから離れる方向に延出する延出板部26のみによって構成されている。延出板部26の板幅方向は、複数の電源用リード20Cの配列方向Dに一致している。また、延出板部26の板厚方向は装置本体11の厚さ方向に一致している。また、複数の延出板部26の位置は、装置本体11の厚さ方向において一致している。
溶接用プレート30は、延出板部26の板幅方向のいずれか一方の端部に一体に形成され、延出板部26に対して所定の角度に折り曲げられた部位である。本実施形態では、溶接用プレート30が延出板部26に対して直角に折り曲げられている。これにより、この溶接用プレート30の板厚方向が電源用リード20Cの配列方向Dに一致している。さらに、複数の電源用リード20Cに一体に形成された溶接用プレート30が、複数の電源用リード20Cの配列方向Dに間隔をあけて配列されている。また、各溶接用プレート30には、第一実施形態と同様に、その溶接面31から突出する溶接用突起33が形成されている。
そして、本実施形態では、溶接用プレート30が延出板部26に対して装置本体11の下面11b側から上面11aに向けて装置本体11の厚さ方向に延びるように折り曲げられている。これにより、本実施形態の電源用リード20Cでは、溶接用プレート30が、延出板部26の延出方向先端26sよりも基端側(装置本体11の側面11sに近い側)に配されている。
上記した本実施形態の半導体装置10Cによれば、第二実施形態と同様の効果を奏する。
すなわち、本実施形態の半導体装置10Cによれば、溶接用プレート30が電源用リード20Cにおいて延出板部26の延出方向先端26sよりも外方に飛び出さないため、半導体装置10Cやこれを備える電子機器の小型化を図ることが可能となる。例えば図5に示したように、電子機器が半導体装置10Cを収容する筺体110を備える場合、筺体110を小さく形成できる。
なお、上記第三実施形態において、溶接用プレート30は、延出板部26に対して装置本体11の下面11b側から上面11aに向けて装置本体11の厚さ方向に延びるように折り曲げられているが、これに限ることはない。例えば図8に示すように、電源用リード20Dの溶接用プレート30は、延出板部26に対して装置本体11の上面11a側から下面11bに向けて装置本体11の厚さ方向に延びるよう折り曲げられてもよい。この場合でも、上記第三実施形態と同様の効果を奏する。
以上、本発明の詳細について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、複数の溶接用プレート30は、その板厚方向が電源用リード20A〜20Dの配列方向Dに一致するように、ぞれぞれリード本体24A,24Cに対して所定の角度に折り曲げられることに限らず、少なくとも溶接用プレート30の板厚方向に間隔をあけて配列されるように、それぞれリード本体24A,24Cに対して所定の角度に折り曲げられていればよい。
また、上記実施形態では、電源用リード20A〜20Dがソケット40に接続される例を記載したが、ソケット40以外の他の電気部品に接続されてもよい。
また、電源用リード20A〜20Dの本数、設置間隔等は、上記実施形態のものに限らず、任意であってもよい。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更したりすることが可能である。
10A,10B,10C 半導体装置
11 装置本体
11a 上面
11b 下面
11s 側面(外面)
12 封止樹脂
13 信号用リード
20A,20B,20C,20D 電源用リード(リード)
21,26 延出板部
21s,26s 延出方向先端
22 立ち上がり板部
23 接続突起
24A,24C リード本体
26 延出板部
30 溶接用プレート
31 溶接面
33 溶接用突起
40 ソケット(他の電気部品)
42 端子板部
42f 平坦面
100 リードフレーム
101 リード本体部
101a 一端部
102 溶接用プレート部
104 接続突起部
105 枠体部
110 筺体
120 実装基板
121 スルーホール

Claims (5)

  1. 装置本体と、
    一方向に間隔をあけて配列されるように前記装置本体から突出する複数のリードと、を備え、
    各リードは、帯板状に形成され、複数の前記リードの配列方向に板幅方向を一致させたリード本体と、該リード本体の板幅方向端部に一体に形成された溶接用プレートと、を備え、
    複数の前記溶接用プレートは、複数の前記溶接用プレートがその板厚方向に間隔をあけて配列されるように、前記リード本体に対して所定の角度に折り曲げられた部位であり、
    前記溶接用プレートに、その溶接面から突出する溶接用突起が形成されていることを特徴とする半導体装置。
  2. 前記リード本体は、前記装置本体の外面から離れる方向に延出する延出板部を有し、
    前記溶接用プレートは、前記延出板部の延出方向先端よりも基端側に形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記リード本体の突出方向先端に、該リード本体よりも幅寸法が小さい接続突起が一体に形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 複数の前記溶接用プレートのうち少なくとも二つに形成された前記溶接用突起が、互いに逆向きに突出していることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体装置。
  5. 請求項1から請求項4のいずれか一項に記載の半導体装置の製造に用いるリードフレームであって、
    帯板状に形成されると共に、板幅方向に間隔をあけて配列され、前記半導体装置の前記リード本体となる複数のリード本体部と、
    複数の前記リード本体部を連結する枠体部と、
    各リード本体部の長手方向の一端部において、前記リード本体部の板幅方向端部に一体に形成され、前記半導体装置の前記溶接用プレートとなる溶接用プレート部と、を備えることを特徴とするリードフレーム。
JP2013167016A 2013-08-09 2013-08-09 半導体装置及びリードフレーム Active JP6190659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013167016A JP6190659B2 (ja) 2013-08-09 2013-08-09 半導体装置及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013167016A JP6190659B2 (ja) 2013-08-09 2013-08-09 半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
JP2015035564A JP2015035564A (ja) 2015-02-19
JP6190659B2 true JP6190659B2 (ja) 2017-08-30

Family

ID=52543875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013167016A Active JP6190659B2 (ja) 2013-08-09 2013-08-09 半導体装置及びリードフレーム

Country Status (1)

Country Link
JP (1) JP6190659B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818353U (ja) * 1981-07-29 1983-02-04 日本電気ホームエレクトロニクス株式会社 電子部品
JP5182355B2 (ja) * 2010-12-10 2013-04-17 株式会社デンソー 半導体装置
JP5970801B2 (ja) * 2011-12-13 2016-08-17 東レ株式会社 洗浄加工布および磁気記録媒体用基板表面の洗浄方法

Also Published As

Publication number Publication date
JP2015035564A (ja) 2015-02-19

Similar Documents

Publication Publication Date Title
JP4438004B2 (ja) 回路構成体
KR101873950B1 (ko) 전자 장치의 패키지 케이스
US8366457B2 (en) Wiring structure having a plurality of circuit boards with an insulating sleeve in a terminal insertion hole
US10842015B2 (en) Conductive member, circuit assembly, and method for manufacturing conductive member
CN106233552A (zh) 电路结构体及电连接箱
JP2013516028A (ja) 接触状態においてケーブル導体を受け入れる装置
US10251268B2 (en) Circuit structure
CN110121922B (zh) 电路结构体以及电气接线箱
JP2014192175A (ja) リード端子と回路基板との接続構造、回路構成体及び電気接続箱
CN107210104A (zh) 外接ptc元件以及筒形电池
JP6190659B2 (ja) 半導体装置及びリードフレーム
WO2014208080A1 (ja) 電子装置
JP6186204B2 (ja) 半導体装置及びリードフレーム
JP6810526B2 (ja) 抵抗器
JP2010199514A (ja) 回路構成体
JP6257474B2 (ja) 電力用回路装置
US10917972B2 (en) Switching device and electronic device
JP5644223B2 (ja) 電気接続箱
JP6149982B2 (ja) 電子装置
JP2014150128A (ja) 電子装置
JP5236256B2 (ja) 対のリード線短絡防止キャップおよび配線連結部短絡防止カバーからなる短絡防止具
JP6521775B2 (ja) ケーブル固定構造
WO2016125544A1 (ja) 回路構成体
JP2005181119A (ja) 電流センサ及び同センサを備えた回路構成体
US20150340161A1 (en) Passive component and method for making the same and method for making a lead thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6190659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150