JP6185504B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6185504B2 JP6185504B2 JP2015060470A JP2015060470A JP6185504B2 JP 6185504 B2 JP6185504 B2 JP 6185504B2 JP 2015060470 A JP2015060470 A JP 2015060470A JP 2015060470 A JP2015060470 A JP 2015060470A JP 6185504 B2 JP6185504 B2 JP 6185504B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor layer
- insulating film
- semiconductor device
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 230000002093 peripheral effect Effects 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 description 32
- 230000015556 catabolic process Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
電力用半導体装置の縦型ダイオードでは、順方向電圧印加時に主電流が流れるアクティブ部の周辺に、逆方向電圧印加時の負荷に耐えるための耐圧部を設ける。
このような耐圧部(周辺部)では、逆電圧印加時に発生する電界により耐圧が低下しないよう設計された様々な構造がある。
その一つに半導体層表面からトレンチが形成された構造が知られている。縦型MOSFETや縦型IGBTも同様に、耐圧部(周辺部)にトレンチが形成されることがある。
特許文献1に記載のトレンチ型ショットキー整流器にあっては、周囲トレンチ(同文献中18)が、内部トレンチ(同文献中11)よりも深く本体の中に延びて、内側に向かった電界緩和機能を高めるのが効果的であるとされ、整流器の阻止状態で、フィールド電極(同文献中38)は、降伏電圧よりも小さな電圧で、トレンチ間全体を空乏にして高電界点を減らすように、内部トレンチに対して構成配列したとされている。
特許文献2によれば、同半導体装置に逆バイアス電圧が印加されると、アノード電極から広がる空乏層が、フィールドプレートの電位に引っ張られる、端部トレンチの底部近傍の電界強度は緩和される、すなわち、耐圧が向上するとされる。
特許文献1及び2ともに、逆電圧の印加時に、フィールド電極(フィールドプレート)の外周端に逆電圧を引っ張り、これにより周辺部に電界を集中させてアクティブ部の電界を緩和させ、耐圧を向上させようとする手法をとる。
前記半導体基板の表面に積層された第1導電型で比較的低濃度の半導体層と、
前記半導体層の表面に堀設されて平面視で環状に形成された周囲トレンチと、
前記半導体層の表面に堀設されて平面視で前記周囲トレンチに囲まれる領域に形成された内部トレンチと、
前記周囲トレンチ及び前記内部トレンチの内面全体を含む前記半導体層の表面の一部を被膜する絶縁膜と、
前記絶縁膜により被膜された前記内部トレンチの内部を埋めるポリシリコンと、
前記周囲トレンチに囲まれる領域の前記絶縁膜、前記ポリシリコン、及び前記絶縁膜から露出した前記半導体層の表面を被膜するとともに、前記周囲トレンチの底面まで延設されて同底面に外周端が配置され、当該半導体層の表面とショットキー障壁を形成する電極金属膜と、を備え、
前記絶縁膜が、前記周囲トレンチとこれに隣接する前記内部トレンチとの間に延在する前記半導体層の表面を覆い、同表面を前記電極金属膜から絶縁した構造を有する半導体装置である。
半導体層2の表面に周囲トレンチ3及び内部トレンチ4A,4Bが堀設されている。周囲トレンチ3は平面視で環状に形成され、内部トレンチ4A,4Bを囲む。内部トレンチ4A,4Bは断面視で複数本形成され、周囲トレンチ3に隣接する内部トレンチ4Aと、さらにこれより中心寄りの内部トレンチ4Bをと有する。
絶縁膜5は、SiO2等で構成され、周囲トレンチ3の内面全体及び内部トレンチ4A,4Bの内面全体を被膜している。さらに絶縁膜5は、周囲トレンチ3とこれに隣接する内部トレンチ4Aとの間に延在する半導体層2の表面2Aを覆う。
絶縁膜5により被膜された内部トレンチ4A,4Bの内部はポリシリコン6により埋められている。
フィールド電極金属膜7がアノード電極となり、半導体基板1の裏面に被膜形成された裏面電極金属膜8がカソード電極となる。
なお、MOSFETを構成する場合は、Pボディ、ゲート等が中心部に形成され、フィールド電極金属膜7がソース電極、裏面電極金属膜8がドレイン電極となる。IGBTの場合はさらに、半導体基板1としてP型高濃度基板が適用され、フィールド電極金属膜7がエミッター電極、裏面電極金属膜8がコレクター電極となる。
半導体装置100によれば、アノード電極に負の電圧を、カソード電極に正の電圧を印加する逆方向電圧印加時には、周辺の半導体層2の表面2B,2Aや周囲トレンチ3が形成された周辺部に空乏層が張り出し、より大きな逆方向電圧に耐える。
その際、絶縁膜5が、周囲トレンチ3とこれに隣接する内部トレンチ4Aとの間に延在する半導体層2の表面2Aを覆い、同表面2Aをフィールド電極金属膜7から絶縁したことで、同表面2A下の電界が下がり、これに伴い同表面2Aに隣接した内部トレンチ4A下の電界が上がってフィールド電極金属膜7の外周端7E下に集中する電界を内部トレンチ4A,4B側へ引き戻す作用を奏し、フィールド電極金属膜7の外周端7E下の電界の極大値が低下することから、全体として局所的な電界の集中が緩和し、耐圧が向上するという効果が奏される。
以上の電界集中の緩和、耐圧向上の作用効果を検証するために逆電圧印加シミュレーションを行った。本シミュレーション上において、本発明に係る半導体装置100とともに、図3に示すように表面2A上の絶縁膜を無くして表面2Aとフィールド電極金属膜7とがショットキー障壁を形成して接合する比較用半導体装置200を構成した。その他については、本発明に係る半導体装置100と、比較用半導体装置200とは同じ条件である。
図4(a)に示すように比較用半導体装置200においては、フィールド電極金属膜7の外周端7E下の半導体領域T1に電界強度の極大値が生じ、図4(b)に示すように半導体層2の表面に沿って調べてみると最高値を示した。半導体領域T1の極大値は、他の内部トレンチ4A,4B下に生じる2番目以降の極大値に対して、1×105〔V/cm〕以上の落差を生じさせた。
これに対し、図5(a)に示すように本発明に係る半導体装置100においては、フィールド電極金属膜7の外周端7E下の半導体領域T1に電界強度の極大値が生じるが、図5(b)に示すように半導体層2の表面に沿って調べてみると、その値は比較用半導体装置200対して低下しており、内部トレンチ4A下に生じる極大値との均衡がとれていて電界集中が緩和されている。
同じ条件での1つの試算として、比較用半導体装置200の耐圧が95.7〔V〕と計算されたのに対し、本発明に係る半導体装置100の耐圧が101.3〔V〕と計算され、本発明によって耐圧が向上することが確認できた。
以上のような耐圧向上の結果が得られたのは、表面2Aが絶縁膜5に覆われフィールド電極金属膜7から絶縁した構造を有するために、図5(b)に示すように表面2A下の電界が下がり、これに伴い表面2Aに隣接した内部トレンチ4A下の電界が上がってフィールド電極金属膜7の外周端7E下に集中する電界を内部トレンチ4A,4B側へ引き戻す作用を奏したことによる。そして、フィールド電極金属膜7の外周端7E下の電界の極大値が低下することから、全体として局所的な電界の集中が緩和し、耐圧が向上するという効果が得られる。
2 半導体層
3 周囲トレンチ
4A,4B 内部トレンチ
5 絶縁膜
6 ポリシリコン
7 フィールド電極金属膜
7E 外周端
100 半導体装置
200 比較用半導体装置
Claims (4)
- 第1導電型又は第2導電型で比較的高濃度の半導体基板と、
前記半導体基板の表面に積層された第1導電型で比較的低濃度の半導体層と、
前記半導体層の表面に堀設されて平面視で環状に形成された周囲トレンチと、
前記半導体層の表面に堀設されて平面視で前記周囲トレンチに囲まれる領域に形成された内部トレンチと、
前記周囲トレンチ及び前記内部トレンチの内面全体を含む前記半導体層の表面の一部を被膜する絶縁膜と、
前記絶縁膜により被膜された前記内部トレンチの内部を埋めるポリシリコンと、
前記周囲トレンチに囲まれる領域の前記絶縁膜、前記ポリシリコン、及び前記絶縁膜から露出した前記半導体層の表面を被膜するとともに、前記周囲トレンチの底面まで延設されて同底面に外周端が配置され、当該半導体層の表面とショットキー障壁を形成する電極金属膜と、を備え、
前記絶縁膜が、前記周囲トレンチとこれに隣接する前記内部トレンチとの間に延在する前記半導体層の表面を覆い、同表面を前記電極金属膜から絶縁した構造を有する半導体装置。 - 前記絶縁膜の厚みは、0.2[μm]〜0.7[μm]であることを特徴とする請求項1の半導体装置。
- 前記周囲トレンチの幅は、前記内部トレンチの幅より広いことを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記周囲トレンチの幅は、15[μm]〜80[μm]であることを特徴とする請求項1又は請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060470A JP6185504B2 (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060470A JP6185504B2 (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181581A JP2016181581A (ja) | 2016-10-13 |
JP6185504B2 true JP6185504B2 (ja) | 2017-08-23 |
Family
ID=57132801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015060470A Active JP6185504B2 (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6185504B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7292295B2 (ja) * | 2018-03-06 | 2023-06-16 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 自己整合フィールドプレートおよびメサ終端構造を有する高出力半導体デバイスならびにこれを製造するための方法 |
JP6626929B1 (ja) * | 2018-06-29 | 2019-12-25 | 京セラ株式会社 | 半導体デバイス及び電気装置 |
JP7371484B2 (ja) * | 2019-12-18 | 2023-10-31 | Tdk株式会社 | ショットキーバリアダイオード |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0002235D0 (en) * | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
US6987305B2 (en) * | 2003-08-04 | 2006-01-17 | International Rectifier Corporation | Integrated FET and schottky device |
JP2009177028A (ja) * | 2008-01-25 | 2009-08-06 | Toshiba Corp | 半導体装置 |
JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
US8853770B2 (en) * | 2010-03-16 | 2014-10-07 | Vishay General Semiconductor Llc | Trench MOS device with improved termination structure for high voltage applications |
TWM439885U (en) * | 2012-04-13 | 2012-10-21 | Taiwan Semiconductor Co Ltd | Semiconductor component trench structure |
-
2015
- 2015-03-24 JP JP2015060470A patent/JP6185504B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016181581A (ja) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6266166B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5697744B2 (ja) | 半導体装置およびその製造方法 | |
JP6415749B2 (ja) | 炭化珪素半導体装置 | |
JP5642191B2 (ja) | 半導体装置 | |
TW201611275A (zh) | 半導體裝置 | |
JP5136578B2 (ja) | 半導体装置 | |
JP6606007B2 (ja) | スイッチング素子 | |
JP2018067651A (ja) | 半導体装置 | |
JP6146097B2 (ja) | 半導体装置 | |
JP2018060984A (ja) | 半導体装置 | |
JP6363540B2 (ja) | 半導体装置 | |
JP6185504B2 (ja) | 半導体装置 | |
JP6514035B2 (ja) | 半導体装置 | |
JP2013168549A (ja) | 半導体装置およびその製造方法 | |
JP7090073B2 (ja) | 半導体装置 | |
JP5943846B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP6362925B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP6181594B2 (ja) | 半導体装置 | |
JP7010095B2 (ja) | 半導体装置 | |
WO2015174380A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016225425A (ja) | 半導体装置 | |
JP2021034528A (ja) | スイッチング素子 | |
JP6939278B2 (ja) | スイッチング装置 | |
JP2017188562A (ja) | スイッチング素子とその製造方法 | |
TWI584481B (zh) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160831 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6185504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |