JP6180646B1 - 半導体パッケージ、及びモジュール - Google Patents
半導体パッケージ、及びモジュール Download PDFInfo
- Publication number
- JP6180646B1 JP6180646B1 JP2016544882A JP2016544882A JP6180646B1 JP 6180646 B1 JP6180646 B1 JP 6180646B1 JP 2016544882 A JP2016544882 A JP 2016544882A JP 2016544882 A JP2016544882 A JP 2016544882A JP 6180646 B1 JP6180646 B1 JP 6180646B1
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- package
- package body
- semiconductor package
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 159
- 238000007789 sealing Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 110
- 239000000758 substrate Substances 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000011231 conductive filler Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 17
- 230000000052 comparative effect Effects 0.000 description 37
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 238000005192 partition Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000945 filler Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
実施の形態1.
図1は、この発明の実施の形態1による半導体パッケージを示す斜視図である。また、図2は図1の半導体パッケージを示す上面図、図3は図2のIII−III線に沿った断面図である。本実施の形態では、QFN型の半導体パッケージについて説明する。半導体パッケージ1は、パッケージ本体2を有している。この例では、パッケージ本体2がそのまま半導体パッケージ1を構成している。パッケージ本体2は、ダイパッド3及び第1の端子である複数の信号用接続端子4を有するリードフレーム5と、ダイパッド3に設けられている半導体部品である2つ以上(この例では、4個)のICチップ6と、ダイパッド3に設けられている導電性部材である1つの導体柱7と、ICチップ6と複数の信号用接続端子4とを電気的に接続している複数のワイヤ8と、リードフレーム5、ICチップ6、導体柱7及び各ワイヤ8を封止している樹脂製のモールド部材9とを有している。
図12は、この発明の実施の形態2による半導体パッケージを示す上面図である。また、図13は、図12のXIII−XIII線に沿った断面図である。モールド部材9で封止されているリードフレーム5は、ダイパッド3と、第1の端子である複数の信号用接続端子22と、各信号用接続端子22と異なる第2の端子である複数の接地用接続端子23とを有している。ダイパッド3、各信号用接続端子22及び各接地用接続端子23は、互いに離れた状態で同一平面上に配置されている。複数の信号用接続端子22は、ダイパッド3の周囲に並べられている。複数の接地用接続端子23は、ダイパッド3及び各信号用接続端子22が配置された領域の周囲に並べられている。
実施の形態1及び2では、半導体パッケージ1にリードフレームが用いられているが、リードフレームの代わりにパッケージ用基板を半導体パッケージに用いてもよい。
図20は、この発明の実施の形態4による半導体パッケージを示す斜視図である。また、図21は図20の半導体パッケージを示す上面図、図22は図21のXXII−XXII線に沿った断面図である。半導体パッケージ1は、実施の形態1と同様のパッケージ本体2と、パッケージ本体2の天面2aに重なっている導電性板41とを有している。
Claims (7)
- パッケージ本体、及び
前記パッケージ本体を覆っている導電性薄膜
を備え、
前記パッケージ本体は、
第1の端子及びダイパッドを有するリードフレームと、
前記ダイパッドに設けられている2つ以上のICチップと、
前記ダイパッドに設けられている1つ以上の導電性部材と、
前記第1の端子と前記ICチップとを電気的に接続しているワイヤと、
前記リードフレーム、前記ICチップ、前記導電性部材及び前記ワイヤを封止しているモールド部材と
を有し、
前記パッケージ本体の天面、底面及び側面は、前記モールド部材によって形成されており、
前記導電性部材は、前記パッケージ本体の天面から露出し、
前記ダイパッドは、前記パッケージ本体の底面から露出しており、
前記リードフレームは、前記第1の端子と異なる第2の端子をさらに有し、
前記第2の端子は、前記パッケージ本体の側面から露出し、
前記導電性薄膜は、前記パッケージ本体の天面及び側面を覆っている状態で、前記導電性部材及び前記第2の端子のそれぞれに電気的に接続されている半導体パッケージ。 - パッケージ本体を有する半導体パッケージ、
接地導体が設けられ、前記半導体パッケージが実装されているモジュール用基板、及び
前記半導体パッケージを覆っている導電性のカバー
を備えているモジュールであって、
前記パッケージ本体は、
第1の端子及びダイパッドを有するリードフレームと、
前記ダイパッドに設けられている2つ以上のICチップと、
前記ダイパッドに設けられている1つ以上の導電性部材と、
前記第1の端子と前記ICチップとを電気的に接続しているワイヤと、
前記リードフレーム、前記ICチップ、前記導電性部材及び前記ワイヤを封止しているモールド部材と
を有し、
前記パッケージ本体の天面、底面及び側面は、前記モールド部材によって形成されており、
前記導電性部材は、前記パッケージ本体の天面から露出し、
前記第1の端子及び前記ダイパッドは、前記パッケージ本体の底面から露出し、
前記接地導体及び前記カバーは、互いに接続された状態で前記半導体パッケージを収容する遮蔽ケースを構成しており、
前記遮蔽ケースの内部に存在している前記導電性部材は、前記接地導体及び前記カバーのそれぞれに電気的に接続されているモジュール。 - 前記半導体パッケージは、前記パッケージ本体を覆っている導電性薄膜をさらに有し、
前記リードフレームは、前記第1の端子と異なる第2の端子をさらに有し、
前記第2の端子は、前記パッケージ本体の側面から露出し、
前記導電性薄膜は、前記パッケージ本体の天面及び側面を覆っている状態で、前記導電性部材及び前記第2の端子のそれぞれに電気的に接続されている請求項2に記載のモジュール。 - 前記パッケージ本体の天面に重なっている導電性板
を備え、
前記導電性板は、前記パッケージ本体の天面からの前記導電性部材の露出部分に接触し、
前記導電性板の形状は、前記ダイパッドの形状と同じである請求項2に記載のモジュール。 - パッケージ本体を有する半導体パッケージ、
接地導体が設けられ、前記半導体パッケージが実装されているモジュール用基板、及び
前記半導体パッケージを覆っている導電性のカバー
を備えているモジュールであって、
前記パッケージ本体は、
第1の端子パターン及び第2の端子パターンが設けられているパッケージ用基板と、
前記パッケージ用基板に設けられているメタルインレイと、
前記メタルインレイに設けられている2つ以上のICチップと、
前記メタルインレイに設けられている1つ以上の導電性部材と、
前記第1の端子パターンと前記第2の端子パターンとを電気的に接続しているヴィアと、
前記第1の端子パターンと前記ICチップとを電気的に接続しているワイヤと、
前記ICチップ、前記導電性部材及び前記ワイヤを封止しているモールド部材と
を有し、
前記パッケージ本体の天面及び側面は、前記モールド部材によって形成され、
前記パッケージ本体の底面は、前記パッケージ用基板によって形成されており、
前記導電性部材は、前記パッケージ本体の天面から露出し、
前記第2の端子パターン及び前記メタルインレイは、前記パッケージ本体の底面から露出し、
前記接地導体及び前記カバーは、互いに接続された状態で前記半導体パッケージを収容する遮蔽ケースを構成しており、
前記遮蔽ケースの内部に存在している前記導電性部材は、前記接地導体及び前記カバーのそれぞれに電気的に接続されているモジュール。 - 前記半導体パッケージは、前記パッケージ本体の天面に重なっている導電性板
を有し、
前記導電性板は、前記パッケージ本体の天面からの前記導電性部材の露出部分に接触している請求項2又は請求項5に記載のモジュール。 - 前記半導体パッケージと前記カバーとの間には、導電性充填材が介在しており、
前記導電性部材と前記カバーとは、前記導電性充填材を介して電気的に接続されている請求項2〜請求項6のいずれか一項に記載のモジュール。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/055658 WO2017145331A1 (ja) | 2016-02-25 | 2016-02-25 | 半導体パッケージ、及びモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6180646B1 true JP6180646B1 (ja) | 2017-08-16 |
JPWO2017145331A1 JPWO2017145331A1 (ja) | 2018-03-01 |
Family
ID=59604985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544882A Active JP6180646B1 (ja) | 2016-02-25 | 2016-02-25 | 半導体パッケージ、及びモジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US10964631B2 (ja) |
EP (1) | EP3407378B1 (ja) |
JP (1) | JP6180646B1 (ja) |
WO (1) | WO2017145331A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3486944A4 (en) * | 2017-09-14 | 2019-05-22 | Shenzhen Goodix Technology Co., Ltd. | CHIP HOUSING STRUCTURE AND METHOD AND ELECTRONIC DEVICE |
JP2019080046A (ja) * | 2017-10-24 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | プリント基板、半導体パッケージ及び半導体パッケージの製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11538728B2 (en) | 2017-12-20 | 2022-12-27 | Mitsubishi Electric Corporation | Semiconductor package comprising a heat dissipation structure and an outer peripheral frame used as a resin flow barrier |
JP7144112B2 (ja) | 2018-09-19 | 2022-09-29 | ローム株式会社 | 半導体装置 |
EP4040483A3 (en) * | 2021-02-04 | 2022-10-26 | Murata Manufacturing Co., Ltd. | Electronic component with internal shielding |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0472648U (ja) * | 1990-11-07 | 1992-06-26 | ||
JPH0758245A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH09172114A (ja) * | 1995-12-19 | 1997-06-30 | Nec Eng Ltd | 半導体フラットパッケージ |
JPH10125830A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 高周波モジュールおよびその製造方法 |
JP2004349728A (ja) * | 1999-04-29 | 2004-12-09 | “ドリー・ペー”ライセンシング・ベー・ベー | カプセル化電子部品、特に集積回路の製造方法 |
JP2008258411A (ja) * | 2007-04-05 | 2008-10-23 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2009105389A (ja) * | 2007-10-02 | 2009-05-14 | Rohm Co Ltd | パワーモジュール |
JP2009206204A (ja) * | 2008-02-26 | 2009-09-10 | Sharp Corp | 出力制御装置 |
JP2009540572A (ja) * | 2006-06-08 | 2009-11-19 | ユニセム (モーリシャス) ホールディングス リミテッド | 熱特性を向上させた、基板を用いたアレイ・パッケージの製造方法 |
JP2010021515A (ja) * | 2008-06-12 | 2010-01-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2013026296A (ja) * | 2011-07-19 | 2013-02-04 | Daikin Ind Ltd | パワーモジュール |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5087961A (en) * | 1987-01-28 | 1992-02-11 | Lsi Logic Corporation | Semiconductor device package |
JP2005252099A (ja) | 2004-03-05 | 2005-09-15 | Sharp Corp | 高周波用半導体装置 |
US8053872B1 (en) * | 2007-06-25 | 2011-11-08 | Rf Micro Devices, Inc. | Integrated shield for a no-lead semiconductor device package |
US7732917B2 (en) | 2007-10-02 | 2010-06-08 | Rohm Co., Ltd. | Power module |
US8362598B2 (en) | 2009-08-26 | 2013-01-29 | Amkor Technology Inc | Semiconductor device with electromagnetic interference shielding |
JP2012019091A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
JP2012028484A (ja) * | 2010-07-22 | 2012-02-09 | Panasonic Corp | モジュールと、その製造方法 |
WO2012011210A1 (ja) * | 2010-07-22 | 2012-01-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP6045427B2 (ja) * | 2013-04-08 | 2016-12-14 | 三菱電機株式会社 | 電磁波シールド構造および高周波モジュール構造 |
JP6262776B2 (ja) | 2014-02-04 | 2018-01-17 | 太陽誘電株式会社 | 回路モジュール |
JP6017492B2 (ja) | 2014-04-24 | 2016-11-02 | Towa株式会社 | 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品 |
EP3499560B1 (en) * | 2017-12-15 | 2021-08-18 | Infineon Technologies AG | Semiconductor module and method for producing the same |
-
2016
- 2016-02-25 US US16/067,522 patent/US10964631B2/en active Active
- 2016-02-25 JP JP2016544882A patent/JP6180646B1/ja active Active
- 2016-02-25 EP EP16891488.5A patent/EP3407378B1/en active Active
- 2016-02-25 WO PCT/JP2016/055658 patent/WO2017145331A1/ja active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0472648U (ja) * | 1990-11-07 | 1992-06-26 | ||
JPH0758245A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH09172114A (ja) * | 1995-12-19 | 1997-06-30 | Nec Eng Ltd | 半導体フラットパッケージ |
JPH10125830A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 高周波モジュールおよびその製造方法 |
JP2004349728A (ja) * | 1999-04-29 | 2004-12-09 | “ドリー・ペー”ライセンシング・ベー・ベー | カプセル化電子部品、特に集積回路の製造方法 |
JP2009540572A (ja) * | 2006-06-08 | 2009-11-19 | ユニセム (モーリシャス) ホールディングス リミテッド | 熱特性を向上させた、基板を用いたアレイ・パッケージの製造方法 |
JP2008258411A (ja) * | 2007-04-05 | 2008-10-23 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2009105389A (ja) * | 2007-10-02 | 2009-05-14 | Rohm Co Ltd | パワーモジュール |
JP2009206204A (ja) * | 2008-02-26 | 2009-09-10 | Sharp Corp | 出力制御装置 |
JP2010021515A (ja) * | 2008-06-12 | 2010-01-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2013026296A (ja) * | 2011-07-19 | 2013-02-04 | Daikin Ind Ltd | パワーモジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3486944A4 (en) * | 2017-09-14 | 2019-05-22 | Shenzhen Goodix Technology Co., Ltd. | CHIP HOUSING STRUCTURE AND METHOD AND ELECTRONIC DEVICE |
US10770413B2 (en) | 2017-09-14 | 2020-09-08 | Shenzhen GOODIX Technology Co., Ltd. | Chip packaging structure and method, and electronic device |
JP2019080046A (ja) * | 2017-10-24 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | プリント基板、半導体パッケージ及び半導体パッケージの製造方法 |
JP7268982B2 (ja) | 2017-10-24 | 2023-05-08 | 三星電子株式会社 | プリント基板、半導体パッケージ及び半導体パッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3407378A4 (en) | 2019-05-08 |
EP3407378B1 (en) | 2020-07-01 |
US10964631B2 (en) | 2021-03-30 |
EP3407378A1 (en) | 2018-11-28 |
JPWO2017145331A1 (ja) | 2018-03-01 |
US20200126896A1 (en) | 2020-04-23 |
WO2017145331A1 (ja) | 2017-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10863656B2 (en) | Radio-frequency module | |
JP6180646B1 (ja) | 半導体パッケージ、及びモジュール | |
US9177881B2 (en) | High-frequency semiconductor package and high-frequency semiconductor device | |
US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
US6972479B2 (en) | Package with stacked substrates | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US10667381B2 (en) | High frequency module | |
JP2008091714A (ja) | 半導体装置 | |
JP6239147B2 (ja) | 半導体パッケージ | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
WO2014188632A1 (ja) | 放熱構造を有する半導体装置および半導体装置の積層体 | |
US6703700B2 (en) | Semiconductor packaging structure | |
JP2019153611A (ja) | モジュール | |
JP7091555B2 (ja) | 電力増幅装置 | |
JP2018190882A (ja) | 半導体装置 | |
JP6494723B2 (ja) | 半導体パッケージ | |
JP6579396B2 (ja) | 半導体装置、及び基板 | |
JP5167856B2 (ja) | 半導体素子の実装構造 | |
JP2021082794A (ja) | 電子部品および電子装置 | |
US20240234355A1 (en) | Module | |
TWI409927B (zh) | 具載體之封裝結構 | |
JP2018190875A (ja) | 半導体装置 | |
KR20110030090A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2016219649A (ja) | 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法 | |
WO2019207657A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6180646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |