JP6180398B2 - メモリーアクセス装置 - Google Patents
メモリーアクセス装置 Download PDFInfo
- Publication number
- JP6180398B2 JP6180398B2 JP2014219479A JP2014219479A JP6180398B2 JP 6180398 B2 JP6180398 B2 JP 6180398B2 JP 2014219479 A JP2014219479 A JP 2014219479A JP 2014219479 A JP2014219479 A JP 2014219479A JP 6180398 B2 JP6180398 B2 JP 6180398B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- unit
- queue
- read
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System (AREA)
Description
まず、図1を参照しつつ、本発明の第1実施形態に係るメモリーアクセス装置10を備える画像処理装置100の概略構成について説明する。画像処理装置100は、メモリーアクセス装置10の適用例の1つである。
次に、図2を参照しつつ、メモリーアクセス装置10について説明する。メモリーアクセス装置10は、要求トランザクション入力部1と、アクセス要求分別部2と、第1キューイングバッファー3と、第2キューイングバッファー4と、アクセスキュー区分部5と、コマンド発行部6と、メモリーアクセス部7とを備える。
続いて、図3,4を参照しつつ、前記アクセス要求トランザクションにおける各アクセス要求に対応するコマンドの発行順序の具体例について説明する。図3は、前記アクセス要求トランザクションにおける前記アクセス要求に対応するコマンドの実行状況の一例を模式的に示すタイムチャートである。
次に、図5を参照しつつ、本発明の第2実施形態に係るメモリーアクセス装置10Aについて説明する。図5はメモリーアクセス装置10Aの概略構成を示すブロック図である。図5において、図1〜4に示される構成要素と同じ構成要素は、同じ参照符号が付されている。
メモリーアクセス装置10,10Aが、例えば携帯情報端末などの画像処理装置100以外の情報処理装置に適用されることも考えられる。
2 :アクセス要求分別部
3 :第1キューイングバッファー
4 :第2キューイングバッファー
5 :アクセスキュー区分部
6 :コマンド発行部
7 :メモリーアクセス部
8 :優先度判定部
9 :SDRAM
10,10A:メモリーアクセス装置
20 :スキャン部
30 :スキャン制御部
40 :プリント部
50 :プリント制御部
51 :リードキュー区分部
52 :ライトキュー区分部
60 :通信制御部
61 :単位リードキュー選択部
62 :単位ライトキュー選択部
63 :コマンド交互発行部
70 :画像処理部
71 :コマンド発行調整部
72 :リードデータバッファー
73 :データ出力部
74 :ライトデータバッファー
75 :データ入力部
80 :バス
100 :画像処理装置
R1〜R6:リードアクセス要求
Rq :リードアクセスキュー
Ru1〜Ru6:単位リードキュー
Tc1 :第1タイムチャート
Tc2 :第2タイムチャート
W1〜W3:ライトアクセス要求
Wq :ライトアクセスキュー
Wu1〜Wu3:単位ライトキュー
X1〜X7:オーバーヘッド
Claims (4)
- 複数のバンクに区分されているとともに前記バンク各々が複数のページに区分されたデータ記憶領域を有するメモリーに対してアクセスコマンドを発行するメモリーアクセス装置であって、
外部から入力される前記メモリーへのアクセス要求の列を含むアクセス要求トランザクションをリードアクセス要求が並ぶリードアクセスキューとライトアクセス要求が並ぶライトアクセスキューとに分別するアクセス要求分別部と、
前記リードアクセスキューを一時記憶する第1キューイングバッファーと、
前記ライトアクセスキューを一時記憶する第2キューイングバッファーと、
前記リードアクセスキューを、前記メモリーにおける同一の前記バンク内の異なる前記ページをアクセス先とする連続する2つの前記リードアクセス要求の間で区分することによってそれぞれ1つ以上の前記リードアクセス要求を含む複数の単位リードキューに区分するリードキュー区分部と、
前記ライトアクセスキューを、前記メモリーにおける同一の前記バンク内の異なる前記ページをアクセス先とする連続する2つの前記ライトアクセス要求の間で区分することによってそれぞれ1つ以上の前記ライトアクセス要求を含む複数の単位ライトキューに区分するライトキュー区分部と、
前記単位リードキュー各々を前記アクセス要求トランザクション内での前記リードアクセス要求の順序に従って順次選択するとともに、前記単位ライトキュー各々を順次選択し、少なくとも前記第1キューイングバッファー内の全ての前記単位リードキューに対応するコマンドまたは前記第2キューイングバッファー内の全ての前記単位ライトキューに対応するコマンドが発行されるまで、選択した前記単位リードキューに対応するコマンドと前記単位ライトキューに対応するコマンドとを交互に前記メモリーに発行するコマンド発行部と、を備えるメモリーアクセス装置。 - 前記コマンド発行部は、前記ライトアクセスキューから次に発行対象とする前記単位ライトキューを選択する際に、キャッシュコヒーレンシの維持を制約条件として、最後に発行した前記単位リードキューにおける最後の前記リードアクセス要求に対応するコマンドである直近リードアクセスコマンドとの間で生じるアクセスの種類の切り替わりによるオーバーヘッド時間が、前記直近リードアクセスコマンドと次の次に発行予定の前記単位リードキューにおける最初の前記リードアクセス要求に対応するコマンドとの間で生じるバンク競合によるオーバーヘッド時間に最も近いものを選択する、請求項1に記載のメモリーアクセス装置。
- 前記リードキュー区分部は、対応するコマンドが前記メモリーに連続して発行された場合にバンク競合によるオーバーヘッドが予め定められた許容範囲に収まる前記リードアクセス要求の列ごとに、当該リードアクセス要求の列を前記単位リードキューとして区分し、
前記ライトキュー区分部は、対応するコマンドが前記メモリーに連続して発行された場合にバンク競合によるオーバーヘッドが予め定められた許容範囲に収まる前記ライトアクセス要求の列ごとに、当該ライトアクセス要求の列を前記単位ライトキューとして区分する、請求項1または請求項2に記載のメモリーアクセス装置。 - 前記アクセス要求トランザクションの優先度を判定する判定部をさらに備え、
前記アクセス要求分別部は、前記判定部により判定される前記優先度が同じ前記アクセス要求トランザクションごとに前記リードアクセスキューと前記ライトアクセスキューとの分別を行い、
前記優先度が同じ前記アクセス要求トランザクションごとに、前記リードアクセスキューを記憶する複数の前記第1キューイングバッファーおよび前記ライトアクセスキューを記憶する複数の前記第2キューイングバッファーを備え、
前記リードキュー区分部および前記ライトキュー区分部は、前記優先度ごとに前記単位リードキューの区分および前記単位ライトキューの区分を行い、
前記コマンド発行部は、前記優先度の高いものから順に前記単位リードキューおよび前記単位ライトキューの選択およびコマンド発行の処理を行う、請求項1から請求項3のいずれか1項に記載のメモリーアクセス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219479A JP6180398B2 (ja) | 2014-10-28 | 2014-10-28 | メモリーアクセス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219479A JP6180398B2 (ja) | 2014-10-28 | 2014-10-28 | メモリーアクセス装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016085684A JP2016085684A (ja) | 2016-05-19 |
JP6180398B2 true JP6180398B2 (ja) | 2017-08-16 |
Family
ID=55973074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014219479A Active JP6180398B2 (ja) | 2014-10-28 | 2014-10-28 | メモリーアクセス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6180398B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10198369B2 (en) * | 2017-03-24 | 2019-02-05 | Advanced Micro Devices, Inc. | Dynamic memory remapping to reduce row-buffer conflicts |
CN109426520A (zh) * | 2017-09-04 | 2019-03-05 | 深圳市中兴微电子技术有限公司 | 一种实现一致性验证的方法及装置 |
JP2020170315A (ja) * | 2019-04-02 | 2020-10-15 | キヤノン株式会社 | アクセス管理装置 |
CN113377277A (zh) * | 2020-03-09 | 2021-09-10 | 伊姆西Ip控股有限责任公司 | 管理存储器的方法、设备和计算机程序产品 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006154910A (ja) * | 2004-11-25 | 2006-06-15 | Canon Inc | メモリ制御装置 |
JP4786209B2 (ja) * | 2005-03-18 | 2011-10-05 | パナソニック株式会社 | メモリアクセス装置 |
JP2009193107A (ja) * | 2008-02-12 | 2009-08-27 | Panasonic Corp | メモリアクセス装置 |
JP5754273B2 (ja) * | 2011-07-11 | 2015-07-29 | 株式会社リコー | メモリ制御装置、情報処理装置およびメモリ制御方法 |
-
2014
- 2014-10-28 JP JP2014219479A patent/JP6180398B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016085684A (ja) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4356765B2 (ja) | 情報処理装置および方法、並びにプログラム | |
JP6180398B2 (ja) | メモリーアクセス装置 | |
US10409746B2 (en) | Memory access control device and control method of memory access | |
CN102193882B (zh) | 数据处理装置以及数据处理方法 | |
US9172839B2 (en) | Image forming apparatus, control method and storage medium | |
US9620215B2 (en) | Efficiently accessing shared memory by scheduling multiple access requests transferable in bank interleave mode and continuous mode | |
JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
JP6233287B2 (ja) | メモリーアクセス装置、画像処理装置 | |
US8928926B2 (en) | Image forming apparatus that buffers data in a storage device and reduces delays in process | |
US20160196211A1 (en) | Cache Device, Cache System, and Cache Method | |
JP4446968B2 (ja) | データ処理装置 | |
US9667531B2 (en) | Image processing apparatus and control method | |
JP2007264751A (ja) | データ転送制御装置 | |
JP6180397B2 (ja) | メモリーアクセス装置、メモリーアクセス制御方法 | |
JP4754531B2 (ja) | デバイスへのアクセス制御方法および処理装置 | |
JP4804803B2 (ja) | メモリアクセス制御装置及びコンピュータプログラム | |
JP5540979B2 (ja) | 半導体集積回路、情報記憶方法 | |
US6980314B1 (en) | Method and device for improving utilization of a bus | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP2000099391A (ja) | プリンタ装置およびプリンタ制御方法、並びに記録媒体 | |
JP2003323335A (ja) | メモリ装置及びその制御方法 | |
JP2000148576A (ja) | ファイル管理システム | |
JP2007281576A (ja) | 画像処理装置 | |
JP5602109B2 (ja) | 画像形成装置および画像形成プログラム | |
JP6314562B2 (ja) | 画像処理装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6180398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |